TWI697829B - 電容式觸控面板 - Google Patents

電容式觸控面板 Download PDF

Info

Publication number
TWI697829B
TWI697829B TW108100756A TW108100756A TWI697829B TW I697829 B TWI697829 B TW I697829B TW 108100756 A TW108100756 A TW 108100756A TW 108100756 A TW108100756 A TW 108100756A TW I697829 B TWI697829 B TW I697829B
Authority
TW
Taiwan
Prior art keywords
layer
connection pad
encapsulation layer
thin film
display
Prior art date
Application number
TW108100756A
Other languages
English (en)
Other versions
TW202026844A (zh
Inventor
江昶慶
李昆倍
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW108100756A priority Critical patent/TWI697829B/zh
Priority to CN201910071345.9A priority patent/CN111414099A/zh
Priority to US16/728,044 priority patent/US20200219941A1/en
Application granted granted Critical
Publication of TWI697829B publication Critical patent/TWI697829B/zh
Publication of TW202026844A publication Critical patent/TW202026844A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明揭露一種電容式觸控面板。電容式觸控面板包含複數個像素。每個像素之疊層結構由下而上包含基板、顯示層、薄膜封裝層及導電層。顯示層設置於基板上方。薄膜封裝層相對於基板設置於顯示層上方。薄膜封裝層包含交互堆疊的有機材料層與無機材料層。導電層設置於薄膜封裝層上方或薄膜封裝層內。導電層電性連接至位於顯示層之非顯示區域上方的連接墊。

Description

電容式觸控面板
本發明係與顯示器有關，尤其是關於一種電容式觸控面板。
習知的有機發光二極體觸控面板包括有機發光二極體基板、形成於有機發光二極體基板上的驅動電路層以及形成於驅動電路層上的有機發光層。由於有機發光材料易受水氧影響而造成衰減，因此，需要在有機發光二極體面板上形成一個具有良好隔絕水氧能力的封裝層。
如圖1所示，封裝層14可以是玻璃基板，封裝製程可在邊框區域使用雷射發射器16發出雷射光固化框膠材料18以密封有機發光二極體層12。由於玻璃具有良好的阻隔效應，使用玻璃的封裝層14可有效隔絕環境中的水氧。然而，由於玻璃的可撓性不佳，採用玻璃封裝的有機發光二極體面板便難以應用於可撓式或彎曲的顯示裝置。此外，玻璃的薄化亦有其製程限制，在現今電子裝置追求輕薄的趨勢下，玻璃封裝亦造成模組厚度難以進一步縮減。
為了解決上述問題，有機發光二極體面板上的封裝層可採用薄膜封裝技術形成。如圖2所示，薄膜封裝層24係利用至少一層以上的有機材料層24A與無機材料層24B互相堆疊而成。薄膜封裝層24中之每個有機材料層24A與無機材料層24B的厚度僅為um等級且具有良好的隔絕水氧能力。由於薄膜封裝層24的厚度遠小於玻璃封裝層且兼具可撓性，故採用薄膜封裝層24的有機發光二極體面板容易應用於可撓式或彎曲的顯示器，且其模組厚度亦可有效縮減。
為了形成具有觸控功能的有機發光二極體顯示器，觸控感測器可採用外掛的方式貼合於有機發光二極體顯示器上。外掛的技術可以是GFF/G2/G1F等習知技術。
如圖3及圖4所示，外掛的觸控面板上設置有觸控軟性電路板TFPC，用以連接觸控感測電極34與觸控感測晶片TIC，並將觸控感測資訊透過觸控感測晶片TIC輸出至系統處理器(圖未示)。此外，有機發光二極體基板上可設置有以COG技術接合(Bonding)的驅動晶片DIC以及驅動軟性電路板DFPC，用以將系統處理器(圖未示)發出的顯示驅動訊號輸入至驅動晶片DIC以顯示畫面。
如圖5及圖6所示，於有機發光二極體觸控面板5中，觸控感測層53亦可採用On-cell方式形成於封裝層52上。此外，觸控感測層53可透過觸控軟性電路板TFPC連接至驅動軟性電路板DFPC上，並將觸控訊號連接至觸控與驅動整合晶片TDDI上，故可省去觸控感測晶片TIC之設置，以降低成本。
然而，在上述的有機發光二極體觸控面板中，觸控感測層仍需透過額外的觸控軟性電路板TFPC來與觸控感測晶片TIC或驅動軟性電路板DFPC連接，而且需要兩次分別的軟性電路板接合(Bonding)製程，導致有機發光二極體觸控面板的生產成本難以進一步下降，亟待改善。
有鑑於此，本發明提出一種電容式觸控面板，以有效解決先前技術所遭遇到之上述問題。
根據本發明之一具體實施例為一種電容式觸控面板。於此實施例中，電容式觸控面板包含複數個像素。每個像素之疊層結構由下而上包含基板、顯示層、薄膜封裝層及導電層。顯示層設置於基板上方。薄膜封裝層相對於基板設置於顯示層上方。薄膜封裝層包含交互堆疊的有機材料層與無機材料層。導電層設置於薄膜封裝層上或薄膜封裝層內。導電層電性連接至位於電容式觸控面板之非顯示區域的連接墊。
於一實施例中，薄膜封裝層係採用薄膜封裝技術將至少一有機材料層與至少一無機材料層交互堆疊而成。
於一實施例中，顯示層包含顯示區域與非顯示區域。
於一實施例中，導電層包含觸控感測電極，適用於互 電容觸控感測技術或自電容觸控感測技術。
於一實施例中，導電層還包含耦接觸控感測電極之走線，觸控感測電極透過走線電性連接至連接墊。
於一實施例中，顯示層包含有機發光二極體(Organic Light Emitting Diode,OLED)多層結構。
於一實施例中，連接墊電性連接至驅動電路，驅動電路為設置於軟性電路板上之觸控驅動電路或驅動電路為觸控與顯示驅動整合電路。
於一實施例中，軟性電路板包含對應於基板之第一區域與對應於薄膜封裝層之第二區域，第一區域與第二區域可形成彼此分割的狀態。
於一實施例中，軟性電路板或觸控與顯示驅動整合電路上設置有另一連接墊，連接墊與另一連接墊之間透過導電粒子彼此電性連接。
於一實施例中，基板上設置有又一連接墊，該又一連接墊與該另一連接墊之間亦透過導電粒子彼此電性連接。
於一實施例中，設置於薄膜封裝層上之連接墊與基板上之該又一連接墊之間具有高度差。
於一實施例中，高度差等於薄膜封裝層之厚度。
於一實施例中，該又一連接墊之高度可藉由有機發光二極體製程而減少高度差，使得高度差小於薄膜封裝層之厚度。
於一實施例中，設置於軟性電路板或觸控與顯示驅動整合電路上之複數個另一連接墊包含對應於基板之第一連接墊與對應於薄膜封裝層之第二連接墊，第一連接墊具有第一高度且第二連接墊具有第二高度，第一高度與第二高度之差值等於高度差。
於一實施例中，薄膜封裝層包含封裝延伸區域，且封裝延伸區域位於非顯示區域上方。
於一實施例中，封裝延伸區域於高度方向形成梯度下降結構，導電層透過梯度下降結構電性連接至連接墊。
於一實施例中，連接墊係設置於薄膜封裝層中之任一 有機材料層或任一無機材料層上。
於一實施例中，連接墊係設置於顯示層之非顯示區域上。
於一實施例中，薄膜封裝層包含第一部分封裝層及第二部分封裝層，導電層形成於第一部分封裝層上方且第二部分封裝層形成於導電層上方，電性連接導電層之連接墊設置於第一部分封裝層上且第二部分封裝層不形成於連接墊上方。
於一實施例中，電容式觸控面板進一步包含另一導電層。該另一導電層與導電層彼此絕緣。薄膜封裝層包含第一部分封裝層、第二部分封裝層及第三部分封裝層。導電層形成於第一部分封裝層上方且第二部分封裝層形成於導電層上方。該另一導電層形成於第二部分封裝層上方且第三部分封裝層形成於該另一導電層上方。電性連接導電層之連接墊設置於第一部分封裝層上且電性連接另一導電層連接墊設置於該第二部分封裝層上。第二部分封裝層與第三部分封裝層不形成於連接墊上方。
相較於先前技術，本發明提供創新的電容式觸控面板之疊構及走線布局方式，透過將觸控感測電極製作於有機發光二極體面板的薄膜封裝層上或薄膜封裝層內，觸控感測晶片或採用薄膜覆晶封裝(COF)的軟性電路板同時連接位於封裝層上的觸控連接墊與位於基板上的顯示連接墊，使得觸控感測電極之走線可直接連接至採用薄膜覆晶封裝(COF)的軟性電路板或觸控與驅動整合晶片(TDDI)，故可減少軟性電路板的使用量，以有效降低電容式觸控面板的製造成本並提升製造良率。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
1‧‧‧有機發光二極體觸控面板
10‧‧‧基板
12‧‧‧有機發光二極體層
14‧‧‧封裝層
16‧‧‧雷射發射器
18‧‧‧框膠材料
2‧‧‧有機發光二極體觸控面板
20‧‧‧基板
22‧‧‧有機發光二極體層
24‧‧‧薄膜封裝層
24A‧‧‧有機材料層
24B‧‧‧無機材料層
3‧‧‧有機發光二極體觸控面板
30‧‧‧基板
31‧‧‧有機發光二極體層
32‧‧‧封裝層
33‧‧‧光學膠
34‧‧‧觸控感測電極
340‧‧‧觸控基板
35‧‧‧光學膠
36‧‧‧保護玻璃層
DIC‧‧‧驅動晶片
TIC‧‧‧觸控感測晶片
TFPC‧‧‧觸控軟性電路板
DFPC‧‧‧驅動軟性電路板
5‧‧‧有機發光二極體觸控面板
50‧‧‧基板
51‧‧‧有機發光二極體層
52‧‧‧封裝層
53‧‧‧觸控感測層
54‧‧‧光學膠
55‧‧‧保護玻璃層
TDDI‧‧‧觸控與驅動整合晶片
7‧‧‧電容式觸控面板
70‧‧‧基板
72‧‧‧封裝層
74‧‧‧自電容觸控感測電極
76‧‧‧顯示連接墊
78‧‧‧觸控連接墊
AA‧‧‧顯示區域
NA‧‧‧非顯示區域
TFE‧‧‧薄膜封裝層
DTR‧‧‧顯示走線
EXT‧‧‧封裝延伸區域
TTR‧‧‧觸控電極走線
TS‧‧‧觸控感測電極
FPC‧‧‧軟性電路板
PS‧‧‧處理系統
SUB‧‧‧基板
BP1、BP1’‧‧‧軟性電路板連接墊
BP2、BP2’‧‧‧顯示連接墊
BP3、BP3’‧‧‧觸控連接墊
ENC‧‧‧封裝層
CPA、CPA1、CPA2‧‧‧導電粒子
F‧‧‧下壓力
CUT‧‧‧分割
INO‧‧‧無機材料層
ORG‧‧‧有機材料層
ENC1~ENC3‧‧‧第一部分封裝層~第三部分封裝層
TS‧‧‧觸控感測層
TS1~TS2‧‧‧第一觸控感測層~第二觸控感測層
BS‧‧‧基底
ISO1~ISO3‧‧‧絕緣層
CON1~CON2‧‧‧導電層
SUF‧‧‧表面
H‧‧‧高度差
圖1係繪示本發明之一具體實施例中之電容觸控面板的疊層結構之示意圖。
圖2係繪示導電層設置於薄膜封裝層上之示意圖。
圖3係繪示導電層設置於薄膜封裝層內之示意圖。
圖4係繪示薄膜封裝層內形成有兩個導電層且彼此絕緣之示意圖。
圖5係繪示導電層之形成早於填充於通孔內之導電填充層之示意圖。
圖6係繪示導電層之形成晚於填充於通孔內之導電填充層之示意圖。
圖7係繪示此實施例中之未接合(Bonding)軟性電路板的電容式觸控面板的上視圖。
圖8係繪示圖7中之虛線框內的剖面示意圖。
圖9係繪示在形成有機發光二極體及其驅動電路層後，再於其上形成薄膜封裝層的示意圖。
圖10係繪示觸控感測層形成於薄膜封裝層上的示意圖。
圖11及圖12係繪示將薄膜覆晶封裝製程的軟性電路板透過軟性電路板連接墊接合於基板的上視圖及示意圖。
圖13及圖14係繪示軟性電路板與面板的基板與封裝層之間的接合可採用導電粒子進行連接的示意圖。
圖15係繪示若僅進行一次導電粒子的貼合製程導致位於基板上的導電粒子所受到的下壓力不足的示意圖。
圖16係繪示若僅進行一次導電粒子的貼合製程導致位於封裝層上的導電粒子受到過大的下壓力的示意圖。
圖17及圖18係繪示先施加下壓力進行顯示連接墊與軟性電路板連接墊之間的接合製程，再施加下壓力進行觸控連接墊與軟性電路板連接墊之間的接合製程的示意圖。
圖19至圖22係繪示在分次進行接合製程時，軟性電路板上對應於基板的區域以及對應於封裝層的區域可形成彼此分割的狀態的示意圖。
圖23係繪示驅動晶片與觸控感測晶片可整合為觸控與驅動整合晶片，並可採用薄膜覆晶封裝製程接合於軟性電路板上的示意圖。
圖24係繪示形成於面板的非顯示區域的封裝延伸區域亦可在高度方向形成梯度下降結構的示意圖。
圖25係繪示於梯度下降結構中，可藉由封裝層中交互堆疊的無機材料層與有機材料層之延伸距離不同，而使得封裝層呈現由下往上依序往顯示區域退縮的示意圖。
圖26及圖27係繪示位於封裝層上的觸控連接墊與基板之間的段差明顯變小的示意圖。
圖28係繪示觸控連接墊設置於基板上且薄膜封裝層的梯度下降結構延伸至基板上，以消除觸控連接墊與顯示連接墊之間的高度差的示意圖。
圖29係繪示觸控連接墊設置於非顯示區域上且封裝層的梯度下降結構延伸至非顯示區域上，使得形成於封裝層上方的觸控電極走線能透過梯度下降結構連接至觸控連接墊的示意圖。
圖30係繪示由下而上依序形成第一部分封裝層、觸控感測層及第二部分封裝層的示意圖。
圖31係繪示觸控連接墊設置於非顯示區域上且形成於觸控感測層上方之第二部分封裝層不形成於觸控連接墊上方的示意圖。
圖32係繪示觸控感測電極及其走線分別形成於不同的封裝層上的示意圖。
圖33係繪示耦接不同觸控感測層的觸控連接墊分別設置於不同的封裝層上的示意圖。
圖34係繪示位於基板上的顯示連接墊藉由有機發光二極體製程墊高，以減少顯示連接墊與觸控連接墊之間的段差的示意圖。
圖35及圖36係繪示設置於軟性電路板上相對於基板的軟性電路板連接墊與相對於封裝層的軟性電路板連接墊之間的高度差等於設置於基板上的顯示連接墊與設置於封裝層上的觸控連接墊之間的高度差的示意圖。
圖37係繪示觸控與驅動整合晶片直接接合於基板 上，再經由軟性電路板連接至處理系統的示意圖。
圖38及圖39係繪示設置於觸控與驅動整合晶片上相對於基板的連接墊與相對於封裝層的連接墊之間的高度差等於設置於基板上的顯示連接墊與設置於封裝層上的觸控連接墊之間的高度差的示意圖。
根據本發明之一具體實施例為一種電容式觸控面板。於實際應用中，電容式觸控面板可適用於任何具有On-cell疊構且採用薄膜封裝技術的自發光顯示器(例如有機發光二極體顯示器，但不以此為限)，並且可適用於互電容觸控感測技術與自電容觸控感測技術。電容式觸控面板的觸控感測層係由導電材料構成，可設置於薄膜封裝層上或薄膜封裝層內。薄膜封裝層係採用薄膜封裝技術將至少一有機材料層與至少一無機材料層交互堆疊而成。
於此實施例中，電容式觸控面板包含複數個像素。每個像素之疊層結構由下而上包含基板、顯示層、薄膜封裝層及導電層。顯示層設置於基板上方。薄膜封裝層相對於基板設置於顯示層上方。薄膜封裝層包含交互堆疊的有機材料層與無機材料層。導電層設置於顯示層上方。導電層係透過形成於薄膜封裝層之通孔電性連接顯示層上之接點。
請參照圖7，圖7係繪示此實施例中之未接合(Bonding)軟性電路板的電容式觸控面板的上視圖。如圖7所示，電容式觸控面板7包含基板70、封裝層72、自電容觸控感測電極74、顯示連接墊76及觸控連接墊78。電容式觸控面板7具有顯示區域AA及非顯示區域NA。
需說明的是，電容式觸控面板7包含(5*6)個方型的自電容觸控感測電極74僅為一示例，並不以此為限。實際上，觸控感測電極的數量可更多或更少，且其亦可以是互電容觸控感測電極。
請參照圖8，圖8係繪示圖7中之虛線框內的剖面示意圖。
首先，於基板70上形成有機發光二極體驅動電路 層，該些製程可以是a-Si、LTPS、IGZO或OLED on Silicon等習知的面板製程，在此不另行贅述。有機發光二極體的發光區域製作於顯示區域AA中。與驅動晶片連接的顯示連接墊76形成於電容式觸控面板7的非顯示區域NA。
在形成有機發光二極體及其驅動電路層後，再於其上形成封裝層。如圖9所示，封裝層可以是厚度約5um甚至更薄的薄膜封裝層TFE，並且薄膜封裝層TFE具有封裝延伸區域EXT延伸至電容式觸控面板7的非顯示區域NA。實際上，薄膜封裝層TFE係採用薄膜封裝技術將至少一有機材料層與至少一無機材料層交互堆疊而成。
接著，觸控感測層可形成於薄膜封裝層TFE上。圖10中之觸控感測層可以是單層電極的點自電容(Node self-capacitance)結構，但不以此為限。實際上，觸控感測電極TS亦可由互電容、一維自電容式等習知的觸控面板技術形成。觸控感測電極TS與觸控感測晶片連接的觸控連接墊78係形成於封裝延伸區域EXT中。
接著，將設置有驅動晶片DIC及觸控感測晶片TIC之薄膜覆晶封裝(Chip-on film,COF)製程的軟性電路板FPC透過軟性電路板連接墊BP1接合於基板70，其上視圖及示意圖如圖11及圖12所示。
軟性電路板FPC與面板的基板SUB與封裝層ENC之間的接合可採用導電粒子CPA，例如異方性導電膠(Anisotropic Conductive Film,ACF)進行連接，如圖13及圖14所示。
由於位於封裝層ENC上的觸控連接墊BP3與位於基板SUB上的顯示連接墊BP2之間的距離約等於封裝層ENC的厚度(約為5um)，因此，若僅進行一次導電粒子CPA的貼合製程，雖可簡化製程工序，但卻可能導致位於基板SUB上的導電粒子CPA1由於封裝層ENC與基板SUB的高度差而導致下壓力F集中在封裝層ENC上，致使位於基板SUB上的導電粒子CPA1所受到的下壓力不足，造成基板SUB與軟性電路板FPC之間的導電性不佳，如圖15所示。另一方面，當位於基板SUB上的導電粒子CPA1所受到的下壓力足夠時，卻 使得位於封裝層ENC上的導電粒子CPA2受到過大的下壓力而造成導電粒子CPA2或軟性電路板連接墊BP1、觸控連接墊BP3破裂而無法妥善連接，如圖16所示。
為了改善上述缺點，在本發明中，可進一步將位於封裝層ENC上的觸控連接墊BP3與軟性電路板連接墊BP1之間的接合製程以及位於基板SUB上的顯示連接墊BP2與軟性電路板連接墊BP1之間的接合製程分次進行。
舉例而言，如圖17所示，本發明可先施加下壓力F進行顯示連接墊BP2與軟性電路板連接墊BP1之間的接合製程，接著，如圖18所示，再施加下壓力F進行觸控連接墊BP3與軟性電路板連接墊BP1之間的接合製程。藉此，可分別控制基板SUB上與封裝層ENC上的下壓力F，使得位於基板SUB上的導電粒子CPA1與位於封裝層ENC上的導電粒子CPA2均可有較佳的導通效果。
實際上，本發明亦可先施加下壓力F進行觸控連接墊BP3與軟性電路板連接墊BP1之間的接合製程，接著，再施加下壓力F進行顯示連接墊BP2與軟性電路板連接墊BP1之間的接合製程。
如圖19至圖22所示，在分次進行接合製程時，軟性電路板FPC上對應於基板SUB的區域以及對應於封裝層ENC的區域可形成彼此分割CUT的狀態。藉此，當軟性電路板FPC受到下壓力F而下壓時，橫向的壓力不會影響到已接合完成的區域，故能進一步增加製程的良率。
於另一實施例中，如圖23所示，前述的驅動晶片DIC與觸控感測晶片TIC亦可整合為觸控與驅動整合晶片TDDI，並可採用薄膜覆晶封裝(COF)製程接合於軟性電路板FPC上。採用觸控與驅動整合晶片TDDI可進一步減少晶片與軟性電路板FPC的封裝次數，以降低生產成本。
於另一實施例中，如圖24所示，形成於面板的非顯示區域的封裝延伸區域EXT亦可在高度方向(Z軸方向)形成梯度下降結構，藉此可進一步降低位於薄膜封裝層TFE上的觸控連接墊78與基板70之間的段差，進一步降低軟性電路接合製程的複雜度。
如圖25所示，於梯度下降結構中，可藉由封裝層ENC中交互堆疊的無機材料層INO與有機材料層ORG之延伸距離不同，而使得封裝層ENC呈現由下往上依序往顯示區域AA退縮的現象。藉此，形成於封裝層ENC上方的觸控電極走線TTR即可透過此梯度下降結構往下連接至設置於封裝層ENC的最下層(有機材料層ORG)上的觸控連接墊BP3。
如圖26及圖27所示，位於封裝層ENC上的觸控連接墊BP3與基板SUB之間的段差明顯小於前述實施例。需說明的是，雖然圖25的封裝層ENC僅包含交互堆疊的兩層無機材料層INO與兩層有機材料層ORG，但封裝層ENC實際上可包含更多的堆疊層數，並不以此為限。圖25的梯度下降結構雖延伸至封裝層ENC的最下層(有機材料層ORG)上，但梯度下降結構實際上亦可延伸至封裝層ENC中之其他層，亦即觸控連接墊BP3可設置於封裝層ENC中之其他層，並不以此為限。
於另一實施例中，如圖28所示，觸控連接墊78亦可設置於基板70上，並且薄膜封裝層TFE的梯度下降結構可延伸至基板70上，藉以有效消除觸控連接墊78與顯示連接墊76之間的高度差。
如圖29所示，觸控連接墊BP3可設置於面板的非顯示區域NA上，並且封裝層ENC的梯度下降結構可延伸至面板的非顯示區域NA上，使得形成於封裝層ENC上方的觸控電極走線TTR能夠透過此梯度下降結構往下連接至設置於面板的非顯示區域NA上的觸控連接墊BP3。
於另一實施例中，觸控感測層可整合於薄膜封裝層之中。舉例而言，如圖30所示，先以兩層無機層INO與有機材料層ORG互相交疊而形成第一部分封裝層ENC1，接著，在第一部分封裝層ENC1上方形成觸控感測層TS(可包含觸控感測電極及其走線)。然後，再以相同的薄膜製程在觸控感測層TS上方形成第二部分封裝層ENC2。
此外，如圖31所示，形成於觸控感測層TS上方之第 二部分封裝層ENC2不形成於面板的部分的非顯示區域上方，亦即在設置於面板的非顯示區域NA上的觸控連接墊BP3上方沒有封裝層，使得軟性電路板FPC可直接接合於上方。
於另一實施例中，觸控感測電極及其走線亦可分別形成於不同的封裝層之上。舉例而言，如圖32所示，先形成第一部分封裝層ENC1後，依序形成第一觸控感測層TS1(可包含第一觸控感測電極及其走線)、第二部分封裝層ENC2、第二觸控感測層TS2(可包含第二觸控感測電極及其走線)以及第三部分封裝層ENC3。如圖33所示，第一觸控感測層TS1所耦接的觸控連接墊BP3以及第二觸控感測層TS2所耦接的觸控連接墊BP3’可分別設置於第一部分封裝層ENC1上方以及第二部分封裝層ENC2上方，但不以此為限。
需說明的是，將觸控感測層與薄膜封裝層之製程整合後，可利用薄膜封裝層作為兩個觸控感測層之間的絕緣層，故可省去絕緣層之製程，以降低生產的時間及成本。此外，將觸控感測層製作於較下層的封裝層上方時，亦可減少觸控連接墊與顯示連接墊之間的段差，以提升其與軟性電路板接合的良率。
於另一實施例中，如圖34所示，位於基板SUB上的顯示連接墊BP2’可藉由有機發光二極體製程墊高，藉此減少顯示連接墊BP2’與觸控連接墊BP3之間的段差。舉例而言，顯示連接墊BP2’由下而上可依序包含導電金屬形成的基底BS、絕緣層ISO1、導電層CON1、絕緣層ISO2、導電層CON2、絕緣層ISO3及導電金屬形成的表面SUF，並在絕緣層ISO1、絕緣層ISO2及絕緣層ISO3分別形成通孔(Via)，以使得基底BS、導電層CON1、導電層CON2及表面SUF能夠導通。藉此，顯示連接墊BP2’的高度由於絕緣層ISO1、絕緣層ISO2及絕緣層ISO3而變高，故能減少與封裝層ENC之間的段差。
於另一實施例中，如圖35及圖36所示，設置於軟性電路板FPC上相對於基板SUB的軟性電路板連接墊BP1’與相對於封裝層ENC的軟性電路板連接墊BP1之間的高度差H可等於設置於基板SUB上的顯示連接墊BP2與設置於封裝層ENC上的觸控連接墊BP3之間的高度差H，且此一高度差H即為封裝層ENC之厚度(例如 5um)，藉以有效改善段差的問題。實際上，此一高度差H亦可與封裝層ENC之厚度不同，例如設置於基板SUB上的顯示連接墊BP2之高度可藉由有機發光二極體製程而減少高度差H，使得高度差H小於封裝層ENC之厚度，但不以此為限。
於另一實施例中，如圖37所示，本發明之觸控面板疊構亦可適用於玻璃覆晶封裝(Chip on Glass,COG)製程的觸控與驅動整合晶片TDDI上。觸控與驅動整合晶片TDDI可直接接合於基板70上，再經由軟性電路板FPC連接至處理系統PS。
類似地，如圖38及圖39所示，設置於觸控與驅動整合晶片TDDI上相對於基板SUB的連接墊BP1’與相對於封裝層ENC的連接墊BP1之間的高度差H可等於設置於基板SUB上的顯示連接墊BP2與設置於封裝層ENC上的觸控連接墊BP3之間的高度差H，且此一高度差H即為封裝層ENC之厚度(例如5um)，藉以有效改善段差的問題。實際上，此一高度差H亦可與封裝層ENC之厚度不同。
相較於先前技術，本發明提供創新的電容式觸控面板之疊構及走線布局方式，透過將觸控感測電極製作於有機發光二極體面板的封裝層上，且封裝層係以薄膜製程形成，觸控感測晶片或採用薄膜覆晶封裝(COF)的軟性電路板同時連接位於封裝層上的觸控連接墊與位於基板上的顯示連接墊，使得觸控感測電極之走線可直接連接至採用薄膜覆晶封裝(COF)的軟性電路板或觸控與驅動整合晶片(TDDI)，故可減少軟性電路板的使用量，以有效降低電容式觸控面板的製造成本並提升製造良率。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
TDDI‧‧‧觸控與驅動整合晶片
SUB‧‧‧基板
ENC‧‧‧封裝層
BP1、BP1’‧‧‧軟性電路板連接墊
BP2‧‧‧顯示連接墊
BP3‧‧‧觸控連接墊
CPA‧‧‧導電粒子
H‧‧‧高度差

Claims (16)

  1. 一種電容式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構由下而上包含：一基板；一顯示層，設置於該基板上方；一薄膜封裝層，相對於該基板設置於該顯示層上方，該薄膜封裝層包含交互堆疊的有機材料層與無機材料層；以及一導電層，設置於該薄膜封裝層上方或該薄膜封裝層內；其中，該導電層電性連接至位於該顯示層之一非顯示區域上方的一連接墊，該連接墊電性連接至一驅動電路，該驅動電路為設置於一軟性電路板上之一觸控驅動電路或該驅動電路為一觸控與顯示驅動整合電路，該軟性電路板包含對應於該基板之一第一區域與對應於該薄膜封裝層之一第二區域，該第一區域與該第二區域可形成彼此分割的狀態。
  2. 如申請專利範圍第1項所述之電容式觸控面板，其中該薄膜封裝層係採用薄膜封裝技術將至少一該有機材料層與至少一該無機材料層交互堆疊而成。
  3. 如申請專利範圍第1項所述之電容式觸控面板，其中該顯示層包含一顯示區域與該非顯示區域。
  4. 如申請專利範圍第1項所述之電容式觸控面板，其中該導電層包含觸控感測電極，適用於互電容觸控感測技術或自電容觸控感測技術。
  5. 如申請專利範圍第4項所述之電容式觸控面板，其中該導電層還包含耦接該觸控感測電極之走線，該觸控感測電極透過該走線電性連接至該連接墊。
  6. 如申請專利範圍第1項所述之電容式觸控面板，其中該顯示層包含有機發光二極體(Organic Light Emitting Diode,OLED)多層結構。
  7. 一種電容式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構由下而上包含：一基板；一顯示層，設置於該基板上方；一薄膜封裝層，相對於該基板設置於該顯示層上方，該薄膜封裝層包含交互堆疊的有機材料層與無機材料層；以及一導電層，設置於該薄膜封裝層上方或該薄膜封裝層內；其中，該導電層電性連接至位於該顯示層之一非顯示區域上方的一連接墊，該連接墊電性連接至一驅動電路，該驅動電路為設置於一軟性電路板上之一觸控驅動電路或該驅動電路為一觸控與顯示驅動整合電路，該軟性電路板或該觸控與顯示驅動整合電路上設置有另一連接墊，該連接墊與該另一連接墊之間透過導電粒子彼此電性連接，該基板上設置有又一連接墊，該又一連接墊與該另一連接墊之間亦透過該導電粒子彼此電性連接，設置於該薄膜封裝層上之該連接墊與該基板上之該又一連接墊之間具有一高度差。
  8. 如申請專利範圍第7項所述之電容式觸控面板，其中該高度差等於該薄膜封裝層之厚度。
  9. 如申請專利範圍第7項所述之電容式觸控面板，其中該又一連接墊之高度可藉由有機發光二極體製程而減少該高度差，使得該高度差小於該薄膜封裝層之厚度。
  10. 如申請專利範圍第7項所述之電容式觸控面板，其中設置於該軟性電路板或該觸控與顯示驅動整合電路上之複數個另一連接墊包含對應於該基板之第一連接墊與對應於該薄膜封裝層之第二連接墊，該第一連接墊具有一第一高度且該第二連接墊具有一第二高度，該第一高度與該第二高度之差值等於該高度差。
  11. 一種電容式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構由下而上包含：一基板； 一顯示層，設置於該基板上方；一薄膜封裝層，相對於該基板設置於該顯示層上方，該薄膜封裝層包含交互堆疊的有機材料層與無機材料層；以及一導電層，設置於該薄膜封裝層上方或該薄膜封裝層內；其中，該導電層電性連接至位於該顯示層之一非顯示區域上方的一連接墊，該薄膜封裝層包含一封裝延伸區域，且該封裝延伸區域位於該非顯示區域上方。
  12. 如申請專利範圍第11項所述之電容式觸控面板，其中該封裝延伸區域於高度方向形成一梯度下降結構，該導電層透過該梯度下降結構電性連接至該連接墊。
  13. 如申請專利範圍第12項所述之電容式觸控面板，其中該連接墊係設置於該薄膜封裝層中之任一有機材料層或任一無機材料層上。
  14. 如申請專利範圍第12項所述之電容式觸控面板，其中該連接墊係設置於該顯示層之該非顯示區域上。
  15. 一種電容式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構由下而上包含：一基板；一顯示層，設置於該基板上方；一薄膜封裝層，相對於該基板設置於該顯示層上方，該薄膜封裝層包含交互堆疊的有機材料層與無機材料層；以及一導電層，設置於該薄膜封裝層上方或該薄膜封裝層內；其中，該導電層電性連接至位於該顯示層之一非顯示區域上方的一連接墊，該薄膜封裝層包含一第一部分封裝層及一第二部分封裝層，該導電層形成於該第一部分封裝層上方且該第二部分封裝層形成於該導電層上方，電性連接該導電層之該連接墊設置於該第一部分封裝層上且該第二部分封裝層不形成於該連接墊上方。
  16. 一種電容式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構由下而上包含：一基板；一顯示層，設置於該基板上方；一薄膜封裝層，相對於該基板設置於該顯示層上方，該薄膜封裝層包含交互堆疊的有機材料層與無機材料層；以及一導電層，設置於該薄膜封裝層上方或該薄膜封裝層內；另一導電層，與該導電層彼此絕緣；其中，該導電層電性連接至位於該顯示層之一非顯示區域上方的一連接墊，該薄膜封裝層包含一第一部分封裝層、一第二部分封裝層及一第三部分封裝層，該導電層形成於該第一部分封裝層上方且該第二部分封裝層形成於該導電層上方，該另一導電層形成於該第二部分封裝層上方且該第三部分封裝層形成於該另一導電層上方，電性連接該導電層之該連接墊設置於該第一部分封裝層上且電性連接該另一導電層之該連接墊設置於該第二部分封裝層上，該第二部分封裝層與該第三部分封裝層不形成於該連接墊上方。
TW108100756A 2019-01-08 2019-01-08 電容式觸控面板 TWI697829B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108100756A TWI697829B (zh) 2019-01-08 2019-01-08 電容式觸控面板
CN201910071345.9A CN111414099A (zh) 2019-01-08 2019-01-25 电容式触控面板
US16/728,044 US20200219941A1 (en) 2019-01-08 2019-12-27 Capacitive touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100756A TWI697829B (zh) 2019-01-08 2019-01-08 電容式觸控面板

Publications (2)

Publication Number Publication Date
TWI697829B true TWI697829B (zh) 2020-07-01
TW202026844A TW202026844A (zh) 2020-07-16

Family

ID=71404512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100756A TWI697829B (zh) 2019-01-08 2019-01-08 電容式觸控面板

Country Status (3)

Country Link
US (1) US20200219941A1 (zh)
CN (1) CN111414099A (zh)
TW (1) TWI697829B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860257B (zh) * 2019-02-23 2021-07-09 昆山工研院新型平板显示技术中心有限公司 柔性屏及显示设备
CN109901752A (zh) * 2019-03-26 2019-06-18 京东方科技集团股份有限公司 一种触控模组及其驱动方法、触控显示装置
US20230359300A1 (en) * 2021-03-19 2023-11-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
TWI789906B (zh) * 2021-09-13 2023-01-11 友達光電股份有限公司 觸控裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201434123A (zh) * 2013-02-22 2014-09-01 Hanns Touch Solution Corp 觸控面板及其電路結構
US20160041637A1 (en) * 2014-08-11 2016-02-11 David Guard Fabricated Electrical Circuit On Touch Sensor Substrate
TW201837685A (zh) * 2017-04-14 2018-10-16 瑞鼎科技股份有限公司 電容式觸控面板
TW201841101A (zh) * 2017-01-25 2018-11-16 大陸商昆山工研院新型平板顯示技術中心有限公司 一種觸控顯示面板及其製造方法、觸控顯示裝置
TW201843579A (zh) * 2017-05-03 2018-12-16 瑞鼎科技股份有限公司 電容式觸控面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201434123A (zh) * 2013-02-22 2014-09-01 Hanns Touch Solution Corp 觸控面板及其電路結構
US20160041637A1 (en) * 2014-08-11 2016-02-11 David Guard Fabricated Electrical Circuit On Touch Sensor Substrate
TW201841101A (zh) * 2017-01-25 2018-11-16 大陸商昆山工研院新型平板顯示技術中心有限公司 一種觸控顯示面板及其製造方法、觸控顯示裝置
TW201837685A (zh) * 2017-04-14 2018-10-16 瑞鼎科技股份有限公司 電容式觸控面板
TW201843579A (zh) * 2017-05-03 2018-12-16 瑞鼎科技股份有限公司 電容式觸控面板

Also Published As

Publication number Publication date
TW202026844A (zh) 2020-07-16
CN111414099A (zh) 2020-07-14
US20200219941A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
TWI697829B (zh) 電容式觸控面板
WO2020259337A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
US11249588B2 (en) Display apparatus
JP7361860B2 (ja) 表示装置
KR102503732B1 (ko) 표시 장치
KR101974086B1 (ko) 표시모듈
KR102091035B1 (ko) 터치 스크린을 가지는 표시장치
TWI665596B (zh) 電容式觸控面板
CN110018597B (zh) 显示面板及显示装置
CN111668279B (zh) 显示面板和显示装置
US10204926B2 (en) Display device and display panel
KR102078175B1 (ko) 표시모듈
US10949018B2 (en) Display module and display device having the same
KR20170079901A (ko) 표시 장치와 그의 제조 방법
US11133432B2 (en) Display panel and manufacturing method thereof, and display device
WO2020207422A1 (zh) 显示面板及其制作方法、显示装置
US11088129B2 (en) Display apparatus
US12061399B2 (en) Adhesive member and display device comprising adhesive member and method for manufacturing
KR20210094195A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
US20240049546A1 (en) Splicing display screen
US11681339B2 (en) Method of fabricating a circuit board and a display device including a circuit board
WO2023070489A1 (zh) 显示面板母板、显示面板和显示装置
US20220406873A1 (en) Display device and method for manufacturing the same
WO2021238519A1 (zh) 显示屏、显示屏的制作方法及电子设备
CN116820261A (zh) 显示装置