TWI697140B - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TWI697140B
TWI697140B TW106129390A TW106129390A TWI697140B TW I697140 B TWI697140 B TW I697140B TW 106129390 A TW106129390 A TW 106129390A TW 106129390 A TW106129390 A TW 106129390A TW I697140 B TWI697140 B TW I697140B
Authority
TW
Taiwan
Prior art keywords
light
layer
emitting
substrate
semiconductor layer
Prior art date
Application number
TW106129390A
Other languages
English (en)
Other versions
TW201743478A (zh
Inventor
加賀広持
田島純平
岡俊行
宮部主之
Original Assignee
日商阿爾發得股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商阿爾發得股份有限公司 filed Critical 日商阿爾發得股份有限公司
Publication of TW201743478A publication Critical patent/TW201743478A/zh
Application granted granted Critical
Publication of TWI697140B publication Critical patent/TWI697140B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Abstract

實施形態之半導體發光裝置具備：導電性之基板；及2個以上之發光體，其等並列設置於上述基板上，且分別包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層。2個以上之發光體包含電性連接於上述基板之第1發光體、及串聯連接於上述第1發光體之第2發光體。進而，本發明具備：第1電極，其設置於上述第1發光體與上述基板之間，且電性連接於上述第1發光體之第1半導體層及上述基板；第2電極，其設置於上述第2發光體與上述基板之間，且電性連接於上述第2發光體之第1半導體層；及第1配線，其將上述第1發光體之第2半導體層與上述第2電極電性連接。

Description

半導體發光裝置
本發明之實施形態主要係關於一種半導體發光裝置。
有將發光二極體(Light Emitting Diode：LED)作為光源之半導體發光裝置。此種半導體發光裝置可藉由將複數個LED積體化於基板上而實現高亮度化。又，藉由將複數個LED串聯連接，例如與利用相同之電力驅動經並聯連接之LED之情形時相比，可降低驅動電流，並提高半導體發光裝置之可靠性。然而，為了將複數個LED串聯連接，必須使其等與基板電氣絕緣，又，亦必須將用以與外部電路連接之接合墊配置於基板上。因此，存在LED之散熱受到阻礙且難以實現裝置之小型化之情形。
本發明之實施形態提供一種提高經串聯連接之LED之散熱且可實現小型之半導體發光裝置。
實施形態之半導體發光裝置具備：導電性之基板；及2個以上之發光體，其等並列設置於上述基板上，且分別包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層。2個以上之發光體包含電性連接於上述基板之第1發光體、及串聯連接於上述第1發光體之第2發光體。進而，本發明具備：第1電極，其設置於上述第1發光體與上述基板之 間，且電性連接於上述第1發光體之第1半導體層及上述基板；第2電極，其設置於上述第2發光體與上述基板之間，且電性連接於上述第2發光體之第1半導體層；及第1配線，其具有跨於上述第1發光體與上述第2發光體之第1部分及於上述第2發光體中延伸且電性連接於上述第2電極之第2部分，且將上述第1發光體之第2半導體層與上述第2電極電性連接。
1:半導體發光裝置
2:半導體發光裝置
3:半導體發光裝置
4:半導體發光裝置
5:半導體發光裝置
6:半導體發光裝置
10:基板
15:金屬層
20:發光體
20a:發光體
20b:發光體
20c:發光體
20d:發光體
20e:發光體
20f:發光體
20g:發光體
20s:表面
20x:發光體
20y:發光體
21:n型半導體層
23:發光層
25:p型半導體層
27:p側接觸層
29:配線部
30:p側電極
30a:p側電極
30b:p側電極
30c:p側電極
30d:p側電極
30e:p側電極
30h:p側電極
30k:延伸部
30i:延伸部
30p:外緣
30x:p側電極
30y:p側電極
31:接觸孔
33:絕緣層
35:配線
37:分離槽
39:導電體
40:接合層
40g:延伸部
41:金屬層
43:金屬層
45:導電體
47:金屬層
49:金屬層
50:絕緣層
50a:接觸孔
60:n側接合墊
65:n側接合墊
65a:配線
65b:配線
70:p側接合墊
81:凹部
83:n側電極
100:基板
110:基板
115:金屬層
120a:發光體
120b:發光體
120e:發光部
120n:非發光部
120s:表面
121:n型半導體層
123:發光層
125:p型半導體層
127:p側接觸層
129a:p側頂蓋層
129b:p側頂蓋層
130a:n側電極
130b:n側電極
131:配線
133:配線
135:配線
137:導電體
139:導電體
140:接合層
141:導電體
143:導電體
150:絕緣層
170:p側接合墊
180:n側接合墊
210:基板
215:金屬層
220a:發光體
220b:發光體
220s:表面
221:n型半導體層
223:發光層
225:p型半導體層
230a:p側電極
230b:p側電極
231:p側接觸層
233:p側頂蓋層
233ea:延出部
233eb:延出部
240:接合層
250:絕緣層
260a:n側電極
260b:n側電極
261a:凹部
261b:凹部
265:n側接觸層
267:嵌入層
270:絕緣層
280:p側接合墊
290:配線
295:導電體
DL:切割線
GA:發光體群
GB:發光體群
WD:寬度
WE:間隔
X:軸
Y:軸
Z:軸
圖1係表示第1實施形態之半導體發光裝置之剖視圖。
圖2(a)及(b)係表示第1實施形態之半導體發光裝置之俯視圖及等效電路之電路圖。
圖3係表示第1實施形態之變化例之半導體發光裝置之俯視圖。
圖4(a)~7(b)係表示第1實施形態之半導體發光裝置之製造過程之剖視圖。
圖8係表示第2實施形態之半導體發光裝置之剖視圖。
圖9係表示第3實施形態之半導體發光裝置之剖視圖。
圖10係表示第3實施形態之變化例之半導體發光裝置之剖視圖。
圖11係表示第4實施形態之半導體發光裝置之剖視圖。
圖12(a)~(d)係表示接合墊相對於發光體之面積比之標繪圖。
[相關申請案]
本申請案享有以日本專利申請案2015-178165號(申請日：2015年9月10日)為基礎申請案之優先權。本申請案係藉由參照該基礎申請案而包含基礎申請案之全部內容。
以下，一面參照圖式，一面對實施形態進行說明。對於圖式中之相同部分標註相同之編號並適當省略其詳細之說明，對不同之部分進行說明。再者，圖式為模式圖或概念圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又，即便於表示相同部分之情形時，亦存在根據圖式將相互之尺寸或比率不同地表示之情形。
進而，使用各圖中所表示之X軸、Y軸及Z軸對各部分之配置及構成進行說明。X軸、Y軸、Z軸相互正交，且分別表示X方向、Y方向、Z方向。又，存在將Z方向設為上方、將其反方向設為下方進行說明之情形。
實施形態之記載為例示，並非將發明限定於此。又，各實施形態所記載之構成要素只要於技術上允許，則可共通地應用。以下，將第1導電型設為n型、將第2導電型設為p型進行說明，但亦可將第1導電型設為p型、將第2導電型設為n型。
[第1實施形態]
圖1係表示第1實施形態之半導體發光裝置1之剖視圖。圖2(a)係表示半導體發光裝置1之俯視圖。圖1係沿圖2(a)中所表示之A-A線之剖視圖。又，圖2(b)係半導體發光裝置1之等效電路之電路圖。
如圖1所示，半導體發光裝置1具備基板10、第1發光體(以下稱為發光體20a)、及第2發光體(以下稱為發光體20b)。基板10具有導電性，例如為矽基板。發光體20a及20b分別包含n型半導體層21、發光層23及p型半導體層25。發光層23設置於n型半導體層21與p型半導體層25之間。
n型半導體層21例如包含n型氮化鎵層(GaN層)。又，n型半導體層21亦可進而包括包含GaN、氮化鋁(AlN)、氮化鋁鎵(AlGaN)等之緩衝層。於此情形時，n型GaN層設置於緩衝層與發光層23之間。
發光層23例如包含由包含氮化銦鎵(InGaN)之井層與包含GaN之障壁層構成之量子井。又，發光層23亦可具有包含複數個量子井之多重量子井構造。
p型半導體層25例如具有積層有p型AlGaN層與p型GaN層之構造。p型AlGaN層形成於發光層23之上，p型GaN層形成於p型AlGaN層之上。
半導體發光裝置1進而具備p側接觸層27、第1電極(以下稱為p側電極30a)及第2電極(以下稱為p側電極30b)。p側接觸層27分別電性連接於發光體20a及20b之p型半導體層25。p側電極30a及30b於p型半導體層25之表面上分別覆蓋p側接觸層27。p側電極30a經由p側接觸層27電性連接於發光體20a之p型半導體層25。p側電極30b經由另一p側接觸層27電性連接於發光體20b之p型半導體層25。
p側接觸層27較佳為使用對p型半導體層25之接觸電阻較小且對發光層23之放射光之反射率較高之材料。p側接觸層27例如為包含銀(Ag)之金屬層。p側電極30a及30b使用對發光層23之放射光之反射率較高之材料、例如鋁。
發光體20a及20b介隔接合層40及絕緣層50設置在基板10之上。接合層40具有導電性，且設置於基板10與絕緣層50之間。p側電極30a及p側接觸層27位於絕緣層50與發光體20a之間。p側電極30b及p側接觸層27位於絕緣層50與發光體20b之間。
絕緣層50具有與p側電極30a連通之接觸孔50a。於接觸孔50a之內部例如設置有連接於p側電極30a之導電體45。即，發光體20a係經由p側接觸層27、p側電極30a、導電體45及接合層40電性連接於基板10。另一方面，發光體20b藉由絕緣層50與接合層40及基板10電氣絕緣。實施形態並不限定於此，例如亦可為未設置導電體45而接合層40之一部分延伸至接觸孔50a之內部並連接於p側電極30a之構造。
半導體發光裝置1進而具備將發光體20a之n型半導體層21與p側電極30b電性連接之配線35。發光體20b具有自其上表面連通至p側電極30b之接觸孔31。配線35之一端於設置於發光體20b之接觸孔31中延伸，並連接於p側電極30b。又，配線35之另一端向發光體20a側延伸，並連接於發光體20a之n型半導體層21。藉此，發光體20b串聯連接於發光體20a。
配線35形成於絕緣層33之上。絕緣層33覆蓋發光體20a及20b各自之上表面之一部分、各自之側面及接觸孔31之內壁。配線35係藉由絕緣層33而與發光體20b之n型半導體層21、發光層23及p型半導體層25電氣絕緣。又，配線35藉由絕緣層33與發光體20a之發光層23及p型半導體層25電氣絕緣。配線35較佳為於其最表面具有例如金(Au)層。
圖2(a)係表示半導體發光裝置1之上表面(以下稱為晶片面)之配置之模式圖。半導體發光裝置1具備複數個發光體20及n側接合墊60。相鄰之發光體20係藉由配線35而電性連接。又，亦可於相鄰之發光體20間配置2條以上之配線35。藉此，可降低流經配線35之各自之電流。
複數個發光體20例如進而具備串聯連接於發光體20之第3發光體(以下稱為發光體20c)。於基板10與發光體20c之間設置有第3電極(以 下稱為p側電極30c)。而且，發光體20b之n型半導體層21藉由配線35電性連接於p側電極30c。配線35經由設置於發光體20c之接觸孔31連接於p側電極30c。
如圖2(b)所示，複數個發光體20例如包含2個發光體群GA及GB。發光體群GA及GB分別包含經串聯連接之8個發光體20。發光體群GA及GB並聯連接於基板10及n側接合墊60。例如，發光體20a及20d位於發光體群GA及GB之一端，且電性連接於基板10。
發光體20a及20d具有相同之構造，且分別經由導電體45電性連接於基板10(參照圖1)。又，發光體20f及20g分別位於發光體群GA及GB之另一端，且電性連接於n側接合墊60。
如圖2(a)所示，n側接合墊60係跨於發光體20f及20g之上而設置。接合墊60電性連接於發光體20f及20g之陰極側、例如n型半導體層21。
如此，於半導體發光裝置1中，經串聯連接之發光體20之一端電性連接於基板10，另一端電性連接於配置於晶片面上之n側接合墊60。藉此，可自晶片面省略陽極側或者陰極側之接合墊，從而可擴大發光體20之發光面積。例如，為了將直徑100微米(μm)之接合墊配置於晶片面上，必須設置直徑140μm左右之非發光區域。其於具有1mm見方之晶片尺寸之半導體發光裝置中相當於發光區域之面積之3%。
圖12(a)~圖12(d)係表示接合墊相對於發光體20之面積比之標繪圖。橫軸為配置於基板10之上之發光體20之數量。縱軸為接合墊相對於1個發光體20之面積比。各圖之PA1表示配置於基板10之上之接合 墊之數量為1個之情形。PA2表示配置於基板10之上之接合墊之數量為2個之情形。
圖12(a)表示基板10之1邊之尺寸、即晶片尺寸為3mm之情形。圖12(b)~圖12(d)之晶片尺寸分別為2.5mm、2.0mm及1.5mm。如圖12(a)~圖12(d)所示，發光體20之數量越增加，接合墊之面積之比率越大。而且，若將接合墊之數量設為1個，則接合墊之面積比降低。又，晶片尺寸越小，接合墊之面積比越大。
如圖2(a)所示，發光體20之尺寸較佳為相同。例如，較佳為藉由使經串聯連接之各發光體20之發光層23之面積相同而使流經各發光層23之驅動電流之密度相同。藉此，各發光體20之亮度變得均等，從而可使晶片面上之發光分佈均勻。例如，若配置尺寸不同之複數個發光體20，則存在於尺寸較小之發光體20中電流密度增高而亮度降低之情形。又，於電流密度較高之部分容易產生電遷移等。因此，藉由使發光體20之尺寸相同，可使半導體發光裝置1之發光均勻化，從而可提高其可靠度。
進而，相鄰之發光體20間之間隔WE較理想為較包圍複數個發光體20之切割線DL之寬度WD窄。藉此，可縮小半導體發光裝置之尺寸。又，可縮小相鄰之發光體20間之低亮度區域，從而實現發光之均勻化。又，p側電極30之外緣30p例如較理想為於晶片面上以位於發光體20之內側之方式形成。
圖3係表示第1實施形態之變化例之半導體發光裝置2之俯視圖。半導體發光裝置2具備複數個發光體20及n側接合墊65。複數個發光體20包含發光體群GA及GB。發光體群GA及GB並聯連接於未圖示之基 板10與n側接合墊65(參照圖2(b))。
n側接合墊65與發光體20f及20g相鄰地配置。而且，n側接合墊65經由配線65a及65b分別電性連接於發光體20f及20g之n型半導體層21。
又，於本例中，發光體20a與發光體20d共有p側電極30h。p側電極30h設置於基板10與發光體20a之間、及基板10與發光體20d之間。又，p側電極30h經由絕緣層50之接觸孔50a電性連接於基板10(參照圖1)。
進而，複數個發光體20包含串聯連接於發光體20d之發光體20e。於基板10與發光體20e之間設置有p側電極30e。而且，發光體20d之n型半導體層21藉由配線35電性連接於p側電極30e。配線35經由設置於發光體20e之接觸孔31連接於p側電極30e。
繼而，參照圖4(a)~圖7(b)對第1實施形態之半導體發光裝置1之製造方法進行說明。圖4(a)~圖7(b)係依序表示半導體發光裝置1之製造過程之剖視圖。
如圖4(a)所示，於基板100之上依序積層n型半導體層21、發光層23及p型半導體層25。於本說明書中，經積層之狀態包含直接相接之狀態，此外亦包含於中間插入有其他要素之狀態。
基板100例如為矽基板或藍寶石基板。n型半導體層21、發光層23及p型半導體層25分別包含氮化物半導體。n型半導體層21、發光層23及p型半導體層25例如包含AlxGa1-x-yInyN(x≧0，y≧0，x+y≦1)。
n型半導體層21例如包含摻雜有作為n型雜質之矽(Si)之n型GaN接觸層與摻雜有Si之n型AlGaN披覆層。n型AlGaN披覆層例如配置於n型 GaN接觸層與發光層23之間。n型半導體層21亦可進而包含緩衝層。例如，n型GaN接觸層配置於緩衝層與n型AlGaN披覆層之間。緩衝層例如包含AlN、AlGaN及GaN中之至少任1種。
發光層23例如具有多重量子井(MQW)構造。於MQW構造中，例如複數層障壁層與複數層井層交替地積層。例如，井層使用AlGaInN或者GaInN。障壁層例如使用摻雜有Si之n型AlGaN或者摻雜有Si之n型Al0.1Ga0.9N。障壁層之厚度例如為2奈米(nm)以上、30nm以下。複數層障壁層中最靠近p型半導體層25之障壁層(p側障壁層)之組成或者厚度可與其他障壁層不同。
自發光層23釋放之光(發光光)之波長(峰值波長)例如為210nm以上且700nm以下。發光光之峰值波長例如亦可為370nm以上且480nm以下。
p型半導體層25例如包含非摻雜之AlGaN間隔層、摻雜有作為p型雜質之鎂(Mg)之p型AlGaN披覆層、摻雜有Mg之p型GaN層、及相對較高濃度地摻雜有Mg之p型GaN接觸層。於p型GaN接觸層與發光層23之間配置有p型GaN層。於p型GaN層與發光層23之間配置有p型AlGaN披覆層。於p型AlGaN披覆層與發光層23之間配置有AlGaN間隔層。例如，p型半導體層25包含Al0.11Ga0.89N間隔層、p型Al0.28Ga0.72N披覆層、p型GaN層、及p型GaN接觸層。
進而，於p型半導體層25之上選擇性地形成p側接觸層27及p側電極30a、30b。p側接觸層27例如為包含Ag之金屬層，且係使用真空蒸鍍法而形成。p側電極30a及30b分別覆蓋p側接觸層27。p側電極30a及30b例如為包含鋁(Al)之金屬層，且係使用真空蒸鍍法而形成。
如圖4(b)所示，形成覆蓋p側電極30a、30b及p型半導體層25之表面之絕緣層50。絕緣層50例如為使用CVD(Chemical Vapor Deposition，化學氣相沈積)而形成之矽氧化層或者矽氮化層。又，絕緣層50例如亦可具有積層有矽氧化層與矽氮化層之構造。
如圖4(c)所示，於絕緣層50形成接觸孔50a，並嵌入導電體45。導電體45例如包含鋁(Al)或者氮化鈦(TiN)。
如圖5(a)所示，於絕緣層50及導電體45之上形成金屬層41及43。金屬層41例如包含Ti、Pt、Ni中之至少任1種。又，金屬層43例如包含焊接材料等接合金屬。金屬層43例如包含Ni-Sn系、Au-Sn系、Bi-Sn系、Sn-Cu系、Sn-In系、Sn-Ag系、Sn-Pb系、Pb-Sn-Sb系、Sn-Sb系、Sn-Pb-Bi系、Sn-Pb-Cu系、Sn-Pb-Ag系、及Pb-Ag系焊接材料中之至少任1種。
如圖5(b)所示，於金屬層43之上方配置基板10。基板10於與金屬層43相對之表面上具有金屬層47及49。金屬層47例如包含Ti、Pt、Ni中之至少任1種。又，金屬層49例如包含焊接材料等接合金屬。金屬層43例如包含Ni-Sn系、Au-Sn系、Bi-Sn系、Sn-Cu系、Sn-In系、Sn-Ag系、Sn-Pb系、Pb-Sn-Sb系、Sn-Sb系、Sn-Pb-Bi系、Sn-Pb-Cu系、Sn-Pb-Ag系、及Pb-Ag系焊接材料中之至少任1種。
繼而，使金屬層49接合於金屬層43。例如，使金屬層49壓接於金屬層43並升溫至接合金屬之熔點以上之溫度。藉此，金屬層43與金屬層49融合，而基板10接合於基板100之上方。
如圖6(a)所示，將基板100去除，並將n型半導體層21、發光層23及p型半導體層25移載至基板10之上方。接合層40包含金屬層41、 43、47及49。金屬層43與金屬層47融合而一體化。
基板100例如係使用研磨及乾式蝕刻(例如RIE：Reactive Ion Etching，反應式離子蝕刻)等方法而去除。又，於基板100為藍寶石基板之情形時，例如使用LLO(Laser Lift Off，雷射剝離)去除。
如圖6(b)所示，例如利用使用氯氣之乾式蝕刻處理選擇性地對n型半導體層21之表面進行蝕刻。除該處理以外亦實施濕式蝕刻，藉此使成為發光體20之表面之部分(表面20s)粗面化。藉此，可提高光提取效率。又，形成配線35之部分(配線部29)亦凹陷，而n型半導體層21之Z方向之厚度較其他部分變薄。藉此，容易形成配線35，且可防止因階差而導致斷線等不良情況。
如圖7(a)所示，選擇性地去除n型半導體層21、發光層23及p型半導體層25而分割成複數個發光體20。例如，使用RIE或濕式蝕刻等方法選擇性地對n型半導體層21、發光層23及p型半導體層25進行蝕刻而形成分離槽37。絕緣層50之表面於分離槽37之底面露出。較佳為同時形成接觸孔31。接觸孔31例如形成為發光體20b之上表面至p側電極30之深度。接觸孔31與p側電極30之延伸部30k連通。
如圖7(b)所示，形成將發光體20串聯連接之配線35。同時形成未圖示之n側接合墊60(參照圖2(a))。例如形成覆蓋複數個發光體20及絕緣層50之表面之絕緣層33。絕緣層33例如為使用電漿CVD而形成之矽氧化層。繼而，例如使用異向性乾式蝕刻選擇性地對絕緣層33進行蝕刻而使發光體20之表面20s露出。同時，使p側電極30之表面於接觸孔31之底面露出。繼而，於形成成為配線35之金屬層後，選擇性地對該金屬層進行蝕刻，藉此形成配線35及側接合墊60。配線35及n側接合 墊60例如具有積層有複數層金屬層之構造，且係以於其最表面包含Au層之方式形成。
進而，於基板10之背面形成金屬層15。例如，於對基板10之背面側進行研磨而製成特定之厚度後，依序將鈦(Ti)、鉑(Pt)、金(Au)蒸鍍而形成金屬層15。
於本實施形態中，藉由使用導電性之基板10，可使發光體20之焦耳熱經由基板10及金屬層15而釋放。又，藉由將形成於晶片面之接合墊設為1個而使半導體發光裝置1之小型化容易。
[第2實施形態]
圖8係表示第2實施形態之半導體發光裝置3之模式剖視圖。半導體發光裝置3具備基板10、發光體20x、及發光體20y。發光體20x及20y分別包含n型半導體層21、發光層23及p型半導體層25。
半導體發光裝置3進而具備p側接觸層27、p側電極30x及p側電極30y。p側接觸層27分別電性連接於發光體20x及20y之p型半導體層25。p側電極30x及30y於p型半導體層25之表面上分別覆蓋p側接觸層27。p側電極30x經由p側接觸層27電性連接於發光體20x之p型半導體層25。p側電極30y經由另一p側接觸層27電性連接於發光體20y之p型半導體層25。
發光體20x及20y介隔接合層40及絕緣層50設置於基板10之上。接合層40具有導電性，且設置於基板10與絕緣層50之間。p側電極30x及p側接觸層27位於絕緣層50與發光體20x之間。p側電極30y及p側接觸層27位於絕緣層50與發光體20y之間。
進而，發光體20y具有自p型半導體層25之表面貫通發光層23並 到達n型半導體層21之凹部81。而且，n側電極83設置於凹部81之底面。n側電極83電性連接於n型半導體層21。n側電極83例如為包含鋁之金屬層。絕緣層50於凹部81中延伸，並覆蓋其壁面。又，接合層40具有於凹部81中延伸之部分(延伸部40g)。延伸部40g電性連接於n側電極83。即，發光體20y之n型半導體層21經由n側電極83及接合層40電性連接於基板10。
另一方面，設置於發光體20x與基板10之間之p側電極30x利用絕緣層50與接合層40及基板10電氣絕緣。即，發光體20x與基板10電氣絕緣。又，p側電極30x具有電性連接於p側接合墊70之延伸部30i。
半導體發光裝置3進而具備將發光體20x之n型半導體層21與p側電極30y電性連接之配線35。發光體20y具有自其上表面連通至p側電極30y之接觸孔31。配線35之一端於設置於發光體20y之接觸孔31中延伸，並電性連接於p側電極30y。又，配線35之另一端向發光體20x側延伸，並電性連接於發光體20x之n型半導體層21。藉此，發光體20y串聯連接於發光體20x。
於上述之例中，發光體20y直接連接於發光體20x，亦可使其他發光體20介存於發光體20y與發光體20x之間而將3個以上之發光體20串聯連接。
如此，亦可將發光體20之n型半導體層21電性連接於基板10，並將電性連接於p側電極30之p側接合墊70配置於晶片面上。藉此，可省略電性連接於n型半導體層21之接合墊，從而擴大發光區域占晶片面之面積。藉此，可容易地使半導體發光裝置3小型化。
[第3實施形態]
圖9係表示第3實施形態之半導體發光裝置4之模式剖視圖。半導體發光裝置4具備基板110、發光體120a、及發光體120b。基板110具有導電性。基板110為矽基板。發光體120a及120b設置於基板110之上。於基板110之背面側設置有金屬層115。發光體120a及發光體120b例如包含氮化物半導體。金屬層115例如包含鈦(Ti)、鉑(Pt)、金(Au)。
發光體120a及120b分別包含n型半導體層121、發光層123及p型半導體層125。發光層123設置於n型半導體層121與p型半導體層125之間。發光體120a及120b分別具有發光部120e及非發光部120n。發光部120e包含n型半導體層121、發光層123及p型半導體層125。非發光部120n為n型半導體層121之一部分，且不包含發光層123及p型半導體層125。發光體120a及120b之與基板110為相反側之表面120s經粗面化。
半導體發光裝置4進而具備p側接觸層127、p側頂蓋層129a、129b、及n側電極130a及130b。p側接觸層127分別電性連接於發光體120a及120b之p型半導體層125。p側接觸層127例如為包含銀(Ag)之金屬層。
p側頂蓋層129a覆蓋電性連接於發光體120a之p型半導體層125之p側接觸層127。p側頂蓋層129b覆蓋電性連接於發光體120b之p型半導體層125之p側接觸層127。p側頂蓋層129a及129b例如為包含鋁(Al)、鈦(Ti)、鉑(Pt)及鎳(Ni)中之至少1種之金屬層，且係使用真空蒸鍍法而形成。
n側電極130a於發光體120a之非發光部120n電性連接於n型半導體層121。n側電極130b於發光體120b之非發光部120n電性連接於n型半 導體層121。n側電極130a及130b例如為包含鋁(Al)之金屬層。
發光體120a及120b介隔接合層140及絕緣層150設置於基板110之上。接合層140設置於基板110與絕緣層150之間，且具有導電性。接合層140例如包含焊接材料等接合金屬。絕緣層150例如為矽氧化層。
一側之p側接觸層127及p側頂蓋層129a設置於絕緣層150與發光體120a之間。另一側之p側接觸層127及p側頂蓋層129b設置於絕緣層150與發光體120b之間。n側電極130a設置於發光體120a之非發光部120n與絕緣層150之間。n側電極130b設置於發光體120b之非發光部120n與絕緣層150之間。
進而，半導體發光裝置4包含配線131、133、135及p側接合墊170。配線131將發光體120a與p側接合墊170電性連接。配線133將發光體120a與發光體120b電性連接。配線135將發光體120b與基板110電性連接。配線131、133及135例如為包含鋁(Al)之金屬層。
配線131設置於絕緣層150中，且與基板110電氣絕緣。配線131連接於p側頂蓋層129a。又，配線131經由導電體137電性連接於p側接合墊170。導電體137設置於形成於絕緣層150之接觸孔中。
配線133設置於絕緣層150中，且與基板110電氣絕緣。配線133連接於n側電極130a與p側頂蓋層129b。
配線135經由n側電極130b與接合層140將發光體120b與基板110電性連接。配線135設置於絕緣層150中，且與基板110電氣絕緣。配線135連接於n側電極130b。又，配線135經由導電體139電性連接於接合層140。導電體139設置於形成於絕緣層150之接觸孔中。
如此，半導體發光裝置4具備於p側接合墊170與基板110之間串聯 連接之發光體120a及120b。於半導體發光裝置4中，藉由省略n側接合墊，可擴大發光區域占晶片面之面積。於本例中，發光體120a直接連接於發光體120b，亦可使其他發光體120介存於發光體120a與發光體120b之間而將3個以上之發光體120串聯連接。
圖10係表示第3實施形態之變化例之半導體發光裝置5之模式剖視圖。半導體發光裝置5具備基板110、發光體120a、及發光體120b。於本例中，發光體120a及120b於基板110與n側接合墊180之間串聯連接。
如圖10所示，發光體120a經由導電體141及接合層140電性連接於基板110。導電體141設置於形成於絕緣層150之接觸孔中，並與p側頂蓋層129a及接合層140相接。
配線133連接於n側電極130a及p側頂蓋層129b，並將發光體120a與發光體120b電性連接。配線135將發光體120b與n側接合墊180電性連接。配線135連接於電性連接於發光體120b之n型半導體層121之n側電極130b。又，配線135經由導電體143電性連接於n側接合墊180。導電體143設置於形成於絕緣層150之接觸孔中，並與配線135及n側接合墊180相接。
如此，於半導體發光裝置4中，藉由省略p側接合墊，可擴大發光區域占晶片面之面積。又，亦可使其他發光體120介存於發光體120a與發光體120b之間而將3個以上之發光體120串聯連接。
[第4實施形態]
圖11係表示第4實施形態之半導體發光裝置6之模式剖視圖。半導體發光裝置6具備發光體220a及發光體220b。發光體220a及220b例如 包含氮化物半導體。
發光體220a及220b分別包含n型半導體層221、發光層223及p型半導體層225。發光層223設置於n型半導體層221與p型半導體層225之間。發光體220a及220b例如介隔接合層240及絕緣層250設置於基板210之上。發光體220a及220b之與基板210為相反側之表面220s經粗面化。
基板210具有導電性。於基板210之背面側設置有金屬層215。基板210例如為矽基板。接合層240例如包含焊接材料等接合金屬，且具有導電性。絕緣層250例如為矽氧化層。金屬層215例如包含鈦(Ti)、鉑(Pt)、金(Au)。
半導體發光裝置6進而具備p側電極230a、230b、n側電極260a、260b及絕緣層270。p側電極230a電性連接於發光體220a之p型半導體層225。p側電極230b電性連接於發光體220b之p型半導體層225。p側電極230a及230b分別包含p側接觸層231與p側頂蓋層233。p側接觸層231電性連接於p型半導體層225。p側頂蓋層233於p型半導體層225之表面上覆蓋p側接觸層231。
絕緣層270分別覆蓋p側電極230a及230b。絕緣層270將p側電極230a與n側電極260a之間電氣絕緣。又，絕緣層270將p側電極230b與n側電極260b之間電氣絕緣。
n側電極260a及260b設置於絕緣層250與絕緣層270之間。n側電極260a經由設置於發光體220a之凹部261a電性連接於n型半導體層221。n側電極260b經由設置於發光體220b之凹部261b電性連接於n型半導體層221。凹部261a及261b係以具有貫通p型半導體層225及發光層223並 到達n型半導體層221之深度之方式設置。絕緣層270於發光體220a及220b之各者，沿凹部261a及261b之內壁延伸，並將發光層223及p型半導體層225與n側電極260a及260b電氣絕緣。
n側電極260a及260b例如分別包含n側接觸層265與嵌入層267。n側接觸層265例如具有包含鋁(Al)層、鎳(Ni)層、銅(Cu)層之多層構造。鋁(Al)層與n型半導體層221相接並電性連接。銅(Cu)層例如係作為鍍Cu之籽晶層發揮功能。嵌入層267例如為鍍Cu層。
半導體發光裝置6進而具備p側接合墊280、配線290、及導電體295。p側接合墊280設置於p側電極230a之延出部233ea之上。延出部233ea為沿絕緣層270延出至發光體220a之外側之p側頂蓋層233之一部分。
配線290將發光體220a與發光體220b電性連接。配線290設置於絕緣層270中，並連接於p側電極230b之延出部233eb及n側電極260a。延出部233eb為沿絕緣層270延出至發光體220b之外側之p側頂蓋層233之一部分。即，配線290將p側電極230b與n側電極260a電性連接。
導電體295經由接合層240電性連接於基板210。又，導電體295經由n側電極260b電性連接於發光體220b。導電體295形成於形成於絕緣層250之接觸孔中，並與接合層240及n側電極260b相接。
於本例中，發光體220a及發光體220b於p側接合墊280與基板210之間串聯連接。實施形態並不限定於此，亦可使其他發光體220介存於發光體220a與發光體220b之間而將3個以上之發光體220串聯連接。
於上述第1~第4實施形態之半導體發光裝置1~6中，可縮小配置於晶片面之接合墊之面積，從而增大發光區域之面積、即發光體之 佔有面積。進而，可藉由使用具有導電性之基板而將發光體所產生之焦耳熱高效率地釋放。例如，於在藍寶石等絕緣基板上設置有發光體20之情形時，存在散熱性受到阻礙而導致發光體20之發光效率及可靠性降低之情形。又，雖亦可使用氮化鋁等熱導率較高之基板，但其等昂貴。
再者，於本說明書中，所謂「氮化物半導體」，包含BxInyAlzGa1-x-y-zN(0≦x≦1，0≦y≦1，0≦z≦1，0≦x+y+z≦1)之III-V族化合物半導體，進而，亦包含除N(氮)以外亦含有磷(P)或砷(As)等作為V族元素之混晶。又，於上述組成中，進而包含為了控制導電型等各種物性而添加之各種元素者及進而包含意外包含之各種元素者亦包含於「氮化物半導體」中。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且可在不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含在發明之範圍或主旨中，並且包含在申請專利範圍所記載之發明與其均等之範圍內。
1‧‧‧半導體發光裝置
10‧‧‧基板
15‧‧‧金屬層
20a‧‧‧發光體
20b‧‧‧發光體
21‧‧‧n型半導體層
23‧‧‧發光層
25‧‧‧p型半導體層
27‧‧‧p側接觸層
30a‧‧‧p側電極
30b‧‧‧p側電極
30k‧‧‧延伸部
31‧‧‧接觸孔
33‧‧‧絕緣層
35‧‧‧配線
40‧‧‧接合層
45‧‧‧導電體
50‧‧‧絕緣層
50a‧‧‧接觸孔
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸

Claims (8)

  1. 一種半導體發光裝置，其包含： 導電性之基板； 2個以上之發光體，其等並列設置於上述基板上，分別包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層，該2個以上之發光體包括第1發光體、及串聯連接於上述第1發光體之第2發光體；及 第1配線，其電性連接於上述第1發光體之第1半導體層的上述基板側之表面及上述第2發光體之第2半導體層的上述基板側之表面，且延伸於設置在上述基板上之絕緣層中；且 上述基板係電性連接於上述第1發光體之第2半導體層及上述第2發光體之第1半導體層之任一者。
  2. 如請求項1之半導體發光裝置，其中上述第1發光體及上述第2發光體之各者具有：發光部，其包含上述第1半導體層之一部分、上述第2半導體層及上述發光層；及非發光部，其包含上述第1半導體層之其他部分； 上述第1配線於上述第1發光體之非發光部電性連接於上述第1半導體層。
  3. 如請求項2之半導體發光裝置，其中上述基板於上述第2發光體之非發光部電性連接於上述第1半導體層。
  4. 如請求項3之半導體發光裝置，其進而包含： 金屬層，其設置於上述基板與上述第2發光體之間，且電性連接於上述基板；及 第2配線，其將上述第2發光體之上述第1半導體層與上述金屬層電性連接；且 上述絕緣層延伸於上述第2發光體與上述金屬層之間； 上述第2配線係設於上述絕緣層中，且連接於上述第2發光體之上述第1半導體層的上述基板側之表面。
  5. 如請求項2之半導體發光裝置，其中上述基板於上述第1發光體之發光部電性連接於上述第2半導體層。
  6. 如請求項5之半導體發光裝置，其進而包含金屬層，該金屬層設置於上述基板與上述第1發光體之間，且電性連接於上述基板；且 上述絕緣層延伸於上述第1發光體與上述金屬層之間； 上述金屬層係藉由貫通上述絕緣層之導電體而電性連接於上述第1發光體之第2半導體層。
  7. 如請求項1之半導體發光裝置，，其進而包含： 第1電極，其設置於上述第1發光體與上述基板之間，且電性連接於上述第1發光體之第2半導體層的上述基板側之表面； 第2電極，其於上述第1發光體，經由貫通第2半導體層與發光層並到達第1半導體層之第1凹部而電性連接於上述第1發光體之第1半導體層； 第3電極，其設置於上述第2發光體與上述基板之間，且電性連接於上述第2發光體之第2半導體層的上述基板側之表面；及 第4電極，其於上述第2發光體，經由貫通第2半導體層與發光層並到達第1半導體層之第2凹部而電性連接於上述第2發光體之第1半導體層，並且電性連接於上述基板；且 上述第1配線將上述第2電極與上述第3電極電性連接。
  8. 如請求項6之半導體發光裝置，其進而包含： 第1絕緣層，其具有設置於上述第3電極與上述第4電極之間之部分； 第2絕緣層，其具有設置於上述第2電極與上述基板之間、及上述第4電極與上述基板之間之部分； 金屬層，其設置於上述第2絕緣層與上述基板之間，且電性連接於上述基板；及 導電體，其貫通上述第2絕緣層，且將上述第4電極與上述金屬層電性連接；且 上述第1配線係被上述第1絕緣層及上述第2絕緣層所覆蓋。
TW106129390A 2015-09-10 2016-03-10 半導體發光裝置 TWI697140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015178165A JP6637703B2 (ja) 2015-09-10 2015-09-10 半導体発光装置
JP2015-178165 2015-09-10

Publications (2)

Publication Number Publication Date
TW201743478A TW201743478A (zh) 2017-12-16
TWI697140B true TWI697140B (zh) 2020-06-21

Family

ID=58237214

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105107408A TWI612695B (zh) 2015-09-10 2016-03-10 半導體發光裝置
TW106129390A TWI697140B (zh) 2015-09-10 2016-03-10 半導體發光裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105107408A TWI612695B (zh) 2015-09-10 2016-03-10 半導體發光裝置

Country Status (4)

Country Link
US (2) US9722162B2 (zh)
JP (1) JP6637703B2 (zh)
CN (2) CN106531758B (zh)
TW (2) TWI612695B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702821B (zh) * 2016-03-29 2018-01-30 苏州晶湛半导体有限公司 半导体发光器件及其制造方法
JP6380512B2 (ja) * 2016-11-16 2018-08-29 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
TWI646377B (zh) * 2017-11-03 2019-01-01 友達光電股份有限公司 顯示裝置及其製造方法
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
CN110473975A (zh) * 2019-07-29 2019-11-19 吉林大学 一种交流驱动的双微腔顶发射白光有机电致发光器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163887A1 (en) * 2008-12-31 2010-07-01 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US20120043563A1 (en) * 2009-04-06 2012-02-23 James Ibbetson High Voltage Low Current Surface Emitting Light Emitting Diode
US8294171B2 (en) * 2008-12-31 2012-10-23 Seoul Opto Device Co., Ltd. Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303154B2 (ja) 1994-09-30 2002-07-15 ローム株式会社 半導体発光素子
US7755095B2 (en) 2003-12-24 2010-07-13 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
US20060017060A1 (en) * 2004-07-26 2006-01-26 Nai-Chuan Chen Vertical conducting nitride diode using an electrically conductive substrate with a metal connection
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR100999689B1 (ko) * 2008-10-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
JP2010165983A (ja) * 2009-01-19 2010-07-29 Sharp Corp 発光チップ集積デバイスおよびその製造方法
US20110018013A1 (en) 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
CN102201426B (zh) * 2010-03-23 2016-05-04 展晶科技(深圳)有限公司 发光二极管及其制作方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
TW201310703A (zh) 2011-08-17 2013-03-01 Ritedia Corp 垂直式發光二極體結構及其製備方法
TW201347233A (zh) * 2012-05-08 2013-11-16 Phostek Inc 發光二極體裝置及其製造方法
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
CN104813489B (zh) * 2012-11-23 2018-01-02 首尔伟傲世有限公司 发光二极管及其制造方法
US8963121B2 (en) * 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
KR102065390B1 (ko) 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI549322B (zh) * 2013-04-10 2016-09-11 映瑞光電科技（上海）有限公司 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法
JP2014170977A (ja) 2014-06-27 2014-09-18 Toshiba Corp 発光装置
TWI552394B (zh) * 2014-11-18 2016-10-01 隆達電子股份有限公司 發光二極體結構與發光二極體模組

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163887A1 (en) * 2008-12-31 2010-07-01 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US8294171B2 (en) * 2008-12-31 2012-10-23 Seoul Opto Device Co., Ltd. Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
US20120043563A1 (en) * 2009-04-06 2012-02-23 James Ibbetson High Voltage Low Current Surface Emitting Light Emitting Diode

Also Published As

Publication number Publication date
TWI612695B (zh) 2018-01-21
US20170077366A1 (en) 2017-03-16
CN108807358A (zh) 2018-11-13
JP2017054942A (ja) 2017-03-16
US10134806B2 (en) 2018-11-20
US20170301725A1 (en) 2017-10-19
TW201711232A (zh) 2017-03-16
CN106531758B (zh) 2018-09-28
TW201743478A (zh) 2017-12-16
US9722162B2 (en) 2017-08-01
CN108807358B (zh) 2022-05-03
JP6637703B2 (ja) 2020-01-29
CN106531758A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
JP5536631B2 (ja) 複数の発光セルを有する発光素子
TWI697140B (zh) 半導體發光裝置
EP1935038B1 (en) Light emitting device having vertically stacked light emitting diodes
KR102086365B1 (ko) 반도체 발광소자
TWI443878B (zh) 半導體發光元件以及其製造方法
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
JP5922236B2 (ja) 発光装置およびその製造方法
JP2012019217A (ja) 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト
JP2011249501A (ja) 発光装置
US10103305B2 (en) High efficiency light emitting device
KR20130139630A (ko) 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
JP5726797B2 (ja) 半導体発光素子及びその製造方法
TW201547058A (zh) 發光二極體及其製造方法
JP2023100814A (ja) 発光ダイオードデバイス及びその製作方法
CN111201620A (zh) 发光装置及其制作方法
TWI453952B (zh) Light emitting element and manufacturing method thereof
JP2017055045A (ja) 半導体発光装置
US20210226088A1 (en) Light-emitting diode chip and manufacturing method thereof
JP2016046351A (ja) 半導体発光素子
KR101360881B1 (ko) 전도성 연결 배선을 구비한 발광 다이오드
JP2017054963A (ja) 半導体発光装置およびその製造方法
KR20120069048A (ko) 발광 소자 및 그 제조 방법
KR102619665B1 (ko) 발광 장치
JP2014187405A (ja) 半導体発光装置およびその製造方法
TWI528583B (zh) 發光二極體及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees