TWI695428B - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TWI695428B
TWI695428B TW105142503A TW105142503A TWI695428B TW I695428 B TWI695428 B TW I695428B TW 105142503 A TW105142503 A TW 105142503A TW 105142503 A TW105142503 A TW 105142503A TW I695428 B TWI695428 B TW I695428B
Authority
TW
Taiwan
Prior art keywords
film
plasma
evaluation test
substrate
oxide film
Prior art date
Application number
TW105142503A
Other languages
English (en)
Other versions
TW201737337A (zh
Inventor
長倉幸一
森本保
宇田秀一郎
斉藤剛
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201737337A publication Critical patent/TW201737337A/zh
Application granted granted Critical
Publication of TWI695428B publication Critical patent/TWI695428B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種如下述之技術：在對基板進行電漿處理時，可一面抑制曝露於電漿之矽或金屬的氧化膜中之特性的劣化，一面提高電漿處理中可設定之處理條件的自由度。

進行：電漿處理工程，使用將由鹵化合物所構成之處理氣體電漿化所獲得的電漿，對形成有矽或金屬之氧化膜的基板進行電漿處理；及加熱處理工程，其次，在曝露於前述電漿之前述氧化膜露出的狀態下，於惰性氣體氛圍或真空氛圍，將前述基板加熱至450℃以上。藉此，使因電漿處理而劣化之前述氧化膜的特性回復。

Description

基板處理方法
本發明，係關於藉由電漿來處理基板之表面的基板處理方法。
在半導體製造工程中，係有進行如下述之製程的情形：在基板即半導體晶圓(以下稱為「晶圓」)上形成SiN(氮化矽)膜以作為例如絕緣膜的一部分或硬遮罩，在成膜後，去除該SiN膜。該SiN膜的去除，係有藉由例如使用了將包含有鹵化合物之處理氣體電漿化所獲得的電漿之蝕刻而進行的情形。專利文獻1，係記載關於像這樣的電漿蝕刻。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2003-264183號公報
在上述的晶圓，係有除了SiN(氮化矽)膜以外，亦形成構成例如電晶體之閘極氧化膜的SiO2(氧化矽)膜以作為SiN膜之底層的情形。在像這樣的情形下，當藉由上述之電漿蝕刻去除SiN膜時，則有因SiO2膜曝露於電漿，而對於該SiO2膜引起絕緣耐壓的劣化及洩漏電流之增加等之電氣特性的劣化之虞。適切地設定處理氣體的流量、進行蝕刻之氛圍的壓力、供給至用以形成電漿之高頻電源的電力等之各種處理條件，藉此，可抑制該SiO2膜之電氣特性的劣化。但是，當像這樣以抑制電氣特性之劣化的方式，設定處理條件時，則導致蝕刻速率及SiN膜對於SiO2膜之蝕刻的選擇比降低。亦即，該蝕刻速率及選擇比的高度與電漿之SiO2膜的電氣特性之劣化的抑制程度，係形成權衡之關係。
本發明，係有鑑於像這樣的情事而進行研究者，其目的，係在於提供一種如下述之技術：在對基板進行電漿處理時，可一面抑制曝露於電漿之矽或金屬的氧化膜中之特性的劣化，一面提高電漿處理中可設定之處理條件的自由度。
本發明之基板處理方法，其特徵係，具備有：電漿處理工程，使用將由鹵化合物所構成之處理氣體 電漿化所獲得的電漿，對形成有矽或金屬之氧化膜的基板進行電漿處理；及加熱處理工程，其次，在曝露於前述電漿之前述氧化膜露出的狀態下，於惰性氣體氛圍或真空氛圍，將前述基板加熱至450℃以上。
根據本發明，在對基板進行電漿處理後，在矽或金屬之氧化膜露出的狀態下，於惰性氣體氛圍或真空氛圍，將該基板加熱至450℃以上。藉此，可使因電漿處理而劣化之氧化膜的特性回復。因此，可一面抑制氧化膜之特性的劣化，一面提高為了進行電漿處理而可設定之處理條件的自由度。
1‧‧‧半導體製造裝置
2‧‧‧蝕刻模組
4‧‧‧氮退火模組
51‧‧‧成膜模組
52‧‧‧氫退火模組
65‧‧‧SiO2膜
66‧‧‧SiN膜
[圖1]用以實施本發明之半導體製造裝置的平面圖。
[圖2]半導體製造裝置所包含之蝕刻模組的概略縱剖側視圖。
[圖3]半導體製造裝置所包含之加熱模組的縱剖側視圖。
[圖4]表示半導體製造裝置所致之處理工程的流程圖。
[圖5]表示晶圓之表面的示意圖。
[圖6]表示晶圓之表面的示意圖。
[圖7]表示評估試驗之結果的曲線圖。
[圖8]表示評估試驗之結果的曲線圖。
[圖9]表示評估試驗之結果的曲線圖。
[圖10]表示評估試驗之結果的曲線圖。
[圖11]表示評估試驗之結果的曲線圖。
[圖12]表示評估試驗之結果的曲線圖。
[圖13]表示評估試驗之結果的曲線圖。
[圖14]表示評估試驗之結果的曲線圖。
[圖15]表示評估試驗之結果的曲線圖。
參閱圖1之平面圖，說明關於實施本發明之基板處理方法之裝置的一實施形態即半導體製造裝置1。半導體製造裝置1，係具備有藉由例如N2氣體而成為常壓氛圍之橫長的常壓搬送室11。常壓搬送室11的前側，係設置有裝載埠12，載置有收納了基板即晶圓W的搬送容器C。在常壓搬送室11的正面壁，係安裝有與設置於搬送容器C之未圖示的蓋體一起開關的開關門13。在常壓搬送室11內，係設置有由用以搬送晶圓W之多關節臂所構成的第1搬送臂14。又，從常壓搬送室11的裝載埠12側觀之，在左側壁，係設置有進行晶圓W之朝向或偏心之調整的對位室10。
在常壓搬送室11中之裝載埠12的相反側， 係左右排列地配置有於使晶圓W待機的狀態下，將內部之氛圍在常壓氛圍與真空氛圍之間切換的例如2個裝載鎖定室15，藉由門閥16而各自區隔。第1搬送臂14，係具有對搬送容C、對位室10及裝載鎖定室15進行晶圓W之收授的作用。從裝載鎖定室15的常壓搬送室11側觀之，後側，係經由閘閥18，配置有真空搬送室17。
在真空搬送室17，係各自經由閘閥18，連接有裝載鎖定室15、蝕刻模組2、氮退火模組4、成膜模組51、氫退火模組52。在真空搬送室17，係設置有多關節臂即第2搬送臂19，藉由第2搬送臂19，在各裝載鎖定室15、模組2、4、51、52之間進行晶圓W之收授。真空搬送室17，係經由例如設置於其底面的排氣配管，連接於未圖示之真空排氣機構，以藉由未圖示之氮氣供給機構而成為氮氣氛圍的方式，進行該真空搬送室17之真空排氣。
接著，參閱圖2之縱剖側視圖，說明關於蝕刻模組2。該蝕刻模組2，係形成ICP(感應耦合電漿)，蝕刻晶圓W的表面。圖中21，係真空容器，經由上述的閘閥18，連接於真空搬送室17。在真空容器21的例如底部，係開口有排氣口22，連接於真空排氣機構23，該真空排氣機構23，係對真空容器21內進行排氣而形成真空氛圍。圖中24，係在真空容器21內水平地載置晶圓W的平台，具備有用以加熱晶圓W的加熱器25。又，在平台24，係設置有未圖示之升降銷，該升降銷，係為了在與第 2搬送臂19之間進行晶圓W之收授，而在該平台24的表面進行突出/沒入。
在真空容器21內，係設置有構成為直立之筒狀之石英製的電漿產生部26。圖中27，係包圍電漿產生部26之外周並且支撐於平台24之上方的外筒部。該外筒部27，係經由形成於其上部側的凸緣，支撐於真空容器21的側壁。圖中28，係指設置於真空容器21之外部的氣體供給源，從外筒部27經由涵蓋電漿產生部26而設置的氣體流路29，將氟化合物氣體與Ar(氬)氣體與O2(氧)氣體的混合氣體供給至電漿產生部26內之上部側的電漿形成區域P。氟化合物氣體，係後述之SiN膜的蝕刻用氣體。又，O2氣體，係使SiN膜之蝕刻之選擇比提升的氣體。圖中20，係藉由閥或質流控制器所構成的氣體供給機器，調整從氣體供給源28供給至氣體流路29之氣體的流量。
在電漿產生部26的下部側，係以堵塞該電漿產生部26之開口部的方式，於上下隔著間隔而複數層地設置有石英製之水平的離子阱板31。圖2，雖係如將離子阱板31設置成2層所示，但不限於設成為該層數。圖中32，係多數形成於各離子阱板31的貫通口。形成於各離子阱板31的貫通口32，係配置於相互錯開的位置，以便可在構成生成於電漿形成區域P之電漿的離子及自由基中，可捕捉離子而對晶圓W供給自由基。亦即，上層側之離子阱板31的貫通口32與下層側之離子阱板31的貫 通口32，係未相互重疊。
圖中33，係以從上方側堵塞電漿產生部26之開口的方式而設置之真空容器21的頂板，藉由石英所構成。圖中34，係將頂板33之周緣部支撐於真空容器21之側壁的支撐部。在配置於頂板33上的殼體內，係設置有天線34。天線34，係經由匹配器35連接於供給例如13.56MHz之高頻的高頻電源36，可在上述的電漿形成區域P形成ICP。圖中37，係具備有可變容量電容器的線圈，感應電流藉由從天線34產生之磁力線的作用而流動，藉此，與天線34相同地配置成可在電漿形成區域P形成ICP，並具有藉由與天線34之協同運作，在電漿形成區域P均勻性高地形成ICP的功用。
接著，參閱圖3之縱剖側視圖，說明關於氮退火模組4。圖中41，係真空容器，經由上述的閘閥18，連接於真空搬送室17。在真空容器41的底部，係開口有排氣口42，連接於真空排氣機構43，該真空排氣機構43，係對真空容器41內進行排氣而形成真空氛圍。圖中44，係在真空容器41內載置晶圓W的平台。該平台44，係具備有用以將所載置之晶圓W加熱至後述之範圍內之溫度的加熱器45。又，在平台44，係設置有未圖示之升降銷，該升降銷，係為了在與第2搬送臂19之間進行晶圓W之收授，而在該平台44的表面進行突出/沒入。
在平台44上，係設置有連接於N2(氮)氣體供給源47的噴頭46，可噴灑狀地將N2氣體供給至載置於 平台44的晶圓W，在晶圓W的周圍形成N2氣體氛圍。更詳細而言，係藉由來自上述之排氣口42的排氣與來自噴頭46之N2氣體的供給，可在真空容器41內形成含有N2氣體的真空氛圍。圖中48，係藉由閥或質流控制器所構成的氣體供給機器，調整從氣體供給源47供給至噴頭46之氣體的流量。
接著，簡單地說明關於成膜模組51、氫退火模組52。該些模組，係構成為與例如氮退火模組4大致相同。作為針對成膜模組51之與氮退火模組4的差異點，係可列舉出構成為可從噴頭46吐出包含有Al(鋁)的氣體以代替N2氣體，藉由CVD(Chemical Vapor Deposition)，在晶圓W之表面形成Al膜。但是，關於該成膜模組51，係亦可構成為藉由PVD(Physical Vapor Deposition)進行成膜。又，作為針對氫退火模組52之與氮退火模組4的差異點，係可列舉出構成為可從噴頭46吐出包含有H2(氫氣)氣體以代替N2氣體，形成氫氣氛圍。
返回到圖1進行說明，半導體製造裝置1，係具備有由電腦所構成的控制部100，控制部100，係具備有程式。程式，係編入有步驟群，以便實施後述之半導體製造裝置1的作用說明中之一連串的動作。根據該程式，控制部100，係將控制信號輸出至半導體製造裝置1的各部，控制搬送臂14、18所致之晶圓W的搬送、各模組中之真空排氣機構23、43所致之真空容器21、41內的壓 力、藉由各模組之加熱器25、45所加熱之晶圓W的溫度、各氣體供給機器20、48所致之供給至晶圓W之氣體的流量等。該程式，係收納於電腦記憶媒體例如軟碟片、光碟、硬碟、光磁碟等，且被安裝於控制部100。
接著，適宜地參閱圖4之流程圖，說明關於該半導體製造裝置1的作用。又，圖5，係藉由該半導體製造裝置1所處理之晶圓W的縱剖側視圖，並表示CMOS(Complementary metal oxide semiconductor)之製造工程的中途階段之晶圓W的表面構造。該表面構造，係在矽61之凸狀的圖案62之間，經由障壁層63而填埋有絕緣膜64，在圖案62的頂部，係從下方依照該順序層積有SiO2膜65、SiO2膜65的上層膜即SiN膜66。SiO2膜65，成為電晶體之閘極氧化膜的絕緣膜。
具有圖5之表面構造的晶圓W從搬送容器C依照常壓搬送室11、對位室10、常壓搬送室11、裝載鎖定室15、真空搬送室17的順序進行搬送後，被載置於蝕刻模組2的平台24而加熱至預定溫度。另一方面，蝕刻模組2之真空容器21的閘閥18被關閉，該真空容器21便被密閉而排氣，藉此，形成預定壓力之真空氛圍。然後，對電漿產生部26供給氟化合物氣體、Ar氣體及O2氣體，並且對天線34供給高頻，在電漿產生部26的電漿形成區域P中，該些氣體便被電漿化。而且，對晶圓W供給構成電漿的自由基，SiN膜66便被蝕刻(步驟S1)。該蝕刻，係以選擇性去除SiN膜66的方式而進行，SiO2 膜65便曝露於電漿。
當SiN膜66被去除時，則電漿的形成便停止，晶圓W之溫度上升而成為例如200℃~240℃，因蝕刻所產生的副產物即矽酸氟化氨昇華而從SiO2膜65的表面被去除。圖6，係表示像這樣去除了副產物的晶圓W。其後，晶圓W，係被搬送至氮退火模組4，並載置於平台44。模組4之閘閥18被關閉，對真空容器41內供給N2氣體，並且對模組4內進行排氣，形成包含有N2氣體之預定壓力的真空氛圍。另一方面，藉由平台44的加熱器45，晶圓W被加熱至450℃以上的溫度而進行退火處理(步驟S2)。
說明關於像這樣進行氮退火模組4中之處理的理由。如前述，在蝕刻模組2中，SiO2膜65，係曝露於電漿。如先前技術的項目所說明般，像這樣因SiO2膜65曝露於電漿，而引起膜之絕緣耐壓的降低及洩漏電流的增大。吾人認為，此係如後述之評估試驗中所詳細敍述，從電漿之活性種所產生的氟(F、F2)及因該電漿所致之處理所產生的水(H2O)會混入至SiO2膜65的表面所致。
因此，該氮退火模組4，係在SiO2膜65露出於晶圓W之表面的狀態亦即SiO2膜65未被其他膜被覆的狀態下，加熱晶圓W，藉此，使氟及水從SiO2膜65脫離至晶圓W之周圍的氛圍。藉由後述之評估試驗的結果，用以引起該脫離之晶圓W的溫度，係設成為450℃以上。又，由於只要為500℃以上，則確實地引發脫離，故較 佳，且由於只要為600℃以上，則可在比較短的時間內確實地進行脫離，故更佳。
該例，係在氮退火模組4中，晶圓W以600℃被加熱10分鐘而進行退火處理。而且，退火處理後的晶圓W，係被搬送至成膜模組51，以被覆該晶圓W之表面的方式，形成作為電極(導電膜)的Al膜。亦即，以層積於SiO2膜65的方式，形成Al膜(步驟S3)。接著，晶圓W，係被搬送至氫退火模組52，在氫氛圍中，以例如400℃加熱10分鐘而進行退火處理(步驟S4)。其後，晶圓W，係依照17、裝載鎖定室15、常壓搬送室11的順序進行搬送，返回至搬送容器C。
根據該半導體製造裝置1，在以蝕刻模組2對SiN膜66進行電漿蝕刻後，於氮氣氛圍，將氮退火模組4中SiO2膜65露出之狀態的晶圓W加熱至450℃以上的溫度。藉此，可使因電漿蝕刻而劣化之SiO2膜65的電氣特性，具體而言，係針對SiO2膜65之絕緣耐壓及SiO2膜65之洩漏電流的特性回復。因此，不必在進行電漿蝕刻時，以使SiO2膜65之電氣特性不會劣化的方式，選擇SiN膜66之蝕刻速率及SiN膜66之蝕刻選擇比較低的處理條件。亦即，電漿蝕刻中可設定之各種處理條件的自由度變高，可謀求針對SiN膜66之電漿蝕刻的蝕刻速率及選擇比之提升，及SiO2膜65的電氣特性之提升兩者。
然而，圖4所示之晶圓W的構成，係一例，作為藉由半導體製造裝置1進行處理的晶圓W，係不限於 該構成。又，由於本發明，係如上述般，回復曝露於電漿之氧化膜的特性者，因此，作為藉由電漿蝕刻所去除的膜，係不限於SiN膜。而且，作為曝露於電漿的氧化膜，係不限於SiO2膜，亦可為含碳矽氧化膜(SiOC膜)。又，氧化膜，係並不限於如該些SiO2膜或SiOC膜般之矽的氧化膜，更詳細而言，係以矽為主成分的氧化膜，亦可為例如Al2O3(氧化鋁)膜或HfO2(氧化鉿)、ZrO2(氧化鋯)、TiO2(氧化鈦)、TaO5(氧化鉭)等的金屬氧化膜。
在上述的例中，蝕刻模組2，雖係構成為形成ICP的電漿蝕刻模組，但亦可構成為形成電容耦合電漿(CCP)而對晶圓W進行蝕刻處理的模組。又，蝕刻模組2，雖係使用氟化合物作為由電漿蝕刻用之鹵化合物所構成的處理氣體，但該處理氣體，係可因應蝕刻對象的膜而適宜地進行選擇。又，吾人認為，除了氟以外，亦可藉由例如HBr等的包含有溴之處理氣體進行電漿蝕刻，在該情況下，氮退火模組4，係代替氟而溴脫離，藉此，氧化膜的特性便回復。
又，在蝕刻模組2的處理後，將晶圓W加熱至450℃以上，在使水及鹵素脫離時，係只要可防止像那樣加熱至比較高之溫度的SiO2膜與晶圓W之周圍之氛圍的化合物產生反應而變質，或從SiO2膜脫離的水、鹵素與晶圓W之周圍的化合物在晶圓W之表面產生反應而反應生成物附著於SiO2膜即可。因此，在退火模組4中，係如上述，不限於供給N2氣體，亦可對晶圓W供給Ar 氣體等的其他惰性氣體以代替N2氣體，進行加熱處理且進行上述的脫離。而且，亦可於不包含惰性氣體的真空氛圍或常壓抑或加壓惰性氣體氛圍加熱晶圓W，進行上述的脫離。
又，上述的例，雖係以蝕刻模組2進行用以去除在蝕刻模組2所產生之蝕刻之副產物之晶圓W的加熱，但亦可以氮退火模組4進行。又，作為使用了鹵素氣體的電漿處理，係不限於蝕刻處理，亦可為例如成膜或表面改質等的處理。又，上述的例，雖係在SiO2膜上形成Al膜以作為導電膜，但該導電膜，係亦可為Al以外的金屬膜，或亦可為多晶矽等之金屬以外的膜。
(評估試驗)
接著，說明關於與本發明相關連而進行的評估試驗。
評估試驗1
作為評估試驗1，在將形成於p型矽基板之表面的犠牲氧化膜剝離而洗淨後，使該基板的表面氧化，形成SiO2膜。該SiO2膜的膜厚，係5nm~6nm。其後，在蝕刻模組2中，將該基板亦即SiO2膜曝露於前述的電漿後，如前述般，依序地進行Al膜朝SiO2膜上的形成與氫氣氛圍中之退火處理。亦即，該評估試驗1中之基板的處理，係與圖4之流程圖所說明的處理之差異點在於未進行N2氣體氛圍中之退火處理。像這樣在基板進行一連串的處理後，係 對Al膜施加電場，並且使該電場的強度改變而調查SiO2膜之洩漏電流的特性。又，作為對照試驗1，除了不進行蝕刻模組2中的電漿處理以外，係在進行與評估試驗1相同之基板的處理後，針對SiO2膜進行相同的測定而調查洩漏電流的特性。
圖7的曲線圖，係表示評估試驗1及對照試驗1的結果。曲線圖之橫軸，係表示電場強度(圖中表記為E，單位：MV/cm)，更詳細而言，係表示將為了形成電場而以平帶電壓Vfb修正了施加至Al膜之電壓Vg的值(Vg-Vfb單位：MV)除以氧化膜之膜厚(單位：cm)的值。曲線圖之縱軸，係表示所測定的洩漏電流(圖中表記為Ig，單位：A)。
圖7，係以虛線之曲線圖的波形表示評估試驗1的結果，以實線之曲線圖的波形表示對照試驗1的結果。另外，由於評估試驗1中之洩漏電流的測定及對照試驗1中之洩漏電流的側定，係各別針對基板的複數個部位而進行，因此，表示評估試驗1之結果之曲線圖的波形、表示對照試驗1之結果之曲線圖的波形，係各別取得複數個。但是，當將該些波形全部表示於圖中時，由於變得非常複雜，因此，圖7，係分別表示各一個評估試驗1中所取得的波形、對照試驗1中所取得的波形。另外，關於後述的評估試驗2~6，雖亦與評估試驗1相同地針對1片基板進行洩漏電流之測定複數次，並取得複數個曲線圖的波形，但在表示各評估試驗之結果的圖，亦為了便於圖示而 表示其複數個波形中一個。
根據圖7，若在評估試驗1與對照試驗1之間比較電場強度為0MV/cm~-4MV/cm附近的範圍內之任意值時之洩漏電流的值，則不會觀察到大的差異。但是，若比較電場強度為-4MV/cm附近~-9MV/cm附近的範圍內之任意值時之洩漏電流的值，則評估試驗1之洩漏電流大於對照試驗1之洩漏電流。而且，已知評估試驗1，係當以-9MV/cm附近的值為邊界而電場強度之絕對值大於其值時，則引起洩漏電流的急遽上升。亦即，已知因施加-9MV/cm左右的電場，而引起了SiO2膜之絕緣破壞。關於評估試驗1，從未表示於圖7的波形亦可確認到，因施加-8.5~-10MV/cm左右的電場，而引起了絕緣破壞。
對照試驗1，係在進行了測定之0MV/cm~-12MV/cm的電場強度，未確認到於評估試驗1之波形可見到之洩漏電流的急遽上升。如此一來，從評估試驗1的結果可知，如先前技術的項目所說明般，因SiO2膜曝露於電漿，而引起絕緣耐壓的降低及洩漏電流的增大。
評估試驗2
作為評估試驗2，與評估試驗1大致相同地對基板進行處理，測定洩漏電流。但是，作為與評估試驗1中之基板的處理之差異點，該評估試驗2中之基板的處理，係在將基板曝露於電漿後，形成Al膜之前，如發明之實施形態所說明般，在N2氣體氛圍進行退火處理。該退火處理 中之基板的加熱溫度，係設成為600℃，處理時間，係設成為10分鐘。
關於該評估試驗2的結果，係在圖8的曲線圖，以虛線的波形表示。該圖8的曲線圖，係與圖7的曲線圖相同地，表示電場強度與洩漏電流的關係，且與圖7相同地，以實線的波形表示對照試驗1的結果。如該圖8所示，評估試驗2之曲線圖的波形與對照試驗1之曲線圖的波形，係大致一致。亦即，在施加了進行測定之0MV/cm~-12MV/cm的範圍內之任意強度的電場時，評估試驗2所測定到的洩漏電流與對照試驗1所測定到的洩漏電流，係大致一致，又，從評估試驗2之測定結果，係不會觀察到表示引起了電壓破壞之洩漏電流的急遽上升。從該評估試驗2的結果與上述之評估試驗1的結果可知，藉由在N2氣體氛圍進行退火處理的方式，曝露於電漿而劣化之SiO2膜的電氣特性便回復。亦即，確認到本發明之效果。
評估試驗3
作為評估試驗3，進行了與評估試驗2大致相同之基板的處理與基板處理後的測定。但是，該評估試驗3中之基板的處理，係針對複數個基板而進行，關於N2氣體氛圍中之退火處理，係以每一基板不同的溫度進行處理。具體而言，係將基板加熱至300℃、400℃、500℃的任一溫度，進行退火處理。該評估試驗3中，將在300℃、400 ℃、500℃進行了退火處理的試驗分別設成為評估試驗3-1、評估試驗3-2、評估試驗3-3。除了像這樣的差異，評估試驗3，係與評估試驗2相同地進行。因此，基板之退火處理的時間，係10分鐘。
關於圖9的曲線圖，係與前述之圖7、圖8的曲線圖相同地，將洩漏電流、電場強度分別設定成縱軸、橫軸，評估試驗3-1、3-2、3-3的各結果以虛線、一點鏈線、二點鏈線的波形分別表示。又，在圖9中，亦與圖7、圖8相同地以實線之曲線圖的波形表示對照試驗1的結果。當針對與-5MV/cm附近~-8MV/cm的範圍內之任意值的電場強度相對應之洩漏電流進行比較時，則從曲線圖可確認評估試驗3-1、3-2、3-3的洩漏電流大於對照試驗1的洩漏電流。又，從評估試驗3-1、3-2、3-3的各波形，亦可確認評估試驗1所見之表示引起了電壓破壞之急遽的洩漏電流上升。從該評估試驗3的結果與評估試驗2的結果來看，吾人認為SiO2膜之電氣特性的回復程度，係被N2氣體氛圍中之退火處理的溫度影響。
評估試驗4
作為評估試驗4，進行了與評估試驗2大致相同之基板的處理與基板處理後的測定。若說明與評估試驗2的差異點，該評估試驗4，係在N2氣體氛圍之退火處理中，設定每一基板上不同的處理時間，進行處理。具體而言，係將退火的處理時間設定成10分鐘、15分鐘或20分 鐘。在該評估試驗4中，將退火處理之時間為10分鐘、15分鐘、20分鐘的試驗分別設成為評估試驗4-1、評估試驗4-2、評估試驗4-3。又，在該評估試驗4的退火處理，各基板的加熱溫度，係設成為500℃。
關於圖10的曲線圖，係與前述之各曲線圖相同地，將洩漏電流、電場強度分別設定成縱軸、橫軸，在該圖10的曲線圖中，將評估試驗4-1、4-2、4-3的各結果分別表示為虛線、一點鏈線、二點鏈線之曲線圖的波形。又，與前述之各圖的曲線圖相同地，以實線的波形表示對照試驗1的結果。
關於相對於0MV/cm~-2.5MV/cm附近的範圍內之任意值的電場強度之洩漏電流，係在評估試驗4-1、4-2、4-3、對照試驗1之間不會觀察到大的差異。但是，關於相對於電場強度為-2.5MV附近~-10MV附近的範圍內之任意值的電場強度之洩漏電流，係評估試驗4-1~4-3大於對照試驗1。而且，在評估試驗4-1~4-3之間，係確認到有4-3為最小且4-1為最大之傾向。亦即可觀察到，退火處理的時間越長，則洩漏電流越小的傾向。
又，評估試驗4-1為-9MV/cm~-10MV/cm的範圍內，評估試驗4-2為-10MV/cm~-11MV/cm的範圍內，評估試驗4-3為-11MV/cm~-12MV/cm的範圍內，分別發生表示引起了絕緣破壞之電流的急遽上升。亦即，評估試驗4-1~4-3中，越為退火處理的時間長之試驗的基板，則絕緣耐壓越上升。從該結果，吾人認為SiO2膜之電氣特 性的回復程度，係退火處理的時間越長則越大。
評估試驗5
評估試驗5，雖係進行了與評估試驗2大致相同之基板的處理與處理後的測定，但N2氣體氛圍中之退火處理的時間，係比評估試驗2更短，設成為7分鐘。除了該退火處理的時間以外，評估試驗5之基板的處理，係與評估試驗2之基板的處理相同。因此，評估試驗5之退火處理的溫度，係600℃。圖11的曲線圖，係與前述之各曲線圖相同地，將洩漏電流、電場強度分別設定成縱軸、橫軸，表示評估試驗5的結果。該圖11中，以虛線之曲線圖的波形表示評估試驗5的結果。又，圖11，係為了與評估試驗5的結果進行比較，而以實線之曲線圖的波形、一點鏈線之曲線圖的波形分別表示對照試驗1的結果、評估試驗2的結果。
關於相對於0MV/cm~-11MV/cm的範圍內之任意值的電場強度之洩漏電流，係在評估試驗5、對照試驗1之間不會觀察到大的差異。又，雖未出現如圖示的波形，但在評估試驗5所取得的波形中，與評估試驗1相同地存在有表示急遽的洩漏電流上升者。但是，其洩漏電流的上升，係出現於-11MV/cm~-12MV/cm的範圍內。亦即，只要不施加比較大的電場，則不會發生絕緣破壞。因此，該評估試驗5，係確認到SiO2膜的特性已回復。
而且，若比較評估試驗2的結果與評估試驗5 的結果，則評估試驗2，未確認到如上述般，評估試驗5所見之洩漏電流的急遽上升。因此，評估試驗2，係比起評估試驗5，SiO2膜之電氣特性進而回復。亦即，從評估試驗2、5的結果亦可知，以拉長退火處理之時間的方式，SiO2膜之電氣特性便更大幅地回復。
評估試驗6
作為評估試驗6，與評估試驗1相同地，對基板依序進行SiO2膜的形成、電漿處理。但是，該評估試驗6，係未進行該電漿處理後之N2氣體氛圍中之退火處理、Al膜之形成及氫氣氛圍中之退火處理。而且，針對電漿處理後的基板進行升溫脫離氣體分光法(TDS)所致之測定，並進行在加熱基板之際而脫離之氣體的檢測。該評估試驗6之TDS，係於測定中，使基板的溫度改變。
圖12之曲線圖，係表示該評估試驗6的結果。在圖12的曲線圖中，縱軸，係表示所測定到之信號的強度，橫軸，係表示基板的溫度(單位：℃)。如曲線圖所示，藉由TDS，檢測到質荷比(M/z)為18、19、38，亦即由H2O、F、F2所構成之各氣體從基板脫離的情形。圖12的曲線圖，係以實線、虛線、一點鏈線分別表示針對H2O、F、F2的頻譜。
又，從圖12的曲線圖已知，隨著基板之溫度變高，所檢測之H2O、F、F2的測定強度變大，亦即基板之溫度越高，則各氣體從基板脫離的量越多。由曲線圖來 看，低於450℃的溫度，係對於H2O、F而言，脫離的量比較少，對於F2而言，幾乎不會引起脫離。但是可確認，450℃以上的溫度，係針對H2O、F的脫離量比較大，且F2亦脫離。從該評估試驗6的結果，吾人推測，H2O、F及F2藉由電漿處理混入至SiO2膜，SiO2膜的特性因而劣化，及H2O、F及F2藉由電漿處理後之基板的退火處理而脫離，且SiO2膜的特性回復。
評估試驗7
作為評估試驗7，與評估試驗6相同地，對進行了處理的複數個基板，進行TDS所致之測定，取得M/z=19亦即針對F的頻譜。該評估試驗7之TDS，係於每一測定，改變加熱基板的溫度。圖13的曲線圖，係分別以實線、波線表示在該TDS中分別以600℃、500℃加熱基板時所獲得之針對F的頻譜。該圖13之曲線圖的縱軸，係表示F的信號強度，橫軸，係表示從基板的加熱開始後之經過時間(單位：秒)。
由圖13的曲線圖來看，基板之溫度為500℃時之波形的尖峰，係比基板之溫度為600℃時之波形的尖峰稍微延遲出現。除了像這樣尖峰之出現的時序不同以外，相互之波形的形狀，係大致相同。因此，吾人推測，即便惰性氣體氛圍或真空氛圍所進行之退火處理的溫度低，亦可藉由拉長該退火處理之時間的方式，使F脫離。該推測，係亦與退火處理之時間越長，則評估試驗4之 SiO2膜的特性之回復程度越大的結果相匹配。
但是，若惰性氣體氛圍或真空氛圍中之退火處理的時間過長，則上述之半導體製造裝置1的生產率會大幅降低，並不實用。在圖10所說明的評估試驗4-3中，只要以500℃進行退火處理20分鐘，則可觀察到實際應用上有效之SiO2膜的特性之回復，且20分鐘之處理時間，係不會妨礙實際應用者，即便為較此稍長的時間，亦不會有問題。而且，如上述之評估試驗6的結果所述，以450℃以上的溫度加熱基板之際，會引起比較多的各氣體之脫離。從像這樣的各試驗之結果來思考，吾人認為，為了使水及鹵素脫離而加熱基板之際的溫度，係只要為450℃以上則有效，亦沒有實際應用上的問題。
評估試驗8
作為評估試驗8，與評估試驗6、7相同地，在對基板依序進行SiO2膜的形成、電漿處理後，於真空中進行退火處理。該一連串處理，係針對複數個基板進行，以每一基板上不同的溫度進行真空中之退火處理。具體而言，以600℃或500℃進行該退火處理。又，在該一連串的處理後，在將各基板曝露於大氣氛圍24小時後，進行TDS。該TDS，係與評估試驗6相同地，於測定中，使基板的溫度改變。在該評估試驗8中，將使上述的退火處理之溫度成為600℃、500℃的試驗分別設成為評估試驗8-1、評估試驗8-2。評估試驗8-1、評估試驗8-2，其退火 處理的時間，係皆為10分鐘。
圖14的曲線圖、圖15的曲線圖，係分別表示藉由該評估試驗8所獲得之針對F的頻譜、針對H2O的頻譜。又，在圖14及圖15的各曲線圖中，分別以實線、虛線表示評估試驗8-1、8-2的頻譜。各曲線圖的縱軸、橫軸，係分別所測定到之信號的強度、TDS所致之測定時之基板的溫度(單位：℃)。
若觀察評估試驗8-1的結果，在基板之溫度於0~700℃之範圍內變化的期間，F之強度及H2O之強度，係以比較低的值推移，不會觀察到大的變動。若觀察評估試驗8-2之F的頻譜，在基板之溫度為500℃以上時，強度會比低於此的溫度時大。又，若觀察評估試驗8-2之H2O的頻譜，在基板之溫度為400℃以上時，強度會比低於此的溫度時大。
從像這樣的結果可知，評估試驗8-1中之將基板之溫度設成為600℃的退火處理，係F、H2O會從SiO2膜充分脫離，評估試驗8-2之將基板之溫度設成為500℃的退火處理，係F、H2O不會從SiO2膜充分脫離。從該評估試驗8的結果與上述之評估試驗2、3的結果，吾人推測該F、H2O是使SiO2膜之特性劣化的要因，並推測以使該些F、H2O從SiO2膜脫離的方式，在電漿處理後，對基板進行加熱處理，藉此，可使該SiO2膜的特性回復。

Claims (6)

  1. 一種基板處理方法，其特徵係，具備有：電漿處理工程，使用將由鹵化合物所構成之處理氣體電漿化所獲得的電漿，對形成有矽或金屬之氧化膜的基板進行電漿處理；及加熱處理工程，其次，在曝露於前述電漿之前述氧化膜露出的狀態下，於惰性氣體氛圍或真空氛圍，將前述基板加熱至450℃以上，接續於前述加熱處理工程，進行以層積於前述氧化膜之方式而形成導電膜的工程。
  2. 如申請專利範圍第1項之基板處理方法，其中，前述鹵化合物，係包含有氟的化合物。
  3. 如申請專利範圍第1項之基板處理方法，其中，前述氧化膜，係矽之氧化膜。
  4. 如申請專利範圍第1項之基板處理方法，其中，前述電漿處理工程，係去除層積於前述氧化膜之上層膜的蝕刻工程。
  5. 如申請專利範圍第1項之基板處理方法，其中，前述上層膜，係矽氮化膜。
  6. 如申請專利範圍第4項之基板處理方法，其中，前述氧化膜，係電晶體之閘極氧化膜。
TW105142503A 2015-12-25 2016-12-21 基板處理方法 TWI695428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-253439 2015-12-25
JP2015253439A JP6597296B2 (ja) 2015-12-25 2015-12-25 基板処理方法

Publications (2)

Publication Number Publication Date
TW201737337A TW201737337A (zh) 2017-10-16
TWI695428B true TWI695428B (zh) 2020-06-01

Family

ID=59089374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142503A TWI695428B (zh) 2015-12-25 2016-12-21 基板處理方法

Country Status (6)

Country Link
US (1) US10910229B2 (zh)
JP (1) JP6597296B2 (zh)
KR (1) KR102127057B1 (zh)
CN (1) CN108475632B (zh)
TW (1) TWI695428B (zh)
WO (1) WO2017110335A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651580A (en) * 1979-10-01 1981-05-09 Toshiba Corp Plasma etching method
JP5651580B2 (ja) 2009-03-10 2015-01-14 株式会社東芝 発電プラントの水質管理方法及びシステム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145436B1 (zh) * 1970-11-02 1976-12-03
JP2858383B2 (ja) * 1991-10-14 1999-02-17 株式会社デンソー 半導体装置の製造方法
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
JP3779277B2 (ja) 1996-04-26 2006-05-24 株式会社日立製作所 半導体装置の製造方法
JPH10321847A (ja) * 1997-05-21 1998-12-04 Central Glass Co Ltd ゲート絶縁膜の形成方法
JP2000294536A (ja) * 1999-04-02 2000-10-20 Matsushita Electronics Industry Corp 半導体装置の製造方法
US6527856B2 (en) * 2000-04-20 2003-03-04 International Business Machines Corporation Method for changing surface termination of a perovskite oxide substrate surface
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US20080038922A1 (en) * 2006-08-10 2008-02-14 Lamers Kristina L Etch-stop layer and method of use
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
JP5210191B2 (ja) * 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure
US9177853B1 (en) * 2014-05-14 2015-11-03 Sandisk Technologies Inc. Barrier layer stack for bit line air gap formation
JP6494226B2 (ja) * 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651580A (en) * 1979-10-01 1981-05-09 Toshiba Corp Plasma etching method
JP5651580B2 (ja) 2009-03-10 2015-01-14 株式会社東芝 発電プラントの水質管理方法及びシステム

Also Published As

Publication number Publication date
US20180366334A1 (en) 2018-12-20
KR102127057B1 (ko) 2020-06-25
US10910229B2 (en) 2021-02-02
JP6597296B2 (ja) 2019-10-30
JP2017117994A (ja) 2017-06-29
TW201737337A (zh) 2017-10-16
WO2017110335A1 (ja) 2017-06-29
KR20180084094A (ko) 2018-07-24
CN108475632B (zh) 2023-04-04
CN108475632A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP5319782B2 (ja) トレンチ及びビアの断面形状を変形させる方法及び装置
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
JP5492574B2 (ja) 基板のクリーニング方法及び基板のクリーニング装置
JP7513775B2 (ja) 基板処理システム
US20220162757A1 (en) Plasma treatment device and method for manufacturing semiconductor device
US10546753B2 (en) Method of removing silicon oxide film
US11631590B2 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
TWI695428B (zh) 基板處理方法
US20220336223A1 (en) Directional selective junction clean with field polymer protections
US12100578B2 (en) Substrate processing method
US20220344135A1 (en) High-temperature chamber and chamber component cleaning and maintenance method and apparatus
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20230420225A1 (en) Substrate processing method and substrate processing apparatus
US20240096639A1 (en) Surface modification to achieve selective isotropic etch
TW202225454A (zh) 氮化矽膜之成膜方法及成膜裝置
JP2007053284A (ja) 半導体装置の製造方法