TWI694553B

TWI694553B - 電子設備

Info

Publication number: TWI694553B
Application number: TW105130998A
Authority: TW
Inventors: 金正明; 金俊緖; 林鍾久; 文廷桓; 尹晟準
Original assignee: 南韓商愛思開海力士有限公司
Priority date: 2015-12-30
Filing date: 2016-09-26
Publication date: 2020-05-21
Also published as: TW201729349A; US9865799B2; US20170194554A1; CN106953004A; KR20170080741A; CN106953004B

Abstract

本發明提供一種包括一半導體記憶體之電子設備。該半導體記憶體可包括：一釘紮層，其具有一釘紮磁化方向；一自由層，其具有一可變磁化方向；一隧道障壁層，其經插置於該釘紮層與該自由層之間且包括一金屬氧化物；及一碳基化合物補片，其經定位於以下各處中之一或多者處：該釘紮層與該隧道障壁層之間、該自由層與該隧道障壁層之間，及該隧道障壁層中。

Description

電子設備

本專利文獻係關於記憶體電路或裝置以及其在電子設備或系統中之應用。

近來，由於電子器具趨於小型化、低功耗、高效能、多功能等，在此項技術中已要求能夠在諸如電腦、攜帶型通信裝置等之各種電子器具中儲存資訊的半導體裝置，且已對此類半導體裝置進行了研究。此類半導體裝置包括可使用其根據所施加電壓或電流而在不同電阻狀態之間切換的特性來儲存資料的半導體裝置，例如，RRAM (電阻式隨機存取記憶體)、PRAM (相變隨機存取記憶體)、FRAM (鐵電隨機存取記憶體)、MRAM (磁性隨機存取記憶體)、電熔絲(E-fuse)等。

在本專利文獻中揭示之技術包括記憶體電路或裝置及其在電子設備或系統中的應用，以及包括能夠改良可變電阻元件之特性之半導體記憶體的電子設備之各種實施。在一實施中，提供一種包括半導體記憶體之電子設備。該半導體記憶體可包括：釘紮層，其具有釘紮磁化方向；自由層，其具有可變磁化方向；隧道障壁層，其經插置於釘紮層與自由層之間且包括金屬氧化物；及碳基化合物補片，其定位於以下各處中之一或多者處：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。上述裝置之實施可包括一或多項以下內容。隧道障壁層具有根據碳基化合物補片相對於隧道障壁層之接觸面積而調整的帶隙。碳基化合物補片包含石墨烯、石墨氧化物或富勒烯。隧道障壁層包含ZnO，且碳基化合物補片包含石墨烯。碳基化合物補片相對於隧道障壁層之接觸面積對應於隧道障壁層面積之10%。穿過隧道障壁層之電子穿隧發生在存在碳基化合物補片之區域中。在釘紮層或自由層具有多層結構時，多層結構之與隧道障壁層接觸的層包含鐵磁材料。隧道障壁層與自由層之至少一部分彼此直接接觸，且隧道障壁層與釘紮層之至少一部分彼此直接接觸。半導體記憶體進一步包含底層以改良配置於MTJ結構之下且定位於底層之上的層之垂直磁晶各向異性。半導體記憶體進一步包含磁校正層以減少由釘紮層產生之雜散場的影響。在一實施中，提供一種包括半導體記憶體之電子設備。該半導體記憶體可包括：第一磁性層；第二磁性層；及材料層，其經插置於第一磁性層與第二磁性層之間且包括金屬-氧-碳耦合。上述裝置之實施可包括一或多項以下內容。在施加於第一磁性層及第二磁性層上之電壓或電流等於或大於預定臨限值時，穿過材料層發生電子穿隧，且在施加於第一磁性層及第二磁性層上之電壓或電流小於預定臨限值時，材料層用作絕緣材料。材料層中之碳的含量小於金屬及氧的含量。材料層之碳定位於第一磁性層與材料層之間的界面處，或第二磁性層與材料層之間的界面處。在一實施中，提供一種包括半導體記憶體之電子設備，該半導體記憶體具有複數個記憶體胞，每一記憶體胞包括電阻可變元件，該電阻可變元件包括：釘紮層，其具有釘紮磁化方向；自由層，其具有可變磁化方向；隧道障壁層，其經插置於釘紮層與自由層之間以允許在釘紮層與自由層之間的電子穿隧；及碳基化合物補片，其分佈為與隧道障壁層接觸以促進穿過隧道障壁層之電子穿隧。上述裝置之實施可包括一或多項以下內容。碳基化合物補片經分佈使得一或多個碳基化合物補片至少部分地在隧道障壁層內。碳基化合物補片經分佈使得一或多個碳基化合物補片完全在隧道障壁層內。碳基化合物補片經分佈使得一或多個碳基化合物補片位於自由層與隧道障壁層之間的界面處或釘紮層與隧道障壁層之間的界面處。該電子設備可進一步包括微處理器，該微處理器包括：控制單元，其經組態以自微處理器外部接收包括命令之信號，且執行命令之提取、解碼或微處理器信號之輸入及輸出控制；運算單元，其經組態以基於控制單元解碼命令之結果而執行運算；及記憶體單元，其經組態以儲存用於執行運算之資料、對應於執行運算之結果的資料或供執行運算之資料的位址，其中半導體記憶體係微處理器中之記憶體單元的部分。該電子裝置可進一步包括處理器，該處理器包括：核心單元，其經組態以基於自處理器外部輸入之命令藉由使用資料執行對應於命令之運算；快取記憶體單元，其經組態以儲存用於執行運算之資料、對應於執行運算之結果的資料或供執行運算之資料的位址；及匯流排介面，其連接在核心單元與快取記憶體單元之間，且經組態以在核心單元與快取記憶體單元之間傳輸資料，其中半導體記憶體係處理器中之快取記憶體單元的部分。該電子設備可進一步包括處理系統，該處理系統包括：處理器，其經組態以解碼由處理器接收之命令，且基於解碼命令之結果而控制針對資訊之操作；輔助記憶體裝置，其經組態以儲存用於解碼命令之程式以及資訊；主記憶體裝置，其經組態以呼叫及儲存來自輔助記憶體裝置之程式及資訊，使得在執行該程式時，處理器可使用該程式及該資訊執行操作；及介面裝置，其經組態以在處理器、輔助記憶體裝置及主記憶體裝置中之至少一者與外部之間執行通信，其中半導體記憶體係處理系統中之輔助記憶體裝置或主記憶體裝置的部分。該電子設備可進一步包括資料儲存系統，該資料儲存系統包括：儲存裝置，其經組態以儲存資料且無關於電力供應而保存所儲存資料；控制器，其經組態以根據自外部輸入之命令而控制資料至儲存裝置之輸入及自儲存裝置之輸出；臨時儲存裝置，其經組態以臨時儲存在儲存裝置與外部之間交換的資料；及介面，其經組態以在儲存裝置、控制器及臨時儲存裝置中之至少一者與外部之間執行通信，其中半導體記憶體係資料儲存系統中之儲存裝置或臨時儲存裝置的部分。該電子設備可進一步包括記憶體系統，該記憶體系統包括：記憶體，其經組態以儲存資料且無關於電力供應而保存所儲存資料；記憶體控制器，其經組態以根據自外部輸入之命令而控制資料至記憶體之輸入及自記憶體之輸出；緩衝記憶體，其經組態以緩衝在記憶體與外部之間交換的資料；及介面，其經組態以在記憶體、記憶體控制器及緩衝記憶體中之至少一者與外部之間執行通信，其中半導體記憶體係記憶體系統中之記憶體或緩衝記憶體的部分。在附圖、說明書及申請專利範圍中更詳細地描述此等及其他態樣、實施及相關聯優點。

對相關申請案之交叉參考本申請案主張在2015年12月30日申請之題為「電子設備(ELECTRONIC DEVICE)」的韓國專利申請案第10-2015-0189319號之優先權，該案之全文以引用之方式併入本文中。下文參看附圖詳細描述所揭示技術之各種實例及實施。附圖可能未按比例繪製，且在一些情況下，附圖中之至少一些結構的比例可能已被誇示，以清楚地說明所描述實例或實施之某些特徵。在圖式或描述中將特定實例呈現為在多層結構中具有兩個或多於兩個層時，如圖所示的此等層之相對定位關係或配置該等層之順序反映所描述或所說明實例的特定實施，且不同的相對定位關係或配置層之順序可為可能的。此外，多層結構之所描述或所說明實例可能不反映在彼特定多層結構中存在的所有層(例如，在兩個所說明層之間可存在一或多個額外層)。作為特定實例，當在所描述或所說明之多層結構中的第一層被稱為在第二層「上」或「之上」或在基板「上」或「之上」時，第一層可直接形成於第二層或基板上，但亦可表示一或多個其他中間層可在第一層與第二層或基板之間存在的結構。可變電阻元件係指能夠展現不同電阻狀態且回應於施加於該元件上之電壓或電流而在不同電阻狀態之間切換的元件。可變電阻元件之不同電阻狀態可用於表示不同資料以用於資料儲存。因此，此可變電阻元件可用作用於資料儲存之記憶體胞之部分。在實施中，記憶體胞可包括可變電阻元件及耦接至可變電阻元件且控制對可變電阻元件之存取的選擇元件。此類記憶體胞可經配置為以各種方式形成陣列，從而形成半導體記憶體。詳言之，一些實施中之可變電阻元件可包括MTJ (磁性隧道接面)結構，該結構包括具有可變磁化方向之自由層、具有釘紮磁化方向之釘紮層及經插置於釘紮層與自由層之間的隧道障壁層。根據施加至可變電阻元件之電壓或電流，自由層之磁化方向可改變為與展現低電阻狀態之釘紮層的磁化方向平行，或與展現高電阻狀態之釘紮層的磁化方向反向平行。因此，可變電阻元件可處於高電阻狀態或低電阻狀態，且可在低電阻狀態與高電阻狀態之間切換。以下實施提供一種能夠滿足或改良上述可變電阻元件所需之多種特性的增強型可變電阻元件。更具體而言，在下文所描述之實例中，碳基化合物補片分佈為與MTJ之隧道障壁層接觸，以促進穿過隧道障壁層之電子穿隧。在一些實例中，可按一或多個碳基化合物補片至少部分地在隧道障壁層內之方式分佈碳基化合物補片。在其他實例中，以一或多個碳基化合物補片完全在隧道障壁層內之方式分佈碳基化合物補片。在另外其他實例中，碳基化合物補片經分佈使得一或多個碳基化合物補片位於自由層與隧道障壁層之間的界面處或釘紮層與隧道障壁層之間的界面處。圖1A為根據一實施之可變電阻元件的截面圖，且圖1B為圖1A之可變電阻元件的部分A之放大透視圖。參看圖1A及圖1B，根據該實施之可變電阻元件100可包括MTJ結構，該結構包括具有可變磁化方向之自由層120、具有釘紮磁化方向之釘紮層140及經插置於自由層120與釘紮層140之間的隧道障壁層130。自由層120可具有可變磁化方向，以基於不同磁化方向儲存不同資料。在此情況下，自由層120可被稱為儲存層。自由層120之磁化方向可基本上垂直於其表面。換言之，自由層120之磁化方向可與堆疊自由層120、隧道障壁層130及釘紮層140所依之方向基本上平行。因此，自由層120之磁化方向可在自頂部至底部之方向與自底部至頂部之方向之間改變(參考自由層120中之箭頭)。自由層120之磁化方向可藉由因電流穿過隧道障壁層130而引起之自旋轉移力矩而改變。自由層120可具有包括鐵磁材料之單層或多層結構。舉例而言，自由層120可包括基於Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Fe-B合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金或Co-Ni-Pt合金，或具有Co/Pt或Co/Pt之堆疊結構。在自由層120具有包括鐵磁材料之多層結構時，與隧道障壁層130接觸之層(例如，最上層)可為鐵磁材料層。亦即，隧道障壁層130之底表面可與鐵磁材料層接觸。釘紮層140可具有可與自由層120之磁化方向相比較的釘紮磁化方向。因此，釘紮層140可被稱為參考層。圖1說明釘紮層140具有與釘紮層140垂直之磁化方向，從而與自由層120之磁化平行或反向平行，例如，作為兩個可能方向中之一者，在如由釘紮層140中之箭頭展示的自頂部至底部之方向上。釘紮層140可具有自底部至頂部之磁化方向。在各種實施中，釘紮層140可具有包括鐵磁材料之單層或多層結構。舉例而言，釘紮層140可包括基於Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Fe-B合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金或Co-Ni-Pt合金，或具有Co/Pt或Co/Pt之堆疊結構。在釘紮層140具有包括鐵磁材料之多層結構時，與隧道障壁層130接觸之層(例如，最低層)可為鐵磁材料層。亦即，隧道障壁層130之頂表面可與鐵磁材料層接觸。在改變可變電阻元件100之電阻狀態的寫入操作期間，隧道障壁層130可經由電子穿隧改變自由層120之磁化方向。在其他操作期間，隧道障壁層130可用作絕緣材料。隧道障壁層130可包括諸如MgO、ZnO、CaO、SrO、TiO、VO或NbO之絕緣金屬氧化物。在上述MTJ結構中，在等於或大於用於寫入操作之預定臨限值的電壓或電流被施加至可變電阻元件100之頂部及底部時，自由層120之磁化方向可由自旋轉移力矩改變。在自由層120之磁化方向與釘紮層140之磁化方向彼此平行時，可變電阻元件100可被設定於低電阻狀態下，且儲存(例如)資料「1」。另一方面，在自由層120之磁化方向與釘紮層140之磁化方向彼此反向平行的情況下，可變電阻元件100可被設定於高電阻狀態下，且儲存(例如)資料「0」。此外，自由層120之位置與釘紮層140之位置可彼此交換。亦即，釘紮層140可定位於隧道障壁層130之下，且自由層120可定位於隧道障壁層130之上。在此情況下，釘紮層140之最上層及自由層120之最下層可被設定為與隧道障壁層130接觸之鐵磁材料層。碳基化合物補片180可經插置於隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層140之間。碳基化合物補片180可與各自可整個地形成之其他層不同之處在於碳基化合物補片180被分離為複數個薄片。亦即，在碳基化合物補片180經插置於隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層120之間時，隧道障壁層130與自由層120及/或隧道障壁層130與釘紮層140可經由不存在碳基化合物補片180之區域彼此直接接觸。另一方面，在碳基化合物層經插置於隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層140之間時，隧道障壁層130可不與自由層120及/或釘紮層140直接接觸。如圖1A所示，在存在碳基化合物補片180之每一位置處，於隧道障壁層130與自由層120之間及/或於隧道障壁層130與釘紮層140之間，隧道障壁層130係由碳基化合物補片180分離，且因此不與自由層120及/或釘紮層140直接接觸。碳基化合物補片180可包括諸如石墨烯、富勒烯或石墨氧化物之各種碳基化合物。每一碳基化合物補片180之大小可大於0 nm且小於10 nm。此外，每一碳基化合物補片180之大小可大於5 nm且小於10 nm。在碳基化合物補片180經插置於隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層140之間時，可達成以下效應。首先，碳基化合物補片180可與隧道障壁層130接觸且調整隧道障壁層130之帶隙，使得與不具有此碳基化合物補片180之相同MTJ結構相比，可容易地執行穿過隧道障壁層130之電子穿隧。由於此原因，碳基化合物補片180可減少在可變電阻元件100之切換操作期間所需的電流或電壓，藉此改良操作效率。其次，碳基化合物補片180之存在可減少自由層120與釘紮層140之間之穿過隧道障壁層130之不期望的金屬擴散，從而減少或防止可變電阻元件100之特性的降級。在一個態樣中，此擴散減少可藉由隧道障壁層130之厚度歸因於碳基化合物補片180之存在的有效增加來解釋。已經實驗證實，碳基化合物補片180可調整隧道障壁層130之帶隙。舉例而言，作為一種碳基化合物之石墨烯可具有零帶隙。然而，當石墨烯與作為形成隧道障壁層130之金屬氧化物的ZnO接觸時，石墨烯可具有帶隙，且因此減少ZnO之帶寬。圖2中說明此效應。此外，由於根據ZnO之帶寬的減少，易於執行電子穿隧，因此可改良切換操作效率。圖3中說明此效應。圖2為說明在ZnO與石墨烯彼此接觸時之能帶的示圖。詳言之，圖2說明在與ZnO接觸之石墨烯的面積對應於ZnO之面積的10%時的能帶。參看圖2，經由賦予石墨烯之帶隙，ZnO之帶寬可被減小約0.2 eV。由於此原因，可更容易地執行穿過ZnO之電子穿隧。圖3為說明在ZnO與石墨烯彼此接觸時之電流-電壓曲線的示圖。參看圖3，在ZnO與石墨烯以各種面積比彼此接觸之情況下的電流增加率(參考②、③及④)可高於在僅ZnO存在之情況下的電流增加率(參考①)。亦即，當ZnO與石墨烯彼此接觸時，即使電壓在小範圍內增加，仍可能通過相對高的電流。因此，可期待提高可變電阻元件100的切換操作效率。圖2及圖3之實驗結果可指示：在相對於ZnO之面積而調整與ZnO接觸之石墨烯的面積時，可調整ZnO之帶隙。因此，當在根據本實施之可變電阻元件100中調整碳基化合物補片180相對於隧道障壁層130之接觸面積時，可調整隧道障壁層130之帶隙以控制可變電阻元件100之切換操作特性。接下來，在碳基化合物補片180與自由層120之間及/或在碳基化合物補片180與釘紮層140之間可提供強耦合，且在碳基化合物補片180與隧道障壁層130之間可提供強耦合。結果，可增強在隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層140之間的結合。如下將詳細描述此情形。舉例而言，在碳基化合物補片180包括石墨烯時，在石墨烯與形成自由層120之最上部及/或釘紮層140之最下部的鐵磁材料之3D價帶之間的π耦合可提供石墨烯與鐵磁材料之間的強雜混。結果，可增強在碳基化合物補片180與自由層120之間及/或碳基化合物補片180與釘紮層140之間的結合。針對另一實例，在碳基化合物補片180包括石墨烯時，碳基化合物補片180與隧道障壁層130之間的結合可藉由石墨烯之碳與隧道障壁層130之金屬氧化物的氧之間的耦合而增強。針對另一實例，在碳基化合物補片180包括石墨氧化物時，碳基化合物補片180與隧道障壁層130之間的結合可藉由石墨氧化物之氧與隧道障壁層130之金屬氧化物的金屬離子之間的耦合而增強。亦即，碳基化合物補片180及隧道障壁層130可包括金屬-氧-碳耦合。此時，金屬及氧之含量可大於碳之含量。接下來，由於碳基化合物補片180具有相對低的薄層電阻，因此電流可流經存在碳基化合物補片180之區域。換言之，碳基化合物補片180可用作一種電流路徑且限制電流通過之區域。由於此原因，可進一步改良可變電阻元件100之切換操作效率。此外，由於碳基化合物補片180具有相對高的熱導率，因此在可變電阻元件100之切換操作期間，碳基化合物補片180可容易地輻射由電子穿隧產生之焦耳熱量。結果，可改良可變電阻元件100之熱導率。此外，碳基化合物補片180可減少由隧道障壁層130與自由層120之間及/或隧道障壁層130與釘紮層140之間的摩擦或粗糙度引起的能量損失及實體磨損，且減少其間的晶格失配。結果，碳基化合物補片180可解決由摩擦或粗糙度以及晶格失配引起的各種問題。返回參看圖1A及圖1B，除MTJ結構之外，可變電阻元件100亦可進一步包括用於改良MTJ結構之特性或製造製程的各種用途的複數個層。舉例而言，可變電阻元件100可進一步包括底層110、間隔層150、磁校正層160及罩蓋層170。底層110在定位於MTJ結構之下時可用於改良MTJ結構之特性。舉例而言，底層110可具有各種結晶結構以改良配置於底層110之上的層(例如，自由層120)之垂直磁晶各向異性。底層110可具有包括金屬、金屬氮化物或其組合之單層結構或多層結構。磁校正層160可抵消或減少由釘紮層140產生之雜散場的影響。在此情況下，雖然減少了釘紮層140之雜散場對自由層120的影響，但可減少自由層120中之偏置磁場。磁校正層160可具有與釘紮層140之磁化方向反向平行的磁化方向。在本實施中，當釘紮層140具有自頂部至底部之磁化方向時，磁校正層160可具有自底部至頂部之磁化方向。另一方向，當釘紮層140具有自底部至頂部之磁化方向時，磁校正層160可具有自頂部至底部之磁化方向。磁校正層160可具有包括鐵磁材料之單層或多層結構。在本實施中，磁校正層160可存在於釘紮層140之上，但磁校正層160之位置可按各種方式改變。舉例而言，磁校正層160可定位於MTJ結構之下。此外，磁校正層160可分離於MTJ結構而圖案化，且配置於MTJ之頂部、底部或側部。間隔層150可經插置於磁校正層160與釘紮層140之間，且在用作磁校正層160與釘紮層140之間的緩衝件的同時，用於改良磁校正層160之特性。間隔層150可包括諸如Ru之貴金屬。當可變電阻元件100經圖案化時，罩蓋層170可用作硬式遮罩，且包括諸如金屬之各種導電材料。詳言之，罩蓋層170可由具有少量針孔且對濕式及/或乾式蝕刻具有大的抵抗性的金屬類材料形成。罩蓋層170可包括諸如Ru之貴金屬。上述可變電阻元件100可經由各種方法形成。舉例而言，可在形成有預定下部結構之基板上沈積底層110及自由層120。接著，可在自由層120之上形成碳基化合物補片180。可經由將碳基化合物噴塗至自由層120上之製程形成碳基化合物補片180。當噴塗碳基化合物時，可同時執行包括之各種氣體(例如，N₂ 、O₂ 及H₂ )的氣體處理，使得碳基化合物穩定地黏附至自由層120。可經由使用PVD (物理氣相沈積)或CVD (化學氣相沈積)將碳基化合物沈積於自由層120上且執行滾壓操作之一系列製程而執行碳基化合物補片180。接著，可在上面形成有碳基化合物補片180之自由層120上形成隧道障壁層130，且可在隧道障壁層130上形成另一碳基化合物補片180。接著，可在上面形成有碳基化合物補片180之隧道障壁層130之上形成釘紮層140、間隔層150、磁校正層160及罩蓋層170，且接著以所要形狀選擇性地蝕刻及圖案化該等層。在上述實施中，碳基化合物補片180可定位於隧道障壁層130與自由層120之間的界面及/或隧道障壁層130與釘紮層140之間的界面處，且經由與隧道障壁層130分離之製程形成。然而，本實施不限於此。在另一實施中，碳基化合物補片180可與隧道障壁層130混合，且因此定位於隧道障壁層130中。將參看圖4詳細描述此結構。圖4為根據另一實施之可變電阻元件的截面圖。在本文中省略與圖1之可變電阻元件相同的組件之詳細描述。參看圖4，根據本實施之可變電阻元件400可包括MTJ結構，該結構包括具有可變磁化方向之自由層420、具有釘紮磁化方向之釘紮層440及經插置於自由層420與釘紮層440之間的隧道障壁層430。可變電阻元件400可進一步包括形成在MTJ結構之下的底層410，及順序地形成在MTJ結構之上的間隔層450、磁校正層460及罩蓋層470。在隧道障壁層430中，在不同組態中，碳基化合物補片480可隨機分佈或以特定空間圖案來配置。在如圖4所示的一個實例中，碳基化合物補片480可按隨機圖案或某種規則空間圖案而完全含於隧道障壁層430中。在另一實例中，一或多個碳基化合物補片480之一部分可與自由層420及/或釘紮層440接觸，且碳基化合物補片480之另一部分可不與自由層420及/或釘紮層440接觸，但被隧道障壁層430包圍。在以上實例中之一者或用於配置碳基化合物補片480之其他組態中，亦可達成與圖1A所示之碳基化合物補片180的效應基本上相同的效應，以改良MTJ效能。亦即，可調整隧道障壁層430之帶隙，可增強隧道障壁層430與自由層420之間及/或隧道障壁層430與釘紮層440之間的結合，可藉由減小薄層電阻提高可變電阻元件400之切換操作效率，可藉由增加熱導率改良可變電阻元件400之熱導率，且可改良隧道障壁層430與自由層420之間及/或隧道障壁層430與釘紮層440之間的界面特性。舉例而言，可經由以下方法形成包括碳基化合物補片480之隧道障壁層430。首先，可經由預定化學方法將碳基化合物與金屬氧化物混合，且經由旋塗法形成於自由層120上。接著，由於在預定溫度下執行熱處理，因此可形成包括碳基化合物補片480之隧道障壁層430。可提供複數個可變電阻元件100或400以形成半導體記憶體。半導體記憶體可包括諸如用於驅動可變電阻元件100或400之兩端的線及元件的各種組件。將參看圖5詳細描述此結構。圖5為用於描述根據實施之記憶體裝置及其製造方法的截面圖。參看圖5，根據本實施之記憶體裝置可包括一基板500、複數個下部接點520、複數個可變電阻元件100及複數個上部接點540。基板500可包括用於控制對預定元件(未圖示)之存取的電晶體，該預定元件例如為可變電阻元件100。複數個下部接點520可定位於基板500之上，且分別將複數個可變電阻元件100之底部連接至基板500之部分(例如，電晶體之汲極)。複數個可變電阻元件100可定位於各別下部接點520之上。複數個上部接點540可定位於可變電阻元件100之上，且分別將可變電阻元件100之頂部連接至預定線(未說明)，例如，位元線。可經由以下方法形成記憶體裝置。首先，可製備形成有電晶體之基板500，且可在基板500之上形成第一層間介電層510。可選擇性地蝕刻第一層間介電層510以形成曝露基板500之部分的孔，且可將導電材料埋入孔中以便形成下部接點520。接著，可在下部接點520及第一層間介電層510之上形成用於形成可變電阻元件100之材料層，接著對該等材料層選擇性地蝕刻以形成可變電阻元件100。用於形成可變電阻元件100之蝕刻製程可包括具有強物理蝕刻特性之IBE方法。接著，可形成第二層間介電層530以覆蓋可變電阻元件100。可選擇性地蝕刻第二層間介電層530以形成曝露可變電阻元件100之頂部的孔，且可將導電材料埋入孔中以便形成上部接點540。根據該等實施，包括半導體記憶體之電子設備可改良可變電阻元件之特性。基於所揭示技術之以上及其他記憶體電路或半導體裝置可用於各種裝置或系統中。圖6至圖10提供可實施本文中所揭示之記憶體電路的裝置或系統之一些實例。圖6為基於所揭示技術實施記憶體電路之微處理器的組態圖之實例。參看圖6，微處理器1000可執行用於控制及調節自各種外部裝置接收資料、處理資料及將處理結果輸出至外部裝置之一系列程序的任務。微處理器1000可包括記憶體單元1010、運算單元1020、控制單元1030等。微處理器1000可為諸如中央處理單元(CPU)、圖形處理單元(GPU)、數位信號處理器(DSP)及應用程式處理器(AP)之各種資料處理單元。記憶體單元1010為微處理器1000中之儲存資料的部分，如處理器暫存器、暫存器或其類似者。記憶體單元1010可包括資料暫存器、位址暫存器、浮點暫存器等。此外，記憶體單元1010可包括各種暫存器。記憶體單元1010可執行臨時儲存待由運算單元1020執行運算之資料、執行運算之結果資料及供執行運算之資料儲存所在之位址的功能。記憶體單元1010可包括根據實施之上述半導體裝置中的一或多者。舉例而言，記憶體單元1010可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良記憶體單元1010之資料儲存特性。因此，可改良微處理器1000之操作特性。運算單元1020可根據控制單元1030解碼命令之結果執行四則算術運算或邏輯運算。運算單元1020可包括至少一個算術邏輯單元(ALU)等。控制單元1030可自記憶體單元1010、運算單元1020及微處理器1000之外部裝置接收信號，執行命令之提取、解碼及微處理器1000之信號的輸入及輸出控制，且執行由程式表示之處理。根據本實施之微處理器1000可另外包括可臨時儲存待自除記憶體單元1010之外的外部裝置輸入之資料或待輸出至外部裝置之資料的快取記憶體單元1040。在此情況下，快取記憶體單元1040可經由匯流排介面1050與記憶體單元1010、運算單元1020及控制單元1030交換資料。圖7為基於所揭示技術實施記憶體電路之處理器的組態圖之實例。參看圖7，藉由包括除微處理器之功能之外的各種功能，處理器1100可改良效能且實現多功能性，該微處理器執行用於控制及調節自各種外部裝置接收資料、處理資料及將處理結果輸出至外部裝置之一系列程序的任務。處理器1100可包括用作微處理器之核心單元1110、用於臨時儲存資料之快取記憶體單元1120及用於在內部裝置與外部裝置之間傳送資料的匯流排介面1130。處理器1100可包括諸如多核心處理器、圖形處理單元(GPU)及應用程式處理器(AP)之各種系統單晶片(SoC)。本實施之核心單元1110為對自外部裝置輸入之資料執行算術邏輯運算的部分，且可包括記憶體單元1111、運算單元1112及控制單元1113。記憶體單元1111為處理器1100中之儲存資料的部分，如處理器暫存器、暫存器或其類似者。記憶體單元1111可包括資料暫存器、位址暫存器、浮點暫存器等。此外，記憶體單元1111可包括各種暫存器。記憶體單元1111可執行臨時儲存待由運算單元1112執行運算之資料、執行運算之結果資料及供執行運算之資料儲存所在之位址的功能。運算單元1112為處理器1100中執行運算之部分。運算單元1112可根據控制單元1113解碼命令之結果執行四則算術運算、邏輯運算，或進行類似運算。運算單元1112可包括至少一個算術邏輯單元(ALU)等。控制單元1113可自記憶體單元1111、運算單元1112及處理器1100之外部裝置接收信號，執行命令之提取、解碼、處理器1100之信號的輸入及輸出控制，且執行由程式表示之處理。快取記憶體單元1120係臨時儲存資料以補償在以高速操作之核心單元1110與以低速操作之外部裝置之間之資料處理速度差的部分。快取記憶體單元1120可包括初級儲存區段1121、二級儲存區段1122及三級儲存區段1123。一般而言，快取記憶體單元1120包括初級儲存區段1121及二級儲存區段1122，且在需要高儲存容量的情況下可包括三級儲存區段1123。在必要時，快取記憶體單元1120可包括更多個儲存區段。亦即，快取記憶體單元1120中包括之儲存區段的數目可根據設計而改變。初級儲存區段1121、二級儲存區段1122及三級儲存區段1123藉以儲存及區別資料的速度可相同或不同。在各別儲存區段1121、1122及1123之速度不同的情況下，初級儲存區段1121的速度可為最大。快取記憶體單元1120之初級儲存區段1121、二級儲存區段1122及三級儲存區段1123中之至少一個儲存區段可包括根據實施之上述半導體裝置中的一或多者。舉例而言，快取記憶體單元1120可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及經定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良快取記憶體單元1120之資料儲存特性。因此，可改良處理器1100之操作特性。儘管在圖7中展示初級儲存區段1121、二級儲存區段1122及三級儲存區段1123皆係組態於快取記憶體單元1120內，但應注意，快取記憶體單元1120之初級儲存區段1121、二級儲存區段1122及三級儲存區段1123皆可被組態於核心單元1110之外，且可補償在核心單元1110與外部裝置之間的資料處理速度差。同時，應注意，快取記憶體單元1120之初級儲存區段1121可被安置於核心單元1110內，且二級儲存區段1122及三級儲存區段1123可係組態於核心單元1110外，以加強補償資料處理速度差的功能。在另一實施中，初級儲存區段1121及二級儲存區段1122可被安置於核心單元1110內，且三級儲存區段1123可被安置於核心單元1110外。匯流排介面1130為連接核心單元1110、快取記憶體單元1120及外部裝置的部分，且允許資料被高效地傳輸。根據本實施之處理器1100可包括複數個核心單元1110，且該複數個核心單元1110可共用快取記憶體單元1120。該複數個核心單元1110及快取記憶體單元1120可係直接連接或經由匯流排介面1130連接。該複數個核心單元1110可按與核心單元1110之上述組態相同的方式來組態。在處理器1100包括複數個核心單元1110的情況下，快取記憶體單元1120之初級儲存區段1121可對應於複數個核心單元1110之數目而被組態於每一核心單元1110中，且二級儲存區段1122及三級儲存區段1123可按使得經由匯流排介面1130共用之方式被組態於複數個核心單元1110外。初級儲存區段1121之處理速度可大於二級儲存區段1122及三級儲存區段1123之處理速度。在另一實施中，初級儲存區段1121及二級儲存區段1122可對應於複數個核心單元1110之數目而被組態於每一核心單元1110中，且三級儲存區段1123可按使得經由匯流排介面1130共用之方式被組態於複數個核心單元1110外。根據本實施之處理器1100可進一步包括儲存資料之嵌入式記憶體單元1140、可按有線或無線方式將資料傳輸至外部裝置及自外部裝置接收資料之通信模組單元1150、驅動外部記憶體裝置之記憶體控制單元1160，及處理在處理器1100中處理之資料或自外部輸入裝置輸入之資料且將處理後之資料輸出至外部介面裝置等的媒體處理單元1170。此外，處理器1100可包括複數個各種模組及裝置。在此情況下，添加的複數個模組可經由匯流排介面1130而與核心單元1110及快取記憶體單元1120交換資料以及彼此交換資料。嵌入式記憶體單元1140可不僅包括揮發性記憶體，而且包括非揮發性記憶體。揮發性記憶體可包括動態隨機存取記憶體(DRAM)、行動DRAM、靜態隨機存取記憶體(SRAM)及具有與上文所提及之記憶體類似之功能的記憶體等。非揮發性記憶體可包括唯讀記憶體(ROM)、「反或」(NOR)快閃記憶體、「反及」(NAND)快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)、具有類似功能之記憶體。通信模組單元1150可包括能夠連接有線網路之模組、能夠連接無線網路之模組及其兩者。有線網路模組可包括區域網路(LAN)、通用串列匯流排(USB)、乙太網路、電力線通信(PLC)(諸如，經由傳輸線發送及接收資料之各種裝置)等。無線網路模組可包括紅外線資料協會(IrDA)、分碼多重存取(CDMA)、分時多重存取(TDMA)、分頻多重存取(FDMA)、無線LAN、Zigbee、泛在感測器網路(USN)、藍芽、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬頻網際網路(Wibro)、高速下行鏈路封包存取(HSDPA)、寬頻CDMA (WCDMA)、超寬頻(UWB)等，諸如無需傳輸線即可發送及接收資料之各種裝置。記憶體控制單元1160用於系統管理及處理在處理器1100與根據不同通信標準操作之外部儲存裝置之間傳輸的資料。記憶體控制單元1160可包括各種記憶體控制器，例如，可控制整合式電子裝置(IDE)、串列進階附接技術(SATA)、小型電腦系統介面(SCSI)、獨立磁碟冗餘陣列(RAID)、固態磁碟(SSD)、外接SATA (eSATA)、個人電腦記憶卡國際協會(PCMCIA)、通用串列匯流排(USB)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等的裝置。媒體處理單元1170可處理在處理器1100中處理之資料或自外部輸入裝置以影像、語音及其他形式輸入的資料，且將資料輸出至外部介面裝置。媒體處理單元1170可包括圖形處理單元(GPU)、數位信號處理器(DSP)、高清晰度音訊裝置(HD音訊)、高清晰度多媒體介面(HDMI)控制器等。圖8為基於所揭示技術實施記憶體電路之系統的組態圖之實例。參看圖8，作為用於處理資料之設備的系統1200可執行輸入、處理、輸出、通信、儲存等，以對資料進行一系列操縱。系統1200可包括處理器1210、主記憶體裝置1220、輔助記憶體裝置1230、介面裝置1240等。本實施之系統1200可為使用處理器進行操作的各種電子系統，諸如電腦、伺服器、個人數位助理(PDA)、攜帶型電腦、網路平板電腦、無線電話、行動電話、智慧型手機、數位音樂播放器、攜帶型多媒體播放器(PMP)、攝影機、全球定位系統(GPS)、視訊攝影機、語音錄音機、遠程資訊服務、視聽(AV)系統、智慧電視等。處理器1210可解碼輸入之命令並處理對系統1200中儲存之資料的操作、比較等，且控制此等操作。處理器1210可包括微處理器單元(MPU)、中央處理單元(CPU)、單核心/多核心處理器、圖形處理單元(GPU)、應用程式處理器(AP)、數位信號處理器(DSP)等。主記憶體裝置1220為在執行程式時可臨時儲存、呼叫及執行來自輔助記憶體裝置1230之程式碼或資料，且甚至在切斷電力供應時仍可保存所記憶體內容的儲存器。主記憶體裝置1220可包括根據實施之上述半導體裝置中的一或多者。舉例而言，主記憶體裝置1220可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良主記憶體裝置1220之資料儲存特性。因此，可改良系統1200之操作特性。又，主記憶體裝置1220可進一步包括在切斷電力供應時抹除所有內容的揮發性記憶體類型之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等。與此不同，主記憶體裝置1220可不包括根據實施之半導體裝置，而可包括在切斷電力供應時抹除所有內容的揮發性記憶體類型之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等。輔助記憶體裝置1230為用於儲存程式碼或資料之記憶體裝置。雖然輔助記憶體裝置1230之速度比主記憶體裝置1220慢，但輔助記憶體裝置1230可儲存更大量的資料。輔助記憶體裝置1230可包括根據實施之上述半導體裝置中的一或多者。舉例而言，輔助記憶體裝置1230可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良輔助記憶體裝置1230之資料儲存特性。因此，可改良系統1200之操作特性。又，輔助記憶體裝置1230可進一步包括資料儲存系統(參見圖10之參考數字1300)，諸如使用磁性之磁帶、磁碟、使用光學之雷射光碟、使用磁性及光學兩者的磁光碟、固態磁碟(SSD)、通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等。與此不同，輔助記憶體裝置1230可不包括根據實施之半導體裝置，而可包括資料儲存系統(參見圖10之參考數字1300)，諸如使用磁性之磁帶、磁碟、使用光學之雷射光碟、使用磁性及光學兩者的磁光碟、固態磁碟(SSD)、通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等。介面裝置1240可在本實施之系統1200與外部裝置之間執行命令及資料的交換。介面裝置1240可為小鍵盤、鍵盤、滑鼠、揚聲器、麥克風、顯示器、各種人機介面裝置(HID)、通信裝置等。通信裝置可包括能夠連接有線網路之模組、能夠連接無線網路之模組及其兩者。有線網路模組可包括區域網路(LAN)、通用串列匯流排(USB)、乙太網路、電力線通信(PLC)(諸如，經由傳輸線發送及接收資料之各種裝置)等。無線網路模組可包括紅外線資料協會(IrDA)、分碼多重存取(CDMA)、分時多重存取(TDMA)、分頻多重存取(FDMA)、無線LAN、Zigbee、泛在感測器網路(USN)、藍芽、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬頻網際網路(Wibro)、高速下行鏈路封包存取 (HSDPA)、寬頻CDMA (WCDMA)、超寬頻(UWB)(諸如，無需傳輸線即可發送及接收資料之各種裝置)等。圖9為基於所揭示技術實施記憶體電路之資料儲存系統的組態圖之實例。參看圖9，資料儲存系統1300可包括：具有非揮發性特性以作為用於儲存資料之組件的儲存裝置1310、控制儲存裝置1310之控制器1320、連接外部裝置之介面1330，及用於臨時儲存資料之臨時儲存裝置1340。資料儲存系統1300可為諸如硬碟機(HDD)、精巧光碟唯讀記憶體(CDROM)、數位多功能光碟(DVD)、固態磁碟(SSD)等之磁碟類型，及諸如通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡之卡類型。儲存裝置1310可包括半永久儲存資料之非揮發性記憶體。非揮發性記憶體可包括唯讀記憶體(ROM)、NOR快閃記憶體、NAND快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)等。控制器1320可控制在儲存裝置1310與介面1330之間的資料的交換。為此，控制器1320可包括執行用於處理經由介面1330自資料儲存系統1300之外部輸入的命令等之操作的處理器1321。介面1330將執行資料儲存系統1300與外部裝置之間的命令及資料的交換。在資料儲存系統1300為卡類型的情況下，介面1330可與在諸如通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等之裝置中使用的介面相容，或與在類似於上文所提及之裝置的裝置中使用的介面相容。在資料儲存系統1300為磁碟類型的情況下，介面1330可與諸如整合式電子裝置(IDE)、串列進階附接技術(SATA)、小型電腦系統介面(SCSI)、外接SATA (eSATA)、個人電腦記憶卡國際協會(PCMCIA)、通用串列匯流排(USB)等之介面相容，或與類似於上文所提及之介面的介面相容。介面1330可與類型彼此不同之一或多個介面相容。臨時儲存裝置1340可根據與外部裝置、控制器及系統之介面的多樣化及高效能而臨時儲存資料，以在介面1330與儲存裝置1310之間高效地傳送資料。用於臨時儲存資料之臨時儲存裝置1340可包括根據實施之上述半導體裝置中的一或多者。臨時儲存裝置1340可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。因此，可改良資料儲存系統1300之操作特性及資料儲存特性。圖10為基於所揭示技術實施記憶體電路之記憶體系統的組態圖之實例。參看圖10，記憶體系統1400可包括：具有非揮發性特性以作為用於儲存資料之組件的記憶體1410、控制記憶體1410之記憶體控制器1420、連接外部裝置之介面1430等。記憶體系統1400可為諸如固態磁碟(SSD)、通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等之卡類型。用於儲存資料之記憶體1410可包括根據實施之上述半導體裝置中的一或多者。舉例而言，記憶體1410可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良記憶體1410之資料儲存特性。因此，可改良記憶體系統1400之操作特性及資料儲存特性。又，根據本實施之記憶體1410可進一步包括具有非揮發性特性之唯讀記憶體(ROM)、NOR快閃記憶體、NAND快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)等。記憶體控制器1420可控制在記憶體1410與介面1430之間的資料的交換。為此，記憶體控制器1420可包括執行用於處理經由介面1430自記憶體系統1400外部輸入之命令的操作的處理器1421。介面1430將執行記憶體系統1400與外部裝置之間的命令及資料的交換。介面1430可與在諸如通用串列匯流排記憶體(USB記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、精巧快閃記憶體(CF)卡等之裝置中使用的介面相容，或與在類似於上文所提及之裝置的裝置中使用的介面相容。介面1430可與類型彼此不同之一或多個介面相容。根據本實施之記憶體系統1400可進一步包括根據與外部裝置、記憶體控制器及記憶體系統之介面的多樣化及高效能而在介面1430與記憶體1410之間高效地傳送資料的緩衝記憶體1440。舉例而言，用於臨時儲存資料之緩衝記憶體1440可包括根據實施之上述半導體裝置中的一或多者。緩衝記憶體1440可包括具有釘紮磁化方向之釘紮層；具有可變磁化方向之自由層；經插置於釘紮層與自由層之間且包括金屬氧化物的隧道障壁層；及定位於以下各處中之一或多者處的碳基化合物補片：釘紮層與隧道障壁層之間、自由層與隧道障壁層之間，及隧道障壁層中。由此，可改良緩衝記憶體1440之資料儲存特性。因此，可改良記憶體系統1400之操作特性及資料儲存特性。此外，根據本實施之緩衝記憶體1440可進一步包括具有揮發性特性之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等，及具有非揮發性特性之相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)等。與此不同，緩衝記憶體1440可不包括根據實施之半導體裝置，但可包括具有揮發性特性之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等，及具有非揮發性特性之相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)等。在各種裝置、系統或應用中可實施圖6至圖10中之基於在本文獻中揭示之記憶體裝置的電子設備或系統之上述實例中的特徵。一些實例包括行動電話或其他攜帶型通信裝置、平板電腦、筆記型電腦或膝上型電腦、遊戲機、智慧型電視機、電視機上盒、多媒體伺服器、具有或不具有無線通信功能之數位攝影機、具有無線通信能力之腕錶或其他可穿戴式裝置。雖然此專利文獻含有許多細則，但此等細則不應被解釋為對任何發明或可主張內容之範疇的限制，而是作為可能特定於特定發明之特定實施例的特徵之描述。在此專利文獻中在單獨實施例之上下文中描述的某些特徵亦可在單一實施例中組合實施。相反地，在單一實施例之上下文中描述的各種特徵亦可分離地在多個實施例中或以任何合適的子組合實施。此外，儘管特徵在上文可能被描述為以某些組合起作用且甚至最初如此主張，但來自所主張組合之一或多個特徵在一些情況下可自該組合中排除，且所主張組合可有關於子組合或子組合之變型。類似地，雖然以特定次序在附圖中描繪操作，但此不應被理解為要求以所展示之特定次序或以順序次序執行此等操作，或執行所有所說明操作，以達成所要結果。此外，此專利文獻中所描述之實施例中的各種系統組件之分離不應被理解為在所有實施例中要求此分離。僅描述幾個實施及實例。可基於此專利文獻中所描述及說明之內容而進行其他實施、增強及變型。

100‧‧‧可變電阻元件110‧‧‧底層120‧‧‧自由層130‧‧‧隧道障壁層140‧‧‧釘紮層150‧‧‧間隔層160‧‧‧磁校正層170‧‧‧罩蓋層180‧‧‧碳基化合物補片400‧‧‧可變電阻元件410‧‧‧底層420‧‧‧自由層430‧‧‧隧道障壁層440‧‧‧釘紮層450‧‧‧間隔層460‧‧‧磁校正層470‧‧‧罩蓋層480‧‧‧碳基化合物補片500‧‧‧基板510‧‧‧第一層間介電層520‧‧‧下部接點530‧‧‧第二層間介電層540‧‧‧上部接點1000‧‧‧微處理器1010‧‧‧記憶體單元1020‧‧‧運算單元1030‧‧‧控制單元1040‧‧‧快取記憶體單元1050‧‧‧匯流排介面1100‧‧‧處理器1110‧‧‧核心單元1111‧‧‧記憶體單元1112‧‧‧運算單元1113‧‧‧控制單元1120‧‧‧快取記憶體單元1121‧‧‧初級儲存區段1122‧‧‧二級儲存區段1123‧‧‧三級儲存區段1130‧‧‧匯流排介面1140‧‧‧嵌入式記憶體單元1150‧‧‧通信模組單元1160‧‧‧記憶體控制單元1170‧‧‧媒體處理單元1200‧‧‧系統1210‧‧‧處理器1220‧‧‧主記憶體裝置1230‧‧‧輔助記憶體裝置1240‧‧‧介面裝置1300‧‧‧資料儲存系統1310‧‧‧儲存裝置1320‧‧‧控制器1321‧‧‧處理器1330‧‧‧介面1340‧‧‧臨時儲存裝置1400‧‧‧記憶體系統1410‧‧‧記憶體1420‧‧‧記憶體控制器1421‧‧‧處理器1430‧‧‧介面1440‧‧‧緩衝記憶體

圖1A為根據一實施之可變電阻元件的截面圖。圖1B為圖1A之可變電阻元件的部分A之放大透視圖。圖2為說明當ZnO與石墨烯彼此接觸時之能帶的示圖。圖3為說明當ZnO與石墨烯彼此接觸時之電流-電壓曲線的示圖。圖4為根據另一實施之可變電阻元件的截面圖。圖5為用於描述根據一實施之記憶體裝置及其製造方法的截面圖。圖6為基於所揭示技術實施記憶體電路之微處理器的組態圖之實例。圖7為基於所揭示技術實施記憶體電路之處理器的組態圖之實例。圖8為基於所揭示技術實施記憶體電路之系統的組態圖之實例。圖9為基於所揭示技術實施記憶體電路之資料儲存系統的組態圖之實例。圖10為基於所揭示技術實施記憶體電路之記憶體系統的組態圖之實例。

100‧‧‧可變電阻元件

110‧‧‧底層

120‧‧‧自由層

130‧‧‧隧道障壁層

140‧‧‧釘紮層

150‧‧‧間隔層

160‧‧‧磁校正層

170‧‧‧罩蓋層

180‧‧‧碳基化合物補片

Claims

一種包含一半導體記憶體之電子設備，其中該半導體記憶體包含：一釘紮層，其具有一釘紮磁化方向；一自由層，其具有一可變磁化方向；一隧道障壁層，其經插置於該釘紮層與該自由層之間且包括一金屬氧化物；及一碳基化合物補片，其經定位於該釘紮層與該隧道障壁層之間、該自由層與該隧道障壁層之間，或該隧道障壁層中，其中該隧道障壁層具有根據該碳基化合物補片相對於該隧道障壁層之一接觸面積而調整之一帶隙。
如請求項1之電子設備，其中該碳基化合物補片包含石墨烯、石墨氧化物或富勒烯。
如請求項1之電子設備，其中該隧道障壁層包含ZnO，且該碳基化合物補片包含石墨烯。
如請求項3之電子設備，其中該碳基化合物補片相對於該隧道障壁層之一接觸面積對應於該隧道障壁層之該面積的10%。
如請求項1之電子設備，其中穿過該隧道障壁層之電子穿隧發生在存在該碳基化合物補片之一區域中。
如請求項1之電子設備，其中當該釘紮層或該自由層具有一多層結構時，該多層結構之與該隧道障壁層接觸之一層包含一鐵磁材料。
如請求項1之電子設備，其中該隧道障壁層與該自由層之至少一部分彼此直接接觸，且該隧道障壁層與該釘紮層之至少一部分彼此直接接觸。
如請求項1之電子設備，其中該半導體記憶體進一步包含一底層以改良經配置於MTJ結構之下且經定位於該底層之上之一層之垂直磁晶各向異性。
如請求項1之電子設備，其中該半導體記憶體進一步包含一磁校正層，以減少由該釘紮層產生之一雜散場的影響。
如請求項1之電子設備，其進一步包含一處理器，該處理器包括：一核心單元，其經組態以基於自該處理器之一外部輸入之一命令，藉由使用資料來執行對應於該命令之一運算；一快取記憶體單元，其經組態以儲存用於執行該運算之資料、對應於執行該運算之一結果之資料或供執行該運算之資料之一位址；及一匯流排介面，其經連接於該核心單元與該快取記憶體單元之間，且經組態以在該核心單元與該快取記憶體單元之間傳輸資料，其中該半導體記憶體係該處理器中之該快取記憶體單元的部分。
如請求項1之電子設備，其進一步包含一資料儲存系統，該資料儲存系統包括：一儲存裝置，其經組態以儲存資料，且無關於電力供應而保存所儲存資料；一控制器，其經組態以根據自一外部輸入之一命令來控制資料至該儲存裝置之輸入及自該儲存裝置之輸出；一臨時儲存裝置，其經組態以臨時儲存在該儲存裝置與該外部之間交換的資料；及一介面，其經組態以在該儲存裝置、該控制器及該臨時儲存裝置中之至少一者與該外部之間執行通信，其中該半導體記憶體係該資料儲存系統中之該儲存裝置或該臨時儲存裝置的部分。
一種包含一半導體記憶體之電子設備，其中該半導體記憶體包含：一第一磁性層；一第二磁性層；及一材料層，其經插置於該第一磁性層與該第二磁性層之間且經結構化以提供一金屬-氧-碳耦合，其中該材料層中之碳的含量小於金屬及氧之含量。
如請求項12之電子設備，其中當施加於該第一磁性層及該第二磁性層上之一電壓或電流等於或大於一預定臨限值時，穿過該材料層發生電子穿隧，且當施加於該第一磁性層及該第二磁性層上之該電壓或該電流小於該預定臨限值時，該材料層用作一絕緣材料。
如請求項12之電子設備，其中該材料層之該碳定位於該第一磁性層與該材料層之間的界面處或該第二磁性層與該材料層之間的界面處。
一種包含一半導體記憶體之電子設備，該半導體記憶體具有複數個記憶體胞，每一記憶體胞包括一可變電阻元件，該可變電阻元件包括：一釘紮層，其具有一釘紮磁化方向；一自由層，其具有一可變磁化方向；一隧道障壁層，其經插置於該釘紮層與該自由層之間以允許該釘紮層與該自由層之間的電子穿隧；及碳基化合物補片，其分佈為與該隧道障壁層接觸以促進穿過該隧道障壁層之該電子穿隧，其中該隧道障壁層具有根據該碳基化合物補片相對於該隧道障壁層之一接觸面積而調整之一帶隙。
如請求項15之電子設備，其中該等碳基化合物補片經分佈使得一或多個碳基化合物補片係至少部分地在該隧道障壁層內。
如請求項15之電子設備，其中該等碳基化合物補片經分佈使得一或多個碳基化合物補片係完全在該隧道障壁層內。
如請求項15之電子設備，其中該等碳基化合物補片經分佈使得一或多個碳基化合物補片位於該自由層與該隧道障壁層之間之一界面處或該釘紮層與該隧道障壁層之間之一界面處。