TWI693710B - 磁性穿隧接面結構的製造方法 - Google Patents

磁性穿隧接面結構的製造方法 Download PDF

Info

Publication number
TWI693710B
TWI693710B TW108104464A TW108104464A TWI693710B TW I693710 B TWI693710 B TW I693710B TW 108104464 A TW108104464 A TW 108104464A TW 108104464 A TW108104464 A TW 108104464A TW I693710 B TWI693710 B TW I693710B
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
tunnel junction
magnetic tunnel
etching
Prior art date
Application number
TW108104464A
Other languages
English (en)
Other versions
TW201946264A (zh
Inventor
楊毅
王郁仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201946264A publication Critical patent/TW201946264A/zh
Application granted granted Critical
Publication of TWI693710B publication Critical patent/TWI693710B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

金屬硬遮罩層沉積於基底上的磁性穿隧接面堆疊上，混合型硬遮罩形成於金屬硬遮罩層上，混合型硬遮罩包括交替設置的複數個旋塗碳層與複數個旋塗矽層，其中混合型硬遮罩的最頂層為矽層，光阻圖案形成於混合型硬遮罩上，先使用第一蝕刻化學物對未被光阻圖案覆蓋的混合型硬遮罩的最頂層的矽層進行蝕刻，再使用第二蝕刻化學物對未被光阻圖案覆蓋的混合型硬遮罩進行第二蝕刻，其中第二蝕刻移除光阻圖案，之後，蝕刻未被混合型硬遮罩覆蓋的金屬硬遮罩層和磁性穿隧接面堆疊，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極。

Description

磁性穿隧接面結構的製造方法
本發明實施例係有關於一種磁性穿隧接面（magnetic tunneling junctions，MTJ）領域，特別是有關於用以形成小於60奈米磁性穿隧接面結構的蝕刻方法。
磁阻式隨機存取記憶體（magnetoresistive random-access memory， MRAM）元件的製造通常與一連串的製程步驟相關，在這些步驟中首先沉積許多金屬與介電層，之後經由圖案化形成磁阻式堆疊以及用以進行電性連接的電極。為了定義每個磁阻式隨機存取記憶體元件中的磁性穿隧接面（magnetic tunnel junction，MTJ），通常會運用精密的圖案化步驟：包括光微影（photolithography）與反應性離子蝕刻（reactive ion etching，RIE）、離子束蝕刻（ion beam etching，IBE）或前述之組合。在光微影製程中，圖案係先由光罩移轉到感光光阻層（light-sensitive photoresist）上，然後通過反應性離子蝕刻、離子束蝕刻或前述之組合再移轉到磁性穿隧接面堆疊上，藉以形成各自獨立與非相互作用的磁性穿隧接面元件。尤其是對於小於60奈米（sub 60nm）的元件而言，在蝕刻步驟中所使用的硬遮罩（hard mask）必須足夠厚，才以獲得優異的圖案完整性。
現有積體電路（integrated circuit，IC）工業中一種較為廣泛使用的低成本混合遮罩層疊結構係由厚（100-150奈米）的旋塗碳硬遮罩及其上的薄（約30奈米）的旋塗矽硬遮罩所組成。首先，經由使用薄（低於200奈米）且高品質的光阻圖案遮罩與氟碳等電漿可針對薄矽硬遮罩進行蝕刻。然後，再經由基於O2 的電漿蝕刻厚碳硬遮罩，蝕刻對於在其上的薄矽硬遮罩係具有相當低的蝕刻速率。為了改善未來小於60奈米的磁阻式隨機存取記憶體元件的良率與變異量，如何提升其製程裕度（process margin）係為相當關鍵的，其中一解決方案是加厚碳硬遮罩，藉此可以提高磁性穿隧接面頂部金屬硬遮罩的厚度（上電極）。這是為相當重要的，因為較厚的金屬硬遮罩將可為之後的磁性穿隧接面蝕刻提供足夠的保護，並對後續的化學機械研磨（chemical mechanical polishing，CMP）拋光提供較佳的控制。然而，在旋塗步驟中，薄膜厚度係由每分鐘轉數（revolutions per minute，RPM）所控制。較少的每分鐘轉數將導致較厚的薄膜，但每分鐘轉數亦不能太低，否則薄膜將為不均勻的。如果將碳直接旋塗兩次，則會溶解部分的底層碳膜，並引發材料的損失和薄膜質量的下降。有鑑於此，需提出如何有效率地旋塗較厚碳硬遮罩的新方法。
許多現有專利揭露了使用多於一種的硬遮罩層，包含：美國專利申請案U.S. 2007/0243707（Manger et al）、U.S. 2016/0351791（Zou et al）、以及美國專利U.S. 8,673,789（Kim）、U.S. 8,975,088（Satoh et al）。 然而，這些參考資料皆與本揭露所公開之技術內容迥異。
本揭露的目的係在於提供改良方法，此方法可用以形成具有厚金屬上電極的磁性穿隧接面結構。
本揭露的另一目的係在於提供經由使用厚混合型硬遮罩堆疊，以形成具有厚金屬上電極的磁性穿隧接面結構之方法。
藉由實現一種蝕刻磁性穿隧接面(MTJ)結構的方法，可達到本揭露所述之目的。在基底上提供磁性穿隧接面堆疊。在磁性穿隧接面堆疊上沉積具有第一厚度的金屬硬遮罩層。在金屬硬遮罩層上沉積介電硬遮罩層。在介電硬遮罩層上形成混合型硬遮罩，混合型硬遮罩包括交替設置的複數個旋塗碳層與旋塗矽層，其中混合型硬遮罩之最頂層為矽層。在混合型硬遮罩上形成光阻圖案。首先，使用第一蝕刻化學反應物對未被光阻圖案覆蓋的混合型硬遮罩的最頂層矽層進行蝕刻；隨後，對未被光阻圖案覆蓋的混合型硬遮罩進行蝕刻，其中光阻圖案經由第二蝕刻化學反應物移除。之後，對未被混合型硬遮罩覆蓋的介電硬遮罩層、金屬硬遮罩層與磁性穿隧接面堆疊進行蝕刻，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極，其具有約20至30奈米的磁性穿隧接面圖案尺寸，其中金屬硬遮罩層保留有第二厚度，且此第二厚度不小於第一厚度之80%。
再者，藉由實現一種蝕刻磁性穿隧接面結構的方法，亦可以達到本揭露所述之目的。在基底上提供磁性穿隧接面堆疊。在磁性穿隧接面堆疊上沉積金屬硬遮罩層。在金屬硬遮罩層上形成混合型硬遮罩，混合型硬遮罩的形成方法包括: 旋塗第一碳層；在第一碳層上旋塗第一矽層；以及在第一矽層上旋塗第二碳層，在第二碳層上旋塗最頂層矽層。選擇性地，在第二碳層上旋塗第二矽層；以及在第二矽層上旋塗第三碳層。在此情況下，最頂層矽層旋塗於第三碳層上。光阻圖案係形成於混合型硬遮罩上，其中光阻圖案具有第一圖案尺寸。先蝕刻未被光阻圖案覆蓋的最頂層矽層，並且在第一蝕刻之後，光阻圖案與最頂層矽層係具有小於第一圖案尺寸的第二圖案尺寸。之後，再蝕刻剩下的混合型硬遮罩，並且在第二蝕刻之後，移除光阻圖案，且混合型硬遮罩具有小於第二圖案尺寸的第三圖案尺寸。隨後，對未被混合型硬遮罩覆蓋的金屬硬遮罩層與磁性穿隧接面堆疊進行蝕刻，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極，其具有小於第三圖案尺寸的磁性穿隧接面圖案尺寸。
在本發明實施例中，我們提供了混合型硬遮罩（hybrid hard mask），藉由交替地旋塗（spin-coating）厚碳硬遮罩與薄矽硬遮罩，混合型硬遮罩的厚度可以輕易地增加至200奈米及200奈米以上。 由於此兩種材料的溶劑不會相互溶解，因此不會有任何材料損失的問題。因此，硬遮罩的總厚度將不再受到旋塗每分鐘轉速的限制。藉由蝕刻化學的最佳化，可以調整蝕刻選擇比以匹配此種混合型硬遮罩堆疊中的此兩種材料的成分，進而實現高品質的圖案化。因此，在有大的製程裕度的小於60奈米等級的磁阻式隨機存取記憶體元件中定義厚金屬硬遮罩為可行的。
在積體電路工業的現有製程中，僅旋塗單層的碳硬遮罩。在受到必須維持均勻薄膜的最低旋轉塗佈轉速的限制下，碳硬遮罩的最大厚度通常會小於150奈米。 然而，在本發明實施例所揭露的製程中，我們通過交替地旋塗薄矽和厚碳硬遮罩，成功製作出超過200奈米的超厚混合型硬遮罩堆疊。本製程方法的成功關鍵在於將原始的旋塗製程拆分成數個步驟。
本發明實施例所揭露之多重旋塗混合型硬遮罩的製程示意圖係如第1至4圖所示。其中，第1A圖與第1B圖係為本發明實施例混合型硬遮罩的兩個較佳實施例之示意圖。
本發明之第一較佳實施例請參考第1A圖所示，第1A圖顯示了形成在半導體基底10上的下電極層12。之後，沉積磁性穿隧接面膜層。舉例來說，磁性穿隧接面膜層通常包含有晶種層、固定層（pinned layer）、阻障層、自由層和覆蓋層（cap layer），並利用這些層形成磁性穿隧接面堆疊14，磁性穿隧接面堆疊14的厚度h7在約10奈米至30奈米之間。
在磁性穿隧接面堆疊14的頂部上沉積金屬硬遮罩16(有時也被稱為上電極)，金屬硬遮罩16例如為Ta、Ti、TaN或TiN，金屬硬遮罩16的厚度h6較佳地大於或等於60奈米。在蝕刻製程完成之後，金屬硬遮罩16將形成上電極。
之後，利用化學氣相沉積（chemical vapor deposition，CVD）形成氮氧化矽(SiON)層18(有時被稱為氮氧化矽硬遮罩)，氮氧化矽層18的厚度h5在約80奈米至110奈米之間。此層係可用於對圖案尺寸與均勻度最佳化。
接下來，將混合型硬遮罩堆疊依序通過旋塗方式形成在於氮氧化矽層18上。首先，旋塗第一碳（spin-on carbon，SOC）層20(有時被稱為第一旋塗碳層)至此堆疊上，第一碳層20的厚度h3在約100奈米至150奈米之間。之後，旋塗第一矽硬遮罩22至第一旋塗碳層上，第一矽硬遮罩22的厚度h4在約10奈米至15奈米之間。之後，旋塗第二碳層24(有時被稱為第二旋塗碳層)至第一矽硬遮罩22上，第二碳層24具有與第一碳層20相同的厚度h3。第二矽硬遮罩26(有時被稱為最頂層矽層)旋塗至第二碳層24上，第二矽硬遮罩26的厚度h2在約30奈米至60奈米之間，如此完成混合型硬遮罩堆疊30A的製作。
在本發明的第二較佳實施例中，若欲得到更厚的上電極與磁性穿隧接面堆疊14，則可以額外再旋塗額外的矽硬遮罩與碳硬遮罩以形成較厚的混合型硬遮罩。請參閱第1B圖所示，其係為本發明另一實施例的混合型硬遮罩30B。將具有厚度h4在約10奈米至15奈米之間的額外的矽硬遮罩32(有時被稱為矽層)旋塗於第二旋塗碳層24上，將額外的第三碳層34係旋塗於額外的矽硬遮罩32上，第三碳層34的厚度h3與其他碳層的厚度相同。 接著，在第三碳層34上旋塗第二矽硬遮罩26，第二矽硬遮罩26的厚度h2在約60奈米至100奈米之間。由於旋塗碳與矽之間的蝕刻選擇比為10：1，因此，為了在第一堆疊上旋塗額外的矽/旋塗碳堆疊，第二矽硬遮罩26應該略微地增加，而矽硬遮罩厚度略為增加無須增加光阻層的厚度。
基於較厚的混合型硬遮罩的完整性，此種較厚的混合型硬遮罩30B可支援100奈米至150奈米的較厚金屬硬遮罩及/或30奈米至50奈米的較厚磁性穿隧接面。換言之，在蝕刻整個堆疊之後，仍然可以保有堆疊中每個單一層。因此，即使對磁性穿隧接面中100奈米至150奈米的較厚金屬硬遮罩而言，此超厚硬遮罩堆疊能夠提供足夠的保護。
分別如第1A圖與第1B圖所示，接著，再通過光微影製程在混合型硬遮罩堆疊30A或30B的頂部上圖案化形成光阻圖案25，光阻圖案的尺寸d1在約70奈米至80奈米之間，厚度h1在約150奈米至200奈米之間。
第2圖至第4圖顯示使用混合型硬遮罩堆疊30A來製造磁性穿隧接面結構的製程的剖面示意圖。應當理解的是，本發明第二較佳實施例所揭露之較厚的混合型硬遮罩30B可通過與混合型硬遮罩堆疊30A相同的方式使用。
如第2圖所示，在第一次反應性離子蝕刻期間，先用氟碳基電漿，如CF4 、CHF3 、或C4 F8 蝕刻第二矽硬遮罩26。這將使得圖案尺寸d2減小至約60奈米至70奈米之間。可添加O2 到電漿中以進一步將圖案尺寸顯著地減小至約40奈米至50奈米之間。
如第3圖所示，通過將O2 與例如Cl2 及/或HBr等鹵素混合的第二蝕刻步驟中，對剩下的具有第二碳層24作為最頂層之混合型硬遮罩堆疊30A進行蝕刻，同時使得圖案尺寸d3縮小到30至40奈米之間。所添加的鹵素可用以蝕刻碳層之間的薄矽層。一般而言，積體電路工業會使用純O2 或使用O2 與極低流量的鹵素混合來蝕刻旋塗碳層，這幾乎在旋塗碳與其上的矽硬遮罩之間提供幾近無限大的選擇比，但是並無法對不同旋塗碳層之間的薄矽硬遮罩進行蝕刻。可以注意的是，藉由氣體種類比率、來源及所偏壓功率的最佳化，我們可以得到與下表1中所示有效部分組成相匹配的蝕刻選擇比，這確保整個混合型堆疊可以較佳的完整性進行蝕刻。其中，鹵素：O2 的最佳氣體比率為1：1，氣體流量為50sccm至100sccm，源功率為200瓦至400瓦，偏壓功率為20至100瓦。
Figure 108104464-A0304-0001
 表1
在第二蝕刻步驟期間，一起移除光阻圖案25係與最頂層的第二矽硬遮罩26中的部分厚度。這也是為何最頂層的矽硬遮罩層相較於碳硬遮罩層間的矽硬遮罩層更厚的原因。
如第4圖所示，經過金屬硬遮罩與磁性穿隧接面蝕刻之後的最終圖案尺寸d4係可縮減到約15奈米至20奈米。由於厚混合型硬遮罩堆疊30A的保護，金屬硬遮罩16在蝕刻過程期間為完整的。也就是說，在蝕刻製程結束之後，幾乎全部或大部分的金屬硬遮罩的厚度維持不變。在此情況下，將移除幾乎所有的混合型硬遮罩堆疊30A。若有任何的殘留部分，則可以經由磁性穿隧接面蝕刻來移除。在磁性穿隧接面蝕刻和封裝之後，可通過化學機械研磨（CMP）或類似的製程將剩下的氮氧化矽層18移除。
在實驗結果比較中，在四乙氧基矽烷(tetraethoxysilane，TEOS)層上形成55奈米的Ta層。當在單一旋塗碳層下使用SiON硬遮罩對Ta層進行圖案化時，完全地蝕刻掉SiON層，並且留下高度35奈米的Ta圖案。然而，當我們應用第2圖所示的混合型遮罩並同樣使用SiON硬遮罩對Ta層進行圖案化時，SiON仍可保留在Ta層的頂部，且Ta圖案仍然可具有55奈米的高度。
本發明係藉由使用超厚旋塗混合型硬遮罩，其可在尺寸小於60奈米的磁性穿隧接面下產生厚度超過50奈米的較大金屬硬遮罩/上電極。換言之，剩下的硬遮罩層部分可具有相較於第一預先沉積厚度中不小於80％的第二厚度。應用本發明實施例的製程，硬遮罩的有效總厚度不再受到旋塗轉速的限制，且通過使用此方法可改善製程裕度、元件良率和均勻度。磁性穿隧接面元件與其覆蓋的上電極更可具有約奈米20至30奈米之間的磁性穿隧接面圖案尺寸。
一些實施例為有關於穿隧接面結構的製造方法，此方法包含在基底上提供磁性穿隧接面堆疊；在磁性穿隧接面堆疊上沉積具有第一厚度的金屬硬遮罩層；在金屬硬遮罩層上沉積介電硬遮罩層；在介電硬遮罩層上形成混合型硬遮罩，其中混合型硬遮罩包含交替設置的複數個旋塗碳層與複數個旋塗矽層，其中混合型硬遮罩的最頂層為矽層；在混合型硬遮罩上形成光阻圖案；使用第一蝕刻化學物對未被光阻圖案覆蓋的混合型硬遮罩的最頂層的矽層進行第一蝕刻；使用第二蝕刻化學物對未被光阻圖案覆蓋的混合型硬遮罩進行第二蝕刻，其中第二蝕刻移除光阻圖案；以及蝕刻未被混合型硬遮罩覆蓋的介電硬遮罩層、金屬硬遮罩層和磁性穿隧接面堆疊，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極，其中剩下的金屬硬遮罩層具有第二厚度，第二厚度不小於第一厚度的80%。
在一些其他實施例中，其中金屬硬遮罩層包含具有厚度大於或等於60奈米的Ta、Ti、TaN或TiN，且其中在蝕刻磁性穿隧接面堆疊後，金屬硬遮罩層形成具有厚度大於或等於50奈米的上電極。
在一些其他實施例中，其中介電硬遮罩層包含具有厚度在約80奈米至110奈米之間的氮氧化矽。
在一些其他實施例中，其中在對最頂層的矽層的第一蝕刻的步驟中，包含使用CF4 、CHF3 、或C4 F8 的電漿進行蝕刻。
在一些其他實施例中，其中在對混合型硬遮罩的第二蝕刻的步驟中，包含使用O2 混合Cl2 和HBr其中至少一者的鹵素以進行蝕刻。
一些實施例為有關於穿隧接面結構的製造方法，此方法包含在基底上提供磁性穿隧接面堆疊；在磁性穿隧接面堆疊上沉積金屬硬遮罩層；在金屬硬遮罩層上形成混合型硬遮罩，其中混合型硬遮罩包含交替設置的複數個旋塗碳層與複數個旋塗矽層，混合型硬遮罩的最頂層為為矽層； 在混合型硬遮罩上形成光阻圖案，光阻圖案具有第一圖案尺寸；對未被光阻圖案覆蓋的混合型硬遮罩的最頂層的矽層進行第一蝕刻，其中在第一蝕刻後，光阻圖案具有小於第一圖案尺寸的第二圖案尺寸；對未被光阻圖案覆蓋的混合型硬遮罩進行第二蝕刻，其中第二蝕刻移除光阻圖案，且剩下的混合型硬遮罩具有小於第二圖案尺寸的第三圖案尺寸；以及蝕刻未被混合型硬遮罩覆蓋的金屬硬遮罩層與磁性穿隧接面堆疊，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極，其中磁性穿隧接面元件和上電極具有小於第三圖案尺寸的磁性穿隧接面圖案尺寸。
在一些其他實施例中，其中金屬硬遮罩層包含具有第一厚度大於或等於60奈米的Ta、Ti、TaN或TiN，且其中在蝕刻磁性穿隧接面堆疊後，金屬硬遮罩層形成具有第二厚度大於或等於50奈米的上電極，且第二厚度不小於第一厚度的80%。
在一些其他實施例中，其中在對最頂層的矽層的第一蝕刻的步驟中，包含使用CF4 、CHF3 、或C4 F8 的電漿進行蝕刻。
在一些其他實施例中，其中在對混合型硬遮罩的第二蝕刻的步驟中，包含使用O2 混合Cl2 和 HBr中至少一者的鹵素以進行蝕刻，其中O2 與鹵素之流量為約50sccm至100sccm，源功率為200瓦至400瓦，偏壓功率為20瓦至100瓦。
在一些其他實施例中，其中磁性穿隧接面圖案尺寸在約20奈米至30奈米之間。
一些實施例為有關於穿隧接面結構的製造方法，此方法包含在基底上提供磁性穿隧接面堆疊；在磁性穿隧接面堆疊上沉積金屬硬遮罩層；在金屬硬遮罩層上沉積介電硬遮罩層；在介電硬遮罩層上形成混合型硬遮罩，混合型硬遮罩的製造方法包含：旋塗第一碳層；在第一碳層上旋塗第一矽層；在第一矽層上旋塗第二碳層；以及在第二碳層上旋塗最頂層矽層；在混合型硬遮罩上形成光阻圖案，其中光阻圖案具有第一圖案尺寸；對未被光阻圖案覆蓋的混合型硬遮罩的最頂層矽層進行第一蝕刻，其中在第一蝕刻後，光阻圖案和最頂層矽層具有小於第一圖案尺寸的第二圖案尺寸；對剩下的混合型硬遮罩進行第二蝕刻，其中在第二蝕刻後，移除光阻圖案，且混合型硬遮罩具有小於第二圖案尺寸的第三圖案尺寸；以及蝕刻未被混合型硬遮罩覆蓋的介電硬遮罩層、金屬硬遮罩層與磁性穿隧接面堆疊，以形成磁性穿隧接面元件與覆蓋磁性穿隧接面元件的上電極，其中磁性穿隧接面元件和上電極具有小於第三圖案尺寸的磁性穿隧接面圖案尺寸。
在一些其他實施例中，其中金屬硬遮罩層包含具有厚度大於或等於60奈米的Ta、Ti、TaN或TiN，且其中介電硬遮罩層包含具有厚度在約80奈米至110奈米之間的氮氧化矽。
在一些其他實施例中，其中第一碳層的厚度在約100奈米至150奈米之間，第一矽層的厚度在約10奈米至15奈米之間，第二碳層的厚度在約100奈米至150奈米之間，最頂層矽層的厚度在約30奈米至60奈米之間。
在一些其他實施例中，其中在第一矽層上旋塗第二碳層之後更包含:在第二碳層上旋塗第二矽層；以及在第二矽層上旋塗第三碳層；其中最頂層矽層旋塗於第三碳層上。
在一些其他實施例中，其中第一碳層、第二碳層和第三碳層的厚度在約100奈米至150奈米之間，第一矽層和第二矽層的厚度在約10奈米至15奈米之間，最頂層矽層的厚度在約60奈米至100奈米之間。
在一些其他實施例中，其中在對最頂層矽層的第一蝕刻的步驟中，包含使用CF4 、CHF3 、或C4 F8 之電漿進行蝕刻。
在一些其他實施例中，其中在對混合型硬遮罩的第二蝕刻的步驟中，包含使用O2 混合Cl2 和HBr中至少一者的鹵素以進行等向性蝕刻，其中O2與鹵素之流量為約50sccm至100sccm，源功率為200瓦至400瓦，偏壓功率為20瓦至100瓦。
在一些其他實施例中，其中第一圖案尺寸在約70奈米至80奈米之間，磁性穿隧接面圖案尺寸在約20奈米至30奈米之間。
在一些其他實施例中，其中在蝕刻磁性穿隧接面堆疊後，金屬硬遮罩層形成具有厚度大於或等於50奈米的上電極。
在一些其他實施例中，其中在蝕刻磁性穿隧接面堆疊後，金屬硬遮罩層形成具有厚度大於或等於預先沉積厚度的80%之金屬硬遮罩層的上電極。
承上所述，本發明之較佳實施例係已揭露並詳細描述其形式，將使本領域具通常知識者容易理解，並在不脫離本發明精神的前提下，可以在其中進行適當之修改或調整。依據本發明所附權利要求所限定本發明的精神和範圍，仍然應隸屬於本發明之發明範疇。
10‧‧‧半導體基底 12‧‧‧下電極層 14‧‧‧磁性穿隧接面堆疊 16‧‧‧金屬硬遮罩 18‧‧‧氮氧化矽層 20‧‧‧第一碳層 22‧‧‧第一矽硬遮罩 24‧‧‧第二碳層 25‧‧‧光阻圖案 26‧‧‧第二矽硬遮罩 30A、30B‧‧‧混合型硬遮罩堆疊 32‧‧‧矽硬遮罩 34‧‧‧第三碳層 d1、d2、d3、d4‧‧‧尺寸 h1、h2、h3、h4、h5、h6、h7‧‧‧厚度
第1A圖係為根據本發明第一較佳實施例之混合型硬遮罩之剖面示意圖。 第1B圖係為根據本發明第二較佳實施例之混合型硬遮罩之剖面示意圖。 第2圖至第4圖係為根據本發明較佳實施例之各別實施步驟的剖面示意圖。
10‧‧‧半導體基底
12‧‧‧下電極層
14‧‧‧磁性穿隧接面堆疊
16‧‧‧金屬硬遮罩
18‧‧‧氮氧化矽層
20‧‧‧第一碳層
22‧‧‧第一矽硬遮罩
24‧‧‧第二碳層
25‧‧‧光阻圖案
26‧‧‧第二矽硬遮罩
30A‧‧‧混合型硬遮罩堆疊
d1‧‧‧尺寸
h1、h2、h3、h4、h5、h6、h7‧‧‧厚度

Claims (10)

  1. 一種磁性穿隧接面結構的製造方法，包括：在一基底上提供一磁性穿隧接面堆疊；在該磁性穿隧接面堆疊上沉積具有一第一厚度的一金屬硬遮罩層；在該金屬硬遮罩層上沉積一介電硬遮罩層；在該介電硬遮罩層上形成一混合型硬遮罩，其中該混合型硬遮罩包括交替設置的複數個旋塗碳層與複數個旋塗矽層，其中該混合型硬遮罩的最頂層為一矽層；在該混合型硬遮罩上形成一光阻圖案；使用一第一蝕刻化學物對未被該光阻圖案覆蓋的該混合型硬遮罩的最頂層的該矽層進行一第一蝕刻；使用一第二蝕刻化學物對未被該光阻圖案覆蓋的該混合型硬遮罩進行一第二蝕刻，其中該第二蝕刻移除該光阻圖案；以及蝕刻未被該混合型硬遮罩覆蓋的該介電硬遮罩層、該金屬硬遮罩層和該磁性穿隧接面堆疊，以形成一磁性穿隧接面元件與覆蓋該磁性穿隧接面元件的一上電極，其中剩下的該金屬硬遮罩層具有一第二厚度，該第二厚度不小於該第一厚度的80%。
  2. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，其中該金屬硬遮罩層包括具有厚度大於或等於60奈米的Ta、Ti、TaN或TiN，且其中在蝕刻該磁性穿隧接面堆疊後，該金屬硬遮罩層形成具有厚度大於或等於50奈米的該上電極。
  3. 一種磁性穿隧接面結構的製造方法，包括：在一基底上提供一磁性穿隧接面堆疊；在該磁性穿隧接面堆疊上沉積一金屬硬遮罩層； 在該金屬硬遮罩層上形成一混合型硬遮罩，其中該混合型硬遮罩包括交替設置的複數個旋塗碳層與複數個旋塗矽層，該混合型硬遮罩的最頂層為為一矽層；在該混合型硬遮罩上形成一光阻圖案，該光阻圖案具有一第一圖案尺寸；對未被該光阻圖案覆蓋的該混合型硬遮罩的最頂層的該矽層進行一第一蝕刻，其中在該第一蝕刻後，該光阻圖案具有小於該第一圖案尺寸的一第二圖案尺寸；對未被該光阻圖案覆蓋的該混合型硬遮罩進行一第二蝕刻，其中該第二蝕刻移除該光阻圖案，且剩下的該混合型硬遮罩具有小於該第二圖案尺寸的一第三圖案尺寸；以及蝕刻未被該混合型硬遮罩覆蓋的該金屬硬遮罩層與該磁性穿隧接面堆疊，以形成一磁性穿隧接面元件與覆蓋該磁性穿隧接面元件的一上電極，其中該磁性穿隧接面元件和該上電極具有小於該第三圖案尺寸的一磁性穿隧接面圖案尺寸。
  4. 如申請專利範圍第3項所述之磁性穿隧接面結構的製造方法，其中在對該混合型硬遮罩的該第二蝕刻的步驟中，包括使用O2混合Cl2和HBr中至少一者的鹵素以進行蝕刻，其中O2與鹵素之流量為約50sccm至100sccm，源功率為200瓦至400瓦，偏壓功率為20瓦至100瓦。
  5. 一種磁性穿隧接面結構的製造方法，包括：在一基底上提供一磁性穿隧接面堆疊；在該磁性穿隧接面堆疊上沉積一金屬硬遮罩層；在該金屬硬遮罩層上沉積一介電硬遮罩層；在該介電硬遮罩層上形成一混合型硬遮罩，該混合型硬遮罩的製造方法包括： 旋塗一第一碳層；在該第一碳層上旋塗一第一矽層；在該第一矽層上旋塗一第二碳層；以及在該第二碳層上旋塗一最頂層矽層；在該混合型硬遮罩上形成一光阻圖案，其中該光阻圖案具有一第一圖案尺寸；對未被該光阻圖案覆蓋的該混合型硬遮罩的該最頂層矽層進行一第一蝕刻，其中在該第一蝕刻後，該光阻圖案和該最頂層矽層具有小於該第一圖案尺寸的一第二圖案尺寸；對剩下的該混合型硬遮罩進行一第二蝕刻，其中在該第二蝕刻後，移除該光阻圖案，且該混合型硬遮罩具有小於該第二圖案尺寸的一第三圖案尺寸；以及蝕刻未被該混合型硬遮罩覆蓋的該介電硬遮罩層、該金屬硬遮罩層與該磁性穿隧接面堆疊，以形成一磁性穿隧接面元件與覆蓋該磁性穿隧接面元件的一上電極，其中該磁性穿隧接面元件和該上電極具有小於該第三圖案尺寸的一磁性穿隧接面圖案尺寸。
  6. 如申請專利範圍第5項所述之磁性穿隧接面結構的製造方法，其中在該第一矽層上旋塗該第二碳層之後更包括：在該第二碳層上旋塗一第二矽層；以及在該第二矽層上旋塗一第三碳層；其中該最頂層矽層旋塗於該第三碳層上。
  7. 如申請專利範圍第1、3或5項所述之磁性穿隧接面結構的製造方法，其中在對該最頂層矽層的該第一蝕刻的步驟中，包括使用CF4、CHF3、或C4F8之電漿進行蝕刻。
  8. 如申請專利範圍第5或6項所述之磁性穿隧接面結構的製造方法，其中在對該混合型硬遮罩的該第二蝕刻的步驟中，包括使用O2混合Cl2和HBr中至少一者的鹵素以進行等向性蝕刻，其中O2與鹵素之流量為約50sccm至100sccm，源功率為200瓦至400瓦，偏壓功率為20瓦至100瓦。
  9. 如申請專利範圍第5或6項所述之磁性穿隧接面結構的製造方法，其中該第一圖案尺寸在約70奈米至80奈米之間，該磁性穿隧接面圖案尺寸在約20奈米至30奈米之間。
  10. 如申請專利範圍第5或6項所述之磁性穿隧接面結構的製造方法，其中在蝕刻該磁性穿隧接面堆疊後，該金屬硬遮罩層形成具有厚度大於或等於預先沉積厚度的80%之該金屬硬遮罩層的該上電極。
TW108104464A 2018-02-19 2019-02-11 磁性穿隧接面結構的製造方法 TWI693710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/899,086 2018-02-19
US15/899,086 US10522750B2 (en) 2018-02-19 2018-02-19 Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices

Publications (2)

Publication Number Publication Date
TW201946264A TW201946264A (zh) 2019-12-01
TWI693710B true TWI693710B (zh) 2020-05-11

Family

ID=65493966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104464A TWI693710B (zh) 2018-02-19 2019-02-11 磁性穿隧接面結構的製造方法

Country Status (3)

Country Link
US (3) US10522750B2 (zh)
EP (1) EP3534422B1 (zh)
TW (1) TWI693710B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363216B (zh) * 2020-03-02 2022-11-18 长鑫存储技术有限公司 电容器及其形成方法、dram存储器及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110250757A1 (en) * 2010-04-09 2011-10-13 Elpida Memory, Inc. Method of manufacturing semiconductor device
TW201351739A (zh) * 2012-04-03 2013-12-16 Taiwan Semiconductor Mfg 數位記憶體、改良磁阻隨機存取記憶體配置以及配置自旋轉移力矩磁阻隨機存取記憶體的方法
TW201638996A (zh) * 2015-01-23 2016-11-01 三星電子股份有限公司 形成圖案的方法以及半導體元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615937A (en) * 1968-06-17 1971-10-26 Ibm Plasticizer additive to photoresist for the reduction of pin holes
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6764949B2 (en) 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
JP3757213B2 (ja) * 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
WO2005013356A1 (ja) * 2003-07-18 2005-02-10 Nec Corporation 溝配線を有する半導体装置および半導体装置の製造方法
US7662721B2 (en) 2006-03-15 2010-02-16 Infineon Technologies Ag Hard mask layer stack and a method of patterning
US8334213B2 (en) 2009-06-05 2012-12-18 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
KR101226274B1 (ko) 2011-02-15 2013-01-25 에스케이하이닉스 주식회사 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
WO2015115002A1 (ja) 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US9543502B2 (en) 2015-05-25 2017-01-10 Globalfoundries Singapore Pte. Ltd. Small pitch and high density contact array
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110250757A1 (en) * 2010-04-09 2011-10-13 Elpida Memory, Inc. Method of manufacturing semiconductor device
TW201351739A (zh) * 2012-04-03 2013-12-16 Taiwan Semiconductor Mfg 數位記憶體、改良磁阻隨機存取記憶體配置以及配置自旋轉移力矩磁阻隨機存取記憶體的方法
TW201638996A (zh) * 2015-01-23 2016-11-01 三星電子股份有限公司 形成圖案的方法以及半導體元件

Also Published As

Publication number Publication date
US10522750B2 (en) 2019-12-31
EP3534422B1 (en) 2020-09-09
US20200136030A1 (en) 2020-04-30
US11329218B2 (en) 2022-05-10
US20190259938A1 (en) 2019-08-22
US20220263018A1 (en) 2022-08-18
EP3534422A1 (en) 2019-09-04
TW201946264A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
TWI737607B (zh) 圖案化磁性通道接面的硬遮罩
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
US7618899B2 (en) Method of patterning a matrix into a substrate via multiple, line-and-space, sacrificial, hard mask layers
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
TW200929358A (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, control program, and program storage medium
US10170327B2 (en) Fin density control of multigate devices through sidewall image transfer processes
US9230809B2 (en) Self-aligned double patterning
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
US20230389436A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices
US9916986B2 (en) Single or mutli block mask management for spacer height and defect reduction for BEOL
US20180240679A1 (en) Hard Mask Removal Method
KR102399361B1 (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
WO2019113482A1 (en) High aspect ratio via etch using atomic layer deposition protection layer
TWI693710B (zh) 磁性穿隧接面結構的製造方法
US10522741B1 (en) Under-cut via electrode for sub 60nm etchless MRAM devices by decoupling the via etch process
US9257279B2 (en) Mask treatment for double patterning design
JP2012174976A (ja) パターンの形成方法
TWI772484B (zh) 圖案化方法
US20090305497A1 (en) Method for fabricating semiconductor device
TWI685040B (zh) 半導體裝置的製造方法
CN111630628A (zh) 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法
KR20080085286A (ko) 반도체 소자의 패턴 형성 방법