TWI691043B - 帶有雙層介電結構之封裝體 - Google Patents

帶有雙層介電結構之封裝體 Download PDF

Info

Publication number
TWI691043B
TWI691043B TW105110755A TW105110755A TWI691043B TW I691043 B TWI691043 B TW I691043B TW 105110755 A TW105110755 A TW 105110755A TW 105110755 A TW105110755 A TW 105110755A TW I691043 B TWI691043 B TW I691043B
Authority
TW
Taiwan
Prior art keywords
dielectric
dielectric layer
layer
thickness
loss tangent
Prior art date
Application number
TW105110755A
Other languages
English (en)
Other versions
TW201709476A (zh
Inventor
周政
米赫Ｋ 羅伊
張沖
李奎五
阿曼達Ｅ 史裘克曼
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201709476A publication Critical patent/TW201709476A/zh
Application granted granted Critical
Publication of TWI691043B publication Critical patent/TWI691043B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

本揭示的一些實施例描述一種帶有雙層介電結構的多層封裝體及其相關技術與結構。在一實施例中，一積體電路(IC)封裝體總成包括一與一金屬層耦合的介電結構，該介電結構包括一第一介電層和一第二介電層，其中，該第一介電層具有一比該第二介電層之厚度小的厚度和一比該第二介電層之介電損耗正切大的介電損耗正切。其他的實施例可以被描述及/或被要求保護。

Description

帶有雙層介電結構之封裝體 發明領域
本揭露的實施例大致係有關於一種積體電路(IC)裝置之材料的領域，更特別地，係有關於一種多層封裝體。
發明背景
為了維持與使用高頻傳輸之積體電路的訊號完整性，一些積體電路使用具有低介電損失的電子基板介電材料。然而，低介電損失材料往往不易於介層孔鐳射鑽孔及殘渣或碎屑的去除。針對這些問題的先前手段典型地需要新的設備投資或者大大地降低基板製作產量。
依據本發明之一實施例，係特地提出一種積體電路(IC)封裝體總成，包含：一與一金屬層耦合的介電結構，其中，該介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第一介電層之該等第一與第二側之間的一距離界定一第一厚度，且其中，該第一介電層具有一第一介電損耗正切；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在 該第二介電層之該等第一與第二側之間的一距離界定一第二厚度，且其中，該第二介電層具有一第二介電損耗正切，其中，該第一介電層的該第一側是與該第二介電層的該第二側耦合，該金屬層是與該第一介電層的該第二側耦合，該第一介電損耗正切是比該第二介電損耗正切大，且該第一厚度是比該第二厚度小。
100:積體電路(IC)總成
102:晶粒
102a:半導體基體
102b:裝置層
102c:互連層
106:互連結構
108:底膠材料
112:錫球
121:封裝體總成
122:電路板
123:雙層電氣結構
200:介電薄膜結構
202:介電結構
204:第一介電層
205:第一側
206:第二介電層
207:第二側
208:犧牲覆蓋層
209:第一側
210:載體薄膜
211:第二側
300:IC裝置
302:晶粒
306:互連線
308:封裝體總成
309:介電結構
310:焊料罩幕層
312:第一介電層
314:第二介電層
316:第一金屬層
318:第二金屬層
320:第三金屬層
322:第四金屬層
324:第一介層孔
326:第二介層孔
328:第三介層孔
330:焊料罩幕層
332:第一側
334:第一側
336:第二側
338:第一側
340:第二側
342:第一側
344:第二側
346:第二側
400:多層封裝體總成
402:介電薄膜結構
404:金屬覆蓋核心
406:多層封裝體總成
408:第一介電層
410:第二介電層
414:載體薄膜
416:核心
418:第一金屬層
420:金屬層
422:多層封裝體總成
424:第一層介層孔開孔
428:殘留物
430:封裝體總成
432:除過渣的第一層介層孔 開孔
436:封裝體總成
438:第二金屬層
440:第一層介層孔
444:封裝體總成
446:第一介電層
448:第二介電層
450:第三金屬層
452:第二級介層孔
500:方法
502:方塊
504:方塊
506:方塊
508:方塊
510:方塊
512:方塊
514:方塊
600:同時塗佈系統
602:載體薄膜卷
604:第一塗佈頭
606:第二塗佈頭
608:烘乾機
610:犧牲覆蓋薄膜卷
612:收集卷
700:串列塗佈系統
702:載體薄膜卷
704:第一塗佈頭
708:第一烘乾機
710:第二塗佈頭
712:第二烘乾機
714:犧牲覆蓋薄膜捲
716:收集捲
800:層疊系統
802:上層塗佈系統
804:下層塗佈系統
806:層疊器
808:第一載體薄膜捲
810:第一塗佈頭
812:第一烘乾機
814:第一犧性薄膜捲
816:第一收集捲
818:第二載體薄膜捲
820:第二塗佈頭
822:第二烘乾機
824:第二犧牲薄膜捲
826:第二收集捲
832:第三收集捲
900:計算裝置
901:多層封裝體總成
902:晶粒
904:基體
906:通訊晶片
908:殼體
909:動態隨機記憶體
910:唯讀記憶體
912:快閃記憶體
914:輸入/輸出控制器
916:圖形處理器
918:天線
920:觸碰螢幕顯示器
922:觸碰螢幕控制器
924:電池
928:全球定位系統裝置
932:揚聲器
934:攝影機
940:羅盤
942:印刷電路板
D1:介電結構
D2:第二介電結構
D3:介電結構
S1:主動側
T1:第一厚度
T2:第二厚度
實施例將會由於後面配合該等附圖的詳細說明而容易得到理解。為了方便這說明，相同的標號標示相同的結構元件。在該等附圖的圖式中實施例是被描繪作為例證而不是作為限制。
圖1示意地描繪一些實施例之範例積體電路(IC)總成的橫截面側視圖。
圖2示意地描繪一些實施例之介電薄膜結構的橫截面側視圖。
圖3示意地描繪一些實施例之與晶粒耦合之多層封裝體總成的橫截面側視圖。
圖4示意地描繪一些實施例之在不同製作階段期間一多層封裝體總成的橫截面側視圖。
圖5示意地描繪一些實施例之一製作一多層封裝體總成之方法的流程圖。
圖6示意地描繪一些實施例之一用於製作一介電薄膜結構的同時塗佈系統。
圖7示意地描繪一些實施例之一用於製作一介電 薄膜結構的串列塗佈系統。
圖8示意地描繪一些實施例之一用於製作一介電薄膜結構的層疊系統。
圖9示意地描繪一些實施例之一包括一如於此中所述之帶有雙層介電結構之多層封裝體總成的計算裝置。
較佳實施例之詳細說明
本揭示的一些實施例描述一帶有雙層介電結構的多層封裝體及相關的技術與結構。在後面的說明中，例示實施的各種特徵將會利用由熟知此項技術之人仕所普遍使用的術語來作描述以傳達他們之工作的實質給其他熟知此項技術的人仕。然而，對於熟知此項技術之人仕而言很顯而易知的是本揭示的實施例可以僅藉所述之特徵中之一些來被實施。為了說明用途，具體的數目、材料、及結構是被陳述俾可提供例示實施的徹底理解。然而，對於熟知此項技術之人仕而言很顯而易知的是本揭示的實施例可以在沒有該等具體細節之下被實施。在其他例子中，眾所周知的特徵是被省略或簡化俾不混淆該等例示實施。
在後面的詳細說明中，請參照該等形成詳細說明之一部份的附圖，其中，相同的標號從頭到尾標示相同的部件，而且本揭示之主題可以被實施在其中的例示實施例是被顯示在該等附圖中。要了解的是其他實施例可以被使用而且在沒有離開本揭示的範圍之下結構或邏輯改變是可以達成的。為了本揭示之目的，該片語"A及/或B"表示(A)， (B)，或(A與B)。為了本揭示之目的，該片語"A，B，及/或C"表示(A)，(B)，(C)，(A與B)，(A與C)，(B與C)，或(A、B、與C)。
該描述可以使用透視基礎描述，像是頂/底、進/出、在上面/在下面等等般。如此的描述僅被用來方便討論而且不傾向於限制於此中所述之實施例的應用為任何特定方位。
該描述可以使用該等片語"在一實施例中"，或者"在實施例中"，或者"在一些實施例中"，其各可以是指相同或不同實施例中之一者或多者。再者，如相對於本揭示之實施例所用的該等術語"包含"、"包括"、"具有"等等是同義的。
該術語"與耦合"，以及其之衍生詞，可以於此中被使用。"耦合"可以表示後面中之一者或多者。"耦合"可以表示兩個或以上的元件是處於直接物理或電氣接觸。然而，"耦合"也可以表示兩個或以上的元件是彼此非直接接觸，但依然是彼此合作或互動，而且可以表示一個或以上的其他元件是被耦合或連接在該等被說成是彼此耦合的元件之間。
圖1示意地描繪一些實施例之一範例積體電路(IC)總成100的橫截面側視圖。在一些實施例中，該IC總成100可以包括一個或以上電氣地及/或物理地與一封裝體總成121(有時被稱為一"封裝體基板")耦合的晶粒(於此後稱為"晶粒102")。在一些實施例中，該封裝體總成121可以是 與一電路板122耦合。
該晶粒102可以代表一個使用像是用於形成互補金屬氧化物半導體(CMOS)裝置之薄膜沉積、光刻法、蝕刻等等般之半導體製造技術由半導體材料(例如，矽)製成的個別產品。在一些實施例中，該晶粒102可以是，包括，或者是一射頻(RF)晶粒的一部份。在其他實施例中，該晶粒可以是，包括，或者是一處理器、記憶體、系統晶片(SoC)、或ASIC的一部份。
在一些實施例中，一底膠材料108(有時被稱為一"封裝劑(encapsulant)")可以被置於該晶粒102與該封裝體總成121之間以促進該晶粒102與該封裝體總成121的黏著及/或保護特徵。該底膠材料108可以由絕緣材料構成而且至少可以把該晶粒102及/或該等晶粒級互連結構106的一部份封裝起來。在一些實施例中，該底膠材料108可以是與該等晶粒級互連結構106直接接觸。
該晶粒102根據包括，例如，以覆晶結構方式與封裝體總成121直接耦合之各種類型適合的結構可以被貼附到該封裝體總成121，如圖所示。在覆晶結構中，包括主動電路之晶粒102的主動側，S1是利用也可以使該晶粒102與該封裝體總成121電氣地耦合之像是凸塊、柱、或其他合適之結構般的晶粒級互連結構106來被貼附到該封裝體總成121的表面。該晶粒102的主動側S1可以包括電晶體裝置，而一非主動側S2，可以被設置相對於該主動側S1。
該晶粒102可以大致包括一半導體基體102a、一 個或多個裝置層(於此後稱為"裝置層102b")、及一個或多個互連層(於此後稱為"互連層102c")。在一些實施例中該半導體基體102a實質上可以由諸如，例如，矽般的塊體半導體材料構成。該裝置層102b可以代表一個在該半導體基體102a上之形成有諸如電晶體裝置般之主動裝置的區域。該裝置層102b可以包括，例如，諸如電晶體裝置之通道本體及/或源極/汲極區域般的結構。該互連層102c可以包括被構築來把電氣訊號送到裝置層102b中之主動裝置或者把電氣訊號從裝置層102b中之主動裝置送出來的互連結構。例如，該互連層102c可以包括溝渠及/或介層孔以提供電氣佈線及/或接點。
在一些實施例中，該等晶粒級互連結構106可以被構築來在該晶粒102與其他電氣裝置之間傳送電氣訊號。該等電氣訊號可以包括，例如，用於晶粒102之運作的輸入/輸出(I/O)訊號及/或電源/接地訊號。
在一些實施例中，該封裝體總成121可以包括一帶有用於無線通信之整合組件多層封裝體總成。無線通信可以包括，例如，在攜帶型裝置及/或無線顯示器間的短距離無線資料傳輸或在對端裝置(Peer devices)間的高速無線通信。在一些實施例中，該封裝體總成121可以包括一個或多個雙層電氣結構123。例如，在一些實施例中，該封裝體總成121可以是一包括一個或多個如配合圖2-9所述之雙層介電結構的多層封裝體總成。
該封裝體總成121可以包括像是，例如，被構築 來把電氣訊號送到晶粒102或者把電氣訊號從晶粒102送出來之軌跡、墊、貫孔、介層孔、或線般的電氣佈線特徵(未在圖1中顯示)。例如，該封裝體總成121可以被構築來在晶粒102與被整合於該封裝體總成之內之無線通信用之組件之間，或者在晶粒102與電路板122之間，或者在晶粒102與另一與該封裝體總成121耦合之電氣組件(例如，另一晶粒、中介物、界面、無線通信用之組件等等)之間傳送電氣訊號。
該電路板122可以是一由像是環氧樹脂疊層般之絕緣材料構成的印刷電路板(PCB)。例如，該電路板122可以包括由諸如聚四氟乙烯(polytetrafluoroethylene)般之材料、諸如Flame Retardant 4(FR-4)、FR-1、棉紙般之酚醛棉紙材料(phenolic cotton paper materials)、與諸如CEM-1或CEM-3、或是為利用環氧樹脂預浸材料來被層疊一起之玻璃織物材料般之環氧樹脂材料構成的絕緣層。諸如軌跡、溝渠或介層孔般的互連結構(圖中未示)可以被形成穿透該等絕緣層以把該晶粒102的電氣訊號傳送通過該電路板122。在其他實施例中該電路板122可以由其他合適的材料構成。在一些實施例中，該電路板122可以是在一電子計算裝置中的一母板或者其他PCB(例如，圖9的PCB 942)。
封裝體級互連線，像是錫球112般，可以是與封裝體總成121及/或電路板122耦合來形成被構築來進一步在封裝體總成121與電路板122之間傳送電氣訊號之對應的焊接點(solder joints)。其他物理地及/或電氣地使封裝體總 成121與電路板122耦合之合適的技術可以在其他實施例中被使用。
在其他實施例中該IC總成100可以包括各種其他合適的結構，包括，例如，由覆晶及/或打線結構形成之合適的組合、中介層、包括系統在封裝體(SiP)及/或封裝體在封裝體上(PoP)結構的多晶片封裝體結構。在一些實施例中其他在晶粒102與IC封裝體總成100之其他組件之間傳送電氣訊號之合適的技術可以被使用。
圖2示意地描繪一些實施例之介電薄膜結構200的橫截面側視圖。根據各種實施例，該介電薄膜結構200可以包括一可以是一具有一第一介電層204和一第二介電層206之雙層介電結構的介電結構202。在一些實施例中，該第一介電層204可以被稱為該介電結構202的底層而該第二介電層206可以被稱為該介電結構202的頂層。在各種實施例中一犧牲覆蓋薄膜208可以覆蓋該第一介電層204而一載體薄膜210可以與該第二介電層206耦合。在各種實施例中該犧牲覆蓋薄膜208可以由諸如聚丙烯(polypropylene(PP))般的材料形成，而該載體薄膜210可以由諸如聚對苯二甲酸乙二醇酯(polyethylene terephthalate(PET))般的材料形成。在各種實施例中該第一介電層204與該第二介電層206可以是建立材料(buildup materials)。
該第一介電層204具有一第一側205和一與該第一側相對的第二側207，在該第一介電層204之第一與第二側之間的距離界定一第一厚度T1。該第二介電層206具有一 第一側209和一與該第一側相對的第二側211，在該第二介電層206之第一與第二側之間的距離界定一第二厚度T2。在一些實施例中，該第一介電層204的第一側205是與該第二介電層206的第二側211耦合。在各種實施例中該第一介電層204的第一厚度T1可以是大約3微米(微米)。在各種實施例中該第一厚度T1可以是小於或相等於5微米而在一些實施例中範圍可以是從大於或相等於1微米到小於或相等於5微米。在一些實施例中該第二介電層206的第二厚度T2可以是大於7微米。在一些實施例中，該第一厚度T1或該第二厚度T2可以是與這些值或範圍不同。
在一些實施例中，為了在一從大於或相等於1千兆赫到小於或相等於50千兆赫之頻率範圍內運作，該第二介電層206可以是一具有一小於0.003之介電損耗角正切(dielectric loss tangent)的低損耗介電層。在各種實施例中為了在一從大於或相等於1千兆赫到小於或相等於50千兆赫之頻率範圍內運作，該第二介電層206可以具有一處於從大於或相等於2至小於或相等於8之範圍的介電常數k。為了在一從大於或相等於1千兆赫至小於或相等於50千兆赫之頻率範圍內運作該第一介電層204可以是一具有一大於0.005之介電損耗角正切的介電層。在各種實施例中為了在一從大於或相等於1千兆赫至小於或相等於50千兆赫之頻率範圍內運作該第一介電層204可以具有一處於一從大於或相等於2到小於或相等於8之範圍內的介電常數k。在一些實施例中，該介電損耗角正切可以利用腔微擾法(cavity perturbation method)來被決定。
在一些實施例中，該第一介電層204可以是由第一類型聚合物或低聚物形成，或者可以是由一具有一種或多種聚合物及/或一種或多種低聚物的第一混合物形成。在一些實施例中，該第二介電層206可以是由第二類型聚合物或低聚物形成，或者可以是由一具有一種或多種聚合物及/或一種或多種低聚物的第二混合物形成。在一些實施例中，該第一介電層204的該(等)聚合物及/或低聚物是由第一組分子形成而該第二介電層206的該(等)聚合物及/或低聚物是由第二組分子形成。在一些實施例中，該第一介電層204可以是由一比該第二介電層206更多極性材料形成。在一些實施例中，於該第一組分子中的分子可以具有比在該第二組分子中之分子大的電分子偶極矩(electric molecular dipole moment)。在一些實施例中，於該第一及/或第二組分子中的分子可以是聚合物及/或低聚物的個別單體分子。該第一介電層204可以是由酰胺、酸、或醇基底聚合物形成而該第二介電層206可以是由酯、烯烴、醚、苯、或苯醚基底聚合物形成，例如。在一些實施例中，該第一介電層204可以是由聚乙烯醇(polyvinylalcohol)或聚酰胺(polyamide)形成而該第二介電層206可以是由聚烯烴(polyolefin)、聚酰亞胺(polyimide)、或聚苯醚(polyphenylene oxide)形成，例如。在一些實施例中，於一除渣製程(desmearing process)期間該第一介電層204的更大極性會方便樹脂或廢物移除。在一些實施例中，與一單層低損耗介電結構比較起來與該第二介電層206結合的該第一介電層204在一雷射鑽孔製程期間可以提供增加的能量吸收，縮減在該介電結構202中微介層孔開孔之產生所需的時間或能量。在一些實施例中，相較於該第二介電層206之第二厚度T2，該第一介電層204的較薄第一厚度T1可以維持該介電結構202的整體電氣性能及介電損耗特性。
在一些實施例中，該介電薄膜結構200可以使用各式各樣的系統和方法來被製成，像是藉由使用諸如配合圖6-8所述之那些般的同時塗佈系統、串列塗佈系統、或者層疊系統般。
圖3示意地描繪各種實施例之一包括一與一晶粒302耦合之封裝體總成308之IC總成300的橫截面側視圖。在一些實施例中，互連結構306可以使該晶粒302與該封裝體總成308耦合。該封裝體總成308可以是配合圖1所述之封裝體總成121的範例實施。在一些實施例中，該封裝體總成308可以是一包括數個被標示為D1、D2、與D3之介電結構309的多層封裝體總成。該等介電結構309可以是諸如配合圖2所述之介電結構202般的雙層介電結構。在各種實施例中，該等介電結構309可以各包括一可以如所述第一介電層204一樣被形成的第一介電層312，和一可以如所述第二介電層206一樣被形成的第二介電層314。
在各種實施例中，該封裝體總成308可以包括一個或多個形成在該封裝體總成308之最外面表面上的焊料罩幕層(solder mask layer)310,330。該一個或多個焊料罩幕 層310,330可以具有允許在與該封裝體總成308之諸如第一金屬層316及/或第四金屬層322般之線路般之導電特徵耦合之焊墊之間之電氣連接(例如，錫凸塊、柱、或球)之形成的開孔。該等焊墊可以被構築來容置，例如，一晶粒(例如，圖1的晶粒102)或其他電氣總成。在一些實施例中，該一個或多個焊料罩幕層310,330可以是由諸如液晶聚合物(LCP)或類似材料般的低損耗介電材料構成以減低在該封裝體總成之無線通信之頻率的損耗。在一些實施例中，該一個或多個焊料罩幕層310,330可以各具有一個大約25微米的厚度。在其他實施例中該一個或多個焊料罩幕層310,330可以具有其他合適的厚度及/或可以由其他合適的材料構成，像是阻焊材料般。在一些實施例中，該等焊料罩幕層310,330中之一者或多者可以是由像是配合圖2所述的那個般的雙層介電結構形成。
在一些實施例中，該介電結構D1的第一介電層312可以是與該第一金屬層316的第一側332耦合而該介電結構D1的第二介電層314可以是與一第二金屬層318的第一側334耦合。該第二金屬層318的第二側336可以是與該第二介電結構D2的第一介電層312耦合而一第三金屬層320的第一側338可以是與該介電結構D2的第二介電層314耦合。該第三金屬層320的第二側340可以是與該介電結構D3的第一介電層312耦合而該第四金屬層322的第一側342可以是與該介電結構D3的第二介電層314耦合。該第四金屬層322的第二側344可以是與該焊料罩幕層330的耦合而該第一金屬 層316的第二側346可以是與該焊料罩幕層310耦合。在一些實施例中，該第一金屬層316、該第二金屬層318、該第三金屬層320、或該第四金屬層322中之一者或多者可以設置一天線層及/或佈線供低頻(LF)訊號用，像是電力傳輸、控制訊號、時鐘訊號、重置訊號等等般。在一些實施例中，該等金屬層中之一者或多者可以設置一射頻(RF)接地平面或發送RF訊號。
在一些實施例中，一第一介層孔324延伸通過該介電結構D1以致於該第一金屬層316的至少一部份可以與該第二金屬層318的至少一部份電氣耦合。在各種實施例中一第二介層孔326可以延伸通過該介電結構D2以致於該第二金屬層318的至少一部份可以與該第三金屬層320的至少一部份電氣耦合。在各種實施例中一第三介層孔328可以延伸通過該介電結構D3以致於該第三金屬層320的至少一部份可以與該第四金屬層322的至少一部份電氣耦合。在一些實施例中，該等互連線306是可以與該晶粒302和該第四金屬層322耦合。在一些實施例中，該第三介層孔328是可以與該等互連線306中之一者或多者電氣耦合。在一些實施例中，該第一介層孔324、該第二介層孔326、或該第三介層孔328中之一者或多者可以是一具有小於或相等於150微米之最大直徑的微介層孔。
在一些實施例中，更多或更少介電結構309、金屬層、焊料罩幕層、互連線結構、或介層孔可以被使用。
圖4示意地描繪各種實施例之在各種製造階段期 間一多層封裝體總成400的橫截面側視圖。一介電薄膜結構402可以與一金屬覆蓋核心404耦合以產生一多層封裝體總成406。在一些實施例中，該介電薄膜結構402可以採取配合圖2所述之介電薄膜結構200的形式。該介電薄膜結構402可以包括一具有一第一介電層408和一第二介電層410的雙層介電結構D1。該介電結構D1能夠以如同配合圖2之介電結構202所述的那個一樣被構築，例如。在一些實施例中，該介電薄膜結構402也可以包括一覆蓋該第一介電層408的犧牲覆蓋薄膜和一與該第二介電層410耦合的載體薄膜414。該金屬覆蓋核心404可以包括一與一第一金屬層418耦合的核心416。在一些實施例中，該核心416也可以與一額外的金屬層420耦合。該核心416可以是由一具有低損耗介電特性的核心狀材料形成，像是，例如，預浸材料或諸如具有玻璃的LCP(例如，充填料、布、纖維等等)般的液晶聚合物(LCP)衍生物、聚醚醚酮(PEEK)、或諸如由Ajinomoto建構薄膜(ABF)形成之環氧樹脂基底材料般的建構層，在一些實施例中其能夠以其他加強材料加強。
在一些實施例中，該犧牲覆蓋薄膜412可以被移除而在該載體薄膜414被移去之後該第一介電層408可以與該第一金屬層418耦合以產生該多層封裝體總成406。在一些實施例中，該多層封裝體總成400可以是一無核心封裝體總成，該核心416和該額外的金屬層420不存在而該第一介電層408是與諸如第一金屬層418般的金屬層耦合。
在一些實施例中，第一層介層孔開孔424可以使 用一雷射鑽孔製程藉由鑽孔貫穿該雙層介電結構D1來被形成以產生一多層封裝體總成422。殘留物428將典型地餘留在該第一層介層孔開孔424內。該殘留物428可以包括樹脂或主要來自第一介電層408的殘渣，例如。一除渣製程也可以被使用來把該殘留物428移去以產生一多層封裝體總成430。該多層封裝體總成430現在可以包括除過渣的第一層介層孔開孔432以致於該第一金屬層418的一部份會被曝露在該除過渣之第一層介層孔開孔432的底部。一電鍍製程可以被使用來沉積一諸如銅般的金屬至該除過渣的第一層介層孔開孔432內以形成一第二金屬層438和第一層介層孔440俾產生一多層封裝體總成436。
在一些實施例中，額外的層是可以諸如藉由把一第二雙層介電結構D2耦合到該第二金屬層438然後形成第二層介層孔開孔、對該等第二層介層孔開孔除渣、及執行一金屬電鍍製程來生產一多層封裝體總成444般來被加入到該多層封裝體總成400。在一些實施例中，該第二雙層介電結構D2可以包括一與一第二介電層448耦合的第一介電層446，它們可以分別是以與該第一介電層204和該第二介電層206相似的方式構築而成。在各種實施例中一電鍍製程可以被使用來提供一第三金屬層450與第二層介層孔452。該多層封裝體總成444可以使用任何合適的技術來與一諸如配合圖1所述之晶粒102般的晶粒耦合，諸如使用像是凸塊或柱般之使該晶粒與該多層封裝體總成444電氣耦合的晶粒級互連線般。
圖5示意地描繪各種實施例之一種製造多層封裝體總成(例如，圖3的封裝體總成308或圖4的多層封裝體總成444)之方法500的流程圖。該方法500能夠與配合圖2-3所述的技術相稱，反之亦然。
在方法502，一雙層介電結構可以被提供。該雙層介電結構可以是一個諸如配合圖2所述之介電結構202般的介電結構。在方塊504，該介電結構可以與一金屬層耦合。例如，該介電結構可以與配合圖4所述之金屬覆蓋核心404的第一金屬層418耦合。在方塊506，一介層孔的開孔可以被形成在該介電結構。在一些實施例中，該開孔可以是一以CO2雷射鑽孔製程形成的徵介層孔。在各種實施例中其他的製程可以被使用來產生該開孔。在方塊508，該開孔可以被除膠渣。在方塊510，一金屬可以被沉積來填充該開孔。在一些實施例中，該金屬可以在一也可以產生另一金屬層的電鍍製程中被沉積。在一決定方塊512，可以決定額外的介電雙層是否要被加入到該多層封裝體總成。在該決定方塊512，如果決定額外的介電雙層要被加入的話，該方法500會返回到方塊502。在該決定方塊512，如果是決定無額外的介電雙層要被加入的話，該方法500可以繼續到方塊514，在方塊514，該多層封裝體總成可以被完成或者進一步的製造運作被執行。
在一些實施例中，各種製程是可以在方塊514被執行。例如，在一些實施例中，焊料罩幕層可以被形成於該多層封裝體總成的一個或多個外層上，焊墊可以被形成 在一外金屬層上，開孔可以被形成以露出該等焊墊，諸如一金表面修飾製程般的一表面修飾製程可以被執行，及/或一個或多個晶粒可以像是藉著使用該等焊墊來與該多層封裝體總成耦合。
圖6示意地描繪各種實施例之一用於製造一諸如配合圖2所述之介電薄膜結構200般之介電薄膜結構的同時塗佈系統600。該同時塗佈系統600可以包括一能夠固持一聚酯(例如，PET)載體薄膜的載體薄膜卷602，例如。該載體薄膜可以通過一能夠把一諸如第二介電層206般之低損耗介電層沉積在該載體薄膜上的第一塗佈頭604。該載體薄膜然後可以通過一能夠把一諸如第一介電層204般之用於雷射鑽孔與孔污去除工程之介電層沉積到該低損耗介電層上的第二塗佈頭606。該備有該兩沉積介電層的載體薄膜然後能夠通過一烘乾機608俾一起把該等介電層烘乾並且把它們黏結到該載體薄膜。烘乾過的介電層和載體薄膜然後能夠以一從一犧牲覆蓋薄膜卷610送出來之諸如聚丙烯(PP)般的犧牲覆蓋薄膜覆蓋，該被覆蓋介電薄膜結構被收集在一收集卷612上。該收集卷612可以收集一諸如介電薄膜結構200般的介電薄膜結構，例如。
圖7示意地描繪各種實施例之一用於製造一諸如介電薄膜結構200般之介電薄膜結構的串列塗佈系統700。該串列塗佈系統700可以包括一能夠固持一PET載體薄膜的載體薄膜卷702，例如。該載體薄膜可以通過一能夠被使用來把一諸如第二介電層206般之低損耗介電層沉積於該載 體薄膜上的第一塗佈頭704。該薄膜然後能夠通過一第一烘乾機708來弄乾由該第一塗佈頭704沉積的該低損耗介電層。該薄膜然後能夠通過一可以沉積一被選擇用於雷射鑽孔以及除孔污之像是該第一介電層204般之介電層於該低損耗介電層上的第二塗佈頭710。具備該兩沉積層的該載體薄膜然後能夠被發送通過一第二烘乾機712來弄乾由該第二塗佈頭710施加的該介電層。該等烘乾過的介電層和載體薄膜然後能夠以一犧牲覆蓋薄膜(像是從一犧牲覆蓋薄膜捲714發送出來的PP般)覆蓋，被覆蓋的介電薄膜結構被收集在一收集捲716上。該收集捲716可以收集一像是該介電薄膜結構200般的介電薄膜結構，例如。
圖8示意地描繪各種實施例之一用於製造像是該介電薄膜結構200般之介電薄膜結構的層疊系統800。該層疊系統800可以包括一用於沉積一低損耗介電層的上層塗佈系統802、一用於沉積一為了雷射鑽孔與除孔污而被設計之介電層的下層塗佈系統804、及一把該等介電層層疊在一起的層疊器806。
在一些實施例中，該上層塗佈系統802可以包括一能夠固持一PET載體薄膜的第一載體薄膜捲808，例如。該載體薄膜可以被發送通過一能夠被使用來把一像是該第二介電層206般之低損耗介電層沉積於該載體薄膜上的第一塗佈頭810。該薄膜然後能夠被發送通過一第一烘乾機812俾烘乾由該第一塗佈頭810所沉積的低損耗介電層。具備該被烘乾之低損耗介電層的該載體薄膜然後能夠由一像 是從一第一犧牲薄膜捲814發送出來之PP般的犧牲覆蓋薄膜覆蓋，被覆蓋的低損耗介電薄膜結構被收集在一第一收集捲816上。
在一些實施例中，該下層塗佈系統804可以包括一能夠固持一PET載體薄膜的第二載體薄膜捲818，例如。該載體薄膜可以被發送通過一能夠被使用來把一像是該第一介電層204般之被選擇用於雷射鑽孔以及除孔污之介電層沉積於該載體薄膜上的第二塗佈頭820。該薄膜然後能夠被發送通過一第二烘乾機822俾烘乾由該第二塗佈頭820所沉積的介電層。具備該被烘乾之介電層的該載體薄膜然後能夠由一像是從一第二犧牲薄膜捲824發送出來之PP般的犧牲覆蓋薄膜覆蓋，被覆蓋的介電薄膜結構被收集在一第二收集捲826上。
在一些實施例中，該層疊器806可以把一來自一下層捲828的第一介電薄膜和一來自一上層捲830的第二介電薄膜發送通過一層疊裝置。在各種實施例中該下層捲826可以包括一諸如被收集在該第二收集捲826上之那個般的介電薄膜結構而該上層捲830可以包括一諸如被收集在該第一收集捲816上之那個般的介電薄膜結構。該等犧牲薄膜層在它們被該層疊裝置層疊在一起之前可以從該等介電薄膜層移除。在一些實施例中，額外的裝置在該層疊介電薄膜結構被收集在一第三收集捲832之前能夠方便載體薄膜從該下層的移除以及一犧牲覆蓋薄膜到該下層的施加。該第三收集捲832可以收集一諸如該介電薄膜結構200般的介 電薄膜結構，例如。
使用任何合適的硬體及/或軟體來依所想地配置，本揭示的實施例可以被實施成一系統。圖9示意地描繪一些實施例之一包括一具有一如於此中所述之雙層介電結構之多層封裝體總成901(例如，圖1,3,或4的封裝體總成121,308,436,或444)的範例計算裝置900。該封裝體總成901可以包括一具有一諸如該介電結構202般之雙層介電結構的基體904。該基體904可以與一會是與配合圖1所述之晶粒102相似的晶粒902耦合，例如。在一些實施例中，該晶粒902可以包括該計算裝置900的處理器。在一些實施例中，該術語"處理器"可以是指處理來自暫存器及/或記憶體之電子資料俾把該電子資料變換成能夠被儲存在暫存器及/或記憶體內之其他電子資料之任何裝置或者一裝置的部份。在各種實施例中該處理器可以包括一個或多個處理核心。
在一些實施例中，至少一個通訊晶片906可以是物理地且電氣地與該封裝體總成901耦合。在一些實施例中，該通訊晶片906可以是該封裝體總成901的一部份(例如，如同一個位於在封裝體總成901中之建立層上或者被嵌入於建立層內的額外晶粒一樣)。在各種實施例中，該計算裝置900可以包括一諸如一印刷電路板(PCB)942般之在一些實施例中可以是位在一殼體908內的板。在一些實施例中，該板可以是一母板。在一些實施例中該封裝體總成901或該通訊晶片906可以被設置於該PCB 942上。在一些實施例中該計算裝置900的各種組件在沒有使用PCB 942之下能夠彼此 耦合。
端視其之應用而定，該計算裝置900可以包括可以是或者可以不是物理地或電氣地與該PCB 942耦合的其他組件。這些其他組件可以包括，但不限於，揮發性記憶體(例如，動態隨機存取記憶體909，也被稱為"DRAM")、非揮發性記憶體(例如，唯讀記憶體910，也被稱為"ROM")、快閃記憶體912、一輸入/輸出控制器914、一數位訊號處理器(圖中未示)、一密碼處理器(圖中未示)、一圖形處理器916、一個或多個天線918、一顯示器(圖中未示)、一觸碰螢幕顯示器920、一觸碰螢幕控制器922、一電池924、一音訊編解碼器(圖中未示)、一視訊編解碼器(圖中未示)、一晶片組(圖中未示)、一功率放大器(圖中未示)、一全球定位系統("GPS")裝置928、一羅盤940、一加速度計(圖中未示)、一陀螺儀(圖中未示)、一揚聲器932、一攝影機934、或者一大量儲存裝置(諸如硬碟機、固態硬碟機、光碟(CD)、數位多功能光碟(DVD)等等般)(圖中未示)。在一些實施例中，各種組件可以與其他組件整合來形成一晶片上系統("SoC")。在一些實施例中，一些組件，諸如DRAM 909般，是可以被嵌入在該封裝體總成901內。
該通訊晶片906可以致能資料至該計算裝置900及自該計算裝置900之傳輸的無線通訊。該術語"無線"及其之衍生詞可以被使用來描述能夠透過經由非固體媒體之調制電磁輻射(modulated electromagnetic radiation)之使用來傳遞資料的電路、裝置、系統、方法、技術、通訊通道等 等。該術語不暗示相關裝置不包含任何導線，雖然在一些實施例中它們會是不包含任何導線。該通訊晶片906可以實現若干無線標準或協定中之任一者，包括但不限於包括WiGig、Wi-Fi(IEEE 802.11家族)的Institute for Electrical and Electronic Engineers(IEEE)標準、IEEE 802.16標準(例如，IEEE 802.16-2005 Amendment)、伴隨任何修改、更新、及/或修訂的Long-Term Evolution(LTE)計劃(例如，演進的LTE計劃、超行動寬頻(UMB)計劃(也被稱為"3GPP2")等等)。IEEE 802.16相容寬頻無線架取(BWA)網絡一般被稱為WiMAX網絡，一個代表Worldwide Interoperability for Microwave Access的縮寫，其是為通過IEEE 802.16標準之一致性與互通性測試之產品的證明標記。該通訊晶片906可以依據Global System for Mobile Communication(GSM)、General Packet Radio Service(GPRS)、Univeral Mobile Telecommunications System(UMTS)、High Speed Packet Access(HSPA)、Evolved HSPA(E-HSPA)、或LTE網絡來運作。該通訊晶片906可以依據Enhanced Data for GSM Evolution(EDGE)、GSM EDGE Radio Access Network(GERAN)、Universal Terrestrial Radio Access Network(UTRAN)、或Evolved UTRAN(E-UTRAN)來運作。該通訊晶片906可以依據Code Division Multiple Access(CDMA)、Time Division Multiple Access(TDMA)、Digital Enhanced Cordless Telecommunications(DECT)、Evolution-Data Optimized(EV-DO)、其之衍生物、以及被標 示為3G、4G、5G、及再往後的任何其他無線協議來運作。在其他實施例中該通訊晶片906可以依據其他無線協定來運作。
該計算裝置900可以包括數個通訊晶片906。例如，一第一通訊晶片906可以是專注於較短範圍無線通訊，像是WiGig、Wi-Fi與藍芽般，而一第二通訊晶片906可以是專注於較長範圍無線通訊，像是GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他般。
在各種實施中，該計算裝置900可以是一膝上型電腦、小筆電、筆記本型電腦、超極緻筆電(ultrabook)、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動電腦(ultra mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜帶型音樂播放器、或者數位錄影機。在一些實施中該計算裝置900可以是一行動計算裝置。在進一步的實施中，該計算裝置900可以是任何其他處理資料的電子裝置。
範例
範例1可以包括一積體電路(IC)封裝體總成，包含：一與一金屬層耦合的介電結構，其中，該介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第一介電層之第一與第二側之間的距離界定一第一厚度，且其中，該第一介電層具有一第一介電損耗正切(first dielectric loss tangent)；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該 第二介電層之第一與第二側之間的距離界定一第二厚度，且其中，該第二介電層具有一第二介電損耗正切，其中，該第一介電層的第一側是與該第二介電層的第二側耦合，該金屬層是與該第一介電層的第二側耦合，該第一介電損耗正切是比該第二介電損耗正切大，而該第一厚度是比該第二厚度小。
範例2可以包括範例1的主體，其中，該第一厚度是大於或相等於1微米且小於或相等於5微米。
範例3可以包括範例1-2中之任一者的主體，其中：該第一介電層是由第一組分子形成而該第二介電層是由第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有較大的分子電偶極矩。
範例4可以包括範例1-3中之任一者的主體，其中，該第一介電層具有一大於0.005的介電損耗正切以供在從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
範例5可以包括範例1-4中之任一者的主體，其中，該第二介電層具有一小於0.003的介電損耗正切以供在從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
範例6可以包括範例1-5中之任一者的主體，更包含一延伸通過該介電結構之第一介電層與第二介電層的介層孔結構。
範例7可以包括範例1-6中之任一者的主體，其中， 該金屬層是為一第一金屬層，該IC封裝體總成更包含一具有一與該第二介電層之第一側耦合之第一側的第二金屬層。
範例8可以包括範例7的主體，其中，該介電結構是為一第一介電結構，該IC封裝體總成更包含一第二介電結構，其中，該第二介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第二介電結構之第一介電層之第一側與第二側之間的距離界定一第一厚度，且其中，該第二介電結構的第一介電層具有一第一介電損耗正切；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該第二介電結構之第二介電層之第一與第二側之間的距離界定一第二厚度，且其中，該第二介電結構的第二介電層具有一第二介電損耗正切，其中：該第二介電結構之第一介電層的第一側是與該第二介電結構之第二介電層的第二側耦合；該第二介電結構之第一介電層的第二側是與該第二金屬層的第二側耦合；該第二介電結構的第一介電損耗正切是比該第二介電結構的第二介電損耗正切大；且該第二介電結構的第一厚度是比該第二介電結構的第二厚度小。
範例9可以包括範例8的主體，其中：該介層孔結構是為一延伸通過該第一介電結構之第一介電層與第二介電層的第一介層孔結構；且該IC封裝體總成更包含一延伸通過該第二介電結構之第一介電層和第二介電層的第二介層孔結構。
範例10可以包括範例9的主體，其中，該第一介層孔結構是與該第二介層孔結構電氣耦合。
範例11可以包括一種製造積體電路(IC)封裝體總成的方法，該方法包含：提供一包括一具有一第一側和一與該第一側相對之第二側之第一介電層的介電結構，其中，該介電結構包括一第二介電層，該第二介電層具有一第一側和一與該第一側相對的第二側；及把一金屬層與該第一介電層的第二側耦合，其中：在該第一介電層之第一與第二側之間的距離界定一第一厚度；該第一介電層具有一第一介電損耗正切；在該第二介電層之第一與第二側之間的距離界定一第二厚度；該第二介電層具有一第二介電損耗正切；該第一介電層的第一側是與該第二介電層的第二側耦合；該第一厚度是比該第二厚度小；且該第一介電損耗正切是比該第二介電損耗正切大。
範例12可以包括範例的主體，其中，該第一介電層具有一個在大於或相等於1微米與小於或相等於5微米之間的厚度。
範例13可以包括範例11-12中之任一者的主體，其中：該第一介電層是由第一組分子形成；該第二介電層是由第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有較大的分子電偶極矩。
範例14可以包括範例11-13中之任一者的主體，其中，該第一介電層具有一大於0.005的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的 範圍內運作。
範例15可以包括範例11-14中之任一者的主體，其中，該第二介電層具有一小於0.003的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
範例16可以包括範例11-15中之任一者的主體，更包含形成一個供一通過該介電結構之介層孔用的開孔。
範例17可以包括範例16的主體，其中，形成一開孔包括執行一雷射鑽孔製程。
範例18可以包括範例16-17中之任一者的主體，更包含對該開孔進行除渣處理。
範例19可以包括範例16-18中之任一者的主體，更包含沉積一金屬俾填充該開孔。
範例20可以包括範例19的主體，其中，該介電結構是為一第一介電結構，其中，該金屬層是為一第一金屬層，且該方法更包含：把一第二金屬層與該第一介電結構的第二介電層耦合；及把一第二介電結構的第一介電層與該第二金屬層耦合，其中：該第二介電結構的第一介電層具有一第一側和一與該第一側相對的第二側；在該第二介電結構之第一介電層之第一與第二側之間的距離界定一第一厚度；該第二介電結構的第一介電層具有一第一介電損耗正切；該第二介電結構包括一具有一第一側和一與該第一側相對之第二側的第二介電層；在該第二介電結構之第二介電層之第一與第二側之間的距離界定一第二厚度；該 第二介電結構的第二介電層具有一第二介電損耗正切；該第二介電結構之第一介電層的第一側是與該第二介電結構之第二介電層的第二側耦合；該第二介電結構之第一介電層的第二側是與該第二金屬層的第二側耦合；該第二介電結構的第一介電損耗正切是比該第二介電結構的第二介電損耗正切大；及該第二介電結構的第一厚度是比該第二介電結構的第二厚度小。
範例21可以包括一計算裝置，包含：一電路板；及一與該電路板耦合的積體電路(IC)封裝體總成，該IC封裝體總成包括：一與一金屬層耦合的介電結構，其中，該介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第一介電層之第一與第二側之間的距離界定一第一厚度，且其中，該第一介電層具有一第一介電損耗正切；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該第二介電層之第一與第二側之間的距離界定一第二厚度，且其中，該第二介電層具有一第二介電損耗正切，其中：該第一介電層的第一側是與該第二介電層的第二側耦合；該金屬層是與該第一介電層的第二側耦合；該第一介電損耗正切是比該第二介電損耗正切大；且該第一厚度是比該第二厚度小。
範例22可以包括範例20的主體，其中，該第一介電層具有一在大於或相等於1微米與小於或相等於5微米之間的厚度。
範例23可以包括範例21-22中之任一者的主體， 其中：該第一介電層是由第一組分子形成而該第二介電層是由第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有較大的分子電偶極矩。
範例24可以包括範例21-23中之任一者的主體，其中，該IC封裝體總成更包括一延伸通過該介電結構之第一介電層和第二介電層的介層孔結構。
範例25可以包括範例21-24中之任一者的主體，其中：該計算裝置是為一行動計算裝置，包括，與該電路板耦合，一顯示器、一觸碰螢幕顯示器、一觸碰螢幕控制器、一電池、一全球定位系統裝置、一羅盤、一揚聲器、或一攝影機。
範例26可以包括一用於製造積體電路(IC)封裝體總成的系統，該系統包含：用於把一金屬層與一介電結構耦合的裝置，該介電結構包括一具有一第一側和一與該第一側相對之第二側的第一介電層；及用於形成一供一通過該介電結構之介層孔用之開孔的裝置，其中：該介電結構包括一第二介電層，該第二介電層具有一第一側和一與該第一側相對的第二側；該用於耦合該金屬層的裝置是要把該金屬層耦合到該第一介電層的第二側；在該第一介電層之第一與第二側之間的距離界定一第一厚度；該第一介電層具有一第一介電損耗正切；在該第二介電層之第一與第二側之間的距離界定一第二厚度；該第二介電層具有一第二介電損耗正切；該第一介電層的第一側是與該第二介電層的第二側耦合；該第一厚度是比該第二厚度小；且該 第一介電損耗正切是比該第二介電損耗正切大。
範例27可以包括範例26的主體，其中，該第一介電層具有一在大於或相等於1微米與小於或相等於5微米之間的厚度。
範例28可以包括範例26-27中之任一者的主體，其中：該第一介電層是由第一組分子形成；該第二介電層是由第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有較大的分子電偶極矩。
範例29可以包括範例26-28中之任一者的主體，其中，該第一介電層具有一大於0.005的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
範例30可以包括範例26-29中之任一者的主體，其中，該第二介電層具有一小於0.003的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
範例31可以包括範例26-30中之任一者的主體，其中，形成一開孔包括執行一雷射鑽孔製程。
範例32可以包括範例26-31中之任一者的主體，更包含用於對該開孔進行除渣處理的裝置。
範例33可以包括範例26-32中之任一者的主體，更包含用於沉積一金屬來填充該開孔的裝置。
範例34可以包括範例33的主體，其中，該介電結構是為一第一介電結構，其中，該金屬層是為一第一金屬 層，且該系統更包含：用於把一第二金屬層與該第一介電結構之第二介電層耦合的裝置；及用於把一第二介電結柿之第一介電層與該第二金屬層耦合的裝置，其中：該第二介電結構的第一介電層具有一第一側和一與該第一側相對的第二側；在該第二介電結構之第一介電層之第一與第二側之間的距離界定一第一厚度；該第二介電結構的第一介電層具有一第一介電損耗正切；該第二介電結構包括一具有一第一側和一與該第一側相對之第二側的第二介電層；在該第二介電結構之第二介電層之第一與第二側之間的距離界定一第二厚度；該第二介電結柿的第二介電層具有一第二介電損耗正切；該第二介電結構之第一介電層的第一側是與該第二介電結構之第二介電層的第二側耦合；該第二介電結構之第一介電層的第二側是與該第二金屬層的第二側耦合；該第二介電結構的第一介電損耗正切是比該第二介電結構的第二介電損耗正切大；且該第二介電結構的第一厚度是比該第二介電結柿的第二厚度小。
各種實施例可以包括上述實施例的任何合適組合，包括在上面以連接詞形式(及)描述之實施例的變化(或)實施例(例如，該"及"可以是"及/或")。再者，一些實施例可以包括一個或多個具有指令儲存於其上的製造品(例如，非臨時性電腦可讀媒體)，當指令被執行時導致上述實施例中之任一者的動作。此外，一些實施例可以包括具有用於執行上述實施例之各個運作之任何合適之裝置的裝置或系統。
例示實施的以上說明，包括在摘要中所述的事物，並非意在限定本揭示之實施例為所揭示的精確形態。雖然特定實施和範例是於此中被描述作為例示用途，對於熟知相關技術之人仕來說，各個等效變化在本揭示的範圍之內是有可能的。
300:IC總成
302:晶粒
306:互連線
308:封裝體總成
309:介電結構
310:焊料罩幕層
312:第一介電層
314:第二介電層
316:第一金屬層
318:第二金屬層
320:第三金屬層
322:第四金屬層
324:第一介層孔
326:第二介層孔
328:第三介層孔
330:焊料罩幕層
332:第一側
334:第一側
336:第二側
338:第一側
340:第二側
342:第一側
344:第二側
346:第二側
D1:介電結構
D2:第二介電結構
D3:介電結構

Claims (25)

  1. 一種積體電路(IC)封裝體總成，包含：一與一金屬層耦合的介電結構，其中，該介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第一介電層之該等第一與第二側之間的一距離界定一第一厚度，且其中，該第一介電層具有一第一介電損耗正切；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該第二介電層之該等第一與第二側之間的一距離界定一第二厚度，且其中，該第二介電層具有一第二介電損耗正切，以及一焊料罩幕層(solder mask layer)，其與該介電結構耦合，其中，該第一介電層的該第一側是與該第二介電層的該第二側直接地耦合，該金屬層是與該第一介電層的該第二側耦合，該第一介電損耗正切是比該第二介電損耗正切大，且該第一厚度是比該第二厚度小。
  2. 如請求項1之IC封裝體總成，其中，該第一厚度是大於或相等於1微米且小於或相等於5微米。
  3. 如請求項1之IC封裝體總成，其中：該第一介電層是由一第一組分子形成而該第二介電層是由一第二組分子形成；且 在該第一組分子中的分子比在該第二組分子中的分子具有一較大的分子電偶極矩。
  4. 如請求項1之IC封裝體總成，其中，該第一介電層具有一大於0.005的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
  5. 如請求項1之IC封裝體總成，其中，該第二介電層具有一小於0.003的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
  6. 如請求項1之IC封裝體總成，更包含一延伸通過該介電結構之該第一介電層與該第二介電層的介層孔結構。
  7. 如請求項6之IC封裝體總成，其中，該金屬層是為一第一金屬層，該IC封裝體總成更包含一第二金屬層，其具有一與該第二介電層之該第一側耦合之第一側。
  8. 如請求項7之IC封裝體總成，其中，該介電結構是一第一介電結構，該IC封裝體總成更包含一第二介電結構，其中，該第二介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第二介電結構之該第一介電層之該等第一與第二側之間的一距離界定一第一厚度，且其中，該第二介電結構的該第一介電層具有一第一介電損耗正切；及一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該第二介電結構之該第二介電層之該等第一與第二側之間的一距離界定一第二厚度，且 其中，該第二介電結構的該第二介電層具有一第二介電損耗正切，其中：該第二介電結構之該第一介電層的該第一側是與該第二介電結構之該第二介電層的該第二側耦合；該第二介電結構之該第一介電層的該第二側是與該第二金屬層的一第二側耦合；該第二介電結構的該第一介電損耗正切是比該第二介電結構的該第二介電損耗正切大；且該第二介電結構的該第一厚度是比該第二介電結構的該第二厚度小。
  9. 如請求項8之IC封裝體總成，其中：該介層孔結構是一延伸通過該第一介電結構之該第一介電層與該第二介電層的第一介層孔結構；且該IC封裝體總成更包含一延伸通過該第二介電結構之該第一介電層與該第二介電層的第二介層孔結構。
  10. 如請求項9之IC封裝體總成，其中，該第一介層孔結構是與該第二介層孔結構電氣耦合。
  11. 一種製造積體電路(IC)封裝體總成的方法，該方法包含：提供一包括一具有一第一側和一與該第一側相對之第二側之第一介電層的介電結構，其中，該介電結構包括一第二介電層，該第二介電層具有一第一側和一與該第一側相對的第二側；及 把一金屬覆蓋核心之一金屬層與該第一介電層的該第二側耦合，其中：該金屬覆蓋核心之一核心層包括一介電材料；在該第一介電層之該等第一與第二側之間的一距離界定一第一厚度；該第一介電層具有一第一介電損耗正切；在該第二介電層之該等第一與第二側之間的一距離界定一第二厚度；該第二介電層具有一第二介電損耗正切；該第一介電層的該第一側是與該第二介電層的該第二側耦合；該第一厚度是比該第二厚度小；且該第一介電損耗正切是比該第二介電損耗正切大。
  12. 如請求項11之方法，其中，該第一介電層具有一個在大於或相等於1微米與小於或相等於5微米之間的厚度。
  13. 如請求項11之方法，其中：該第一介電層是由一第一組分子形成；該第二介電層是由一第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有一較大的分子電偶極矩。
  14. 如請求項11之方法，其中，該第一介電層具有一大於0.005的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
  15. 如請求項11之方法，其中，該第二介電層具有一小於0.003的介電損耗正切以供在一從大於或相等於1千兆赫到小於或相等於50千兆赫的範圍內運作。
  16. 如請求項11之方法，更包含形成一個供一通過該介電結構之介層孔用的開孔。
  17. 如請求項16之方法，其中，形成一開孔包括執行一雷射鑽孔製程。
  18. 如請求項16之方法，更包含對該開孔進行除渣處理。
  19. 如請求項16之方法，更包含沉積一金屬俾填充該開孔。
  20. 如請求項19之方法，其中，該介電結構是為一第一介電結構，其中，該金屬層是為一第一金屬層，且該方法更包含：把一第二金屬層與該第一介電結構的該第二介電層耦合；及把一第二介電結構的一第一介電層與該第二金屬層耦合，其中：該第二介電結構的該第一介電層具有一第一側和一與該第一側相對的第二側；在該第二介電結構之該第一介電層之該等第一與第二側之間的一距離界定一第一厚度；該第二介電結構的該第一介電層具有一第一介電損耗正切；該第二介電結構包括一具有一第一側和一與該第一側相對之第二側的第二介電層； 在該第二介電結構之該第二介電層之該等第一與第二側之間的一距離界定一第二厚度；該第二介電結構的該第二介電層具有一第二介電損耗正切；該第二介電結構之該第一介電層的該第一側是與該第二介電結構之該第二介電層的該第二側耦合；該第二介電結構之該第一介電層的該第二側是與該第二金屬層的一第二側耦合；該第二介電結構的該第一介電損耗正切是比該第二介電結構的該第二介電損耗正切大；及該第二介電結構的該第一厚度是比該第二介電結構的該第二厚度小。
  21. 一種計算裝置，包含：一電路板；一晶粒；及一積體電路(IC)封裝體總成，其包括與該電路板耦合的一第一側，及相對於該第一側而與該晶粒耦合的一第二側，該IC封裝體總成包括：一與一金屬層耦合的介電結構，其中，該介電結構包括：一具有一第一側和一與該第一側相對之第二側的第一介電層，其中，在該第一介電層之該等第一與第二側之間的一距離界定一第一厚度，且其中，該第一介電層具有一第一介電損耗正切；及 一具有一第一側和一與該第一側相對之第二側的第二介電層，其中，在該第二介電層之該等第一與第二側之間的一距離界定一第二厚度，且其中，該第二介電層具有一第二介電損耗正切，其中：該第一介電層的該第一側是與該第二介電層的該第二側耦合；該金屬層是與該第一介電層的該第二側耦合；該第一介電損耗正切是比該第二介電損耗正切大；且該第一厚度是比該第二厚度小。
  22. 如請求項21之計算裝置，其中，該第一介電層具有一在大於或相等於1微米與小於或相等於5微米之間的厚度。
  23. 如請求項21之計算裝置，其中：該第一介電層是由一第一組分子形成而該第二介電層是由一第二組分子形成；且在該第一組分子中的分子比在該第二組分子中的分子具有一較大的分子電偶極矩。
  24. 如請求項21之計算裝置，其中，該IC封裝體總成更包括一延伸通過該介電結構之該第一介電層和該第二介電層的介層孔結構。
  25. 如請求項21之計算裝置，其中：該計算裝置是為一行動計算裝置，包括與該電路板耦合之一顯示器、一觸碰螢幕顯示器、一觸碰螢幕控制 器、一電池、一全球定位系統裝置、一羅盤、一揚聲器、或一攝影機。
TW105110755A 2015-05-13 2016-04-06 帶有雙層介電結構之封裝體 TWI691043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/30649 2015-05-13
PCT/US2015/030649 WO2016182571A1 (en) 2015-05-13 2015-05-13 Package with bi-layered dielectric structure

Publications (2)

Publication Number Publication Date
TW201709476A TW201709476A (zh) 2017-03-01
TWI691043B true TWI691043B (zh) 2020-04-11

Family

ID=57249090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110755A TWI691043B (zh) 2015-05-13 2016-04-06 帶有雙層介電結構之封裝體

Country Status (7)

Country Link
US (1) US9917044B2 (zh)
EP (1) EP3295482B1 (zh)
JP (1) JP6625660B2 (zh)
KR (1) KR102346406B1 (zh)
CN (1) CN107534037B (zh)
TW (1) TWI691043B (zh)
WO (1) WO2016182571A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476164B2 (en) 2015-10-28 2019-11-12 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US11367959B2 (en) 2015-10-28 2022-06-21 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US11283189B2 (en) 2017-05-02 2022-03-22 Rogers Corporation Connected dielectric resonator antenna array and method of making the same
US11876295B2 (en) 2017-05-02 2024-01-16 Rogers Corporation Electromagnetic reflector for use in a dielectric resonator antenna system
CN110754017B (zh) 2017-06-07 2023-04-04 罗杰斯公司 介质谐振器天线系统
US11239563B2 (en) * 2018-05-01 2022-02-01 Rogers Corporation Electromagnetic dielectric structure adhered to a substrate and methods of making the same
US11309192B2 (en) * 2018-06-05 2022-04-19 Intel Corporation Integrated circuit package supports
US11031697B2 (en) 2018-11-29 2021-06-08 Rogers Corporation Electromagnetic device
US11637377B2 (en) 2018-12-04 2023-04-25 Rogers Corporation Dielectric electromagnetic structure and method of making the same
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
US11482790B2 (en) 2020-04-08 2022-10-25 Rogers Corporation Dielectric lens and electromagnetic device with same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051469A1 (en) * 2006-01-13 2009-02-26 Industrial Technology Research Institute Multi-functional composite substrate structure
US20090211792A1 (en) * 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
US20120205141A1 (en) * 2011-02-10 2012-08-16 Fujikura Ltd. Printed wiring board
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP2003046259A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
CN101378618B (zh) * 2007-08-31 2010-09-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8633395B2 (en) * 2008-06-06 2014-01-21 National University Corporation Tohoku University Multilayer wiring board
KR101883677B1 (ko) * 2011-05-23 2018-07-31 스미토모덴코파인폴리머 가부시키가이샤 고주파 회로 기판
WO2013095536A1 (en) * 2011-12-22 2013-06-27 Intel Corporation On-package input/output architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051469A1 (en) * 2006-01-13 2009-02-26 Industrial Technology Research Institute Multi-functional composite substrate structure
US20090211792A1 (en) * 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
US20120205141A1 (en) * 2011-02-10 2012-08-16 Fujikura Ltd. Printed wiring board
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP2018521496A (ja) 2018-08-02
TW201709476A (zh) 2017-03-01
EP3295482B1 (en) 2020-10-28
KR102346406B1 (ko) 2021-12-31
CN107534037A (zh) 2018-01-02
JP6625660B2 (ja) 2019-12-25
EP3295482A4 (en) 2019-01-23
WO2016182571A1 (en) 2016-11-17
US20170103941A1 (en) 2017-04-13
KR20180005161A (ko) 2018-01-15
US9917044B2 (en) 2018-03-13
CN107534037B (zh) 2021-03-12
EP3295482A1 (en) 2018-03-21

Similar Documents

Publication Publication Date Title
TWI691043B (zh) 帶有雙層介電結構之封裝體
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
US10249598B2 (en) Integrated circuit package having wirebonded multi-die stack
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
US9147638B2 (en) Interconnect structures for embedded bridge
US20160329272A1 (en) Stacked semiconductor device package with improved interconnect bandwidth
TWI727947B (zh) 用於堆疊式封裝之帶有凹入式傳導接點的積體電路結構
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
US9935036B2 (en) Package assembly with gathered insulated wires
TWI750115B (zh) 帶著具有凹處之中介件的積體電路結構
US12003023B2 (en) In-package 3D antenna