CN107534037B - 具有双层电介质结构的封装 - Google Patents

具有双层电介质结构的封装 Download PDF

Info

Publication number
CN107534037B
CN107534037B CN201580079933.7A CN201580079933A CN107534037B CN 107534037 B CN107534037 B CN 107534037B CN 201580079933 A CN201580079933 A CN 201580079933A CN 107534037 B CN107534037 B CN 107534037B
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
layer
thickness
loss tangent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580079933.7A
Other languages
English (en)
Other versions
CN107534037A (zh
Inventor
周铮
M.K.罗伊
张崇
K-o.李
A.E.舒克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107534037A publication Critical patent/CN107534037A/zh
Application granted granted Critical
Publication of CN107534037B publication Critical patent/CN107534037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

本公开的一些实施例描述一种具有双层电介质结构的多层封装以及相关联的技术和配置。在一个实施例中，集成电路（IC）封装组件包含与金属层耦合的电介质结构，其中该电介质结构包含第一电介质层和第二电介质层，其中第一电介质层具有小于第二电介质层的厚度的厚度以及大于第二层的介电损耗角正切的介电损耗角正切。可以描述和/或要求保护其他实施例。

Description

具有双层电介质结构的封装
技术领域
本公开的实施例一般涉及用于集成电路（IC）组件的材料的领域，并且更具体地涉及多层封装。
背景技术
为了对使用高频传输的集成电路维持信号完整性，一些集成电路使用具有低介电损耗的电子衬底电介质材料。然而，低介电损耗材料趋向于更加抗拒通孔的激光钻孔和残留物或碎片的除污。解决这些问题的先前方法通常需要新的装置投资或大大降低衬底处理吞吐量。
附图说明
结合附图，通过以下详细描述将容易理解实施例。为了便于本描述，相同的参考标号指定相同的结构元件。作为示例而不是作为限制，在附图的各图中图示实施例。
图1示意性地图示根据一些实施例的示例集成电路（IC）组件的横截面侧视图。
图2示意性地图示根据一些实施例的电介质膜结构的横截面侧视图。
图3示意性地图示根据一些实施例的与管芯耦合的多层封装组件的横截面侧视图。
图4示意性地图示根据一些实施例的多层封装组件在制作的各种阶段期间的横截面侧视图。
图5示意性地图示根据一些实施例的用于制作多层封装组件的方法的流程图。
图6示意性地图示根据一些实施例的用于制作电介质膜结构的同时涂覆系统。
图7示意性地图示根据一些实施例的用于制作电介质膜结构的串列式涂覆系统。
图8示意性地图示根据一些实施例的用于制作电介质膜结构的层压系统。
图9示意性地图示根据一些实施例的包含具有如本文所描述的双层电介质结构的多层封装组件的计算装置。
具体实施方式
本公开的一些实施例描述了具有双层电介质结构的多层封装和相关联的技术和配置。在以下描述中，将使用本领域技术人员通常使用的术语来描述说明性实现方式的各种方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员将明显的是，可以仅利用所描述的方面中的一些来实践本公开的实施例。为了解释的目的，阐述了具体的数目、材料和配置，以便提供对说明性实现方式的透彻理解。然而，对于本领域技术人员将明显的是，可以在没有具体细节的情况下实践本公开的实施例。在其他情况下，省略或简化公知的特征，以便不使说明性实现方式模糊不清。
在以下详细描述中，参考形成本文中的一部分的附图，其中相同的标号始终指定相同的部分，并且其中作为说明示出了其中可以实践本公开的主题的实施例。要理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构的或逻辑的改变。出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
描述可以使用诸如顶部/底部、在…中/在…外、在…之上/在…之下等的基于视角的描述。这样的描述仅用于便于讨论，并且不旨在将本文中描述的实施例的应用限制为任何特定取向。
描述可以使用短语“在一个实施例中”或“在实施例中”或“在一些实施例中”，其可以均指的是相同或不同实施例中的一个或多个。此外，如关于本公开的实施例而使用的术语“包括”、“包含”、“具有”等是同义的。
本文中可以使用术语“与…耦合”及其衍生词。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多元件处于直接的物理接触或电接触。然而，“耦合”也可以意指两个或更多个元件彼此间接地接触，但是却仍然彼此协作或相互作用，并且可以意指一个或多个其他的元件耦合或连接在被说成彼此耦合的元件之间。
图1示意性地图示根据一些实施例的示例集成电路（IC）组件100的横截面侧视图。在一些实施例中，IC组件100可以包含与封装组件121（有时称为“封装衬底”）电耦合和/或物理耦合的一个或多个管芯（以下称为“管芯102”）。在一些实施例中，封装组件121可以与电路板122电耦合。
管芯102可以表示使用与形成互补金属氧化物半导体（CMOS）器件结合使用的半导体制作技术诸如薄膜沉积、光刻、蚀刻等由半导体材料（例如，硅）制成的分立产品。在一些实施例中，管芯102可以包含或者是射频（RF）管芯的一部分。在其他实施例中，管芯可以包含或者是处理器、存储器、片上系统（SoC）或ASIC的一部分。
在一些实施例中，可以在管芯102和封装组件121之间设置底填充材料108（有时称为“密封剂”），以促进管芯102和封装组件121的粘附和/或保护管芯102和封装组件121的特征。底填充材料108可以由电绝缘材料构成，并且可以密封管芯102和/或管芯级互连结构106的至少一部分。在一些实施例中，底填充材料108可以与管芯级互连结构106直接接触。
管芯102可以根据各种各样合适的配置而附接到封装组件121，包含例如在倒装芯片配置中与封装组件121直接耦合，如所描绘的那样。在倒装芯片配置中，包含有源电路系统的管芯102的有源侧S1使用管芯级互连结构106诸如凸块、柱或其他合适的也可以将管芯102与封装组件121电耦合的结构而附接到封装组件121的表面。管芯102的有源侧S1可以包含晶体管器件，并且无源侧S2可以设置成与有源侧S1相对。
管芯102通常可以包含半导体衬底102a、一个或多个器件层（以下称为“器件层102b”）和一个或多个互连层（以下称为“互连层102c”）。在一些实施例中，半导体衬底102a可以基本上由诸如例如硅的体半导体材料构成。器件层102b可以表示在其中在半导体衬底102a上形成诸如晶体管器件的有源器件的区。例如，器件层102b可以包含诸如晶体管器件的沟道本体和/或源极/漏极区的结构。互连层102c可以包含互连结构，该互连结构被配置为将电信号路由到器件层102b中的有源器件或从器件层102b中的有源器件对电信号进行路由。例如，互连层102c可以包含沟槽和/或通孔以提供电路由和/或接触。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102和其他电器件之间对电信号进行路由。电信号可以包含例如结合管芯102的操作使用的输入/输出（I/O）信号和/或电源/地信号。
在一些实施例中，封装组件121可以包含具有用于无线通信的集成部件的多层封装组件。无线通信可以包含例如便携式装置和/或无线显示器之间的短距离无线数据传送或对等装置之间的高速无线通信。在一些实施例中，封装组件121可以包含一个或多个双层电介质结构123。例如，在一些实施例中，封装组件121可以是包含如结合图2-9描述的一个或多个双层电介质结构的多层封装组件。
封装组件121可以包含电路由特征（图1中未示出），诸如例如，被配置为将电信号路由到管芯102或者从管芯102对电信号进行路由的迹线、焊盘、贯穿孔、通孔或线路。例如，封装组件121可以被配置为在管芯102和集成在封装组件内的用于无线通信的部件之间、或者在管芯102与电路板122之间、或者在管芯102和与封装组件121耦合的另一电部件（例如，另一管芯、插入件、接口、用于无线通信的部件等）之间对电信号进行路由。
电路板122可以是由诸如环氧树脂层压件的电绝缘材料构成的印刷电路板（PCB）。例如，电路板122可以包含由如下材料构成的电绝缘层：诸如聚四氟乙烯、酚醛棉纸材料诸如阻燃剂4（FR-4）、FR-1、棉纸、以及环氧树脂材料诸如CEM-1或CEM-3、或使用环氧树脂预浸渍材料层压在一起的玻璃织物材料。可以穿过电绝缘层形成互连结构（未示出）诸如迹线、沟槽或通孔以将管芯102的电信号路由通过电路板122。在其他实施例中，电路板122可以由其他合适的材料构成。在一些实施例中，电路板122可以是计算装置中的母板或其他PCB（例如，图9的PCB 942）。
诸如焊料球112的封装级互连可以与封装组件121和/或电路板122耦合以形成相应焊料接合部，所述相应焊料接合部被配置为进一步在封装组件121和电路板122之间对电信号进行路由。在其他实施例中，可以使用其他合适的用于将封装组件121和电路板122物理耦合和/或电耦合的技术。
在其他实施例中，IC组件100可以包含各种各样的其他合适的配置，包含例如倒装芯片和/或导线接合配置、插入件、多芯片封装配置（包含系统级封装（SiP）和/或堆叠式封装（PoP）配置）的合适组合。在一些实施例中，可以使用在管芯102和IC封装组件100的其他部件之间对电信号进行路由的其他合适的技术。
图2示意性地图示根据一些实施例的电介质膜结构200的横截面侧视图。根据各种实施例，电介质膜结构200可以包含电介质结构202，所述电介质结构202可以是具有第一电介质层204和第二电介质层206的双层电介质结构。在一些实施例中，第一电介质层204可以称为底层，并且第二电介质层206可以称为电介质结构202的顶层。在各种实施例中，牺牲覆盖膜208可以覆盖第一电介质层204，并且载体膜210可以与第二电介质层206耦合。在各种实施例中，牺牲覆盖膜208可以由诸如聚丙烯（PP）的材料形成，并且载体膜210可以由诸如聚酯（例如聚对苯二甲酸乙二醇酯（PET））的材料形成。在各种实施例中，第一电介质层204和第二电介质层206可以是堆积材料。
第一电介质层204具有第一侧205和与第一侧相对的第二侧207，其中第一电介质层204的第一侧和第二侧之间的距离限定第一厚度T1。第二电介质层206具有第一侧209和与第一侧相对的第二侧211，其中第二电介质层206的第一侧和第二侧之间的距离限定第二厚度T2。在一些实施例中，第一电介质层204的第一侧205与第二电介质层206的第二侧211耦合。在各种实施例中，第一电介质层204的第一厚度T1可以是大约3μm（微米）。在各种实施例中，第一厚度T1可以小于或等于5微米，并且在一些实施例中，第一厚度T1的范围可以从大于或等于1微米至小于或等于5微米。在一些实施例中，第二电介质层206的第二厚度T2可以大于7微米。在一些实施例中，第一厚度T1或第二厚度T2可以不同于这些值或范围。
在一些实施例中，第二电介质层206可以是低损耗电介质层，所述低损耗电介质层对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的频率范围内的操作具有小于0.003的介电损耗角正切。在各种实施例中，对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的频率范围内的操作，第二电介质层206的介电常数k可以在从大于或等于2至小于或等于8的范围内。第一电介质层204可以是对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的频率范围内的操作具有大于0.005的介电损耗角正切的电介质层。在各种实施例中，对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的频率范围内的操作，第一电介质层204的介电常数k可以在从大于或等于2至小于或等于8的范围内。在一些实施例中，可以使用腔微扰（cavity perturbation）方法来确定介电损耗角正切。
在一些实施例中，第一电介质层204可以由第一类型的聚合物或低聚物形成，或者可以由具有一个或多个聚合物和/或一个或多个低聚物的第一混合物形成。在一些实施例中，第二电介质层206可以由第二类型的聚合物或低聚物形成，或者可以由具有一个或多个聚合物和/或一个或多个低聚物的第二混合物形成。在一些实施例中，第一电介质层204的（一个或多个）聚合物和/或（一个或多个）低聚物由第一组分子形成，并且第二电介质层206的（一个或多个）聚合物和/或（一个或多个）低聚物由第二组分子形成。在一些实施例中，第一电介质层204与第二电介质层206相比可以由更具极性的材料形成。在一些实施例中，第一组分子中的分子可以比第二组分子中的分子具有更大的电分子偶极矩。在一些实施例中，第一组分子和/或第二组分子中的分子可以是聚合物和/或低聚物的单独的单体分子。例如，第一电介质层204可以由基于酰胺、酸或醇的聚合物形成，并且第二电介质层206可以由基于酯、烯烃、醚、亚苯基或苯醚的聚合物形成。在一些实施例中，例如，第一电介质层204可以由聚乙烯醇或聚酰胺形成，并且第二电介质层206可以由聚烯烃、聚酰亚胺或聚苯醚形成。在一些实施例中，第一电介质层204的更大极性可以在除污过程期间促进树脂或碎片去除。在一些实施例中，第一电介质层204与第二电介质层206组合与单层低损耗电介质结构相比可以在激光钻孔过程期间提供增加的能量吸收，从而减少在电介质结构202中创建微通孔开口所需的时间或能量。在一些实施例中，第一电介质层204的相对于第二电介质层206的第二厚度T2的较薄第一厚度T1可以维持电介质结构202的期望的总体电性能和介电损耗特性。
在一些实施例中，电介质膜结构200可以使用各种系统和方法（诸如通过使用同时涂覆系统、串列式涂覆系统或层压系统，诸如关于图6-8所描述的那些系统）来制作。
图3示意性地图示根据各种实施例的包含与管芯302耦合的封装组件308的IC组件300的横截面侧视图。在一些实施例中，互连结构306可以将管芯302与封装组件308耦合。封装组件308可以是关于图1所描述的封装组件121的示例实现方式。在一些实施例中，封装组件308可以是包含指示为D1、D2和D3的多个电介质结构309的多层封装组件。电介质结构309可以是双层电介质结构，诸如关于图2所描述的电介质结构202。在各种实施例中，电介质结构309可以均包含可以如关于第一电介质层204所描述的那样形成的第一电介质层312和可以如关于第二电介质层206所描述的那样形成的第二电介质层314。
在各种实施例中，封装组件308可以包含形成在封装组件308的最外表面上的一个或多个焊料掩模层310、330。一个或多个焊料掩模层310、330可以具有开口以允许焊盘之间的电连接（例如，焊料凸块、柱或球）的形成，所述焊盘与封装组件308的导电特征诸如第一金属层316和/或第四金属层322的线路耦合。所述焊盘可以被配置为例如容纳管芯（例如，图1的管芯102）或其他电组件。在一些实施例中，一个或多个焊料掩模层310、330可以由低损耗电介质材料诸如液晶聚合物（LCP）等材料构成，以减少在封装组件的无线通信频率下的损耗。在一些实施例中，一个或多个焊料掩模层310、330可以均具有约25微米的厚度。在其他实施例中，一个或多个焊料掩模层310、330可以具有其他合适的厚度和/或可以由其他合适的材料（诸如阻焊材料）构成。在一些实施例中，焊料掩模层310、330中的一个或多个可以由双层电介质结构（诸如关于图2所描述的双层电介质结构）形成。
在一些实施例中，电介质结构D1的第一电介质层312可以与第一金属层316的第一侧332耦合，并且电介质结构D1的第二电介质层314可以与第二金属层318的第一侧334耦合。第二金属层318的第二侧336可以与第二电介质结构D2的第一电介质层312耦合，并且第三金属层320的第一侧338可以与电介质结构D2的第二电介质层314耦合。第三金属层320的第二侧340可以与电介质结构D3的第一电介质层312耦合，并且第四金属层322的第一侧342可以与电介质结构D3的第二电介质层314耦合。第四金属层322的第二侧344可以与焊料掩模层330耦合，并且第一金属层316的第二侧346可以与焊料掩模层310耦合。在一些实施例中，第一金属层316、第二金属层318、第三金属层320或第四金属层322中的一个或多个可以为低频（LF）信号诸如功率递送、控制信号、时钟信号、复位信号等提供天线层和/或路由。在一些实施例中，金属层中的一个或多个可以提供射频（RF）地平面或路由RF信号。
在一些实施例中，第一通孔324延伸通过电介质结构D1，使得第一金属层316的至少一部分可以与第二金属层318的至少一部分电耦合。在各种实施例中，第二通孔326可以延伸通过电介质结构D2，使得第二金属层318的至少一部分可以与第三金属层320的至少一部分电耦合。在各种实施例中，第三通孔328可以延伸通过电介质结构D3，使得第三金属层320的至少一部分可以与第四金属层322的至少一部分电耦合。在一些实施例中，互连部306可以与管芯302和第四金属层322耦合。在一些实施例中，第三通孔328可以与互连部306中的一个或多个电耦合。在一些实施例中，第一通孔324、第二通孔326或第三通孔328中的一个或多个可以是最大直径小于或等于150微米的微通孔。
在一些实施例中，可以使用更多或更少的电介质结构309、金属层、焊料掩模层、互连结构或通孔。
图4示意性地图示根据各种实施例的多层封装组件400在制作的各种阶段期间的横截面侧视图。电介质膜结构402可以与金属覆盖的芯404耦合以产生多层封装组件406。在一些实施例中，电介质膜结构402可以采取关于图2所描述的电介质膜结构200的形式。 电介质膜结构402可以包含具有第一电介质层408和第二电介质层410的双层电介质结构D1。例如，电介质结构D1可以以诸如关于图2的电介质结构202所描述的那个的方式结构化。在一些实施例中，电介质膜结构402还可以包含覆盖第一电介质层408的牺牲覆盖膜和与第二电介质层410耦合的载体膜414。金属覆盖的芯404可以包含与第一金属层418耦合的芯416。在一些实施例中，芯416还可以与附加的金属层420耦合。芯416可以由具有低损耗介电性质的如下芯状材料形成：诸如例如，预浸渍材料或液晶聚合物（LCP）衍生物，诸如具有玻璃的LCP（例如填料、织物、纤维等）、聚醚醚酮（PEEK）、或堆积层材料，诸如Ajinomoto堆积膜（ABF）的环氧树脂基材料，其在一些实施例中可以用其他强化材料进行增强。
在一些实施例中，牺牲覆盖膜412可以被去除，并且第一电介质层408可以与第一金属层418耦合，以在去除载体膜414之后产生多层封装组件406。在一些实施例中，多层封装组件400可以是无芯封装组件，其中芯416和附加的金属层420不存在，并且第一电介质层408与诸如第一金属层418的金属层耦合。
在一些实施例中，可以通过使用激光钻孔过程穿过双层电介质结构D1钻孔来形成第一级通孔开口424，以产生多层封装组件422。残留物428通常将保留在第一级通孔开口424中。例如，残留物428可以包含主要来自第一电介质层408的树脂或碎片。可以使用除污过程来去除残留物428，以产生多层封装组件430。多层封装组件430现在可以包含经除污的第一级通孔开口432，使得第一金属层418的一部分可以暴露在经除污的第一级通孔开口432的底部。可以使用镀覆过程来将诸如铜的金属沉积到经除污的第一级通孔开口432中，以形成第二金属层438和第一级通孔440，从而产生多层封装组件436。
在一些实施例中，可以诸如通过以下操作将附加的层添加到多层封装组件400以产生多层封装组件444：将第二双层电介质结构D2耦合到第二金属层438，然后形成第二级通孔开口，对第二级通孔开口进行除污，以及执行金属镀覆过程。在一些实施例中，第二双层电介质结构D2可以包含与第二电介质层448耦合的第一电介质层446，所述第一电介质层446和第二电介质层448可以分别以与第一电介质层204和第二电介质层206类似的方式结构化。在各种实施例中，可以使用镀覆过程来给出第三金属层450和第二级通孔452。多层封装组件444可以使用任何合适的技术与管芯（诸如关于图1所描述的管芯102）耦合，诸如使用管芯级互连部（诸如凸块或柱）来将管芯与多层封装组件444电耦合。
图5示意性地图示根据各种实施例的制作多层封装组件（例如，图3的封装组件308或图4的多层封装组件444）的方法500的流程图。方法500可以适合结合图2-3描述的技术，并且反之亦然。
在块502处，可以提供双层电介质结构。双层电介质结构可以是诸如关于图2描述的电介质结构202的电介质结构。在块504处，电介质结构可以与金属层耦合。例如，电介质结构可以与如关于图4所描述的金属覆盖的芯404的第一金属层418耦合。在块506处，可以在电介质结构中形成用于通孔的开口。在一些实施例中，例如，开口可以是用于通过CO2激光钻孔过程形成的微通孔。在各种实施例中，可以使用其他过程来创建开口。在块508处，可以对开口进行除污。在块510处，可以沉积金属以填充开口。在一些实施例中，可以在还可以创建另一金属层的镀覆过程中沉积金属。在判定块512处，可以确定是否要向多层封装组件添加附加的电介质双层。如果在判定块512处确定要添加附加的电介质双层，则方法500可以返回到块502。如果在判定块512处确定不要添加附加的电介质双层，则方法500可以继续到块514，在所述块514中可以完成多层封装组件或执行另外的制作操作。
在一些实施例中，可以在块514处执行各种过程。例如，在一些实施例中，可以在多层封装组件的一个或多个外部层上形成焊料掩模层，可以在外部金属层上形成焊盘，可以形成开口以暴露焊盘，可以执行表面精加工过程诸如金表面精加工过程，和/或一个或多个管芯可以诸如通过使用焊盘而与多层封装组件耦合。
图6示意性地图示根据各种实施例的用于制作诸如关于图2所描述的电介质膜结构200的电介质膜结构的同时涂覆系统600。例如，同时涂覆系统600可以包含可以保持聚酯（例如PET）载体膜的载体膜辊602。载体膜可以被路由经过第一涂覆头604，所述第一涂覆头604可以将诸如第二电介质层206的低损耗电介质层沉积在载体膜上。载体膜然后可以被路由经过第二涂覆头606，所述第二涂覆头606可以将被设计用于激光钻孔和污渍去除的电介质层（诸如第一电介质层204）沉积到低损耗电介质层上。具有两个沉积的电介质层的载体膜然后可以被路由经过干燥器608，以一起对电介质层进行干燥并将它们接合到载体膜。然后可以用从牺牲膜辊610路由的牺牲覆盖膜（诸如聚丙烯（PP））覆盖干燥的电介质层和载体膜，其中覆盖的电介质膜结构被收集在收集辊612上。例如，收集辊612可以收集电介质膜结构，诸如电介质膜结构200。
图7示意性地图示根据各种实施例的用于制作诸如电介质膜结构200的电介质膜结构的串列式涂覆系统700。例如，串列式涂覆系统700可以包含可以保持PET载体膜的载体膜辊702。载体膜可以被路由经过第一涂覆头704，所述第一涂覆头704可以用于将诸如第二电介质层206的低损耗电介质层沉积到载体膜上。膜然后可以被路由经过第一干燥器708，以对由第一涂覆头704沉积的低损耗电介质层进行干燥。膜然后可以被路由经过第二涂覆头710，所述第二涂覆头710可以将被选择用于激光钻孔和污渍去除的电介质层（诸如第一电介质层204）沉积到低损耗电介质层上。具有两个沉积层的载体膜然后可以被路由经过第二干燥器712，以对由第二涂覆头710施加的电介质层进行干燥。然后可以用牺牲覆盖膜（诸如，从牺牲覆盖膜辊714路由的PP）覆盖干燥的电介质层和载体膜，其中覆盖的电介质膜结构被收集在收集辊716上。例如，收集辊716可以收集电介质膜结构，诸如电介质膜结构200。
图8示意性地图示根据各种实施例的用于制作诸如电介质膜结构200的电介质膜结构的层压系统800。层压系统800可以包含用于沉积低损耗电介质层的顶层涂覆系统802、用于沉积被设计用于激光钻孔和污渍去除的电介质层的底层涂覆系统804、以及用以将电介质层层压在一起的层压器806。
在一些实施例中，例如，顶层涂覆系统802可以包含可以保持PET载体膜的第一载体膜辊808。载体膜可以被路由经过第一涂覆头810，所述第一涂覆头810可以用于将诸如第二电介质层206的低损耗电介质层沉积到载体膜上。膜然后可以被路由经过第一干燥器812，以对由第一涂覆头810沉积的低损耗电介质层进行干燥。然后可以用诸如从第一牺牲膜辊814路由的PP的牺牲覆盖膜来覆盖具有干燥的低损耗电介质层的载体膜，其中覆盖的低损耗电介质膜结构被收集在第一收集辊816上。
在一些实施例中，例如，底层涂覆系统804可以包含可以保持PET载体膜的第二载体膜辊818。载体膜可以被路由经过第二涂覆头820，所述第二涂覆头820可以用于将被选择用于激光钻孔和污渍去除的电介质层（诸如第一电介质层204）沉积到载体膜上。膜然后可以被路由经过第二干燥器822，以对由第二涂覆头820沉积的电介质层进行干燥。然后可以用诸如从第二牺牲膜辊824路由的PP的牺牲膜覆盖具有干燥的电介质层的载体膜，其中覆盖的电介质膜结构被收集在第二收集辊826上。
在一些实施例中，层压器806可以使第一电介质膜从底层辊828并且使第二电介质膜从顶层辊830路由通过层压装置。在各种实施例中，底层辊828可以包含电介质膜结构诸如在第二收集辊826上收集的电介质膜结构，并且顶层辊830可以包含电介质膜结构诸如在第一收集辊816上收集的电介质膜结构。牺牲膜层可以在电介质膜层通过层压装置层压在一起之前从所述电介质膜层去除。在一些实施例中，附加的装置可以促进在层压的电介质膜结构被收集在第三收集辊832上之前从底层去除载体膜并且将牺牲覆盖膜施加到底层。例如，第三收集辊832可以收集电介质膜结构，诸如电介质膜结构200。
本公开的实施例可以被实现为使用任何合适的硬件和/或软件来按期望进行配置的系统。图9示意性地图示根据一些实施例的示例计算装置900，所述示例计算装置900包含如本文所描述的具有双层电介质结构的多层封装组件901（例如，图1、图3或图4的封装组件121、308、436或444）。封装组件901可以包含具有诸如电介质结构202的双层电介质结构的衬底904。例如，衬底904可以与管芯902耦合，管芯902可以类似于关于图1所描述的管芯102。在一些实施例中，管芯902可以包含计算装置900的处理器。在一些实施例中，术语“处理器”可以指的是对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。在各种实施例中，处理器可以包含一个或多个处理核。
在一些实施例中，至少一个通信芯片906可以与封装组件901物理耦合且电耦合。在一些实施例中，通信芯片906可以是封装组件901的一部分（例如，作为封装组件901中的堆积层上的或者嵌入在所述堆积层中的附加管芯）。在各种实施例中，计算装置900可以包含诸如印刷电路板（PCB）942的板，该板在一些实施例中可以在外壳908中。在一些实施例中，板可以是母板。在一些实施例中，封装组件901或通信芯片906可以设置在PCB 942上。在一些实施例中，计算装置900的各种部件可以彼此耦合而不采用PCB 942。
根据其应用，计算装置900可以包含其他部件，所述其他部件可以或可以不与PCB942物理耦合或电耦合。这些其他部件可以包含但不限于易失性存储器（例如，动态随机存取存储器909，也称为“DRAM”）、非易失性存储器（例如，只读存储器910，也称为“ROM”）、闪速存储器912、输入/输出控制器914、数字信号处理器（未示出）、加密处理器（未示出）、图形处理器916、一个或多个天线918、显示器（未示出）、触摸屏显示器920、触摸屏控制器922、电池924、音频编码解码器（未示出）、视频编码解码器（未示出）、芯片组（未示出）、功率放大器（未示出）、全球定位系统（“GPS”）装置928、指南针940、加速度计（未示出）、陀螺仪（未示出）、扬声器932、相机934或大容量存储装置（诸如硬盘驱动器、固态驱动器、压缩盘（CD）、数字通用盘（DVD）等）（未示出）。在一些实施例中，各种部件可以与其他部件集成以形成芯片上系统（“SoC”）。在一些实施例中，诸如DRAM 909的一些部件可以嵌入封装组件901中。
通信芯片906可以实现无线通信用于将数据传送到计算装置900和从计算装置900传送数据。术语“无线”及其衍生词可以用于描述可以通过使用经调制的电磁辐射通过非固体介质来传送数据的电路、装置、系统、方法、技术、通信通道等。该术语不暗示相关联的装置不含有任何导线，尽管在一些实施例中它们可能不含有。通信芯片906可以实现许多无线标准或协议中的任何标准或协议，所述无线标准或协议包含但不限于：包含WiGig、Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如IEEE 802.16-2005修改）的电气和电子工程师协会（IEEE）标准；长期演进（LTE）项目连同任何修改、更新和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。IEEE 802.16兼容宽带无线接入（BWA）网络通常称为WiMAX网络——代表全球微波接入互操作性的首字母缩略词，其是通过针对IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片906可以根据全球移动通信系统（GSM）、通用分组无线业务（GPRS）、通用移动通讯系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）、或LTE网络而操作。通信芯片906可以根据增强数据的GSM演进（EDGE）、GSM EDGE无线接入网（GERAN）、通用陆地无线接入网（UTRAN）或演进UTRAN（E-UTRAN）而操作。通信芯片906可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳通讯（DECT）、演进数据优化（EV-DO）、其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议而操作。在其他实施例中，通信芯片906可以根据其他无线协议而操作。
计算装置900可以包含多个通信芯片906。例如，第一通信芯片906可以专用于较短距离无线通信，诸如WiGig、Wi-Fi和蓝牙，并且第二通信芯片906可以专用于较长距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等。
在各种实现方式中，计算装置900可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪。在一些实施例中，计算装置900可以是移动计算装置。在另外的实现方式中，计算装置900可以是处理数据的任何其他电子装置。
示例
示例1可以包含一种集成电路（IC）封装组件，所述集成电路（IC）封装组件包括：与金属层耦合的电介质结构，其中电介质结构包含：第一电介质层，具有第一侧和与第一侧相对的第二侧，其中第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与第一侧相对的第二侧，其中第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中第二电介质层具有第二介电损耗角正切，其中第一电介质层的第一侧与第二电介质层的第二侧耦合，金属层与第一电介质层的第二侧耦合，第一介电损耗角正切大于第二介电损耗角正切，并且第一厚度小于第二厚度。
示例2可以包含示例1的主题，其中第一厚度大于或等于1微米并且小于或等于5微米。
示例3可以包含示例1-2中的任一示例的主题，其中：第一电介质层由第一组分子形成，并且第二电介质层由第二组分子形成；并且第一组分子中的分子比第二组分子中的分子具有更大的电分子偶极矩。
示例4可以包含示例1-3中的任一示例的主题，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，第一电介质层的介电损耗角正切大于0.005。
示例5可以包含示例1-4中的任一示例的主题，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，第二电介质层的介电损耗角正切小于0.003。
示例6可以包含示例1-5中的任一示例的主题，还包括：延伸通过电介质结构的第一电介质层和第二电介质层的通孔结构。
示例7可以包含示例1-6中的任一示例的主题，其中金属层是第一金属层，IC封装组件还包括第二金属层，所述第二金属层的第一侧与第二电介质层的第一侧耦合。
示例8可以包含示例7的主题，其中电介质结构是第一电介质结构，IC封装组件还包括第二电介质结构，其中第二电介质结构包含：第一电介质层，具有第一侧和与第一侧相对的第二侧，其中第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中第二电介质结构的第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与第一侧相对的第二侧，其中第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中第二电介质结构的第二电介质层具有第二介电损耗角正切，其中：第二电介质结构的第一电介质层的第一侧与第二电介质结构的第二电介质层的第二侧耦合；第二电介质结构的第一电介质层的第二侧与第二金属层的第二侧耦合；第二电介质结构的第一介电损耗角正切大于第二电介质结构的第二介电损耗角正切；以及第二电介质结构的第一厚度小于第二电介质结构的第二厚度。
示例9可以包含示例8的主题，其中：通孔结构是延伸通过第一电介质结构的第一电介质层和第二电介质层的第一通孔结构；以及IC封装组件还包括延伸通过第二电介质结构的第一电介质层和第二电介质层的第二通孔结构。
示例10可以包含示例9的主题，其中第一通孔结构与第二通孔结构电耦合。
示例11可以包含一种制作集成电路（IC）封装组件的方法，该方法包括：提供包含具有第一侧和与第一侧相对的第二侧的第一电介质层的电介质结构，其中电介质结构包含第二电介质层，第二电介质层具有第一侧和与第一侧相对的第二侧；以及将金属层与第一电介质层的第二侧耦合，其中：第一电介质层的第一侧和第二侧之间的距离限定第一厚度；第一电介质层具有第一介电损耗角正切；第二电介质层的第一侧和第二侧之间的距离限定第二厚度；第二电介质层具有第二介电损耗角正切；第一电介质层的第一侧与第二电介质层的第二侧耦合；第一厚度小于第二厚度；以及第一介电损耗角正切大于第二介电损耗角正切。
示例12可以包含示例11的主题，其中第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
示例13可以包含示例11-12中的任一示例的主题，其中：第一电介质层由第一组分子形成；第二电介质层由第二组分子形成；并且第一组分子中的分子比第二组分子中的分子具有更大的电分子偶极矩。
示例14可以包含示例11-13中的任一示例的主题，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，第一电介质层的介电损耗角正切大于0.005。
示例15可以包含示例11-14中的任一示例的主题，其中对于在从大于或等于1至小于或等于50千兆赫兹的范围内的操作，第二电介质层的介电损耗角正切小于0.003。
示例16可以包含示例11-15中的任一示例的主题，还包括形成用于通过电介质结构的通孔的开口。
示例17可以包含示例16的主题，其中形成开口包含执行激光钻孔过程。
示例18可以包含示例16-17中的任一示例的主题，还包括对开口进行除污。
示例19可以包含示例16-18中的任一示例的主题，还包括沉积金属以填充开口。
示例20可以包含示例19的主题，其中电介质结构是第一电介质结构，其中金属层是第一金属层，并且所述方法还包括：将第二金属层与第一电介质结构的第二电介质层耦合；以及将第二电介质结构的第一电介质层与第二金属层耦合，其中：第二电介质结构的第一电介质层具有第一侧和与第一侧相对的第二侧；第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度；第二电介质结构的第一电介质层具有第一介电损耗角正切；第二电介质结构包含具有第一侧和与第一侧相对的第二侧的第二电介质层；第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度；第二电介质结构的第二电介质层具有第二介电损耗角正切；第二电介质结构的第一电介质层的第一侧与第二电介质结构的第二电介质层的第二侧耦合；第二电介质结构的第一电介质层的第二侧与第二金属层的第二侧耦合；第二电介质结构的第一介电损耗角正切大于第二电介质结构的第二介电损耗角正切；以及第二电介质结构的第一厚度小于第二电介质结构的第二厚度。
示例21可以包含一种计算装置，所述计算装置包括：电路板；以及与电路板耦合的集成电路（IC）封装组件，IC封装组件包含：与金属层耦合的电介质结构，其中电介质结构包含：第一电介质层，具有第一侧和与第一侧相对的第二侧，其中第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与第一侧相对的第二侧，其中第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中第二电介质层具有第二介电损耗角正切，其中：第一电介质层的第一侧与第二电介质层的第二侧耦合；金属层与第一电介质层的第二侧耦合；第一介电损耗角正切大于第二介电损耗角正切；以及第一厚度小于第二厚度。
示例22可以包含示例20的主题，其中第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
示例23可以包含示例21-22中的任一示例的主题，其中：第一电介质层由第一组分子形成，并且第二电介质层由第二组分子形成；并且第一组分子中的分子比第二组分子中的分子具有更大的电分子偶极矩。
示例24可以包含示例21-23中的任一示例的主题，其中IC封装组件还包含延伸通过电介质结构的第一电介质层和第二电介质层的通孔结构。
示例25可以包含示例21-24中的任一示例的主题，其中：计算装置是移动计算装置，所述移动计算装置包含以下各项、与以下各项耦合：电路板、显示器、触摸屏显示器、触摸屏控制器、电池、全球定位系统装置、指南针、扬声器或相机。
示例26可以包含一种用于制作集成电路（IC）封装组件的系统，该系统包括：用于将金属层与电介质结构耦合的装置，所述电介质结构包含具有第一侧和与第一侧相对的第二侧的第一电介质层；以及用于形成用于通过电介质结构的通孔的开口的装置，其中：电介质结构包含第二电介质层，第二电介质层具有第一侧和与第一侧相对的第二侧；用于耦合金属层的装置将把金属层耦合到第一电介质层的第二侧；第一电介质层的第一侧和第二侧之间的距离限定第一厚度；第一电介质层具有第一介电损耗角正切；第二电介质层的第一侧和第二侧之间的距离限定第二厚度；第二电介质层具有第二介电损耗角正切；第一电介质层的第一侧与第二电介质层的第二侧耦合；第一厚度小于第二厚度；以及第一介电损耗角正切大于第二介电损耗角正切。
示例27可以包含示例26的主题，其中第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
示例28可以包含示例26-27中的任一示例的主题，其中：第一电介质层由第一组分子形成；第二电介质层由第二组分子形成；并且第一组分子中的分子比第二组分子中的分子具有更大的电分子偶极矩。
示例29可以包含示例26-28中的任一示例的主题，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，第一电介质层的介电损耗角正切大于0.005。
示例30可以包含示例26-29中的任一示例的主题，其中对于在从大于或等于1至小于或等于50千兆赫兹的范围内的操作，第二电介质层的介电损耗角正切小于0.003。
示例31可以包含示例26-30中的任一示例的主题，其中形成开口包含执行激光钻孔过程。
示例32可以包含示例26-31中的任一示例的主题，还包括用于对开口进行除污的装置。
示例33可以包含示例26-32中的任一示例的主题，还包括用于沉积金属以填充开口的装置。
示例34可以包含示例33的主题，其中电介质结构是第一电介质结构，其中金属层是第一金属层，并且系统还包括：用于将第二金属层与第一电介质结构的第二电介质层耦合的装置；以及用于将第二电介质结构的第一电介质层与第二金属层耦合的装置，其中：第二电介质结构的第一电介质层具有第一侧和与第一侧相对的第二侧；第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度；第二电介质结构的第一电介质层具有第一介电损耗角正切；第二电介质结构包含具有第一侧和与第一侧相对的第二侧的第二电介质层；第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度；第二电介质结构的第二电介质层具有第二介电损耗角正切；第二电介质结构的第一电介质层的第一侧与第二电介质结构的第二电介质层的第二侧耦合；第二电介质结构的第一电介质层的第二侧与第二金属层的第二侧耦合；第二电介质结构的第一介电损耗角正切大于第二电介质结构的第二介电损耗角正切；以及第二电介质结构的第一厚度小于第二电介质结构的第二厚度。
各种实施例可以包含上面描述的实施例的任何合适的组合，上面描述的实施例包含上面以连接形式（和）描述的实施例的替换（或）实施例（例如，“和”可以是“和/或”）。此外，一些实施例可以包含一个或多个制品（例如，非暂态计算机可读介质），所述制品具有存储在其上的指令，所述指令在执行时导致上面描述的实施例中的任何实施例的动作。此外，一些实施例可以包含设备或系统，其具有任何适合于执行上面描述的实施例的各种操作的装置。
说明的实现方式的上面描述（包含摘要中所描述的内容）不旨在是详尽的或将本公开的实施例限制为所公开的精确形式。虽然为了说明的目的，本文中描述了具体实现方式和示例，但是如相关领域中的技术人员将认识到的，在本公开的范围内各种等同的修改是可能的。

Claims (36)

1.一种集成电路（IC）封装组件，包括：
与金属层耦合的电介质结构，其中所述电介质结构包含：
第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第一电介质层具有第一介电损耗角正切；以及
第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质层具有第二介电损耗角正切，
其中所述第一电介质层与所述第二电介质层相比由更具极性的材料形成，
其中所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合，所述金属层与所述第一电介质层的第二侧耦合，所述第一介电损耗角正切大于所述第二介电损耗角正切，并且所述第一厚度小于所述第二厚度。
2.根据权利要求1所述的IC封装组件，其中所述第一厚度大于或等于1微米并且小于或等于5微米。
3.根据权利要求1所述的IC封装组件，其中：
所述第一电介质层由第一组分子形成，并且所述第二电介质层由第二组分子形成；并且
所述第一组分子中的分子比所述第二组分子中的分子具有更大的电分子偶极矩。
4.根据权利要求1至3中任一项所述的IC封装组件，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第一电介质层的介电损耗角正切大于0.005。
5.根据权利要求1至3中任一项所述的IC封装组件，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第二电介质层的介电损耗角正切小于0.003。
6.根据权利要求1至3中任一项所述的IC封装组件，还包括：通孔结构，延伸通过所述电介质结构的第一电介质层和第二电介质层。
7.根据权利要求6所述的IC封装组件，其中所述金属层是第一金属层，所述IC封装组件还包括第二金属层，所述第二金属层的第一侧与所述第二电介质层的第一侧耦合。
8.根据权利要求7所述的IC封装组件，其中所述电介质结构是第一电介质结构，所述IC封装组件还包括第二电介质结构，其中所述第二电介质结构包含：
第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第二电介质结构的第一电介质层具有第一介电损耗角正切；以及
第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质结构的第二电介质层具有第二介电损耗角正切，
其中：
所述第二电介质结构的第一电介质层的第一侧与所述第二电介质结构的第二电介质层的第二侧耦合；
所述第二电介质结构的第一电介质层的第二侧与所述第二金属层的第二侧耦合；
所述第二电介质结构的第一介电损耗角正切大于所述第二电介质结构的第二介电损耗角正切；以及
所述第二电介质结构的第一厚度小于所述第二电介质结构的第二厚度。
9.根据权利要求8所述的IC封装组件，其中：
所述通孔结构是延伸通过所述第一电介质结构的第一电介质层和第二电介质层的第一通孔结构；以及
所述IC封装组件还包括延伸通过所述第二电介质结构的第一电介质层和第二电介质层的第二通孔结构。
10.根据权利要求9所述的IC封装组件，其中所述第一通孔结构与所述第二通孔结构电耦合。
11.一种制作集成电路（IC）封装组件的方法，所述方法包括：
提供包含具有第一侧和与所述第一侧相对的第二侧的第一电介质层的电介质结构，其中所述电介质结构包含第二电介质层，所述第二电介质层具有第一侧和与所述第一侧相对的第二侧，其中所述第一电介质层与所述第二电介质层相比由更具极性的材料形成；以及
将金属层与所述第一电介质层的第二侧耦合，其中：
所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度；
所述第一电介质层具有第一介电损耗角正切；
所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度；
所述第二电介质层具有第二介电损耗角正切；
所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合；
所述第一厚度小于所述第二厚度；以及
所述第一介电损耗角正切大于所述第二介电损耗角正切。
12.根据权利要求11所述的方法，其中所述第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
13.根据权利要求11所述的方法，其中：
所述第一电介质层由第一组分子形成；
所述第二电介质层由第二组分子形成；并且
所述第一组分子中的分子比所述第二组分子中的分子具有更大的电分子偶极矩。
14.根据权利要求11至13中任一项所述的方法，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第一电介质层的介电损耗角正切大于0.005。
15.根据权利要求11至13中任一项所述的方法，其中对于在从大于或等于1至小于或等于50千兆赫兹的范围内的操作，所述第二电介质层的介电损耗角正切小于0.003。
16.根据权利要求11至13中任一项所述的方法，还包括形成用于通过所述电介质结构的通孔的开口。
17.根据权利要求16所述的方法，其中形成开口包含执行激光钻孔过程。
18.根据权利要求16所述的方法，还包括对所述开口进行除污。
19.根据权利要求16所述的方法，还包括沉积金属以填充所述开口。
20.根据权利要求19所述的方法，其中所述电介质结构是第一电介质结构，其中所述金属层是第一金属层，并且所述方法还包括：
将第二金属层与所述第一电介质结构的第二电介质层耦合；以及
将第二电介质结构的第一电介质层与所述第二金属层耦合，其中：
所述第二电介质结构的第一电介质层具有第一侧和与所述第一侧相对的第二侧；
所述第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度；
所述第二电介质结构的第一电介质层具有第一介电损耗角正切；
所述第二电介质结构包含具有第一侧和与所述第一侧相对的第二侧的第二电介质层；
所述第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度；
所述第二电介质结构的第二电介质层具有第二介电损耗角正切；
所述第二电介质结构的第一电介质层的第一侧与所述第二电介质结构的第二电介质层的第二侧耦合；
所述第二电介质结构的第一电介质层的第二侧与所述第二金属层的第二侧耦合；
所述第二电介质结构的第一介电损耗角正切大于所述第二电介质结构的第二介电损耗角正切；以及
所述第二电介质结构的第一厚度小于所述第二电介质结构的第二厚度。
21.一种计算装置，包括：
电路板；以及
与所述电路板耦合的集成电路（IC）封装组件，所述IC封装组件包含：
与金属层耦合的电介质结构，其中所述电介质结构包含：
第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第一电介质层具有第一介电损耗角正切；以及
第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质层具有第二介电损耗角正切，其中：
所述第一电介质层与所述第二电介质层相比由更具极性的材料形成；
所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合；
所述金属层与所述第一电介质层的第二侧耦合；
所述第一介电损耗角正切大于所述第二介电损耗角正切；以及
所述第一厚度小于所述第二厚度。
22.根据权利要求21所述的计算装置，其中所述第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
23.根据权利要求21所述的计算装置，其中：
所述第一电介质层由第一组分子形成，并且所述第二电介质层由第二组分子形成；并且
所述第一组分子中的分子比所述第二组分子中的分子具有更大的电分子偶极矩。
24.根据权利要求21所述的计算装置，其中所述IC封装组件还包含延伸通过所述电介质结构的第一电介质层和第二电介质层的通孔结构。
25.根据权利要求21所述的计算装置，其中：
所述计算装置是移动计算装置，所述移动计算装置包含或耦合于：显示器、触摸屏控制器、电池、全球定位系统装置、指南针、扬声器或相机。
26.一种计算机可读媒体，其上存储有指令，所述指令当被运行时使计算装置执行如权利要
求11-20 中任一项所述的方法。
27.一种用于制作集成电路（IC）封装组件的设备，所述设备包括：
用于提供包含具有第一侧和与所述第一侧相对的第二侧的第一电介质层的电介质结构的装置，其中所述电介质结构包含第二电介质层，所述第二电介质层具有第一侧和与所述第一侧相对的第二侧；以及
用于将金属层与所述第一电介质层的第二侧耦合的装置，其中：
所述第一电介质层与所述第二电介质层相比由更具极性的材料形成；
所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度；
所述第一电介质层具有第一介电损耗角正切；
所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度；
所述第二电介质层具有第二介电损耗角正切；
所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合；
所述第一厚度小于所述第二厚度；以及
所述第一介电损耗角正切大于所述第二介电损耗角正切。
28.根据权利要求27所述的设备，其中所述第一电介质层的厚度在大于或等于1微米和小于或等于5微米之间。
29.根据权利要求27所述的设备，其中：
所述第一电介质层由第一组分子形成；
所述第二电介质层由第二组分子形成；并且
所述第一组分子中的分子比所述第二组分子中的分子具有更大的电分子偶极矩。
30.根据权利要求27至29中任一项所述的设备，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第一电介质层的介电损耗角正切大于0.005。
31.根据权利要求27至29中任一项所述的设备，其中对于在从大于或等于1至小于或等于50千兆赫兹的范围内的操作，所述第二电介质层的介电损耗角正切小于0.003。
32.根据权利要求27至29中任一项所述的设备，还包括用于形成用于通过所述电介质结构的通孔的开口的装置。
33.根据权利要求32所述的设备，其中用于形成开口的装置包含用于执行激光钻孔过程的装置。
34.根据权利要求32所述的设备，还包括用于对所述开口进行除污的装置。
35.根据权利要求32所述的设备，还包括用于沉积金属以填充所述开口的装置。
36.根据权利要求35所述的设备，其中所述电介质结构是第一电介质结构，其中所述金属层是第一金属层，并且所述设备还包括：
用于将第二金属层与所述第一电介质结构的第二电介质层耦合的装置；以及
用于将第二电介质结构的第一电介质层与所述第二金属层耦合的装置，其中：
所述第二电介质结构的第一电介质层具有第一侧和与所述第一侧相对的第二侧；
所述第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度；
所述第二电介质结构的第一电介质层具有第一介电损耗角正切；
所述第二电介质结构包含具有第一侧和与所述第一侧相对的第二侧的第二电介质层；
所述第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度；
所述第二电介质结构的第二电介质层具有第二介电损耗角正切；
所述第二电介质结构的第一电介质层的第一侧与所述第二电介质结构的第二电介质层的第二侧耦合；
所述第二电介质结构的第一电介质层的第二侧与所述第二金属层的第二侧耦合；
所述第二电介质结构的第一介电损耗角正切大于所述第二电介质结构的第二介电损耗角正切；以及
所述第二电介质结构的第一厚度小于所述第二电介质结构的第二厚度。
CN201580079933.7A 2015-05-13 2015-05-13 具有双层电介质结构的封装 Active CN107534037B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/030649 WO2016182571A1 (en) 2015-05-13 2015-05-13 Package with bi-layered dielectric structure

Publications (2)

Publication Number Publication Date
CN107534037A CN107534037A (zh) 2018-01-02
CN107534037B true CN107534037B (zh) 2021-03-12

Family

ID=57249090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079933.7A Active CN107534037B (zh) 2015-05-13 2015-05-13 具有双层电介质结构的封装

Country Status (7)

Country Link
US (1) US9917044B2 (zh)
EP (1) EP3295482B1 (zh)
JP (1) JP6625660B2 (zh)
KR (1) KR102346406B1 (zh)
CN (1) CN107534037B (zh)
TW (1) TWI691043B (zh)
WO (1) WO2016182571A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476164B2 (en) 2015-10-28 2019-11-12 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US11367959B2 (en) 2015-10-28 2022-06-21 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US11283189B2 (en) 2017-05-02 2022-03-22 Rogers Corporation Connected dielectric resonator antenna array and method of making the same
US11876295B2 (en) 2017-05-02 2024-01-16 Rogers Corporation Electromagnetic reflector for use in a dielectric resonator antenna system
GB2575946B (en) 2017-06-07 2022-12-14 Rogers Corp Dielectric resonator antenna system
US11239563B2 (en) * 2018-05-01 2022-02-01 Rogers Corporation Electromagnetic dielectric structure adhered to a substrate and methods of making the same
US11309192B2 (en) * 2018-06-05 2022-04-19 Intel Corporation Integrated circuit package supports
US11031697B2 (en) 2018-11-29 2021-06-08 Rogers Corporation Electromagnetic device
KR20210095632A (ko) 2018-12-04 2021-08-02 로저스코포레이션 유전체 전자기 구조 및 이의 제조방법
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
US11482790B2 (en) 2020-04-08 2022-10-25 Rogers Corporation Dielectric lens and electromagnetic device with same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
CN103181247A (zh) * 2011-05-23 2013-06-26 住友电工超效能高分子股份有限公司 高频电路基板
CN103999009A (zh) * 2011-12-22 2014-08-20 英特尔公司 封装体上输入/输出架构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP2003046259A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
CN101378618B (zh) * 2007-08-31 2010-09-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8015701B2 (en) * 2008-02-22 2011-09-13 International Business Machines Corporation Method of manufacturing a flexible printed circuit assembly
JP5211185B2 (ja) * 2011-02-10 2013-06-12 株式会社フジクラ プリント配線板
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
CN103181247A (zh) * 2011-05-23 2013-06-26 住友电工超效能高分子股份有限公司 高频电路基板
CN103999009A (zh) * 2011-12-22 2014-08-20 英特尔公司 封装体上输入/输出架构

Also Published As

Publication number Publication date
JP6625660B2 (ja) 2019-12-25
US9917044B2 (en) 2018-03-13
TW201709476A (zh) 2017-03-01
TWI691043B (zh) 2020-04-11
KR102346406B1 (ko) 2021-12-31
EP3295482A4 (en) 2019-01-23
EP3295482A1 (en) 2018-03-21
WO2016182571A1 (en) 2016-11-17
KR20180005161A (ko) 2018-01-15
CN107534037A (zh) 2018-01-02
EP3295482B1 (en) 2020-10-28
US20170103941A1 (en) 2017-04-13
JP2018521496A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
CN107534037B (zh) 具有双层电介质结构的封装
US10128177B2 (en) Multi-layer package with integrated antenna
US10770387B2 (en) Integrated circuit package substrate
US20180197840A1 (en) Integrated circuit package having wirebonded multi-die stack
US20160329272A1 (en) Stacked semiconductor device package with improved interconnect bandwidth
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
US10390438B2 (en) Integrated circuit package substrate
US9935036B2 (en) Package assembly with gathered insulated wires

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant