TWI690806B - 串列周邊介面之資料傳送裝置與資料接收裝置 - Google Patents

串列周邊介面之資料傳送裝置與資料接收裝置 Download PDF

Info

Publication number
TWI690806B
TWI690806B TW106116934A TW106116934A TWI690806B TW I690806 B TWI690806 B TW I690806B TW 106116934 A TW106116934 A TW 106116934A TW 106116934 A TW106116934 A TW 106116934A TW I690806 B TWI690806 B TW I690806B
Authority
TW
Taiwan
Prior art keywords
data
output
digital data
selection unit
serial
Prior art date
Application number
TW106116934A
Other languages
English (en)
Other versions
TW201901460A (zh
Inventor
李安凱
Original Assignee
義隆電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 義隆電子股份有限公司 filed Critical 義隆電子股份有限公司
Priority to TW106116934A priority Critical patent/TWI690806B/zh
Priority to CN201710423029.4A priority patent/CN108932210B/zh
Publication of TW201901460A publication Critical patent/TW201901460A/zh
Application granted granted Critical
Publication of TWI690806B publication Critical patent/TWI690806B/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明係一種串列周邊介面之資料傳送裝置與資料接收裝置,其中資料傳送裝置包括一輸出緩衝器、一選擇單元及一控制單元;該輸出緩衝器操作於一相應於一內部時脈信號的內部時脈域,用以接收一並列資料的多個第一數位資料,並輸出該多個第一數位資料,該控制單元根據一串列時脈信號控制該選擇單元依序選擇該多個第一數位資料的其中之一輸出。該資料接收裝置包括一控制單元控制一輸入緩衝器儲存一串列資料的多個數位資料,該輸入緩衝器具有多個輸出端用以輸出該多個數位資料。

Description

串列周邊介面之資料傳送裝置與資料接收裝置
本發明係關於一種資料傳輸裝置,尤指一種串列資料傳輸裝置。
串列周邊介面(Serial Peripheral Interface;SPI)被廣泛的使用。串列周邊介面包括四個端子,分別是串列時脈端SCK(Serial Clock):主機輸出從機輸入訊號端MOSI(Master Output,Slave Input),主機輸入從機輸出訊號端MISO(Master Input,Slave Output)以及晶片選擇端CS(Chip Select)。
如圖8所示,兩個單晶片系統分別以串列周邊介面(Serial Peripheral Interface;SPI)54、44相互連接,其中一單晶片系統為主裝置50,另一個為從裝置40。串列周邊介面54、44的串列時脈端SCK相互連接,在串列時脈端SCK上的串列時脈信號是由主裝置50提供給從裝置40。串列周邊介面54、44之間的資料傳輸是以串列時脈信號作同步,主裝置50經由主機輸出從機輸入訊號端MOSI輸出串列資料至從裝置40;從裝置40經由主機輸入從機輸出訊號端MISO輸出串列資料給主裝置50。
各串列周邊介面54、44係包括一資料傳送裝置以及一資料接收裝置。資料傳送裝置用於將資料輸出至外部裝置,資料接收裝置是用於接收外部輸入的資料。在主裝置50中,串列周邊介面54的資料傳送裝置與主機輸出從 機輸入訊號端MOSI連接,資料接收裝置與主機輸入從機輸出訊號端MISO連接。在從裝置40中,串列周邊介面44的資料傳送裝置與主機輸入從機輸出訊號端MISO連接,資料接收裝置與主機輸出從機輸入訊號端MOSI連接。串列周邊介面54、44的資料傳送裝置有些不同。串列周邊介面54、44的資料傳送裝置都具有一個緩衝器與一個暫存器,從並列匯流排52、42傳送資料到主機輸出從機輸入訊號端MOSI或主機輸入從機輸出訊號端MISO,至少需要用到內部時脈信號的2個內部時脈。串列周邊介面44、54的資料接收裝置也都具有一個緩衝器與一個暫存器,將主機輸出從機輸入訊號端MOSI或主機輸入從機輸出訊號端MISO接收到的資料傳送給並列匯流排42、52也至少會用到內部時脈信號中的1個內部時脈。
本發明主要目的係提出一改良後的串列周邊介面的資料傳送裝置及資料接收裝置。
欲達上述目的所使用的主要技術手段係令該串列周邊介面的資料傳送裝置用於將一包括有多個第一數位資料的第一並列資料轉換成串列的形式後,從該串列周邊介面的一資料輸出端輸出,該資料傳送裝置包括:一第一輸出緩衝器,操作於一相應於一內部時脈信號的內部時脈域,用以接收該第一並列資料,並且輸出該多個第一數位資料,其中具有多個第一儲存元件,用以儲存該多個第一數位資料;一第一選擇單元,具有一輸出端連接該資料輸出端,以及多個第一輸入端,以接收該第一輸出緩衝器輸出的該多個第一數位資料,該第一選擇單元用以選擇該多個輸入端的其中之一與該資料輸出端相連接,使該多個第一數位資料的其中之一被輸出;以及 一控制單元,連接該第一選擇單元,根據一串列時脈信號控制該第一選擇單元依序輸出該多個第一數位資料。
由上述說明可知,本發明的資料傳送裝置省略既有串列周邊介面的資料傳送裝置的移位暫存器,有助於節省面積,降低成本;詳細的內容和其他的優點將在以下的實施方式中描述。
欲達上述目的所使用的主要技術手段係令串列周邊介面的資料接收裝置,該串列周邊介面具有一資料輸入端接收一包括有多個第一數位資料的第一串列資料,包括:一第一輸入緩衝器,具有多個第一輸出端,該第一輸入緩衝器係用以接收該第一串列資料,並且從該多個第一輸出端輸出該多個第一數位資料,其中具有多個第一儲存元件用以儲存該多個第一數位資料;以及一控制單元,連接該第一輸入緩衝器,該控制單元係用以根據串列時脈信號控制該第一輸入緩衝器依序儲存該多個第一數位資料至該多個第一儲存元件。
由上述說明可知,本發明的資料接收裝置省略既有串列周邊介面的資料接收裝置的移位暫存器,有助於節省面積,降低成本。詳細的內容和其他的優點將在以下的實施方式中描述。
A:串列周邊介面
10:積體電路裝置
11:處理單元
12:並列匯流排
20、20’:資料傳送裝置
21:控制單元
22:輸出緩衝器
222:第一儲存元件
224:多工器
23:選擇單元
232:第一輸入端
234:輸出端
24:輸出緩衝器
26:選擇單元
27:選擇單元
28:控制單元
30、30’:資料接收裝置
31:控制單元
32:輸入緩衝器
322:第一儲存元件
324:多工器
326:第一輸入端
33:控制單元
34:輸入緩衝器
36:選擇單元
38:選擇單元
40:從裝置
42:並列匯流排
44:串列周邊介面
50:主裝置
52:並列匯流排
54:串列周邊介面
圖1:本發明一串列周邊介面的一功能方塊圖。
圖2:本發明一資料傳送裝置的一實施例的一功能方塊圖。
圖3:圖2所示的資料傳送裝置的一實施例。
圖4:本發明一資料傳送裝置的另一實施例的功能方塊圖。
圖5:本發明一資料接收裝置的一實施例的功能方塊圖。
圖6:圖5所示的資料接收裝置為的一實施例。
圖7:本發明一資料接收裝置的另一實施例的功能方塊圖。
圖8:兩個單晶片系統使用既有串列周邊介面相互連接的一功能方塊圖。
圖1說明根據本發明的一串列周邊介面A。在圖1中,積體電路裝置10可以是主裝置(host)或者是從裝置(slave),也就是說,串列周邊介面A可以應用於主裝置或從裝置。積體電路裝置10包括一處理單元11、並列匯流排12以及一串列周邊介面A。串列周邊介面A具有四個端子,分別是串列時脈端SCK(Serial Clock),資料輸出端Output,資料輸入端Input,以及晶片選擇端CS(Chip Select)。如果積體電路裝置10為主裝置,資料輸出端為主機輸出從機輸入訊號端MOSI(Master Output,Slave Input),資料輸入端為主機輸入從機輸出訊號端MISO(Master Input,Slave Output)。如果積體電路裝置10為從裝置,資料輸出端為主機輸入從機輸出訊號端MISO(Master Input,Slave Output),資料輸入端為主機輸出從機輸入訊號端MOSI(Master Output,Slave Input)。一串列時脈信號被提供給串列周邊介面A的串列時脈端SCK,串列時脈信號通常是由主裝置的處理單元(例如中央處理器)提供。兩個串列周邊介面A之間的資料傳輸是藉由該串列時脈信號作同步。處理單元11提供一內部時脈信號(internal clock signal),串列周邊介面A接收內部時脈信號與串列時脈信號,據以進行資料的傳輸。
串列周邊介面A包括一資料傳送裝置20與一資料接收裝置30。資料傳送裝置20連接在資料輸出端Output與並列匯流排12之間,用於將一包括有多個數位資料的並列資料轉換成串列的形式輸出。資料接收裝置30連接在資 料輸入端Input與並列匯流排12之間,用於接收從資料輸入端Input輸入的一包括有多個數位資料的串列資料,並且將該多個數位資料傳送給並列匯流排12。
圖2提供資料傳送裝置20的一實施例。在圖2中,處理單元11係用以經由並列匯流排12連接資料傳送裝置20,以傳送一包括有多個第一數位資料的第一並列資料給資料傳送裝置20,第一並列資料可以是例如一個位元組(Byte),包括8個1位元(bit)的數位資料(0或1)。資料傳送裝置20包括一控制單元21,一輸出緩衝器22以及一選擇單元23。在一實施例中,控制單元21接收該串列時脈信號與該內部時脈信號,該控制單元21連接串列周邊介面A的串列時脈端SCK,以接收該串列時脈信號。輸出緩衝器22連接在並列匯流排12與選擇單元23之間。輸出緩衝器22係用以接收該第一並列資料,並且將該多個第一數位資料傳送給選擇單元23。輸出緩衝器22具有多個第一儲存元件,例如正反器。根據內部時脈信號,輸出緩衝器22將該多個第一數位資料儲存於該多個第一儲存元件。選擇單元23具有一個輸出端連接資料輸出端Output,以及多個輸入端連接輸出緩衝器22。選擇單元23的多個輸入端係用以接收輸出緩衝器22輸出的多個第一數位資料。選擇單元23藉由選擇其多個輸入端的其中之一與該資料輸出端output相連接,使該多個第一數位資料的其中之一被輸出。在其他實施例中,選擇單元23可以是一多工器,或者是其他具有相同功能的邏輯電路。控制單元21連接選擇單元23,用以根據串列時脈信號控制選擇單元23依序輸出該多個第一數位資料,使得該多個第一數位資料以串列的形式從資料輸出端Output輸出。在一實施例中,控制單元21包括一有限狀態機(Finite State Machine;FSM)連接選擇單元23。該有限狀態機根據串列時脈時號產生控制信號控制選擇單元23的運作。
從以上說明可以了解,輸出緩衝器22是操作於相應於內部時脈信號的內部時脈域(internal clock domain),選擇單元23是操作於相應於串列時脈 信號的串列時脈域(SCK domain),兩者的時脈域並不相同。因應選擇單元23完成輸出該多個第一數位資料,控制單元21會配合處理單元11的內部時脈信號發送一通知信號給處理單元11。一般來說,串列時脈信號的1個時脈相應於一個數位資料,在一實施例中,控制單元21係根據計數串列時脈信號的時脈數量以及內部時脈信號,以發送該通知信號。因應該通知信號,處理單元11將下一筆並列資料傳送給資料傳送裝置20。
圖3說明資料傳送裝置20的一個實施例。圖3使用一多工器作為選擇單元23。並列匯流排12傳送包括8個第一數位資料D0~D7的第一並列資料。輸出緩衝器22包括8個第一儲存元件222與8個多工器224。每一個多工器224具有一輸入端耦接並列匯流排12以接收1個數位資料。第一儲存元件222是一個正反器,具有時脈輸入端接收內部時脈信號,一輸入端D與一輸出端Q。每一個正反器222的輸入端D連接一個2選1的多工器224,多工器224是一個選擇單元,用以選擇使其輸入端連接正反器222的輸入端D,使多工器224輸入端的資料傳送至正反器222。在其他實施例中,亦可以使用其他具有與多工器224相同功能的邏輯電路來取代多工器224。多工器224受到處理單元11的控制,將第一數位資料D0~D7傳送至正反器222的輸入端D,配合內部時脈信號的一上升緣(或下降緣),第一數位資料D0~D7被儲存並傳送到多工器23。多工器23具有8個第一輸入端232分別連接輸出緩衝器22的8個輸出端Q,以接收輸出緩衝器22輸出的8個第一數位資料D0~D7,一個第一輸入端232接收一個第一數位資料。多工器23受到控制單元21的控制,依序將第一數位資料D0~D7從該多工器23的一輸出端234輸出,從輸出端234輸出的第一數位資料D0~D7是串列的形式。
與習知技術相比,根據本發明的資料傳送裝置20省略了移位暫存器,因此可以減少面積,降低成本。並且,在資料傳送裝置20的操作中,只 有輸出緩衝器22會用到1個內部時脈,相較於習知技術需要用到2個內部時脈,本發明對於內部時脈信號的頻率要求可以較低。
圖4提供資料傳送裝置20’的另一實施例。圖4中的資料傳送裝置20’包括輸出緩衝器22、24,選擇單元26、27,以及一控制單元28。在一實施例中,控制單元28接收該串列時脈信號與該內部時脈信號,該控制單元28連接串列周邊介面A的串列時脈端SCK,以接收該串列時脈。
選擇單元27連接在並列匯流排12與輸出緩衝器22、24之間,用以使並列匯流排12與輸出緩衝器22、24的其中之一相連接。選擇單元27依序接收包括有多個第一數位資料的第一並列資料,以及包括有多個第二數位資料的第二並列資料。選擇單元27將第一並列資料傳送給輸出緩衝器22,再將第二並列資料傳送給輸出緩衝器24。在其他實施例中,選擇單元27可以是一多工器,或者是其他具有相同功能的邏輯電路。輸出緩衝器22、24都是操作於內部時脈域,兩者都是耦接在選擇單元27、26之間。輸出緩衝器22接收該第一並列資料,並且輸出該多個第一數位資料給選擇單元26,輸出緩衝器22具有多個第一儲存元件,用以儲存該多個第一數位資料,在一實施例中,該第一儲存元件為正反器。輸出緩衝器24接收該第二並列資料,並且輸出該多個第二數位資料給選擇單元26,輸出緩衝器24具有多個第二儲存元件,用以儲存該多個第二數位資料,在一實施例中,該第二儲存元件為正反器。在一實施例中,輸出緩衝器24與輸出緩衝器22的組成相同,兩者內部結構的一實施例可以參考圖3。選擇單元26具有一個輸出端連接資料輸出端Output,多個第一輸入端連接輸出緩衝器22,以及多個第二輸入端連接輸出緩衝器24。該多個第一輸入端係用以接收輸出緩衝器22輸出的多個第一數位資料,該多個第二輸入端係用以接收輸出緩衝器24輸出的多個第二數位資料。選擇單元26用以選擇該多個第一輸入端與該多個第二輸入端的其中之一與該資料輸出端output相連接,以選擇該多個第一 數位資料與多個第二數位資料的其中之一輸出。在其他實施例中,選擇單元26可以是一多工器,或者是其他具有相同功能的邏輯電路。控制單元28連接該選擇單元27,以控制選擇單元27將第一並列資料傳送給輸出緩衝器22,以及將第二並列資料傳送給輸出緩衝器24。控制單元28連接該選擇單元26,並且根據串列時脈信號控制選擇單元26依序輸出該多個第一數位資料與該多個第二數位資料,使得該多個第一數位資料與該多個第二數位資料以串列的形式從資料輸出端Output輸出。在一實施例中,控制單元28包括一個或多個有限狀態機(Finite State Machine;FSM)根據串列時脈信號產生多個控制信號以控制選擇單元26的運作。
控制單元28更經由並列匯流排12連接處理單元11。因應選擇單元26完成輸出多個第一數位資料,控制單元28會配合處理單元11的內部時脈信號發送一通知信號給處理單元11,並且控制選擇單元27使輸出緩衝器22連接並列匯流排12。因應該通知信號,處理單元11將一第三並列資料傳送給資料傳送裝置20’。該第三並列資料經由選擇單元27傳送至輸出緩衝器22。也就是說,在選擇單元26依序輸出該多個第二數位資料時,下一筆並列資料(即該第三並列資料)就被傳送到輸出緩衝器22等待被傳送,這有助於提高資料傳輸的效率。
圖5提供本發明之資料接收裝置30的一實施例。資料接收裝置30連接在串列周邊介面A的資料輸入端Input與並列匯流排12之間。串列周邊介面A的資料輸入端Input是用以接收一包括有多個第一數位資料的第一串列資料。資料接收裝置30經由該資料輸入端Input接收該第一串列資料,並且將該第一串列資料的多個第一數位資料輸出至並列匯流排12。第一串列資料可以是例如一個位元組(Byte),包括8個1位元(bit)的數位資料(0或1)。資料接收裝置30包括一輸入緩衝器32與一控制單元31。在一實施例中,控制單元31接收該串列時脈信號與該內部時脈信號,該控制單元31連接串列周邊介面A的串列時脈端 SCK,以接收該串列時脈信號。輸入緩衝器32具有一個第一輸入端及多個第一輸出端,該第一輸入端連接資料輸入端Input,該多個第一輸出端連接並列匯流排12。輸入緩衝器32藉由該第一輸入端接收該第一串列資料,並且從該多個第一輸出端輸出該多個第一數位資料給並列匯流排12。輸入緩衝器32具有多個第一儲存元件用以儲存該多個第一數位資料,在一實施例中,該第一儲存元件為正反器。控制單元31連接輸入緩衝器32。控制單元31根據串列周邊介面A的串列時脈信號,控制輸入緩衝器32依序儲存該多個第一數位資料至該多個第一儲存元件。在一實施例中,控制單元31包括一有限狀態機(Finite State Machine;FSM)連接輸入緩衝器32。該有限狀態機根據串列時脈信號產生控制信號控制輸入緩衝器32的運作。控制單元31更經由並列匯流排12連接處理單元11。因應輸入緩衝器32輸出該多個第一數位資料,控制單元31配合處理單元11的內部時脈信號,發出一通知信號給處理單元11。在一實施例中,控制單元31係根據計數串列時脈信號的時脈數量以及內部時脈信號,以發送該通知信號。因應該通知信號,處理單元11經由並列匯流排12接收該多個第一數位資料。
圖6說明資料接收裝置30的一個實施例,在圖6中,係以一正反器作為第一儲存元件322,每一個正反器322具有時脈輸入端接收串列時脈信號,一輸入端D與一輸出端Q。輸入緩衝器32包括有8個正反器322與8個多工器324。輸入緩衝器32包含有一第一輸入端326,與這8個多工器324的輸入端串接在一起,從資料輸入端Input輸入的第一串列資料被傳送至這8個多工器324。每一個正反器322的輸入端D連接一個多工器324的輸出端,輸出端Q則連接到並列匯流排12。多工器324是一個選擇單元,用以選擇使其輸入端連接正反器322的輸入端D,使多工器324輸入端的資料傳送至正反器322。在其他實施例中,亦可以使用其他具有與多工器324相同功能的邏輯電路來取代多工器324。控制單元31根據串列時脈信號分別控制各個多工器324,使第一串列資料的8個第一 數位資料分別儲存到不同的正反器322。這8個輸出端Q輸出這8個第一數位資料至並列匯流排12,以供處理單元11讀取。
與習知技術相比,根據本發明的資料接收裝置30省略了移位暫存器,因此可以減少面積,降低成本。
圖7提供資料接收裝置30’的另一實施例。圖7的資料裝置30’包括一控制單元33,輸入端衝器32、34以及選擇單元36、38,可以應用於處理從資料輸入端Input接收到的第一串列資料與第二串列資料,其中第一串列資料包括多個第一數位資料,第二串列資料包括多個第二數位資料。在一實施例中,控制單元33接收該串列時脈信號與該內部時脈信號,該控制單元33連接串列周邊介面A的串列時脈端SCK,以接收該串列時脈信號。
選擇單元36連接在資料輸入端Input與輸入緩衝器32、34之間,具有一個輸入端耦接資料輸入端Input,以及兩個輸出端分別連接輸入緩衝器32、34,選擇單元36係用以使輸入緩衝器32或34與資料輸入端Input相連接。選擇單元36用以依序接收該第一串列資料與該第二串列資料,並且將第一串列資料傳送給輸入緩衝器32,再將第二串列資料傳送給輸入緩衝器34。在其他實施例中,選擇單元36可以是一多工器,或者是其他具有相同功能的邏輯電路。輸入緩衝器32與34都是操作於串列時脈域,兩者都是耦接在選擇單元36、38之間。輸入緩衝器32接收該第一串列資料,並且具有多個第一輸出端輸出該多個第一數位資料給選擇單元38。輸入緩衝器32具有多個第一儲存元件,用以儲存該多個第一數位資料,在一實施例中,該第一儲存元件為正反器。輸入緩衝器34接收該第二串列資料,並且具有多個第二輸出端輸出該多個第二數位資料給選擇單元38。輸入緩衝器34具有多個第二儲存元件,用以儲存該多個第二數位資料,在一實施例中,該第二儲存元件為正反器。在一實施例中,輸入緩衝器34與輸入緩衝器32的組成相同,兩者內部結構的一實施例可以參考圖6。
選擇單元38具有多個輸出端連接並列匯流排12。選擇單元38分別連接輸入緩衝器32的多個第一輸出端以及輸入緩衝器34的多個第二輸出端,以接收該多個第一數位資料與該多個第二數位資料。選擇單元38的操作使其多個輸出端與輸入緩衝器32或34相連接,以選擇輸出該多個第一數位資料或該多個第二數位資料至該並列匯流排12。在其他實施例中,選擇單元38可以是一多工器,或者是其他具有相同功能的邏輯電路。
控制單元33連接選擇單元36、38,並且根據該串列時脈信號控制選擇單元36與38的運作,在一實施例中,控制單元33藉由計數串列時脈信號的時脈數量,控制選擇單元36、38的切換。控制單元33連接輸入緩衝器32與34。控制單元33根據該串列時脈信號控制輸入緩衝器32依序儲存該多個第一數位資料至該多個第一儲存元件,以及控制輸入緩衝器34依序儲存該多個第二數位資料至該多個第二儲存元件。
在一實施例中,控制單元33包括一個或多個有限狀態機(Finite State Machine;FSM)根據串列時脈信號產生多個控制信號以控制輸入緩衝器32、34以及選擇單元36、38的運作。
控制單元33更經由並列匯流排12連接處理單元11。因應選擇單元38輸出該多個第一數位資料或者該多個第二數位資料,控制單元33配合處理單元11的內部時脈信號,發出一通知信號給處理單元11。在一實施例中,控制單元33根據計數串列時脈信號的時脈數量以及內部時脈信號,以發送該通知信號。因應該通知信號,處理單元11經由並列匯流排12接收選擇單元38輸出的資料。因應選擇單元38輸出該輸入緩衝器32的多個第一數位資料,控制單元33控制選擇單元36連接輸入緩衝器32,使下一筆串列資料傳送到輸入緩衝器32。因應多選擇單元38輸出該輸入緩衝器34的多個第二數位資料,控制單元33控制選擇單元36連接輸入緩衝器34,使下一筆串列資料傳送到輸入緩衝器34。藉由兩 個輸入緩衝器32與34配合選擇單元36的切換,可以有助於提升資料傳輸的效率。
以上所述僅是本發明的實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以實施例揭露如上,然而並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
A‧‧‧串列周邊介面
11‧‧‧處理單元
12‧‧‧並列匯流排
20‧‧‧資料傳輸裝置
21‧‧‧控制單元
22‧‧‧輸出緩衝器
23‧‧‧選擇單元

Claims (17)

  1. 一種串列周邊介面的資料傳送裝置,用於將一包括有多個第一數位資料的第一並列資料轉換成串列的形式後,從該串列周邊介面的一資料輸出端輸出,該資料傳送裝置包括:一第一輸出緩衝器,操作於一相應於一內部時脈信號的內部時脈域,用以接收該第一並列資料,並且輸出該多個第一數位資料,其中具有多個第一儲存元件,用以儲存該多個第一數位資料;一第一選擇單元,具有一輸出端連接該資料輸出端,以及多個第一輸入端,以接收該第一輸出緩衝器輸出的該多個第一數位資料,該第一選擇單元用以選擇該多個第一輸入端的其中之一與該資料輸出端相連接,使該多個第一數位資料的其中之一被輸出;以及一控制單元,連接該第一選擇單元,根據一串列時脈信號控制該第一選擇單元依序輸出該多個第一數位資料。
  2. 如請求項1所述之資料傳送裝置,更接收一包括有多個第二數位資料的第二並列資料,該資料傳送裝置更包括:一第二輸出緩衝器,操作於該內部時脈域,用以接收該第二並列資料,並且輸出該多個第二數位資料給該第一選擇單元,其中具有多個第二儲存元件,用以儲存該多個第二數位資料;一第二選擇單元,連接該第一輸出緩衝器與該第二輸出緩衝器,用以依序輸出該第一並列資料給該第一輸出緩衝器以及輸出該第二並列資料給該第二輸出緩衝器;其中,該第一選擇單元更包括多個第二輸入端連接第二輸出緩衝器,該多個第二輸入端用以接收該第二輸出緩衝器輸出的該多個第二數位資料,該第一選擇單元藉由選擇該多個第一輸入端與該多個第二輸入端的其中之一與該資 料輸出端相連接,以選擇該多個第一數位資料與多個第二數位資料的其中之一輸出,該控制單元根據該串列時脈信號控制該第一選擇單元依序輸出該多個第一數位資料與該多個第二數位資料。
  3. 如請求項1所述之資料傳送裝置,其中該第一儲存元件為正反器,具有一時脈輸入端接收該內部時脈信號。
  4. 如請求項2所述之資料傳送裝置,其中該第二儲存元件為正反器,具有一時脈輸入端接收該內部時脈信號。
  5. 如請求項1所述之資料傳送裝置,其中該控制單元包括一有限狀態機用以產生控制信號控制該第一選擇單元的操作。
  6. 如請求項1所述之資料傳送裝置,其中因應該第一選擇單元輸出該多個第一數位資料,該控制單元更配合該內部時脈信號送出一通知信號。
  7. 如請求項1所述之資料傳送裝置,其中該第一選擇單元為一多工器。
  8. 如請求項2所述之資料傳送裝置,其中該第二選擇單元為一多工器。
  9. 一種串列周邊介面的資料接收裝置,該串列周邊介面具有一資料輸入端接收一包括有多個第一數位資料的第一串列資料,包括:一第一輸入緩衝器,具有多個第一輸出端,該第一輸入緩衝器係用以接收該第一串列資料,並且從該多個第一輸出端輸出該多個第一數位資料,其中具有多個第一儲存元件用以儲存該多個第一數位資料;以及一控制單元,連接該第一輸入緩衝器,該控制單元係用以根據串列時脈信號控制該第一輸入緩衝器依序儲存該多個第一數位資料至該多個第一儲存元件。
  10. 如請求項9所述之資料接收裝置,該串列周邊介面的該資料輸入端更接收一包括有多個第二數位資料的第二串列資料,該資料接收裝置更包括:一第一選擇單元,連接該第一輸入緩衝器,該第一選擇單元用以接收及輸出該第一串列資料與該第二串列資料,該第一選擇單元將該第一串列資料輸出給該第一輸入緩衝器;一第二輸入緩衝器,連接該第一選擇單元,並且具有多個第二輸出端,該第二輸入緩衝器係用以接收該第一選擇單元輸出的該第二串列資料,並且經由該多個第二輸出端輸出該多個第二數位資料,該第二輸入緩衝器具有多個第二儲存元件,用以儲存該多個第二數位資料;一第二選擇單元,連接該第一輸入緩衝器與該第二輸入緩衝器,用以接收該第一輸入緩衝器輸出的多個第一數位資料與該第二輸入緩衝器輸出的該多個第二數位資料,並且選擇輸出該多個第一數位資料或該多個第二數位資料;其中,該控制單元根據該串列時脈信號,控制該第二輸入緩衝器依序儲存該多個第二數位資料至該多個第二儲存元件,以及控制該第一選擇單元與該第二選擇單元的操作。
  11. 如請求項9所述之資料接收裝置,其中該第一儲存元件為正反器,具有一時脈輸入端接收該串列時脈信號。
  12. 如請求項10所述之資料接收裝置,其中該第二儲存元件為正反器,具有一時脈輸入端接收該串列時脈信號。
  13. 如請求項10所述之資料接收裝置,其中該控制單元包括至少一有限狀態機用以產生控制信號,以分別控制該第一選擇單元與該第二選擇單元的操作。
  14. 如請求項9所述之資料接收裝置,其中因應該第一輸入緩衝器輸出該多個第一數位資料,該控制單元更配合一內部時脈信號送出一通知信號。
  15. 如請求項10所述之資料接收裝置,其中因應該第二選擇單元輸出該多個第一數位資料或該多個第二數位資料,該控制單元更配合一內部時脈信號送出一通知信號。
  16. 如請求項10所述之資料接收裝置,其中該第一選擇單元為一多工器。
  17. 如請求項10所述之資料傳送裝置,其中該第二選擇單元為一多工器。
TW106116934A 2017-05-22 2017-05-22 串列周邊介面之資料傳送裝置與資料接收裝置 TWI690806B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106116934A TWI690806B (zh) 2017-05-22 2017-05-22 串列周邊介面之資料傳送裝置與資料接收裝置
CN201710423029.4A CN108932210B (zh) 2017-05-22 2017-06-07 串行周边接口的数据传送装置与数据接收装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106116934A TWI690806B (zh) 2017-05-22 2017-05-22 串列周邊介面之資料傳送裝置與資料接收裝置

Publications (2)

Publication Number Publication Date
TW201901460A TW201901460A (zh) 2019-01-01
TWI690806B true TWI690806B (zh) 2020-04-11

Family

ID=64448232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116934A TWI690806B (zh) 2017-05-22 2017-05-22 串列周邊介面之資料傳送裝置與資料接收裝置

Country Status (2)

Country Link
CN (1) CN108932210B (zh)
TW (1) TWI690806B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2682480Y (zh) * 2003-12-31 2005-03-02 上海贝岭股份有限公司 一种集成在芯片内的spi同步串行通讯接口电路
TW200530822A (en) * 2003-11-25 2005-09-16 Atmel Corp Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
TW200849025A (en) * 2007-06-07 2008-12-16 Via Tech Inc System and method for serial peripheral interface data transmission
TW200945045A (en) * 2008-04-25 2009-11-01 Novatek Microelectronics Corp Serial peripheral interface (SPI) circuit and display using the same
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
US20160025599A1 (en) * 2014-07-28 2016-01-28 Computational Systems, Inc. Parallel Digital Signal Processing of Machine Vibration Data

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687769B2 (en) * 2001-03-16 2004-02-03 Texas Instruments Incorporated Serial peripheral interface with high performance buffering scheme
CN100389413C (zh) * 2004-09-15 2008-05-21 北京中星微电子有限公司 串行通信总线外部设备接口
US7546402B2 (en) * 2005-03-24 2009-06-09 Sunplus Technology Co., Ltd. Optical storage system comprising interface for transferring data
JP4773377B2 (ja) * 2007-01-29 2011-09-14 ルネサスエレクトロニクス株式会社 通信システム、通信装置及びフロー制御方法
CN100498749C (zh) * 2007-04-12 2009-06-10 威盛电子股份有限公司 串行外围接口数据传输方法及串行外围接口数据传输系统
CN101324873B (zh) * 2008-07-08 2010-04-21 锐迪科微电子(上海)有限公司 兼容型非标准位宽串行周边接口及接口间的数据传输方法
CN102023945B (zh) * 2009-09-22 2012-03-28 鸿富锦精密工业(深圳)有限公司 基于串行外围设备接口总线的设备及其数据传输方法
CN102023956B (zh) * 2009-09-23 2012-07-25 上海摩波彼克半导体有限公司 集成电路芯片中串行外设从器件接口结构及数据读写方法
KR20120055034A (ko) * 2010-11-22 2012-05-31 삼성전자주식회사 휴대용 단말기에서 에스피아이를 이용한 주변 기기 연결 장치 및 데이터 전송 방법
US9471484B2 (en) * 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9753487B2 (en) * 2013-03-14 2017-09-05 Micron Technology, Inc. Serial peripheral interface and methods of operating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530822A (en) * 2003-11-25 2005-09-16 Atmel Corp Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
CN2682480Y (zh) * 2003-12-31 2005-03-02 上海贝岭股份有限公司 一种集成在芯片内的spi同步串行通讯接口电路
TW200849025A (en) * 2007-06-07 2008-12-16 Via Tech Inc System and method for serial peripheral interface data transmission
TW200945045A (en) * 2008-04-25 2009-11-01 Novatek Microelectronics Corp Serial peripheral interface (SPI) circuit and display using the same
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
US20160025599A1 (en) * 2014-07-28 2016-01-28 Computational Systems, Inc. Parallel Digital Signal Processing of Machine Vibration Data

Also Published As

Publication number Publication date
TW201901460A (zh) 2019-01-01
CN108932210A (zh) 2018-12-04
CN108932210B (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
TWI411956B (zh) 以位元時脈與平行資料轉換發送及/或接收序列資料的方法與系統
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US20140115229A1 (en) Method and system to reduce system boot loader download time for spi based flash memories
US10318447B2 (en) Universal SPI (Serial Peripheral Interface)
JP2009525625A (ja) シリアル相互接続の多数レーン用の装置及びデスキュー
JP2002007201A (ja) メモリシステム、メモリインターフェース及びメモリチップ
US20050198483A1 (en) Conversion apparatus and method thereof
JPH0678019A (ja) インターフェース装置
US7590146B2 (en) Information processing unit
US8510485B2 (en) Low power digital interface
TWI690806B (zh) 串列周邊介面之資料傳送裝置與資料接收裝置
US20090113092A1 (en) Signal converter for debugging that expands fifo capacity
JPH0326107A (ja) 論理回路
KR100580179B1 (ko) 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치
EP3739463A1 (en) Circuit for asynchronous data transfer
WO2009110588A1 (ja) データ転送装置及び方法並びに半導体回路
US7752475B2 (en) Late data launch for a double data rate elastic interface
TWI687815B (zh) 資料發送方法、具有序列周邊介面之從屬裝置及資訊處理裝置
WO2022126893A1 (zh) 用于serdes接口的桥接模块
US7269681B1 (en) Arrangement for receiving and transmitting PCI-X data according to selected data modes
JP2000195287A (ja) シフトレジスタ及びシリアル/パラレル変換回路並びに通信用lsi
JP2023042572A (ja) 半導体集積回路の汎用入出力モジュール
KR100448088B1 (ko) 클럭 포워딩 회로
Adhiwiyogo Virtex-4 High-Speed Single Data Rate LVDS Transceiver
CN117792359A (zh) 一种芯片外部复位管脚的复用选择电路及芯片