CN2682480Y - 一种集成在芯片内的spi同步串行通讯接口电路 - Google Patents
一种集成在芯片内的spi同步串行通讯接口电路 Download PDFInfo
- Publication number
- CN2682480Y CN2682480Y CN 200320123055 CN200320123055U CN2682480Y CN 2682480 Y CN2682480 Y CN 2682480Y CN 200320123055 CN200320123055 CN 200320123055 CN 200320123055 U CN200320123055 U CN 200320123055U CN 2682480 Y CN2682480 Y CN 2682480Y
- Authority
- CN
- China
- Prior art keywords
- bus
- data
- input
- serial
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型涉及一种集成在芯片内的SPI同步串行通讯接口电路,包括:外部时钟、控制寄存器、计数器、状态机、地址寄存器;其特点是还包括:一输入串行变并行转换电路,输入端与数据输入线“DIN”端连接,输出端送出串行信息转换成并行的信息;一输入缓冲寄存器,输入端与输入串行变并行转换电路的输出端连接,输出端分别与地址寄存器和芯片内部寄存器连接;一输出缓冲寄存器,输入端与内部寄存器连接,其输出端与数据输出总线“DOUT_BUS”端连接;一输出并行变串行转换电路,输入端与数据输出总线“DOUT_BUS”端连接,输出端与数据输出线“DOUT”端连接;所述的接口电路通过外部总线的片选CS、同步时钟SCLK、数据输入DIN、数据输出DOUT四线进行芯片与外部器件的数据通讯。
Description
技术领域
本实用新型涉及一种接口电路,尤其涉及一种用基本单元在芯片内实现SPI接口功能的一种集成在芯片内的SPI同步串行通讯接口电路。
背景技术
随着电子线路越来越多的系统集成化和复杂化,集成电路芯片的应用不再是给定输入得到输出这样单一的工作模式,而需要集成电路芯片配合MCU,由MCU来控制芯片实现各种不同工作模式,同样MCU也可以读取芯片内部计算的中间数据等等,这就需要芯片与MCU有数据通讯。
芯片作为MCU外围器件与MCU的通讯可以有多种方式或者规范,SPI只是其中的一种,用4根数据/控制线实现数据通讯,有自己的规范。与MCU配合工作是一种趋势,有了与MCU的通讯芯片才能进行更为复杂,但更灵活的工作。为了实现与MCU进行SPI通讯,芯片必须具备SPI接口电路,如果没有SPI物理接口,就不能实现SPI通讯。
因此在芯片中增加SPI接口,尤其是实现以从机工作方式(与主机工作方式对应)的SPI同步(与异步对应)通讯接口,以适应市场应用,加大了产品应用的深度与广度,如在电能计量领域,带有SPI接口的芯片与MCU合作,能实现多功能、复费率电表的解决方案。
发明内容
本实用新型的目的在于提供一种集成在芯片内的SPI同步串行通讯接口电路,它能在芯片内组成不同功能模块,使之具有SPI接口功能,从而实现集成电路芯片与MCU的通讯。
本实用新型的目的是这样实现的:
一种集成在芯片内的SPI同步串行通讯接口电路,包括:外部时钟、与外部时钟连接的控制寄存器、接收外部时钟的计数器、控制各部件工作的状态机、存储地址数据的地址寄存器;其特点是还包括:
一输入串行变并行转换电路,其输入端与外部数据总线的数据输入线“DIN”端连接,其输出端送出串行信息转换成并行的信息;
一输入缓冲寄存器,其输入端与输入串行变并行转换电路的输出端连接,接收经输入串行变并行转换电路送出的将串行信息转换成并行的信息,其输出端通过内部数据总线——数据输入总线“DIN_BUS”分别与地址寄存器和芯片内部寄存器连接;
一输出缓冲寄存器,其输入端与内部寄存器连接,接收内部寄存器送来的信息,其输出端与内部数据总线——数据输出总线“DOUT_BUS”端连接;
一输出并行变串行转换电路,其输入端与内部数据总线——数据输出总线“DOUT_BUS”端连接,接收输出缓冲寄存器送出信息,其输出端与外部数据总线的数据输出线“DOUT”端连接;
所述的接口电路根据SPI标准,通过外部总线的片选CS、同步时钟SCLK、数据输入DIN、数据输出DOUT四线进行芯片与外部器件(例如MCU)的数据通讯。
在上述的一种集成在芯片内的SPI同步串行通讯接口电路中,其中,所述的输入串行变并行转换电路由N个带复位的D触发器组成,前一级D触发器的输出端“Q”端与下一级D触发器的输入端“D”端连接,各级D触发器的输出端均与数据输入总线“DIN_BUS”端连接,形成实现N位移位的移位寄存器,将串行数据转换成并行的信息送出。
在上述的一种集成在芯片内的SPI同步串行通讯接口电路中,其中,所述的输入缓冲寄存器由N个二选一选择器和N个带复位的D触发器组成:前排上面两个二选一选择器输入端“S1”与数据输入总线“DIN_BUS”端连接,接收经输入串行变并行转换电路将串行数据转换成N位并行的信息,其输出端“D”输出端与后排上面两个D触发器的输入端“D”连接,两D触发器的输出端“Q”与内部数据总线——地址/命令总线“Address_BUS”端连接,并与前排上面两个二选一选择器输入端“S2”连接;前排下面两个二选一选择器输入端“S1”接收经输入串行变并行转换电路将串行数据转换成N位并行的信息,其输出端“D”输出端与后排下面两个D触发器的输入端“D”连接,D触发器的输出端“Q”与芯片内的寄存器连接,即与内部数据总线——输入数据总线“InDate_BUS”端连接,并与前排上面两个二选一选择器输入端“S2”连接。
在上述的一种集成在芯片内的SPI同步串行通讯接口电路中,其中,所述的输出缓冲寄存器由N个带复位的D触发器组成,各D触发器的输入端与内部数据总线——输出数据总线“OutDate_BUS”端连接,接收数据总线“OutDate_BUS上”的N位并行数据,各D触发器的输出端与数据输出总线“DOUT_BUS”端连接。
在上述的一种集成在芯片内的SPI同步串行通讯接口电路中,其中,所述的输出并行变串行转换电路由N个二选一选择器和N个带复位的D触发器组成:前排各二选一选择器的输入端“S1”与数据输出总线“DOUT_BUS”端连接,接收由输出缓冲寄存器送出的N位并行数据;前排各二选一选择器输出端“D”与后排各D触发器的输入端“D”连接;后排后级D触发器的输出端“Q”与前排前级二选一选择器的输入端“S2”连接,形成N位移位寄存器。
本实用新型一种集成在芯片内的SPI同步串行通讯接口电路,由于采用了上述的技术方案,使之与现有技术相比,具有以下优点和积极效果:
1.本实用新型由于将SPI接口集成在芯片内,作为芯片与MCU的通讯接口,通过将数据读出或写入芯片内部寄存器,从而能以从机工作方式实现与外部MCU通讯;
2.本实用新型由于带有SPI接口的芯片可直接与各个厂家生产的多种标准MCU进行串行数据传送,因此能适应于要求芯片和MCU通讯的系统;
3.本实用新型提供了实现SPI接口的一种解决方案,原理简单,应用性强,可作为其它相类似接口电路的基础。
附图说明
通过以下对本实用新型一种集成在芯片内的SPI同步串行通讯接口电路的一实施例结合其附图的描述,可以进一步理解本实用新型的目的、具体结构特征和优点。其中,附图为:
图1是带有数据通讯接口的芯片与MCU配合的结构示意图;
图2是本实用新型一种集成在芯片内的SPI同步串行通讯接口电路结构示意图;
图3是图2中输入串行变并行转换电路的电原理图;
图4是图2中输入缓冲寄存器的电原理图;
图5是图2中输出缓冲寄存器的电原理图;
图6是图2中输出并行变串行转换电路的电原理图;
图7是本实用新型应用在电能计量领域中的带有SPI接口的电能计量芯片和MCU等组成的电能计量系统的框图。
具体实施方式
请参见图1所示,这是带有数据通讯接口的芯片与MCU配合的结构示意图。为了实现集成电路芯片与MCU的通讯,有必要在芯片内部实现与MCU的通讯接口。SPI接口是一种标准的同步串行通讯接口,只需4根数据/控制线就能实现芯片与MCU的通讯。
请参见图2所示,这是本实用新型集成在芯片内的SPI同步串行通讯接口电路结构示意图。本实用新型用于集成在芯片内的SPI同步串行通讯接口电路,包括:与外部数据总线的同步时钟线“SCLK”端连接的外部时钟8、与外部时钟8连接的控制寄存器9、接收外部时钟8的计数器6、控制各部件工作的状态机5、存储数据的地址寄存器7;还包括:一输入串行变并行转换电路1,该输入串行变并行转换电路1的输入端与外部数据总线的数据输入线“DIN”端连接,输出端与内部数据总线——数据输入总线“DIN_BUS”端连接,送出串行信息转换成并行的信息;一输入缓冲寄存器2,该输入缓冲寄存器2的输入端与内部数据总线——数据输入总线“DIN_BUS”端连接,接收经输入串行变并行转换电路1送出的将串行信息转换成并行的信息,输出端分别通过内部数据总线——地址/命令总线“Address_BUS”端与地址寄存器7连接和通过内部数据总线——输入数据总线“InDate_BUS”端与芯片内部寄存器连接;一输出缓冲寄存器3,该输出缓冲寄存器3的输入端与内部寄存器连接,接收内部寄存器送来的信息,输出端与内部数据总线——数据输出总线“DOUT_BUS”端连接;一输出并行变串行转换电路4,该输出并行变串行转换电路4的输入端与内部数据总线——数据输出总线“DOUT_BUS”端连接,接收输出缓冲寄存器3送出信息,输出端与外部数据总线的数据输出线“DOUT”端连接。本实用新型的接口电路连接外部SPI总线,包括:片选CS、同步时钟SCLK、数据输入DIN、数据输出DOUT。
请结合图2参见图3所示,图3是本实用新型中输入串行变并行转换电路的电原理图。所述的输入串行变并行转换电路1是提供用移位寄存器来实现串行变并行的转换。在本实施例中,输入串行变并行转换电路1由N个带复位的D触发器组成,以实现N位移位寄存器功能,电路中,前一级D触发器的输出端“Q”端与下一级D触发器的输入端“D”端连接,各级D触发器的输出端均与内部数据总线——数据输入总线“DIN_BUS”端连接,形成实现N位移位的移位寄存器,将串行数据转换成并行的信息送出;在每个同步时钟“SCLK”的下降沿,D触发器输入端“D”的数据通过D触发器到达D触发器的输出端“Q”。在N个同步时钟“SCLK”的下降沿后,在数据输入总线“DIN_BUS”上得到N位并行数据,最先移入的数据经过N-1次移位后,成为N位并行数据的最高位;最后移入的数据不移位,直接成为N位并行数据的最低位。
请结合图2参见图4所示,图4是本实用新型中输入缓冲寄存器的电原理图。所述的输入缓冲寄存器2由N个二选一选择器和N个带复位的D触发器组成:前排上面两个二选一选择器21和22输入端“S1”与数据输入总线“DIN_BUS”端连接,接收经输入串行变并行转换电路1将串行数据转换成N位并行的信息,其输出端“D”输出端与后排上面两个D触发器25和26的输入端“D”连接,D触发器(25、26)的输出端“Q”与内部数据总线——地址/命令总线“Address_BUS”端连接,并与前排上面两个二选一选择器(21、22)输入端“S2”连接;前排下面两个二选一选择器23和24输入端“S1”接收经输入串行变并行转换电路1将串行数据转换成N位并行的信息,其输出端“D”输出端与后排下面两个D触发器27和28的输入端“D”连接,D触发器27和28的输出端“Q”与芯片内的寄存器连接,即与内部数据总线——输入数据总线“InDate_BUS”端连接,并与前排上面两个二选一选择器23和24输入端“S2”连接。输入缓冲寄存器2在工作时,根据状态机5给出的控制信号决定把数据输入总线“DIN_BUS”上得到N位并行数据通过地址/命令总线“Address_BUS”输入到地址/命令寄存器或通过输入数据总线“InDate_BUS”输入到内部寄存器。
请结合图2参见图5所示,图5是本实用新型中输出缓冲寄存器的电原理图。所述的输出缓冲寄存器3由N个带复位的D触发器组成,各D触发器的输入端与内部数据总线——输出数据总线“OutDate_BUS”端连接,接收数据总线“OutDate_BUS上”的N位并行数据,各D触发器的输出端与数据输出总线“DOUT_BUS”端连接;在实际工作中,根据状态机5给出的控制信号把输出数据总线“OutDate_BUS”上的N位并行数据输入至输出缓冲寄存器3,并将数据放到数据输出总线“DOUT_BUS”上。
请结合图2参见图6所示,图6是本实用新型中输出并行变串行转换电路的电原理图。所述的输出并行变串行转换电路4通过用移位寄存器实现并行变串行转换,该输出并行变串行转换电路4由N个二选一选择器和N个带复位的D触发器组成:前排各二选一选择器的输入端“S1”与数据输出总线“DOUT_BUS”端连接,接收由输出缓冲寄存器3送出的N位并行数据;前排各二选一选择器输出端“D”与后排各D触发器的输入端“D”连接;后排后级D触发器的输出端“Q”与前排前级二选一选择器的输入端“S2”连接,形成N位移位寄存器,实现N位移位寄存器功能;在实际工作时,在数据输出前,将需要输出的数据通过数据输出总线“DOUT_BUS”将N位并行数据放到移位寄存器中,然后关闭该通道,等待同步时钟“SCLK”信号。在N个同步时钟“SCLK”上降沿后,将移位寄存器中的N位并行数据依次移出到外部数据总线的数据输出线“DOUT”端。N位并行数据的最高位最先移出,成为N位串行数据的最高位;N位并行数据的最低位经过N-1次移位最后移出,成为N位串行数据的最低位。在没有数据输出时,数据输出线“DOUT”端为高阻态。
请参见图2所示,状态机5由用带复位的D触发器和逻辑组成,实现状态机的功能。根据通讯协议,由译码电路判断输入的命令,确定目标寄存器,控制SPI接口或将输入数据放到目标寄存器或将目标寄存器的数据输出。对不同的命令,根据计数器6的计数值给出不同的标志,控制SPI接口工作的时序,对错误命令进行判断。
计数器6由用N个带复位的D触发器和逻辑组合电路实现2N计数器功能。对输入的同步时钟“SCLK”和内部时钟“CK”进行计数(计时),复位后计数器的缺省值为零,每个时钟沿使计数器加一,当计数器完成给定的计数任务后,计数器复位并给出标志,等待下一个计数命令。
本实用新型一种集成在芯片内的SPI同步串行通讯接口电路适用面大,请参见图7所示,这是本实用新型应用在电能计量领域的带有SPI接口的电能计量芯片和MCU等组成的电能计量系统的框图。从图中可知,通过将原来单纯的依靠芯片输出脉冲计量电能的芯片扩展到与MCU配合,实现由MCU控制,实现多功能、复费率电表的解决方案,并通过MCU即时对电能计量芯片的工作状态进行监控的电能计量系统。
带有SPI接口的电能计量芯片可以随时将重要的中间计算数据(电流、电压、功率、片上温度等)和中断信息等数据放到内部寄存器,而MCU可以随时发出读寄存器命令,将需要的数据从电能计量芯片内读出;同样,MCU也可发出写寄存器命令,预先将要设定的电能计量芯片工作方式、增益/相位校准值、各功能模块的缺省值等写入芯片内部寄存器。
综上所述,本实用新型一种集成在芯片内的SPI同步串行通讯接口电路由于将SPI接口集成在芯片内,通过将数据读出或写入芯片内部寄存器,实现以从机工作方式与外部MCU通讯;同时,由于带有SPI接口的芯片可直接与各个厂家生产的多种标准MCU进行串行数据传送,因此能广泛适应于要求芯片和MCU通讯的系统;另外,带有SPI接口的电能计量芯片和MCU等组成的电能计量系统适用于要求不断的提高的电能表的技术和功能规范要求,有助于开发各种要求的多功能、复费率电能计量系统;因此极为实用。
Claims (5)
1.一种集成在芯片内的SPI同步串行通讯接口电路,包括:外部时钟(8)、与外部时钟(8)连接的控制寄存器(9)、接收外部时钟(8)的计数器(6)、控制各部件工作的状态机(5)、存储地址数据的地址寄存器(7);其特征在于还包括:
一输入串行变并行转换电路(1),其输入端与外部数据总线的数据输入线“DIN”端连接,其输出端送出串行信息转换成并行的信息;
一输入缓冲寄存器(2),其输入端与输入串行变并行转换电路(1)的输出端连接,接收经输入串行变并行转换电路(1)送出的将串行信息转换成并行的信息,其输出端通过内部数据总线——数据输入总线“DIN_BUS”分别与地址寄存器(7)和芯片内部寄存器连接;
一输出缓冲寄存器(3),其输入端与内部寄存器连接,接收内部寄存器送来的信息,其输出端与内部数据总线——数据输出总线“DOUT_BUS”端连接;
一输出并行变串行转换电路(4),其输入端与内部数据总线——数据输出总线“DOUT_BUS”端连接,接收输出缓冲寄存器(3)送出信息,其输出端与外部数据总线的数据输出线“DOUT”端连接;
所述的接口电路根据SPI标准,通过外部总线的片选CS、同步时钟SCLK、数据输入DIN、数据输出DOUT四线进行芯片与外部器件的数据通讯。
2.如权利要求1所述的一种集成在芯片内的SPI同步串行通讯接口电路,其特征在于:所述的输入串行变并行转换电路(1)由N个带复位的D触发器组成,前一级D触发器的输出端“Q”端与下一级D触发器的输入端“D”端连接,各级D触发器的输出端均与数据输入总线“DIN_BUS”端连接,形成实现N位移位的移位寄存器,将串行数据转换成并行的信息送出。
3.如权利要求1所述的一种集成在芯片内的SPI同步串行通讯接口电路,其特征在于:所述的输入缓冲寄存器(2)由N个二选一选择器和N个带复位的D触发器组成:前排上面两个二选一选择器(21、22)输入端“S1”与数据输入总线“DIN_BUS”端连接,接收经输入串行变并行转换电路(1)将串行数据转换成N位并行的信息,其输出端“D”输出端与后排上面两个D触发器(25、26)的输入端“D”连接,D触发器(25、26)的输出端“Q”与内部数据总线——地址/命令总线“Address_BUS”端连接,并与前排上面两个二选一选择器(21、22)输入端“S2”连接;前排下面两个二选一选择器(23、24)输入端“S1”接收经输入串行变并行转换电路(1)将串行数据转换成N位并行的信息,其输出端“D”输出端与后排下面两个D触发器(27、28)的输入端“D”连接,D触发器(27、28)的输出端“Q”与芯片内的寄存器连接,即与内部数据总线——输入数据总线“InDate_BUS”端连接,并与前排上面两个二选一选择器(23、24)输入端“S2”连接。
4.如权利要求1所述的一种集成在芯片内的SPI同步串行通讯接口电路,其特征在于:所述的输出缓冲寄存器(3)由N个带复位的D触发器组成,各D触发器的输入端与内部数据总线——输出数据总线“OutDate_BUS”端连接,接收数据总线“OutDate_BUS上”的N位并行数据,各D触发器的输出端与数据输出总线“DOUT_BUS”端连接。
5.如权利要求1所述的一种集成在芯片内的SPI同步串行通讯接口电路,其特征在于:所述的输出并行变串行转换电路(4)由N个二选一选择器和N个带复位的D触发器组成:前排各二选一选择器的输入端“S1”与数据输出总线“DOUT_BUS”端连接,接收由输出缓冲寄存器(3)送出的N位并行数据;前排各二选一选择器输出端“D”与后排各D触发器的输入端“D”连接;后排后级D触发器的输出端“Q”与前排前级二选一选择器的输入端“S2”连接,形成N位移位寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200320123055 CN2682480Y (zh) | 2003-12-31 | 2003-12-31 | 一种集成在芯片内的spi同步串行通讯接口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200320123055 CN2682480Y (zh) | 2003-12-31 | 2003-12-31 | 一种集成在芯片内的spi同步串行通讯接口电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2682480Y true CN2682480Y (zh) | 2005-03-02 |
Family
ID=34599783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200320123055 Expired - Lifetime CN2682480Y (zh) | 2003-12-31 | 2003-12-31 | 一种集成在芯片内的spi同步串行通讯接口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2682480Y (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102262604A (zh) * | 2011-07-25 | 2011-11-30 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
CN102565665A (zh) * | 2010-12-17 | 2012-07-11 | 炬力集成电路设计有限公司 | 一种电路检测装置及方法 |
CN103531167A (zh) * | 2013-10-23 | 2014-01-22 | 天利半导体(深圳)有限公司 | 一种串/并行数据控制电路 |
CN107562666A (zh) * | 2017-09-26 | 2018-01-09 | 威创集团股份有限公司 | 基于spi总线的设备间通信的方法、系统及相关装置 |
CN107589289A (zh) * | 2017-09-04 | 2018-01-16 | 中国电子科技集团公司第四十研究所 | 一种基于示波器的spi总线硬件触发与解码方法 |
CN108932210A (zh) * | 2017-05-22 | 2018-12-04 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
CN111413662A (zh) * | 2020-05-13 | 2020-07-14 | 杭州万高科技股份有限公司 | 一种相位校正电路、方法以及电能计量装置 |
CN111795638A (zh) * | 2019-04-09 | 2020-10-20 | 泰连感应德国有限公司 | 总线兼容的传感器元件和通信系统 |
CN111834975A (zh) * | 2020-06-30 | 2020-10-27 | 国网上海市电力公司 | 一种过压或欠压断路断相保护器电压数据存储方法 |
CN113282531A (zh) * | 2021-05-28 | 2021-08-20 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
CN113448895A (zh) * | 2021-06-25 | 2021-09-28 | 武汉新芯集成电路制造有限公司 | 存储集成芯片及其通信方法、封装结构及封装方法 |
-
2003
- 2003-12-31 CN CN 200320123055 patent/CN2682480Y/zh not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102565665A (zh) * | 2010-12-17 | 2012-07-11 | 炬力集成电路设计有限公司 | 一种电路检测装置及方法 |
CN102262604A (zh) * | 2011-07-25 | 2011-11-30 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
WO2012155674A1 (zh) * | 2011-07-25 | 2012-11-22 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
CN102262604B (zh) * | 2011-07-25 | 2017-04-26 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
CN103531167A (zh) * | 2013-10-23 | 2014-01-22 | 天利半导体(深圳)有限公司 | 一种串/并行数据控制电路 |
TWI690806B (zh) * | 2017-05-22 | 2020-04-11 | 義隆電子股份有限公司 | 串列周邊介面之資料傳送裝置與資料接收裝置 |
CN108932210A (zh) * | 2017-05-22 | 2018-12-04 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
CN108932210B (zh) * | 2017-05-22 | 2021-10-08 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
CN107589289A (zh) * | 2017-09-04 | 2018-01-16 | 中国电子科技集团公司第四十研究所 | 一种基于示波器的spi总线硬件触发与解码方法 |
CN107562666A (zh) * | 2017-09-26 | 2018-01-09 | 威创集团股份有限公司 | 基于spi总线的设备间通信的方法、系统及相关装置 |
CN107562666B (zh) * | 2017-09-26 | 2020-10-23 | 威创集团股份有限公司 | 基于spi总线的设备间通信的方法、系统及相关装置 |
CN111795638A (zh) * | 2019-04-09 | 2020-10-20 | 泰连感应德国有限公司 | 总线兼容的传感器元件和通信系统 |
CN111413662A (zh) * | 2020-05-13 | 2020-07-14 | 杭州万高科技股份有限公司 | 一种相位校正电路、方法以及电能计量装置 |
CN111413662B (zh) * | 2020-05-13 | 2022-02-08 | 杭州万高科技股份有限公司 | 一种相位校正电路、方法以及电能计量装置 |
CN111834975A (zh) * | 2020-06-30 | 2020-10-27 | 国网上海市电力公司 | 一种过压或欠压断路断相保护器电压数据存储方法 |
CN113282531A (zh) * | 2021-05-28 | 2021-08-20 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
CN113282531B (zh) * | 2021-05-28 | 2023-08-11 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
CN113448895A (zh) * | 2021-06-25 | 2021-09-28 | 武汉新芯集成电路制造有限公司 | 存储集成芯片及其通信方法、封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN2682480Y (zh) | 一种集成在芯片内的spi同步串行通讯接口电路 | |
CN107169244B (zh) | 一种机电-电磁暂态混合仿真接口系统及方法 | |
CN1696845A (zh) | 用两级级联延时线法测量时间间隔的方法及装置 | |
EP0301383A2 (en) | Pseudo random pattern generating device | |
CN102353891A (zh) | 一种数字集成电路功能测试仪 | |
CN1632849A (zh) | 通用型平板显示控制器及其控制方法 | |
CN2710264Y (zh) | 时分多路实时通讯总线 | |
CN111949582B (zh) | 指针同步装置及方法、异步fifo电路、处理器系统 | |
CN103684423A (zh) | 可变的同步时钟分频电路 | |
CN1088941C (zh) | 同步二进制计数器 | |
CN1333947A (zh) | 低功率计数器 | |
CN1180356C (zh) | 一种双通道共享存储器的实现方法 | |
CN100542107C (zh) | 一种调度数据的方法及装置 | |
CN1175575C (zh) | 减少混合信号集成电路中的数字开关噪声的方法和装置 | |
CN2718903Y (zh) | 一种电能计量芯片内的防潜动电路 | |
CN114443524A (zh) | 一种数据传输方法、系统、存储介质及设备 | |
CN102426345B (zh) | 一种三相谐波源 | |
CN1203400C (zh) | 可快速滑动相位的伪随机噪声序列的生成方法及其发生器 | |
CN114756498A (zh) | 芯片、主控芯片、芯片通信方法、芯片阵列及相关设备 | |
CN220273668U (zh) | 并行信号转串行信号的电路 | |
CN203632631U (zh) | 非交叠时钟产生电路 | |
CN2624292Y (zh) | 多机共享计数器与信号发生器用的asic | |
CN218734241U (zh) | 一种毛刺过滤电路、低速通信接口及电子设备 | |
CN103647528A (zh) | 非交叠时钟产生电路 | |
CN202230197U (zh) | 一种三相谐波源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20131231 Granted publication date: 20050302 |