CN2718903Y - 一种电能计量芯片内的防潜动电路 - Google Patents

Abstract

本实用新型一种电能计量芯片内的防潜动电路，其特点是包括：计时模块、计数模块和复位电路；计时模块由若干个带复位的D触发器组成，其输入端与主时钟信号连接，输出端输出计时到的标志信号与复位电路连接；计数模块由若干个带复位的加减计数单元连接组成，输入端分别与加信号CU减信号CD连接，输出端输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV与复位电路连接；复位电路与加减信号CU、CD、主时钟信号CK、主复位信号R1、计时模块和计数模块连接进行逻辑处理，产生防潜动复位信号R2。由此避免了电路的微信号分辨误差的积累，同时得到电能计量芯片设计要求的防潜动值，并且实现电能计量芯片的防潜动功能；其简单易行极为实用。

Description

一种电能计量芯片内的防潜动电路

技术领域

本实用新型涉及一种集成电路芯片内的防潜动电路，尤其涉及用基本单元在电能计量芯片内实现电能计量设计要求的一种电能计量芯片内的防潜动电路。

背景技术

在电能计量芯片领域，所述的防潜动指的是，电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出。

但是在现有技术电能计量的芯片中，由于芯片本身和电表整表系统都会产生不可避免的噪声，使电表在不用电时，由于上述噪声的存在，电路的微信号分辨误差的积累，使之造成有效功率计数，从而给用户造成不应有的电功率的损失。

为此，在电能计量芯片领域，芯片的防潜动功能的设置是势在必行，从而达到所要求的电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出，以减少给用户造成的不应有的损失。

发明内容

本实用新型的目的在于提供一种电能计量芯片内的防潜动电路，它应用于电能计量芯片内，能在时间上保证电能计量芯片的防潜动功能，从而达到电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出，减少用户的损失。

本实用新型的目的是这样实现的：

一种电能计量芯片内的防潜动电路，其特点是包括：计时模块、计数模块和复位电路；

所述的计时模块由若干个带复位的D触发器连接组成，其输入端与主时钟信号连接，输出端输出计时到的标志信号与复位电路连接；

所述的计数模块由若干个带复位的加减计数单元连接组成，输入端分别与加信号CU减信号CD连接，输出端输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV与复位电路连接；

所述的复位电路与加减信号CU、CD、主时钟信号CK、主复位信号R1、计时模块和计数模块连接进行逻辑处理，产生防潜动复位信号R2。

在上述的电能计量芯片内的防潜动电路中，其中，所述的由若干个带复位的D触发器连接组成的计时模块形成分频电路，同级D触发器的输出“Q非”端与同级D触发器的输入“D”端连接，第一级D触发器的输入“CK”端与主时钟信号CK连接，前一级D触发器的输出“Q”端与下一级D触发器的输入“CK”端连接，最后一级D触发器的输出“Q”端输出计时到的标志信号TF；每一个D触发器的“CLR”端与防潜动复位信号R2连接。

在上述的电能计量芯片内的防潜动电路中，其中，所述的由若干个带复位的加减计数单元连接组成的计数模块中，前级加减计数单元的两输出“Uo”端和“Do”端与后级加减计数单元的两输入“Ui”端和“Di”端相连，第一个加减计数单元的两个输入“Ui”端和“Di”端分别与输入模块的代表功率的加信号CU和减信号CD连接，最后一个加减计数单元的两个输出“Uo”端和“Do”端分别输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV；每一个加减计数单元的“CLR”端与防潜动复位信号R2连接。

在上述的电能计量芯片内的防潜动电路中，其中，所述的复位电路包括，

或门G1，门G1的两输入端分别与输入模块的代表功率的加信号CU和减信号CD连接；

或非门G2，门G2的一输入端与时钟信号CK连接，另一输入端与或门G1的输出端连接；

D触发器，该D触发器的输入“CK”端与计时模块输出端计时到的标志信号TF连接，输入“D”端设置一高电平，D触发器的“CLR”端与防潜动复位信号R2连接，D触发器的输出“Q非”端输出计时溢出标志TOV；与非门G3，门G3的三输入端分别与D触发器输出端计时溢出标志TOV和计数模块20的两输出端计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV连接；

或非门G4，门G4的两输入端分别与门G2的输出端和门G5的输出端连接；

或非门G5，门G5的两输入端分别与门G3的输出端和门G4的输出端连接；

或非门G6，门G6的两输入端分别与门G5的输出端和主复位信号R1连接；门G6的输出端输出产生防潜动的复位信号R2。

本实用新型一种电能计量芯片内的防潜动电路由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1.本实用新型由于在电能计量芯片内由计时模块、计数模块和复位电路组成防潜动电路，实现了电能计量设计要求的防潜动功能，使计时模块和计数模块正常工作的时候相互不影响，发生潜动的情况时即计时模块计到时而计数模块未溢出的时候，由复位电路将计时模块和计数模块同时清零，避免了电路的微信号分辨误差的积累。

2.本实用新型由于计数模块由N个带复位的加减计数单元组成，它根据输入到模块的加脉冲和减脉冲进行加减计数，当计数模块上溢出时输出进位信号或当计数模块下溢出时输出借位信号，得到电能计量芯片设计要求的防潜动阀值。

3.本实用新型由于复位电路对计时模块和计数模块不断清零，在时间上保证了电能计量芯片的防潜动的功能；整个防潜动电路的结构简单，易于实现；

4.本实用新型由于复位电路由若干与非门、或非门等逻辑电路组成，从而将不同的信号进行处理，从而实现电能计量芯片设计要求的防潜动功能。

附图说明

通过以下对本实用新型一种电能计量芯片内的防潜动电路的一实施例结合其附图的描述，可以进一步理解本实用新型的目的、具体结构特征和优点。其中，附图为：

图1是本实用新型一种电能计量芯片内的防潜动电路的结构示意图；

图2是图1防潜动电路中计时模块的电路结构示意图；

图3是图1防潜动电路中计数模块的电路结构示意图；

图4是图1防潜动电路中复位电路的时序示意图。

具体实施方式

请参见图1所示，图1是本实用新型一种电能计量芯片内的防潜动电路的结构示意图。本实用新型一种电能计量芯片内的防潜动电路由计时模块10、计数模块20和复位电路30组成。计时模块10由若干个带复位的D触发器连接组成，其输入端与主时钟信号CK连接，输出端输出计时到的标志信号TF与复位电路30连接；计数模块20由若干个带复位的加减计数单元连接组成，输入端分别与加信号CU减信号CD连接，输出端输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV与复位电路30连接；复位电路30与加减信号CU、CD、主时钟信号CK、主复位信号R1、计时模块10和计数模块20连接进行逻辑处理，产生防潜动复位信号R2。

请结合图1参见图2所示，图2是图1防潜动电路中计时模块的电路结构示意图。计时模块10由N个带复位的D触发器组成，计时模块(10)的作用是，将输入到计时模块的时钟信号进行分频，得到电能计量芯片设计所需要的防潜动时间。其中，同级D触发器的输出“Q非”端与同级D触发器的输入“D”端连接，第一级D触发器的输入“CK”端与主时钟信号CK连接，前一级D触发器的输出“Q”端与下一级D触发器的输入“CK”端连接，将输入模块的时钟信号(CK)进行2N分频，得到实现防潜动功能设计所需要的时间，最后一级D触发器的输出“Q”端输出计时到的标志信号TF；在本实施例中，用于防潜动电路计时模块得到的计时时间为M秒；同时，每一个D触发器的“CLR”端与防潜动复位信号R2连接，即计时模块10由复位电路产生的防潜动复位信号R2进行复位。

请结合图1参见图3所示，图3是图1防潜动电路中计数模块的电路结构示意图。计数模块20由若干个带复位的加减计数单元连接组成，其作用是，根据输入到模块的加脉冲和减脉冲进行加减计数，当计数模块上溢出时输出进位信号或当计数模块下溢出时输出借位信号，得到电能计量芯片设计要求的防潜动阀值。在本实用新型中，计数模块20由若干个带复位的加减计数单元连接组成的计数模块20中，前级加减计数单元的两输出“Uo”端和“Do”端与后级加减计数单元的两输入“Ui”端和“Di”端相连，以将输入模块的代表功率的加信号和减信号进行加减处理，第一个加减计数单元的两个输入“Ui”端和“Di”端分别与输入模块的代表功率的加信号CU和减信号CD连接，最后一个加减计数单元的两个输出“Uo”端和“Do”端分别输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV；每一个加减计数单元的“CLR”端与防潜动复位信号R2连接，即本实用新型中计数模块由复位电路产生的防潜动复位信号R2进行复位。

请参见图1所示，这是本实用新型防潜动电路的结构示意图。复位电路30由若干与非门、或非门等逻辑门组成，其作用是，将不同的信号进行处理，实现电能计量芯片设计要求的防潜动功能。复位电路30包括，

或门G1，门G1的两输入端分别与输入模块的代表功率的加信号CU和减信号CD连接，用以将代表功率的加信号和减信号进行逻辑或处理；

或非门G2，门G2的一输入端与时钟信号CK连接，另一输入端与或门G1的输出端连接，将时钟信号CK和门G1的输出信号进行逻辑或非处理；

D触发器，该D触发器的输入“CK”端与计时模块10输出端连接，输入“D”端设置一高电平，D触发器的“CLR”端与防潜动复位信号(R2)连接；D触发器根据计时模块10输出计时到的标志信号TF，在D触发器的输出“Q非”端输出计时溢出标志TOV；

与非门G3，门G3的三输入端分别与D触发器输出端和计数模块20的两输出端连接，将D触发器的计时溢出标志TOV信号、计数模块输出的计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV进行逻辑与非处理；

或非门G4，门G4的两输入端分别与门G2的输出端和门G5的输出端连接，对门G2的输出信号和门G5的输出信号进行逻辑或非处理；

或非门G5，门G5的两输入端分别与门G3的输出端和门G4的输出端连接，对门G3的输出信号和门G4的输出信号进行逻辑或非处理；

或非门G6，门G6的两输入端分别与门G5的输出端和主复位信号R1连接，将主复位信号R1和门G5的输出信号进行逻辑或非处理，门G6的输出端输出产生防潜动的复位信号R2。

请结合图1参见图4所示，图4是防潜动电路复位电路时序示意图。当计时模块计时达到M秒时，计时模块10输出计时到的标志信号TF，该标志信号触发D触发器，使D触发器的输出“Q非”端输出计时溢出标志TOV变为低电平；当计数模块20上溢出时，计数模块20的输出计数上溢出标志即进位信号AOV变为低电平；当计数模块20下溢出时，计数模块20的输出计数下溢出标志即借位信号ROV变为低电平。通常情况下，门G3所有的输入都为高电平，当计时溢出标志TOV、计数上溢出标志即进位信号AOV和计数下溢出标志即借位信号ROV三个标志中任一变为低电平时，门G3的输出由低电平变为高电平。门G4和门G5组成置位-复位锁存器即组成T触发器，该置位-复位锁存器保存门为低电平的自由输入条件。假设门G4输出为整个锁存器的输出“Q”端，门G5输入高电平使锁存器置位，门G4输入高电平使锁存器复位。如若门G3输出即门G5的输入由低电平变为高电平，则锁存器置位，门G5输出低电平。主复位信号R1是整个芯片的全局复位信号，当该信号为高电平时芯片工作，所以该主复位信号R1通常为高电平。

当门G6输入即门G5的输出由高电平变为低电平，则门G6输出的防潜动复位信号R2由低电平变为高电平，将计时模块10、计数模块20和D触发器复位，也就是说将计时模块10和计数模块20清零，D触发器的输出“Q非”端输出高电平，即计时溢出标志TOV、计数上溢出标志即进位信号AOV和计数下溢出标志即借位信号ROV三个标志变为高电平，门G3输出即门G5的输入由高电平变为低电平，当门G4输入高电平使锁存器复位，门G5输出低电平，则门G6输出的防潜动复位信号R2由高电平变为低电平，计时模块10、计数模块20和D触发器重新开始工作。

本实用新型一种电能计量芯片内的防潜动电路是这样工作的：

当芯片正常工作时，代表功率大小的计数信号输入计数模块20，计数模块20输出溢出标志进位信号AOV或借位信号ROV的时间远远小于M秒，所以当计数模块20有一个溢出标志，防潜动复位信号R2就将计时模块10和计数模块20清零，溢出标志进位信号AOV或借位信号ROV送到下一个模块进行处理；

当芯片无信号输入时，即电表不用电时，由于电路本身和整表系统存在噪声，计数模块会有微小计数，当计时模块10计满M秒，计数模块20还没有输出溢出标志，说明该计数值相当小，是电路的微信号分辨误差的积累，不能计入有效功率的计数值。所以，当计时模块10计满M秒，防潜动复位电路产生也将复位信号R2，将计时模块10和计数模块20清零，计时模块10、计数模块20重新开始工作，没有信号送到下一个模块。这样，用计时模块10、计数模块20和复位电路30组成的组合电路在电能计量芯片内实现了电能计量设计要求的防潜动功能。

综上所述，本实用新型由于在电能计量芯片内由计时模块、计数模块和复位电路组成的防潜动电路，避免了电路的微信号分辨误差的积累；同时，由于计数模块能对加减脉冲进行加减计数，得到电能计量芯片设计要求的防潜动值；另外，由于复位电路由逻辑电路组成，不仅能对不同信号进行处理，并实现电能计量芯片的防潜动功能，而且整个防潜动电路的结构简单，易于实现，因此极为实用。

Claims (4)

1.一种电能计量芯片内的防潜动电路，其特征在于包括：计时模块(10)、计数模块(20)和复位电路(30)；

所述的计时模块(10)由若干个带复位的D触发器连接组成，其输入端与主时钟信号(CK)连接，输出端输出计时到的标志信号(TF)与复位电路(30)连接；

所述的计数模块(20)由若干个带复位的加减计数单元连接组成，输入端分别与加信号(CU)减信号(CD)连接，输出端输出计数上溢出标志的进位信号(AOV)和计数下溢出标志的借位信号(ROV)与复位电路(30)连接；

所述的复位电路(30)与加减信号(CU、CD)、主时钟信号(CK)、主复位信号(R1)、计时模块(10)和计数模块(20)连接进行逻辑处理，产生防潜动复位信号(R2)。

2.如权利要求1所述的电能计量芯片内的防潜动电路，其特征在于：所述的由若干个带复位的D触发器连接组成的计时模块(10)形成分频电路，同级D触发器的输出“Q非”端与同级D触发器的输入“D”端连接，第一级D触发器的输入“CK”端与主时钟信号(CK)连接，前一级D触发器的输出“Q”端与下一级D触发器的输入“CK”端连接，最后一级D触发器的输出“Q”端输出计时到的标志信号(TF)；每一个D触发器的“CLR”端与防潜动复位信号(R2)连接。

3.如权利要求1所述的电能计量芯片内的防潜动电路，其特征在于：所述的由若干个带复位的加减计数单元连接组成的计数模块(20)中，前级加减计数单元的两输出“Uo”端和“Do”端与后级加减计数单元的两输入“Ui”端和“Di”端相连，第一个加减计数单元的两个输入“Ui”端和“Di”端分别与输入模块的代表功率的加信号(CU)和减信号(CD)连接，最后一个加减计数单元的两个输出“Uo”端和“Do”端分别输出计数上溢出标志的进位信号(AOV)和计数下溢出标志的借位信号(ROV)；每一个加减计数单元的“CLR”端与防潜动复位信号(R2)连接。

4.如权利要求1所述的电能计量芯片内的防潜动电路，其特征在于：所述的复位电路(30)包括，

或门G1，门G1的两输入端分别与输入模块的代表功率的加信号(CU)和减信号(CD)连接；

或非门G2，门G2的一输入端与时钟信号(CK)连接，另一输入端与或门G1的输出端连接；

D触发器，该D触发器的输入“CK”端与计时模块(10)输出端计时到的标志信号(TF)连接，输入“D”端设置一高电平，D触发器的“CLR”端与防潜动复位信号(R2)连接，D触发器的输出“Q非”端输出计时溢出标志(TOV)；与非门G3，门G3的三输入端分别与D触发器输出端计时溢出标志(TOV)和计数模块(20)的两输出端计数上溢出标志的进位信号(AOV)和计数下溢出标志的借位信号(ROV)连接；

或非门G4，门G4的两输入端分别与门G2的输出端和门G5的输出端连接；

或非门G5，门G5的两输入端分别与门G3的输出端和门G4的输出端连接；

或非门G6，门G6的两输入端分别与门G5的输出端和主复位信号(R1)连接；门G6的输出端输出产生防潜动的复位信号(R2)。

Images