TWI689767B - 像素結構以及陣列基板 - Google Patents

像素結構以及陣列基板 Download PDF

Info

Publication number
TWI689767B
TWI689767B TW107146761A TW107146761A TWI689767B TW I689767 B TWI689767 B TW I689767B TW 107146761 A TW107146761 A TW 107146761A TW 107146761 A TW107146761 A TW 107146761A TW I689767 B TWI689767 B TW I689767B
Authority
TW
Taiwan
Prior art keywords
electrode
region
layer
storage
drain
Prior art date
Application number
TW107146761A
Other languages
English (en)
Other versions
TW202011091A (zh
Inventor
李新國
郝學光
喬勇
吳新銀
Original Assignee
中國商京東方科技集團股份有限公司
中國商北京京東方技術開發有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商京東方科技集團股份有限公司, 中國商北京京東方技術開發有限公司 filed Critical 中國商京東方科技集團股份有限公司
Publication of TW202011091A publication Critical patent/TW202011091A/zh
Application granted granted Critical
Publication of TWI689767B publication Critical patent/TWI689767B/zh

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一種位於基底上的像素結構,包括電晶體、像素電極以及儲存電極,所述電晶體包括汲極以及主動層,所述汲極電連接至所述像素電極,所述主動層包括源極區、汲極區、位於所述源極區和所述汲極區之間的通道區、以及與所述汲極區連接的儲存區;所述像素結構還包括儲存電極,所述儲存電極與所述儲存區相對設置,形成儲存電容的至少一部分;其中,所述通道區由半導體材料製成,所述源極區、所述汲極區以及所述儲存區由導體化的半導體材料製成。

Description

像素結構以及陣列基板
本發明的至少一個實施例涉及一種像素結構以及陣列基板。
隨著人們生活和工作的需求日益增加,顯示裝置已經在人們日常生活和工作必不可少的電子裝置。而像素結構作為顯示裝置的基礎組成部分,並且對於顯示裝置的顯示效果或者其他性能具有決定性的作用。
發明人已知的一種像素結構主要由電晶體、發光單元以及儲存電容組成,其中,儲存電容由單獨設置的儲存電極以及發光單元中的像素電極形成。由於像素結構的尺寸不宜過大,因此該儲存電容的容量也受到了限制,從而限制了該像素結構的性能。
本發明的至少一個實施例提供了一種位於基底上的像素結構,包括電晶體、像素電極以及儲存電極,所述電晶體包括汲極以及主動層,所述汲極電連接至所述像素電極,所述主動層包括源極區、汲極區、位於所述源極區和所述汲極區之間的通道區、以及與所述汲極區連接的儲存區;所述像素結構還包括儲存電極,所述儲存電極與所述儲存區相對設置,形成儲存電容的第一部分;其中,所述通道區由半導體材料製成,所述源極區、所述汲極區以及所述儲存區由導體化的半導體材料製成。
在本發明的一個實施例中,所述半導體材料為透明半導體材料。
在本發明的一個實施例中,所述半導體材料為金屬氧化物半導體材料。
在本發明的一個實施例中,所述金屬氧化物半導體材料為氧化銦鋅錫或氧化銦鎵鋅。
在本發明的一個實施例中,所述像素電極設於所述儲存區遠離所述基底的一側。
在本發明的一個實施例中,該像素結構還包括層間絕緣層,所述層間絕緣層覆蓋所述主動層;所述電晶體還包括源極,所述源極和所述汲極設於所述層間絕緣層遠離所述基底一側,且分別通過所述層間絕緣層中的第一通孔與所述源極區和所述汲極區電連接。
在本發明的一個實施例中,所述儲存電極與所述電晶體的汲極和源極同層設置,且與所述像素電極相對以形成所述儲存電容的第二部分。
在本發明的一個實施例中,該像素結構還包括:鈍化層,覆蓋所述汲極和所述源極;所述像素電極設於所述鈍化層遠離所述基底一側,並通所述過鈍化層中的第二通孔與所述電晶體的汲極電連接。
在本發明的一個實施例中,該像素結構還包括緩衝層,設於所述主動層與所述基底之間。
在本發明的一個實施例中,所述電晶體還包括閘極絕緣層和閘極,所述閘極絕緣層設於所述主動層遠離所述基底一側,所述閘極設於所述閘極絕緣層遠離所述基底一側。
本發明的至少一個實施例提供了一種陣列基板,包括上述任一像素結構。本發明的至少一個實施例提供了一種製作像素結構的方法,包括:形成主動層;以及對所述主動層的一部分進行導體化,形成汲極區、源極區以及儲存區。
在本發明的一個實施例中,所述方法包括:在形成主動層之前,在基底上形成緩衝層。
在本發明的一個實施例中,形成主動層包括:形成半導體材料層,所述半導體材料層覆蓋所述主動層;形成覆蓋所述半導體材料層的光刻膠;對光刻膠進行階梯曝光和顯影,形成第一光刻膠保留區域、第二光刻膠保留區域以及光刻膠去除區域,並使第一光刻膠保留區域的厚度大於第二光刻膠保留區域的厚度;以及刻蝕去除所述半導體材料層暴露的部分,形成主動層。
在本發明的一個實施例中,對所述主動層的一部分進行導體化,形成汲極區、源極區以及儲存區包括:去除位於第二光刻膠保留區域的光刻膠,以暴露所述主動層的一部分;對所述主動層的暴露部分進行導體化,以形成汲極區、源極區以及儲存區;以及去除位於所述通道區上的光刻膠。
在本發明的一個實施例中,所述方法還包括:在通道區遠離所述基底的一側形成閘絕緣層,在所述閘絕緣層遠離基底的一側形成閘極;形成覆蓋所述有緣層以及閘極的層間絕緣層,在層間絕緣層中形成連接所述源極區和所述汲極區的第一通孔;形成覆蓋所述層間絕緣層的電極層,對所述電極層進行圖案化以形成源極、汲極和儲存電極,其中所述源極和所述汲極分別通過第一通孔與所述源極區和所述汲極區連接,以及所述儲存電極與所述儲存區形成儲存電容的第一部分;以及形成鈍化層,所述鈍化層覆蓋所述層間絕緣層、源極、汲極以及儲存電極,並在所述鈍化層中形成配置為連接所述汲極的第二通孔。
在本發明的一個實施例中,所述方法還包括:在所述鈍化層上形成像素電極,所述像素電極通過所述第二通孔與所述汲極連接,所述像素電極設置得對應於所述儲存電極,以形成所述儲存電容的第二部分。
為使本發明實施例的目的、技術方案和優點更加清楚,下面將結合本發明實施例的附圖,對本發明實施例的技術方案進行清楚、完整地描述。顯然,所描述的實施例是本發明的一部分實施例,而不是全部的實施例。基於所描述的本發明的實施例,本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例,都屬於本發明保護的範圍。
在本發明中,兩結構“同層設置”是指二者是由同一個材料層形成的,故它們在層疊關係上處於相同層中,但並不代表它們與基底間的距離相等,也不代表它們與基底間的其它層結構完全相同。
在本發明中,“構圖製程”是指形成具有特定的圖形的結構的製程,其可為光刻製程,光刻製程包括形成材料層、塗布光刻膠、曝光、顯影、刻蝕、光刻膠剝離等步驟中的一步或多步;當然,“構圖製程”也可為壓印製程、噴墨列印製程等其他製程。
本發明的至少一個實施例提供了一種像素結構。第1圖示出了根據本發明一個實施例的像素結構的剖面結構示意圖,所述像素結構位於基底上,並包括電晶體、像素電極70以及儲存電極44,所述電晶體包括汲極42以及主動層30,所述汲極42電連接至所述像素電極70,所述有源區包括源極區31、汲極區33、位於所述源極區31和所述汲極區33之間的通道區32、以及與所述汲極區33連接的儲存區34,所述像素結構還包括儲存電極44,所述儲存電極44與所述儲存區34相對設置,形成儲存電容的第一部分,其中,所述通道區32由半導體材料製成,所述源極區31、所述汲極區33以及所述儲存區34由導體化的半導體材料製成。
所述電晶體還包括閘極43以及源極41,並且主動層30中的汲極區33與汲極42連接、源極區31與源極41連接、通道區32與閘極43對應。在主動層30中(第1圖中從左到右)依次為源極區31、通道區32、汲極區33以及儲存區34,通道區32由半導體材料製成,而源極區31、汲極區33以及儲存區34由導體化的半導體材料製成。
在根據該實施例的像素結構中,主動層30的儲存區34作為儲存電容的一個電極板,儲存電極44作為儲存電容的另一個電極板,即,在形成主動層30的源極區31和汲極區33的同時形成儲存電容的一個電極板,這樣不僅可以簡化像素結構的製備工序,使得製作成本降低,而且相對於發明人已知的像素結構,減小了像素結構的厚度。
在本發明的一個實施例中,所述半導體材料為透明半導體材料。
即,所述電晶體的主動層30可以由透明半導體材料構成,這樣的半導體材料易於導體化。
在本發明的一個實施例中,半導體材料為金屬氧化物半導體材料,例如,金屬氧化物半導體材料為氧化銦鋅錫(ITZO)、氧化銦鎵鋅(IGZO),或者其他適合的金屬氧化物半導體材料。
在本發明的一個實施例中,主動層30中的汲極區33、源極區31、儲存區34的含氧量小於通道區32的含氧量。
主動層30由金屬氧化物材料製成時,可以通過改變主動層30的含氧量來改變其導電性能,即當主動層30的某一區域的含氧量小於一定值時,則該區域被導體化。由於汲極區33、源極區31、儲存區34是被導體化的,故它們的含氧量小於通道區32的含氧量。
通過改變金屬氧化物半導體材料的含氧量將其導體化的方法(例如在還原性氣氛下的離子處理)操作簡便,因此,可以簡化像素結構的製作步驟,從而提高像素結構的生產效率。
進一步的,儲存區34的含氧量小於汲極區33和源極區31的含氧量,即,在主動層30中,通道區32、汲極區33以及儲存區34中的含氧量依次減小,而通道區32至源極區31中的含氧量依次減小。
由於通道區32未被導體化,則其中的含氧量不變,而高氧原子含量的通道區32的氧原子會擴散至與其相鄰的汲極區33和源極區31中,通道區32的氧原子幾乎擴散不到與其間隔的儲存區34中,故儲存區34的含氧量小於汲極區33和源極區31的含氧量。
也就是說,儲存區34導電性能比汲極區33和源極區31的導電性能好,而由儲存區34和儲存電極44形成的儲存電容的容量更大,可以進一步提高儲存電容的性能。
如第2圖所示,導體化後的主動層30中的含氧量如下,通道區32的平均氧原子重量百分比為24~27%,例如25.6%;汲極區33的平均氧原子重量百分比為17-20%,例如18.7%;儲存區34的平均氧原子重量百分比為10-13%,例如11.8%;源極區31的平均氧原子重量百分比為17-20%,例如18.5%。此外,通道區32的平均氧原子的原子百分比為55%-65%,例如60.9%;源極區31的平均氧原子的原子百分比為50%-60%,例如55.8%;儲存區的平均氧原子的原子百分比為35%-45%,例如40.2%;汲極區33的平均氧原子的原子百分比為50%-60%,例如55.4%。
在本發明的一個實施例中,像素電極70設於儲存區34遠離基底10的一側。
如第1圖所示,像素電極70位於儲存區34的上方,即電晶體位於像素電極70的下方。
在本發明的一個實施例中,儲存電極44與電晶體的汲極42和源極41同層設置,且與像素電極70相對以形成儲存電容的第二部分。
在這種結構中,儲存電極44與汲極42、源極41由同一種材料以及同一步驟形成,這樣也可以簡化像素結構的製作步驟,提高其生產效率。
此時,儲存電極44與主動層30的儲存區34形成儲存電容的第一部分,儲存電極44與像素電極70形成儲存電容的第二部分,即儲存電極44、像素電極70以及主動層30的儲存區34互相對應,構成疊層電容。疊層電容不僅可以減少儲存電容所占的空間,而且可以增大儲存電容的容量,從而提高像素結構的性能。
在本發明的一個實施例中,所述像素結構還包括:層間絕緣層50,覆蓋主動層30;電晶體的源極41和汲極42設於層間絕緣層50遠離基底10一側,且分別通過層間絕緣層50中的通孔與源極區31和汲極區33電連接。
在本發明的一個實施例中,所述像素結構還包括:鈍化層60,覆蓋電晶體的汲極42和源極41;像素電極70設於鈍化層60遠離基底10一側,並通過鈍化層60中的通孔與電晶體的汲極42電連接。
所述鈍化層60將所述像素電極70和所述儲存電極44間隔,以形成有效儲存電容。所述像素電極70與所述汲極42電連接可以避免所述像素電極70的浮接,保證所述像素電極70和所述儲存電極44形成的儲存電容的有效性。
在本發明的一個實施例中,所述像素結構還包括:緩衝層20,設於主動層30與基底10之間。
所述緩衝層20將所述主動層30和所述基底10間隔開,可以防止金屬原子或者雜質從基底10擴散至主動層30中,從而保證主動層30的性能。緩衝層20可以由用來實現此功能的各種材料形成。
在本發明的一個實施例中,電晶體的閘極絕緣層設於主動層30遠離基底10一側,電晶體的閘極43設於閘極絕緣層遠離基底10一側。採用“頂閘結構”的電晶體,這樣減小像素結構的厚度,以形成薄型的顯示裝置。當然,還可以採用底閘結構。
本發明的至少一個實施例提供了一種適用於顯示裝置的陣列基板,其包括上述任一像素結構。
該顯示裝置可為液晶顯示面板、電子紙、手機、平板電腦、電視機、顯示器、筆記型電腦、數位相框、導航儀等任何具有顯示功能的產品或部件。
根據本發明實施例的陣列基板具有體積小,製作製程簡單,製作成本低等優點。
本發明的至少一個實施例提供一種像素結構的製作方法,包括:形成主動層30;對所述主動層的一部分進行導體化,形成汲極區33、源極區31和儲存區34。
下文將參照第3A圖至第3G圖對根據本發明的像素結構的製作方法進行詳細描述。
所述像素結構的製作方法包括以下步驟:S10,如第3A圖所示,形成緩衝層20。基底10上形成緩衝層20,緩衝層20將基底10的上表面覆蓋。緩衝層2012可以防止金屬原子或者雜質從基底10擴散至其上表面層結構中。緩衝層20可以由能夠實現此功能的各種材料形成。
S20,形成主動層30。形成主動層30包括以下步驟:S21,如第3B圖所示,形成半導體材料層300。其中,所述半導體材料層300覆蓋緩衝層20,所述半導體材料層300可以由透明半導體材料、金屬氧化物半導體材料,或者其他適合的材料形成。
S22,如第3B圖所示,形成覆蓋所述半導體材料層的光刻膠80,例如,可以通過塗覆的方式形成所述光刻膠80。其中,所述光刻膠80具有一定的厚度,並覆蓋全部半導體材料層300。
S23,如第3C圖所示,對光刻膠80進行階梯曝光和顯影,形成第一光刻膠保留區域801、第二光刻膠保留區域802以及光刻膠完全去除區域803,並使得所述第一光刻膠保留區域801的厚度大於所述第二光刻膠保留區域802的厚度。
S24,如第3D圖所示,刻蝕去除半導體材料層的暴露的部分,形成主動層30。
S30,如第3E圖所示,對主動層30的一部分進行導體化,形成汲極區、源極區以及儲存區包括:
S31,去除第二光刻膠保留區域802的光刻膠,使得主動層30的一部分暴露。第一光刻膠保留區域801的光刻膠保護主動層30位於其下的部分不會被導體化。
S32,對主動層30的暴露部分進行導體化。
在本發明的一個實施例中,在還原性氣氛下對主動層30的暴露部分進行等離子處理,使得主動層30的暴露部分的含氧量變小,從而使得主動層30的暴露部分被導體化,形成汲極區33、源極區31、儲存區34。例如,還原性氣氛可以為含氫氣環境,或者其他適合的還原性氣體環境。
S33,如第3F圖所示,去除第一光刻膠保留區域801的光刻膠,形成通道區32。
S40,如第3G圖所示,形成閘極43、源極41、汲極42以及儲存電極44。
形成閘極43、源極41、汲極42以及儲存電極44可以包括以下步驟:S41,在通道區32遠離基底10一側形成閘極絕緣層40,在閘極絕緣層40遠離基底10一側形成閘極43。
S42,形成覆蓋主動層30以及閘極43的層間絕緣層50,在層間絕緣層50中形成連接源極區31和汲極區33的第一通孔51。
S43,形成覆蓋層間絕緣層50的電極層,對電極層圖案化以形成源極41、汲極42、儲存電極44。其中,源極41、汲極42分別通過第一通孔51與主動層30的源極區31、汲極區33連接,而儲存電極44與主動層30的儲存區34對應以形成儲存電容的第一部分。
S44,形成覆蓋層間絕緣層50、源極41、汲極42以及儲存電極44的鈍化層60,在鈍化層60中形成連接汲極42的第二通孔。
形成閘極43、源極41、汲極42以及儲存電極44之後,所述製作方法還包括:S50,在鈍化層60上形成像素電極70,像素電極70通過第二通孔與汲極42連接,像素電極70與儲存電極44對應,以形成儲存電容的第二部分。所形成的結構如第1圖所示。
在根據本發明實施例的像素結構的製作方法中,在還原性氣氛下的離子處理對主動層30的部分進行導體化,該導體化的方式操作簡便,容易實現,因此,可以簡化像素結構的製作步驟,提高像素結構的生產效率。
以上所述僅是本發明的示範性實施方式,而非用於限制本發明的保護範圍,本發明的保護範圍由所附的申請專利範圍確定。
10       基底; 20       緩衝層; 30       主動層; 31       源極區; 32       通道區; 33       汲極區; 34       儲存區; 41       源極; 42       汲極; 43       閘極; 44       儲存電極; 50       層間絕緣層; 60       鈍化層; 70       像素電極; 80       光刻膠; 801     第一光刻膠保留區域; 802     第二光刻膠保留區域; 803     光刻膠完全去除區域。
第1圖為根據本發明一個實施例的像素結構的剖面結構圖; 第2圖為根據本發明一個實施例的像素結構中主動層各個區域含氧量曲線圖;以及 第3A圖至第3G圖為根據本發明一個實施例的一種像素結構製作方法各個步驟所形成結構的剖面圖。
10       基底; 20       緩衝層; 30       主動層; 31       源極區; 32       通道區; 33       汲極區; 34       儲存區; 40       閘極絕緣層; 42       汲極; 43       閘極; 44       儲存電極; 50       層間絕緣層; 51       第一通孔; 60       鈍化層; 70       像素電極。

Claims (16)

  1. 一種位於基底上的像素結構,包括電晶體、像素電極以及儲存電極,所述電晶體包括汲極以及主動層,所述汲極電連接至所述像素電極,所述主動層包括源極區、汲極區、位於所述源極區和所述汲極區之間的通道區、以及與所述汲極區連接的儲存區;所述儲存電極與所述儲存區相對設置,形成儲存電容的第一部分;其中,所述通道區由半導體材料製成,所述源極區、所述汲極區以及所述儲存區由導體化的半導體材料製成;所述半導體材料為金屬氧化物半導體材料;以及所述源極區、所述汲極區以及所述儲存區的含氧量均小於所述通道區的含氧量。
  2. 如申請專利範圍第1項所述的像素結構,其中,所述半導體材料為透明半導體材料。
  3. 如申請專利範圍第1項所述的像素結構,其中,所述金屬氧化物半導體材料為氧化銦鋅錫或氧化銦鎵鋅。
  4. 如申請專利範圍第1項所述的像素結構,其中,所述像素電極設於所述儲存區遠離所述基底的一側。
  5. 如申請專利範圍第1項所述的像素結構,其還包括:層間絕緣層,覆蓋所述主動層;其中,所述電晶體還包括源極,所述源極和所述汲極設於所述層間絕緣層遠離所述基底一側,且分別通過所述層間絕緣層中的第一通孔與所述源極區和所述汲極區電連接。
  6. 如申請專利範圍第5項所述的像素結構,其中,所述儲存電極與所述汲極和所述源極同層設置,且與所述像素電極相對以形成所述儲存電容的第二部分。
  7. 如申請專利範圍第5項所述的像素結構,其還包括:鈍化層,覆蓋所述汲極和所述源極;其中,所述像素電極設於所述鈍化層遠離所述基底一側,並通所述過鈍化層中的第二通孔與所述汲極電連接。
  8. 如申請專利範圍第1項所述的像素結構,其還包括:緩衝層,設於所述主動層與所述基底之間。
  9. 如申請專利範圍第1項所述的像素結構,其中,所述電晶體包括閘極絕緣層和閘極,所述閘極絕緣層設置在所述主動層遠離所述基底一側,所述閘極設於所述閘極絕緣層遠離所述基底一側。
  10. 一種陣列基板,其包括申請專利範圍第1-9項中任何一項所述的像素結構。
  11. 一種製作像素結構的方法,包括:形成主動層;以及對所述主動層的一部分進行導體化,形成汲極區、源極區以及儲存區;其中,所述主動層由半導體材料製成;所述半導體材料為金屬氧化物半導體材料;以及所述源極區、所述汲極區以及所述儲存區的含氧量均小於通道區的含氧量。
  12. 如申請專利範圍第11項所述的方法,其還包括:在形成主動層之前,在基底上形成緩衝層。
  13. 如申請專利範圍第12項所述的方法,形成主動層包括:形成半導體材料層,所述半導體材料層覆蓋所述緩衝層;形成覆蓋所述半導體材料層的光刻膠;對光刻膠進行階梯曝光和顯影,形成第一光刻膠保留區域,第二光刻膠保留區域和光刻膠完全去除區域,所述第一光刻膠保留區域的光刻膠的厚度大於所述第二光刻膠保留區域上的光刻膠的厚度;以及刻蝕去除所述半導體材料層暴露的部分,形成主動層。
  14. 如申請專利範圍第13項所述的方法,其中,對所述主動層的一部分進行導體化,形成汲極區、源極區以及儲存區包括:去除位於所述第二光刻膠保留區域的光刻膠,以暴露所述主動層的一部分;對所述主動層的暴露部分進行導體化,以形成汲極區、源極區以及儲存區;以及去除位於所述第一光刻膠保留區域的光刻膠以暴露出通道區。
  15. 如申請專利範圍第14項所述的方法,其還包括:在所述通道區遠離所述基底的一側形成閘絕緣層,在所述閘絕緣層遠離基底的一側形成閘極;形成覆蓋所述有緣層以及閘極的層間絕緣層,在層間絕緣層中形成連接所述源極區和所述汲極區的第一通孔;形成覆蓋所述層間絕緣層的電極層,對所述電極層進行圖案化以形成源極、汲極和儲存電極,其中所述源極和所述汲極分別通過第一通孔與所述源極區和所述汲極區連接,以及所述儲存電極與所述儲存區形成儲存電容的第一部分;以及 形成鈍化層,所述鈍化層覆蓋所述層間絕緣層、源極、汲極以及儲存電極,並在所述鈍化層中形成配置為連接所述汲極的第二通孔。
  16. 如申請專利範圍第15項所述的方法,其還包括:在所述鈍化層上形成像素電極,所述像素電極通過所述第二通孔與所述汲極連接,所述像素電極設置得對應於所述儲存電極,以形成所述儲存電容的第二部分。
TW107146761A 2018-09-07 2018-12-24 像素結構以及陣列基板 TWI689767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201821463382.1U CN208738252U (zh) 2018-09-07 2018-09-07 像素结构以及阵列基板
CN201821463382.1 2018-09-07

Publications (2)

Publication Number Publication Date
TW202011091A TW202011091A (zh) 2020-03-16
TWI689767B true TWI689767B (zh) 2020-04-01

Family

ID=66034046

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146761A TWI689767B (zh) 2018-09-07 2018-12-24 像素結構以及陣列基板

Country Status (2)

Country Link
CN (1) CN208738252U (zh)
TW (1) TWI689767B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752247A (zh) * 2019-11-19 2020-02-04 合肥京东方卓印科技有限公司 显示面板及其制备方法
CN113972236A (zh) * 2020-07-23 2022-01-25 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178057A (zh) * 2011-12-20 2013-06-26 索尼公司 显示器及电子单元
TW201607002A (zh) * 2014-08-15 2016-02-16 群創光電股份有限公司 陣列基板結構及接觸結構
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178057A (zh) * 2011-12-20 2013-06-26 索尼公司 显示器及电子单元
TW201607002A (zh) * 2014-08-15 2016-02-16 群創光電股份有限公司 陣列基板結構及接觸結構
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN208738252U (zh) 2019-04-12
TW202011091A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
JP2009124121A5 (zh)
JP2009157354A5 (zh)
JP2003309193A5 (zh)
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
WO2013104209A1 (zh) 氧化物薄膜晶体管及其制备方法
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107154406B (zh) 显示基板及其制作方法和显示装置
TWI331401B (en) Method for fabricating a pixel structure and the pixel structure
US10504926B2 (en) Thin film transistor, method for fabricating the same, array substrate, and display panel
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
TWI689767B (zh) 像素結構以及陣列基板
WO2015085719A1 (zh) 像素单元、阵列基板及其制造方法和显示装置
WO2015062265A1 (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
WO2014015624A1 (zh) 平板阵列基板、传感器及平板阵列基板的制造方法
JP2010040951A5 (zh)
WO2015096309A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN109686795A (zh) 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置
CN109390413A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP2008211195A5 (zh)
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法