TWI688960B - 記憶體裝置 - Google Patents
記憶體裝置 Download PDFInfo
- Publication number
- TWI688960B TWI688960B TW108113570A TW108113570A TWI688960B TW I688960 B TWI688960 B TW I688960B TW 108113570 A TW108113570 A TW 108113570A TW 108113570 A TW108113570 A TW 108113570A TW I688960 B TWI688960 B TW I688960B
- Authority
- TW
- Taiwan
- Prior art keywords
- read data
- data
- page
- input data
- redundant block
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一種記憶體裝置,包括記憶體陣列以及控制器。控制器用以:讀取先前頁面以獲得第一讀取資料,將輸入資料寫入目前頁面,讀取先前頁面或目前頁面以獲得第二讀取資料,並分析第一讀取資料及第二讀取資料至少其中之一以決定是否備份第一讀取資料及輸入資料至少其中之一至記憶體裝置的冗餘區塊。
Description
本發明是有關於一種記憶體裝置及其寫入驗證方法,且特別是有關於一種可驗證出字元線漏電的記憶體裝置及其寫入驗證方法。
隨著製程節點演進,NAND快閃記憶體面臨製程變異和可靠性挑戰,其影響產品性能以及良率,且該些挑戰在具有高可靠性要求的汽車市場中尤為重要。在元件級尺寸中,已有各種解決方案以減少製程缺陷如字元線漏電(word line leakage)的影響。其中,某些字元線漏電可以在晶圓端就被偵測出來。然而,由於在寫入和抹除期間長時間的高電場可能導致缺陷,一些字元線漏電是在寫入抹除循環(program-erase cycle,P/E cycle)之後才產生,導致有些字元線漏電無法在晶圓端就被偵測出來。一種解決方案是在抹除之前就偵測字元線漏電,但該方案無法完全偵測出字元線漏電而仍有寫入錯誤的情況。
本發明提供一種記憶體裝置及其寫入驗證方法,可在寫入驗證中偵測出字元線缺陷,並快速備份具有字元線缺陷的位元的資料,以改善記憶體裝置的品質和可靠性。
本發明的實施例提供一種記憶體裝置,其中記憶體裝置包含但不限於記憶體陣列與控制器。記憶體陣列包括多個頁面。控制器耦接記憶體陣列,控制器用以:讀取先前頁面以獲得第一讀取資料。將輸入資料寫入目前頁面。讀取先前頁面或目前頁面以獲得第二讀取資料。分析第一讀取資料及第二讀取資料至少其中之一以決定是否備份第一讀取資料及輸入資料至少其中之一至記憶體陣列的冗餘區塊。
基於上述,在本發明一些實施例中,所述記憶體裝置可以改善記憶體裝置的品質與可靠性。控制器預先讀取先前頁面,並在寫入目前頁面後讀取並分析先前頁面與目前頁面至少其中之一,以決定是否備份至記憶體裝置的冗餘區塊,以便在寫入驗證中偵測出製程缺陷,並大幅降低記憶體裝置的失效率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依據本發明一實施例所繪示的記憶體裝置的示意圖。參照圖1,記憶體裝置100包含記憶體陣列110以控制器120,但不限於此。在本公開的一個實施例中,記憶體陣列110包括多個頁面(未繪示),多個頁面例如包括第1頁面、第2頁面…第N-1頁面、第N頁面…等,用以分別儲存資料,本發明並未限制記憶體陣列的架構。控制器120耦接記憶體陣列110,控制器120用以對多個頁面進行寫入驗證。在一實施例中,記憶體陣列110還包括冗餘區塊(redundancy block,未繪示),冗餘區塊用以儲存備份資料。
圖2是依據本發明一實施例所繪示的字元線漏電的示意圖。參照圖2,字元線210包括第N-2字元線、第N-1字元線、第N字元線、第N+1字元線,但不限於此。其中,每條字元線各自包括控制閘極(control gate)220與浮動閘極(floating gate)230。必須注意的是,在記憶體裝置中,有時在寫入操作時會因高電場而產生字元線間缺陷,導致字元線漏電。舉例來說,在寫入第N字元線前,第N-1字元線與第N字元線之間並無字元線漏電,在寫入第N字元線後,第N-1字元線的浮動閘極230與第N字元線的浮動閘極230之間產生缺陷而導致字元線漏電240,將使得第N-1字元線或/和第N字元線的資料讀取發生錯誤。缺陷產生也可能發生在第N-1字元線的控制閘極220與第N字元線的控制閘極220之間。
圖3是依據本發明一實施例所繪示的寫入驗證方法的流程圖。參照圖3,於步驟S310中,控制器預先讀取先前頁面的資料以獲得第一讀取資料,其中先前頁面為目前頁面的前一頁面。接著,於步驟S320中,控制器將目前頁面的輸入資料寫入目前頁面。在寫入目前頁面後,於步驟S330中,控制器讀取先前頁面或目前頁面的資料以獲得第二讀取資料。接著,於步驟S340中,控制器分析第一讀取資料及第二讀取資料至少其中之一,以決定是否備份第一讀取資料及輸入資料至少其中之一至記憶體裝置的冗餘區塊。
圖4是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖4,在寫入第N頁面前,於步驟S410中,控制器預先讀取第N-1頁面的資料以獲得第N-1頁面的讀取資料(即第一讀取資料)。接著,於步驟S420中,控制器將第N頁面的輸入資料寫入第N頁面。在寫入第N頁面後,於步驟S430中,控制器讀取第N頁面以獲得第N頁面的讀取資料(即第二讀取資料)。
於步驟S440中,控制器比較第N頁面的讀取資料與輸入資料以產生失效位元數FBC (Failure Bit Count)。具體來說,在一實施例中,控制器可以包含計數器(未繪示),控制器透過比較第N頁面的讀取資料以及輸入資料來判斷第N頁面的讀取資料和輸入資料是否相等,並運用計數器來計算出第N頁面的失效位元數FBC。舉例來說,每當判斷出第N頁面的讀取資料與輸入資料中的位元的資料不同時,計數器便將失效位元數FBC加1。每當判斷出第N頁面的讀取資料與輸入資料中的位元的資料相同時,失效位元數FBC不變。因此,當比較完第N頁面的讀取資料與輸入資料中的所有位元的資料時,即結束第N頁面的讀取資料的驗證,並獲得第N頁面的失效位元數FBC。值得一提的是,當判斷第N頁面的讀取資料與輸入資料中位元的資料達一定程度的錯誤率,代表該第N頁面的寫入操作已對第N頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N頁面的讀取資料錯誤。
於步驟S450中,控制器依據失效位元數FBC決定是否備份第N-1頁面的讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當失效位元數FBC小於等於預設閾值X時,控制器不備份第N-1頁面的讀取資料及第N頁面的輸入資料,而執行步驟S470。當失效位元數FBC大於預設閾值X時,控制器執行步驟S460。其中預設閾值X為依據設計需求的一預設數值,本發明並未限制預設閾值X的大小。於步驟S460中,控制器備份第N-1頁面的讀取資料及第N頁面的輸入資料至記憶體裝置的冗餘區塊,並顯示寫入成功,本發明並未限制顯示(或輸出)寫入狀態的裝置或位置。接著,於步驟S470中,第N頁面的寫入驗證結束。在本實施例中,控制器比較第N頁面的輸入資料和讀取資料是否一致,來判斷是否備份第N-1頁面與第N頁面在第N頁面寫入前的資料。
必須注意的是,當控制器備份第N-1頁面的讀取資料及第N頁面的輸入資料至少其中之一至冗餘區塊時,控制器將導通冗餘區塊的所有字元線以進行一次性寫入,且根據備份時間長短,決定是否進行驗證。具體來說,在進行資料備份時,由於第N-1頁面的第一讀取資料與第N頁面的輸入資料預設是正確的而不需要驗證,控制器可以導通冗餘區塊的所有字元線,以使輸入資料可以一次性地從所有位元線寫入冗餘區塊。因此,由於所有字元線是一次性導通且根據備份時間長短決定是否進行驗證,若是不驗證,頁面僅需要多出大約20μs的時間進行備份,可以減少整體的寫入驗證時間。
當讀取第N-1頁面和第N頁面時,控制器將導通冗餘區塊的所有字元線以進行一次性讀取。具體來說,在進行資料讀取時,控制器可以導通冗餘區塊的所有字元線,以使資料可以一次性從冗餘區塊的所有位元線讀取。由於所有字元線一次性導通,頁面僅需要多出大約25μs的時間進行讀取。而整個頁面的寫入驗證時間依據設計需求僅需要額外60-80μs的時間,可以減少整體的寫入驗證時間。
圖5是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖5,於步驟S510至步驟S550中,請參照前述圖4相關說明。於步驟S560中,控制器備份第N-1頁面的讀取資料至記憶體裝置的冗餘區塊,並顯示寫入失敗。接著,於步驟S570中,第N頁面的寫入驗證結束。在本實施例中,控制器比較第N頁面的輸入資料和讀取資料是否一致,來判斷是否備份第N-1頁面在第N頁面寫入前的資料。
圖6是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖6,在寫入第N頁面前,於步驟S610中,控制器預先讀取第N-1頁面的資料以獲得第N-1頁面的第一讀取資料,。接著,於步驟S620中,控制器將第N頁面的輸入資料寫入第N頁面。在寫入第N頁面後,於步驟S630中,控制器再次讀取第N-1頁面以獲得第N-1頁面的第二讀取資料。
於步驟S640中,控制器比較第N-1頁面的第一讀取資料與第二讀取資料以產生失效位元數FBC。具體來說,在一實施例中,控制器可以包含計數器,控制器透過比較第N-1頁面的第一讀取資料與第二讀取資料,來判斷第N-1頁面在第N頁面寫入操作前的讀取資料(第一讀取資料)與第N-1頁面在第N頁面寫入操作後的讀取資料(第二讀取資料)是否相等,並運用計數器來計算出第N-1頁面的失效位元數FBC。舉例來說,每當控制器判斷出第一讀取資料與第二讀取資料中的位元的資料不同時,計數器便將失效位元數FBC加1。每當控制器判斷出第一讀取資料與第二讀取資料中的位元的資料相同時,失效位元數FBC不變。因此,當控制器比較完第一讀取資料與第二讀取資料中的所有位元的資料時,即結束第N-1頁面的讀取資料的比較,並獲得第N-1頁面的失效位元數FBC。值得一提的是,當控制器判斷第一讀取資料與第二讀取資料中的位元的資料達一定程度的錯誤率,代表該第N頁面的寫入操作已對第N-1頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N-1頁面的讀取資料錯誤。
於步驟S650中,控制器依據失效位元數FBC決定是否備份第N-1頁面的第一讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當失效位元數FBC小於等於預設閾值X時,控制器不備份第N-1頁面的第一讀取資料及第N頁面的輸入資料,而執行步驟S670。當失效位元數FBC大於預設閾值X時,執行步驟S660。其中預設閾值X為依據設計需求的一預設數值,本發明並未限制預設閾值X的大小。於步驟S660中,控制器備份第N-1頁面的第一讀取資料及第N頁面的輸入資料至記憶體裝置的冗餘區塊,並顯示寫入成功。接著,於步驟S670中,第N頁面的寫入驗證結束。在本實施例中,控制器比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,來判斷是否備份第N-1頁面與第N頁面在第N頁面寫入前的資料。
圖7是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖7,於步驟S710至步驟S750中,請參照前述圖6相關說明。於步驟S760中,控制器備份第N-1頁面的第一讀取資料至記憶體裝置的冗餘區塊,並顯示寫入失敗。接著,於步驟S770中,第N頁面的寫入驗證結束。在本實施例中,控制器比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,來判斷是否備份第N-1頁面在第N頁面寫入前的資料。
圖8是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖8,在寫入第N頁面前,於步驟S810中,控制器預先讀取第N-1頁面的資料以獲得第一讀取資料。接著,於步驟S820中,控制器將第N頁面的輸入資料寫入第N頁面。在寫入第N頁面後,於步驟S830中,控制器讀取第N頁面以獲得第二讀取資料。
於步驟S840中,控制器比較第二讀取資料與第N頁面的輸入資料以產生第一失效位元數FBC1。具體來說,在一實施例中,控制器可以包含計數器,控制器透過比較第N頁面的讀取資料以及輸入資料來判斷第N頁面的讀取資料和輸入資料是否相等,並運用計數器來計算出第N頁面的第一失效位元數FBC1。舉例來說,每當控制器判斷出第N頁面的第二讀取資料與輸入資料中的位元的資料不同時,計數器便將第一失效位元數FBC1加1。每當控制器判斷出第N頁面的第二讀取資料與輸入資料中的位元的資料相同時,第一失效位元數FBC1不變。因此,當控制器比較完第N頁面的第二讀取資料與輸入資料中的所有位元的資料時,即結束第N頁面的讀取資料的驗證,並獲得第一失效位元數FBC1。值得一提的是,當控制器判斷第N頁面的第二讀取資料與輸入資料中的位元的資料達一定程度的錯誤率,代表該第N頁面的寫入操作已對第N頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N頁面的讀取資料錯誤。
於步驟S850中,控制器依據第一失效位元數FBC1決定是否備份第N-1頁面的讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當第一失效位元數FBC1大於第一預設閾值X1時,執行步驟S890。當第一失效位元數FBC1小於等於第一預設閾值X1時,執行步驟S860。其中第一預設閾值X1為依據設計需求的一預設數值,本發明並未限制第一預設閾值X1的大小。
於步驟S860中,控制器再次讀取第N-1頁面以獲得第三讀取資料。接著,於步驟S870中,控制器比較第一讀取資料與第三讀取資料以產生第二失效位元數FBC2。具體來說,在一實施例中,控制器可以包含計數器,控制器透過比較第一讀取資料與第三讀取資料,來判斷第N-1頁面在第N頁面寫入操作前的讀取資料(第一讀取資料)與第N-1頁面在第N頁面寫入操作後的讀取資料(第三讀取資料)是否相等,並運用計數器來計算出第二失效位元數FBC2。舉例來說,每當控制器判斷出第一讀取資料與第三讀取資料中的位元的資料不同時,計數器便將第二失效位元數FBC2加1。每當控制器判斷出第一讀取資料與第三讀取資料中的位元的資料相同時,第二失效位元數FBC2不變。因此,當比較完第一讀取資料與第三讀取資料中的所有位元的資料時,即結束第N-1頁面的讀取資料的比較,並獲得第二失效位元數FBC2。值得一提的是,當控制器判斷第一讀取資料與第三讀取資料中的位元的資料達一定程度的錯誤率,代表該第N頁面的寫入操作已對第N-1頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N-1頁面的讀取資料錯誤。
於步驟S880中,控制器依據第二失效位元數FBC2決定是否備份第N-1頁面的第一讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當第二失效位元數FBC2小於等於第二預設閾值X2時,控制器不備份第N-1頁面的第一讀取資料及第N頁面的輸入資料,而執行步驟S895。當第二失效位元數FBC2大於第二預設閾值X2時,執行步驟S890。其中第二預設閾值X2為依據設計需求的一預設數值,本發明並未限制第二預設閾值X2的大小。於步驟S890中,控制器備份第N-1頁面的第一讀取資料及第N頁面的輸入資料至記憶體裝置的冗餘區塊,並顯示寫入成功。接著,於步驟S895中,第N頁面的寫入驗證結束。在本實施例中,控制器先比較第N頁面的輸入資料和讀取資料是否一致,再比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,以判斷是否備份第N-1頁面與第N頁面在第N頁面寫入前的資料。
圖9是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖9,在寫入第N頁面前,於步驟S910中,控制器預先讀取第N-1頁面的資料以獲得第N-1頁面的第一讀取資料。接著,於步驟S920中,控制器將第N頁面的輸入資料寫入第N頁面。在寫入第N頁面後,於步驟S930中,控制器再次讀取第N-1頁面以獲得第N-1頁面的第二讀取資料。
於步驟S940中,控制器比較第N-1頁面的第一讀取資料與第二讀取資料以產生第一失效位元數FBC1。具體來說,在一實施例中,控制器可以包含計數器,控制器透過比較第N-1頁面的第一讀取資料與第二讀取資料,來判斷第N-1頁面在第N頁面寫入操作前的讀取資料(第一讀取資料)與第N-1頁面在第N頁面寫入操作後的讀取資料(第二讀取資料)是否相等,並運用計數器來計算出第N-1頁面的第一失效位元數FBC1。舉例來說,每當控制器判斷出第一讀取資料與第二讀取資料中的位元的資料不同時,計數器便將第一失效位元數FBC1加1。每當控制器判斷出第一讀取資料與第二讀取資料中的位元的資料相同時,第一失效位元數FBC1不變。因此,當控制器比較完第一讀取資料與第二讀取資料中的所有位元的資料時,即結束第N-1頁面的讀取資料的比較,並獲得第N-1頁面的第一失效位元數FBC1。值得一提的是,當控制器判斷第一讀取資料與第二讀取資料中的位元的資料達一定程度的錯誤率時,代表該第N頁面的寫入操作已對第N-1頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N-1頁面的讀取資料錯誤。
於步驟S950中,控制器依據第一失效位元數FBC1決定是否備份第N-1頁面的第一讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當第一失效位元數FBC1小於等於第一預設閾值X1時,執行步驟S960。當第一失效位元數FBC1大於第一預設閾值X1時,執行步驟S990。其中第一預設閾值X1為依據設計需求的一預設數值,本發明並未限制第一預設閾值X1的大小。
於步驟S960中,控制器讀取第N頁面以獲得第三讀取資料。接著,於步驟S970中,控制器比較第N頁面的第三讀取資料與輸入資料以產生第二失效位元數FBC2。具體來說,在一實施例中,控制器可以包含計數器,控制器透過比較第N頁面的第三讀取資料以及輸入資料來判斷第N頁面的第三讀取資料和輸入資料是否相等,並運用計數器來計算出第N頁面的第二失效位元數FBC2。舉例來說,每當控制器判斷出第N頁面的第三讀取資料與輸入資料中的位元的資料不同時,計數器便將第二失效位元數FBC2加1。每當控制器判斷出第N頁面的第三讀取資料與輸入資料中的位元的資料相同時,第二失效位元數FBC2不變。因此,當控制器比較完第N頁面的第三讀取資料與輸入資料中的所有位元的資料時,即結束第N頁面的讀取資料的驗證,並獲得第二失效位元數FBC2。值得一提的是,當控制器判斷第N頁面的第三讀取資料與輸入資料中的位元的資料達一定程度的錯誤率時,代表該第N頁面的寫入操作已對第N頁面的記憶胞或者字元線與字元線間造成缺陷,而使得第N頁面的讀取資料錯誤。
於步驟S980中,控制器依據第二失效位元數FBC2決定是否備份第N-1頁面的第一讀取資料與第N頁面的輸入資料至記憶體裝置的冗餘區塊。當第二失效位元數FBC2小於等於第二預設閾值X2時,控制器不備份第N-1頁面的第一讀取資料及第N頁面的輸入資料,而執行步驟S995。當第二失效位元數FBC2大於第二預設閾值X2時,執行步驟S990。其中第二預設閾值X2為依據設計需求的一預設數值,本發明並未限制第二預設閾值X2的大小。於步驟S990中,控制器備份第N-1頁面的第一讀取資料及第N頁面的輸入資料至記憶體裝置的冗餘區塊,並顯示寫入成功。接著,於步驟S995中,第N頁面的寫入驗證結束。在本實施例中,控制器先比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,再比較第N頁面的輸入資料和讀取資料是否一致,以判斷是否備份第N-1頁面與第N頁面在第N頁面寫入前的資料。
圖10是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖10,於步驟S1010至步驟S1080中,請參照前述圖8相關說明。於步驟S1090中,控制器備份第N-1頁面的第一讀取資料至記憶體裝置的冗餘區塊,並顯示寫入失敗。接著,於步驟S1095中,第N頁面的寫入驗證結束。在本實施例中,控制器比較第N頁面的輸入資料和讀取資料是否一致,並比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,來判斷是否備份第N-1頁面在第N頁面寫入前的資料。
圖11是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。參照圖11,於步驟S1110至步驟S1180中,請參照前述圖9相關說明。於步驟S1190中,控制器備份第N-1頁面的第一讀取資料至記憶體裝置的冗餘區塊,並顯示寫入失敗。接著,於步驟S1195中,第N頁面的寫入驗證結束。在本實施例中,控制器先比較第N-1頁面在第N頁面寫入前後的讀取資料是否一致,再比較第N頁面的輸入資料和讀取資料是否一致,以判斷是否備份第N-1頁面在第N頁面寫入前的資料。
綜上所述,在本發明一些實施例中,所述記憶體裝置及其寫入驗證方法可以改善記憶體裝置的品質與可靠性。在寫入目前頁面之前預先讀取先前頁面,並在寫入目前頁面之後讀取並分析先前頁面與目前頁面至少其中之一,以決定是否備份先前頁面的讀取資料以及目前頁面的輸入資料至少其中之一至記憶體裝置的冗餘區塊,以便在寫入驗證中偵測出製程缺陷,並大幅降低記憶體裝置的失效率。並且,對冗餘區塊進行一次性寫入和備份可以減少整體寫入驗證時間。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:記憶體裝置
110:記憶體陣列
120:控制器
210:字元線
220:控制閘極
230:浮動閘極
240:字元線漏電
S310-S340、S410-S470、S510-S570、S610-S670、S710-S770、S810-S895、S910-S995、S1010-S1095、S1110-S1195:步驟
圖1是依據本發明一實施例所繪示的記憶體裝置的示意圖。
圖2是依據本發明一實施例所繪示的字元線漏電的示意圖。
圖3是依據本發明一實施例所繪示的寫入驗證方法的流程圖。
圖4是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖5是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖6是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖7是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖8是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖9是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖10是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
圖11是依據本發明另一實施例所繪示的寫入驗證方法的流程圖。
S310、S320、S330、S340:步驟
Claims (10)
- 一種記憶體裝置,包括: 記憶體陣列,包括多個頁面;以及 控制器,耦接所述記憶體陣列,所述控制器用以: 讀取先前頁面以獲得第一讀取資料; 將輸入資料寫入目前頁面; 讀取所述先前頁面及所述目前頁面至少其中之一以獲得第二讀取資料;以及 分析所述第一讀取資料及所述第二讀取資料至少其中之一以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述記憶體陣列的冗餘區塊。
- 如申請專利範圍第1項所述的記憶體裝置,其中所述控制器更用以: 分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 其中所述分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 比較所述第二讀取資料與所述輸入資料以產生失效位元數;以及 依據所述失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第2項所述的記憶體裝置,其中所述依據所述失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 當所述失效位元數大於所述預設閾值時,備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第1項所述的記憶體裝置,其中所述控制器更用以: 分析所述第一讀取資料與所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 其中所述分析所述第一讀取資料與所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 比較所述第一讀取資料與所述第二讀取資料以獲得失效位元數;以及 依據所述失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第4項所述的記憶體裝置,其中所述依據所述失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 當所述失效位元數大於所述預設閾值時,備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第1項所述的記憶體裝置,其中所述控制器更用以: 讀取所述目前頁面以獲得所述第二讀取資料;以及 分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 其中所述分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 比較所述第二讀取資料與所述輸入資料以獲得第一失效位元數;以及 依據所述第一失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 當所述第一失效位元數大於第一預設閾值時,備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊;以及 當所述第一失效位元數小於等於所述第一預設閾值時, 讀取所述先前頁面以獲得第三讀取資料; 比較所述第一讀取資料與所述第三讀取資料以獲得第二失效位元數;以及 依據所述第二失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第6項所述的記憶體裝置,其中所述依據所述第二失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 當所述第二失效位元數大於第二預設閾值時,備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第1項所述的記憶體裝置,其中所述控制器更用以: 讀取所述先前頁面以獲得所述第二讀取資料;以及 分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 其中所述分析所述第二讀取資料以決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊的步驟包括: 比較所述第一讀取資料與所述第二讀取資料以獲得第一失效位元數;以及 依據所述第一失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊, 當所述第一失效位元數大於第一預設閾值時,備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊;以及 當所述第一失效位元數小於等於所述第一預設閾值時, 讀取所述目前頁面以獲得第三讀取資料; 比較所述第三讀取資料與所述輸入資料以獲得第二失效位元數;以及 依據所述第二失效位元數決定是否備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第8項所述的記憶體裝置,其中所述依據所述第二失效位元數決定是否備份所述第一讀取資料及所述寫入資料輸入資料至少其中之一至所述冗餘區塊的步驟包括: 當所述第二失效位元數大於第二預設閾值時,備份所述第一讀取資料及所述寫入資料輸入資料至少其中之一至所述冗餘區塊。
- 如申請專利範圍第1項所述的記憶體裝置,其中當備份所述第一讀取資料及所述輸入資料至少其中之一至所述冗餘區塊時,控制器更用以導通所述冗餘區塊的所有字元線以進行一次性寫入且決定是否進行驗證。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108113570A TWI688960B (zh) | 2019-04-18 | 2019-04-18 | 記憶體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108113570A TWI688960B (zh) | 2019-04-18 | 2019-04-18 | 記憶體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI688960B true TWI688960B (zh) | 2020-03-21 |
TW202040583A TW202040583A (zh) | 2020-11-01 |
Family
ID=70766938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108113570A TWI688960B (zh) | 2019-04-18 | 2019-04-18 | 記憶體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI688960B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060221696A1 (en) * | 2005-04-01 | 2006-10-05 | Yan Li | Method for Non-Volatile Memory with Background Data Latch Caching During Read Operations |
US20130031429A1 (en) * | 2011-07-28 | 2013-01-31 | Eran Sharon | Data Recovery for Defective Word Lines During Programming of Non-Volatile Memory Arrays |
US9711227B1 (en) * | 2016-04-28 | 2017-07-18 | Sandisk Technologies Llc | Non-volatile memory with in field failure prediction using leakage detection |
CN107818805A (zh) * | 2016-09-13 | 2018-03-20 | 东芝存储器株式会社 | 存储装置和存储系统 |
TW201907406A (zh) * | 2017-07-06 | 2019-02-16 | 南韓商愛思開海力士有限公司 | 記憶體系統及用於操作半導體記憶體裝置的方法 |
-
2019
- 2019-04-18 TW TW108113570A patent/TWI688960B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060221696A1 (en) * | 2005-04-01 | 2006-10-05 | Yan Li | Method for Non-Volatile Memory with Background Data Latch Caching During Read Operations |
TW200811866A (en) * | 2006-05-05 | 2008-03-01 | Sandisk Corp | Non-volatile memory with background data latch caching during read operations and methods therefor |
US20130031429A1 (en) * | 2011-07-28 | 2013-01-31 | Eran Sharon | Data Recovery for Defective Word Lines During Programming of Non-Volatile Memory Arrays |
US9711227B1 (en) * | 2016-04-28 | 2017-07-18 | Sandisk Technologies Llc | Non-volatile memory with in field failure prediction using leakage detection |
CN107818805A (zh) * | 2016-09-13 | 2018-03-20 | 东芝存储器株式会社 | 存储装置和存储系统 |
TW201907406A (zh) * | 2017-07-06 | 2019-02-16 | 南韓商愛思開海力士有限公司 | 記憶體系統及用於操作半導體記憶體裝置的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202040583A (zh) | 2020-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102065665B1 (ko) | 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 | |
US9257204B2 (en) | Read voltage setting method, and control circuit, and memory storage apparatus using the same | |
US20170200506A1 (en) | Method of detecting erase fail word-line in non-volatile memory device | |
JP4761910B2 (ja) | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム | |
US9563548B2 (en) | Error injection and error counting during memory scrubbing operations | |
JP2012069180A (ja) | 半導体記憶装置 | |
US20080181002A1 (en) | Charge loss restoration method and semiconductor memory device | |
KR20130027138A (ko) | 에러 정정 방법 및 이를 이용하는 메모리 장치 | |
CN111833953B (zh) | 存储器装置 | |
JP6115740B1 (ja) | 半導体記憶装置 | |
JP5548341B2 (ja) | フラッシュメモリ装置及びその駆動方法 | |
TW201503145A (zh) | 在nand陣列中儲存及讀取可靠資訊的方法及裝置 | |
US9984770B2 (en) | Method for managing a fail bit line of a memory plane of a non volatile memory and corresponding memory device | |
TWI688960B (zh) | 記憶體裝置 | |
CN114566205B (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
KR20160125745A (ko) | 반도체 장치 | |
US6788595B2 (en) | Embedded recall apparatus and method in nonvolatile memory | |
WO2013099387A1 (ja) | メモリコントローラ,フラッシュメモリシステムおよびフラッシュメモリの制御方法 | |
CN116504297A (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
US8644093B2 (en) | Writing circuit, semiconductor integrated circuit and writing method | |
JP2003100095A (ja) | 半導体集積回路装置 | |
US11869609B2 (en) | Method and apparatus for testing memory, medium and device | |
US11996859B1 (en) | Correcting memory data using an error code and a memory test result | |
JP6225814B2 (ja) | 記憶装置、および制御方法 | |
JP6293846B2 (ja) | 半導体記憶装置 |