CN111833953B - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN111833953B
CN111833953B CN201910395681.9A CN201910395681A CN111833953B CN 111833953 B CN111833953 B CN 111833953B CN 201910395681 A CN201910395681 A CN 201910395681A CN 111833953 B CN111833953 B CN 111833953B
Authority
CN
China
Prior art keywords
read data
data
page
input data
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910395681.9A
Other languages
English (en)
Other versions
CN111833953A (zh
Inventor
李亚睿
陈冠复
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN111833953A publication Critical patent/CN111833953A/zh
Application granted granted Critical
Publication of CN111833953B publication Critical patent/CN111833953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器装置，包括存储器阵列以及控制器。控制器用以：读取先前页面以获得第一读取数据，将输入数据写入目前页面，读取先前页面或目前页面以获得第二读取数据，并分析第一读取数据及第二读取数据至少其中之一以决定是否备份第一读取数据及输入数据至少其中之一至存储器装置的冗余区块。

Description

存储器装置
技术领域
本发明是有关于一种存储器装置及其写入验证方法，且特别是有关于一种可验证出字线漏电的存储器装置及其写入验证方法。
背景技术
随着工艺节点演进，NAND快闪存储器面临工艺变异和可靠性挑战，其影响产品性能以及合格率，且这些挑战在具有高可靠性要求的汽车市场中尤为重要。在元件级尺寸中，已有各种解决方案以减少工艺缺陷如字线漏电(word line leakage)的影响。其中，某些字线漏电可以在晶圆端就被检测出来。然而，由于在写入和擦除期间长时间的高电场可能导致缺陷，一些字线漏电是在写入擦除循环(program-erase cycle，P/E cycle)之后才产生，导致有些字线漏电无法在晶圆端就被检测出来。一种解决方案是在擦除之前就检测字线漏电，但该方案无法完全检测出字线漏电而仍有写入错误的情况。
发明内容
本发明提供一种存储器装置及其写入验证方法，可在写入验证中检测出字线缺陷，并快速备份具有字线缺陷的位的数据，以改善存储器装置的品质和可靠性。
本发明的实施例提供一种存储器装置，其中存储器装置包含但不限于存储器阵列与控制器。存储器阵列包括多个页面。控制器耦接存储器阵列，控制器用以：读取先前页面以获得第一读取数据。将输入数据写入目前页面。读取先前页面或目前页面以获得第二读取数据。分析第一读取数据及第二读取数据至少其中之一以决定是否备份第一读取数据及输入数据至少其中之一至存储器阵列的冗余区块。
基于上述，在本发明一些实施例中，所述存储器装置可以改善存储器装置的品质与可靠性。控制器预先读取先前页面，并在写入目前页面后读取并分析先前页面与目前页面至少其中之一，以决定是否备份至存储器装置的冗余区块，以便在写入验证中检测出工艺缺陷，并大幅降低存储器装置的失效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所绘示的存储器装置的示意图。
图2是依据本发明一实施例所绘示的字线漏电的示意图。
图3是依据本发明一实施例所绘示的写入验证方法的流程图。
图4是依据本发明另一实施例所绘示的写入验证方法的流程图。
图5是依据本发明另一实施例所绘示的写入验证方法的流程图。
图6是依据本发明另一实施例所绘示的写入验证方法的流程图。
图7是依据本发明另一实施例所绘示的写入验证方法的流程图。
图8是依据本发明另一实施例所绘示的写入验证方法的流程图。
图9是依据本发明另一实施例所绘示的写入验证方法的流程图。
图10是依据本发明另一实施例所绘示的写入验证方法的流程图。
图11是依据本发明另一实施例所绘示的写入验证方法的流程图。
【附图标记说明】
100：存储器装置
110：存储器阵列
120：控制器
210：字线
220：控制栅极
230：浮动栅极
240：字线漏电
S310-S340、S410-S470、S510-S570、S610-S670、S710-S770、S810-S895、S910-S995、S1010-S1095、S1110-S1195：步骤
具体实施方式
图1是依据本发明一实施例所绘示的存储器装置的示意图。参照图1，存储器装置100包含存储器阵列110以控制器120，但不限于此。在本公开的一个实施例中，存储器阵列110包括多个页面(未绘示)，多个页面例如包括第1页面、第2页面...第N-1页面、第N页面...等，用以分别储存数据，本发明并未限制存储器阵列的架构。控制器120耦接存储器阵列110，控制器120用以对多个页面进行写入验证。在一实施例中，存储器阵列110还包括冗余区块(redundancy block，未绘示)，冗余区块用以储存备份数据。
图2是依据本发明一实施例所绘示的字线漏电的示意图。参照图2，字线210包括第N-2字线、第N-1字线、第N字线、第N+1字线，但不限于此。其中，每条字线各自包括控制栅极(control gate)220与浮动栅极(floating gate)230。必须注意的是，在存储器装置中，有时在写入操作时会因高电场而产生字线间缺陷，导致字线漏电。举例来说，在写入第N字线前，第N-1字线与第N字线之间并无字线漏电，在写入第N字线后，第N-1字线的浮动栅极230与第N字线的浮动栅极230之间产生缺陷而导致字线漏电240，将使得第N-1字线或/和第N字线的数据读取发生错误。缺陷产生也可能发生在第N-1字线的控制栅极220与第N字线的控制栅极220之间。
图3是依据本发明一实施例所绘示的写入验证方法的流程图。参照图3，在步骤S310中，控制器预先读取先前页面的数据以获得第一读取数据，其中先前页面为目前页面的前一页面。接着，在步骤S320中，控制器将目前页面的输入数据写入目前页面。在写入目前页面后，在步骤S330中，控制器读取先前页面或目前页面的数据以获得第二读取数据。接着，在步骤S340中，控制器分析第一读取数据及第二读取数据至少其中之一，以决定是否备份第一读取数据及输入数据至少其中之一至存储器装置的冗余区块。
图4是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图4，在写入第N页面前，在步骤S410中，控制器预先读取第N-1页面的数据以获得第N-1页面的读取数据(即第一读取数据)。接着，在步骤S420中，控制器将第N页面的输入数据写入第N页面。在写入第N页面后，在步骤S430中，控制器读取第N页面以获得第N页面的读取数据(即第二读取数据)。
在步骤S440中，控制器比较第N页面的读取数据与输入数据以产生失效位数FBC(Failure Bit Count)。具体来说，在一实施例中，控制器可以包含计数器(未绘示)，控制器透过比较第N页面的读取数据以及输入数据来判断第N页面的读取数据和输入数据是否相等，并运用计数器来计算出第N页面的失效位数FBC。举例来说，每当判断出第N页面的读取数据与输入数据中的位的数据不同时，计数器便将失效位数FBC加1。每当判断出第N页面的读取数据与输入数据中的位的数据相同时，失效位数FBC不变。因此，当比较完第N页面的读取数据与输入数据中的所有位的数据时，即结束第N页面的读取数据的验证，并获得第N页面的失效位数FBC。值得一提的是，当判断第N页面的读取数据与输入数据中位的数据达一定程度的错误率，代表该第N页面的写入操作已对第N页面的存储单元或者字线与字线间造成缺陷，而使得第N页面的读取数据错误。
在步骤S450中，控制器依据失效位数FBC决定是否备份第N-1页面的读取数据与第N页面的输入数据至存储器装置的冗余区块。当失效位数FBC小于等于预设阈值X时，控制器不备份第N-1页面的读取数据及第N页面的输入数据，而执行步骤S470。当失效位数FBC大于预设阈值X时，控制器执行步骤S460。其中预设阈值X为依据设计需求的一预设数值，本发明并未限制预设阈值X的大小。在步骤S460中，控制器备份第N-1页面的读取数据及第N页面的输入数据至存储器装置的冗余区块，并显示写入成功，本发明并未限制显示(或输出)写入状态的装置或位置。接着，在步骤S470中，第N页面的写入验证结束。在本实施例中，控制器比较第N页面的输入数据和读取数据是否一致，来判断是否备份第N-1页面与第N页面在第N页面写入前的数据。
必须注意的是，当控制器备份第N-1页面的读取数据及第N页面的输入数据至少其中之一至冗余区块时，控制器将导通冗余区块的所有字线以进行一次性写入，且根据备份时间长短，决定是否进行验证。具体来说，在进行数据备份时，由于第N-1页面的第一读取数据与第N页面的输入数据预设是正确的而不需要验证，控制器可以导通冗余区块的所有字线，以使输入数据可以一次性地从所有位线写入冗余区块。因此，由于所有字线是一次性导通且根据备份时间长短决定是否进行验证，若是不验证，页面仅需要多出大约20μs的时间进行备份，可以减少整体的写入验证时间。
当读取第N-1页面和第N页面时，控制器将导通冗余区块的所有字线以进行一次性读取。具体来说，在进行数据读取时，控制器可以导通冗余区块的所有字线，以使数据可以一次性从冗余区块的所有位线读取。由于所有字线一次性导通，页面仅需要多出大约25μs的时间进行读取。而整个页面的写入验证时间依据设计需求仅需要额外60-80μs的时间，可以减少整体的写入验证时间。
图5是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图5，在步骤S510至步骤S550中，请参照前述图4相关说明。在步骤S560中，控制器备份第N-1页面的读取数据至存储器装置的冗余区块，并显示写入失败。接着，在步骤S570中，第N页面的写入验证结束。在本实施例中，控制器比较第N页面的输入数据和读取数据是否一致，来判断是否备份第N-1页面在第N页面写入前的数据。
图6是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图6，在写入第N页面前，在步骤S610中，控制器预先读取第N-1页面的数据以获得第N-1页面的第一读取数据。接着，在步骤S620中，控制器将第N页面的输入数据写入第N页面。在写入第N页面后，在步骤S630中，控制器再次读取第N-1页面以获得第N-1页面的第二读取数据。
在步骤S640中，控制器比较第N-1页面的第一读取数据与第二读取数据以产生失效位数FBC。具体来说，在一实施例中，控制器可以包含计数器，控制器透过比较第N-1页面的第一读取数据与第二读取数据，来判断第N-1页面在第N页面写入操作前的读取数据(第一读取数据)与第N-1页面在第N页面写入操作后的读取数据(第二读取数据)是否相等，并运用计数器来计算出第N-1页面的失效位数FBC。举例来说，每当控制器判断出第一读取数据与第二读取数据中的位的数据不同时，计数器便将失效位数FBC加1。每当控制器判断出第一读取数据与第二读取数据中的位的数据相同时，失效位数FBC不变。因此，当控制器比较完第一读取数据与第二读取数据中的所有位的数据时，即结束第N-1页面的读取数据的比较，并获得第N-1页面的失效位数FBC。值得一提的是，当控制器判断第一读取数据与第二读取数据中的位的数据达一定程度的错误率，代表该第N页面的写入操作已对第N-1页面的存储单元或者字线与字线间造成缺陷，而使得第N-1页面的读取数据错误。
在步骤S650中，控制器依据失效位数FBC决定是否备份第N-1页面的第一读取数据与第N页面的输入数据至存储器装置的冗余区块。当失效位数FBC小于等于预设阈值X时，控制器不备份第N-1页面的第一读取数据及第N页面的输入数据，而执行步骤S670。当失效位数FBC大于预设阈值X时，执行步骤S660。其中预设阈值X为依据设计需求的一预设数值，本发明并未限制预设阈值X的大小。在步骤S660中，控制器备份第N-1页面的第一读取数据及第N页面的输入数据至存储器装置的冗余区块，并显示写入成功。接着，在步骤S670中，第N页面的写入验证结束。在本实施例中，控制器比较第N-1页面在第N页面写入前后的读取数据是否一致，来判断是否备份第N-1页面与第N页面在第N页面写入前的数据。
图7是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图7，在步骤S710至步骤S750中，请参照前述图6相关说明。在步骤S760中，控制器备份第N-1页面的第一读取数据至存储器装置的冗余区块，并显示写入失败。接着，在步骤S770中，第N页面的写入验证结束。在本实施例中，控制器比较第N-1页面在第N页面写入前后的读取数据是否一致，来判断是否备份第N-1页面在第N页面写入前的数据。
图8是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图8，在写入第N页面前，在步骤S810中，控制器预先读取第N-1页面的数据以获得第一读取数据。接着，在步骤S820中，控制器将第N页面的输入数据写入第N页面。在写入第N页面后，在步骤S830中，控制器读取第N页面以获得第二读取数据。
在步骤S840中，控制器比较第二读取数据与第N页面的输入数据以产生第一失效位数FBC1。具体来说，在一实施例中，控制器可以包含计数器，控制器透过比较第N页面的读取数据以及输入数据来判断第N页面的读取数据和输入数据是否相等，并运用计数器来计算出第N页面的第一失效位数FBC1。举例来说，每当控制器判断出第N页面的第二读取数据与输入数据中的位的数据不同时，计数器便将第一失效位数FBC1加1。每当控制器判断出第N页面的第二读取数据与输入数据中的位的数据相同时，第一失效位数FBC1不变。因此，当控制器比较完第N页面的第二读取数据与输入数据中的所有位的数据时，即结束第N页面的读取数据的验证，并获得第一失效位数FBC1。值得一提的是，当控制器判断第N页面的第二读取数据与输入数据中的位的数据达一定程度的错误率，代表该第N页面的写入操作已对第N页面的存储单元或者字线与字线间造成缺陷，而使得第N页面的读取数据错误。
在步骤S850中，控制器依据第一失效位数FBCl决定是否备份第N-1页面的读取数据与第N页面的输入数据至存储器装置的冗余区块。当第一失效位数FBC1大于第一预设阈值X1时，执行步骤S890。当第一失效位数FBC1小于等于第一预设阈值X1时，执行步骤S860。其中第一预设阈值X1为依据设计需求的一预设数值，本发明并未限制第一预设阈值X1的大小。
在步骤S860中，控制器再次读取第N-1页面以获得第三读取数据。接着，在步骤S870中，控制器比较第一读取数据与第三读取数据以产生第二失效位数FBC2。具体来说，在一实施例中，控制器可以包含计数器，控制器透过比较第一读取数据与第三读取数据，来判断第N-1页面在第N页面写入操作前的读取数据(第一读取数据)与第N-1页面在第N页面写入操作后的读取数据(第三读取数据)是否相等，并运用计数器来计算出第二失效位数FBC2。举例来说，每当控制器判断出第一读取数据与第三读取数据中的位的数据不同时，计数器便将第二失效位数FBC2加1。每当控制器判断出第一读取数据与第三读取数据中的位的数据相同时，第二失效位数FBC2不变。因此，当比较完第一读取数据与第三读取数据中的所有位的数据时，即结束第N-1页面的读取数据的比较，并获得第二失效位数FBC2。值得一提的是，当控制器判断第一读取数据与第三读取数据中的位的数据达一定程度的错误率，代表该第N页面的写入操作已对第N-1页面的存储单元或者字线与字线间造成缺陷，而使得第N-1页面的读取数据错误。
在步骤S880中，控制器依据第二失效位数FBC2决定是否备份第N-1页面的第一读取数据与第N页面的输入数据至存储器装置的冗余区块。当第二失效位数FBC2小于等于第二预设阈值X2时，控制器不备份第N-1页面的第一读取数据及第N页面的输入数据，而执行步骤S895。当第二失效位数FBC2大于第二预设阈值X2时，执行步骤S890。其中第二预设阈值X2为依据设计需求的一预设数值，本发明并未限制第二预设阈值X2的大小。在步骤S890中，控制器备份第N-1页面的第一读取数据及第N页面的输入数据至存储器装置的冗余区块，并显示写入成功。接着，在步骤S895中，第N页面的写入验证结束。在本实施例中，控制器先比较第N页面的输入数据和读取数据是否一致，再比较第N-1页面在第N页面写入前后的读取数据是否一致，以判断是否备份第N-1页面与第N页面在第N页面写入前的数据。
图9是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图9，在写入第N页面前，在步骤S910中，控制器预先读取第N-1页面的数据以获得第N-1页面的第一读取数据。接着，在步骤S920中，控制器将第N页面的输入数据写入第N页面。在写入第N页面后，在步骤S930中，控制器再次读取第N-1页面以获得第N-1页面的第二读取数据。
在步骤S940中，控制器比较第N-1页面的第一读取数据与第二读取数据以产生第一失效位数FBC1。具体来说，在一实施例中，控制器可以包含计数器，控制器透过比较第N-1页面的第一读取数据与第二读取数据，来判断第N-1页面在第N页面写入操作前的读取数据(第一读取数据)与第N-1页面在第N页面写入操作后的读取数据(第二读取数据)是否相等，并运用计数器来计算出第N-1页面的第一失效位数FBC1。举例来说，每当控制器判断出第一读取数据与第二读取数据中的位的数据不同时，计数器便将第一失效位数FBC1加1。每当控制器判断出第一读取数据与第二读取数据中的位的数据相同时，第一失效位数FBC1不变。因此，当控制器比较完第一读取数据与第二读取数据中的所有位的数据时，即结束第N-1页面的读取数据的比较，并获得第N-1页面的第一失效位数FBC1。值得一提的是，当控制器判断第一读取数据与第二读取数据中的位的数据达一定程度的错误率时，代表该第N页面的写入操作已对第N-1页面的存储单元或者字线与字线间造成缺陷，而使得第N-1页面的读取数据错误。
在步骤S950中，控制器依据第一失效位数FBC1决定是否备份第N-1页面的第一读取数据与第N页面的输入数据至存储器装置的冗余区块。当第一失效位数FBC1小于等于第一预设阈值X1时，执行步骤S960。当第一失效位数FBC1大于第一预设阈值X1时，执行步骤S990。其中第一预设阈值X1为依据设计需求的一预设数值，本发明并未限制第一预设阈值X1的大小。
在步骤S960中，控制器读取第N页面以获得第三读取数据。接着，在步骤S970中，控制器比较第N页面的第三读取数据与输入数据以产生第二失效位数FBC2。具体来说，在一实施例中，控制器可以包含计数器，控制器透过比较第N页面的第三读取数据以及输入数据来判断第N页面的第三读取数据和输入数据是否相等，并运用计数器来计算出第N页面的第二失效位数FBC2。举例来说，每当控制器判断出第N页面的第三读取数据与输入数据中的位的数据不同时，计数器便将第二失效位数FBC2加1。每当控制器判断出第N页面的第三读取数据与输入数据中的位的数据相同时，第二失效位数FBC2不变。因此，当控制器比较完第N页面的第三读取数据与输入数据中的所有位的数据时，即结束第N页面的读取数据的验证，并获得第二失效位数FBC2。值得一提的是，当控制器判断第N页面的第三读取数据与输入数据中的位的数据达一定程度的错误率时，代表该第N页面的写入操作已对第N页面的存储单元或者字线与字线间造成缺陷，而使得第N页面的读取数据错误。
在步骤S980中，控制器依据第二失效位数FBC2决定是否备份第N-1页面的第一读取数据与第N页面的输入数据至存储器装置的冗余区块。当第二失效位数FBC2小于等于第二预设阈值X2时，控制器不备份第N-1页面的第一读取数据及第N页面的输入数据，而执行步骤S995。当第二失效位数FBC2大于第二预设阈值X2时，执行步骤S990。其中第二预设阈值X2为依据设计需求的一预设数值，本发明并未限制第二预设阈值X2的大小。在步骤S990中，控制器备份第N-1页面的第一读取数据及第N页面的输入数据至存储器装置的冗余区块，并显示写入成功。接着，在步骤S995中，第N页面的写入验证结束。在本实施例中，控制器先比较第N-1页面在第N页面写入前后的读取数据是否一致，再比较第N页面的输入数据和读取数据是否一致，以判断是否备份第N-1页面与第N页面在第N页面写入前的数据。
图10是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图10，在步骤S1010至步骤S1080中，请参照前述图8相关说明。在步骤S1090中，控制器备份第N-1页面的第一读取数据至存储器装置的冗余区块，并显示写入失败。接着，在步骤S1095中，第N页面的写入验证结束。在本实施例中，控制器比较第N页面的输入数据和读取数据是否一致，并比较第N-1页面在第N页面写入前后的读取数据是否一致，来判断是否备份第N-1页面在第N页面写入前的数据。
图11是依据本发明另一实施例所绘示的写入验证方法的流程图。参照图11，在步骤S1110至步骤S1180中，请参照前述图9相关说明。在步骤S1190中，控制器备份第N-1页面的第一读取数据至存储器装置的冗余区块，并显示写入失败。接着，在步骤S1195中，第N页面的写入验证结束。在本实施例中，控制器先比较第N-1页面在第N页面写入前后的读取数据是否一致，再比较第N页面的输入数据和读取数据是否一致，以判断是否备份第N-1页面在第N页面写入前的数据。
综上所述，在本发明一些实施例中，所述存储器装置及其写入验证方法可以改善存储器装置的品质与可靠性。在写入目前页面之前预先读取先前页面，并在写入目前页面之后读取并分析先前页面与目前页面至少其中之一，以决定是否备份先前页面的读取数据以及目前页面的输入数据至少其中之一至存储器装置的冗余区块，以便在写入验证中检测出工艺缺陷，并大幅降低存储器装置的失效率。并且，对冗余区块进行一次性写入和备份可以减少整体写入验证时间。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种存储器装置，包括：
存储器阵列，包括多个页面；以及
控制器，耦接所述存储器阵列，所述控制器用以：
读取先前页面以获得第一读取数据；
将输入数据写入目前页面；
读取所述先前页面及所述目前页面至少其中之一以获得第二读取数据；以及
分析所述第一读取数据及所述第二读取数据至少其中之一以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述存储器阵列的冗余区块。
2.根据权利要求1所述的存储器装置，其中所述控制器更用以：
分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
其中所述分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
比较所述第二读取数据与所述输入数据以产生失效位数；以及
依据所述失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
3.根据权利要求2所述的存储器装置，其中所述依据所述失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
当所述失效位数大于预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
4.根据权利要求1所述的存储器装置，其中所述控制器更用以：
分析所述第一读取数据与所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
其中所述分析所述第一读取数据与所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
比较所述第一读取数据与所述第二读取数据以获得失效位数；以及
依据所述失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
5.根据权利要求4所述的存储器装置，其中所述依据所述失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
当所述失效位数大于预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
6.根据权利要求1所述的存储器装置，其中所述控制器更用以：
读取所述目前页面以获得所述第二读取数据；以及
分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
其中所述分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
比较所述第二读取数据与所述输入数据以获得第一失效位数；以及
依据所述第一失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
当所述第一失效位数大于第一预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块；以及
当所述第一失效位数小于等于所述第一预设阈值时，
读取所述先前页面以获得第三读取数据；
比较所述第一读取数据与所述第三读取数据以获得第二失效位数；以及
依据所述第二失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
7.根据权利要求6所述的存储器装置，其中所述依据所述第二失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
当所述第二失效位数大于第二预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
8.根据权利要求1所述的存储器装置，其中所述控制器更用以：
读取所述先前页面以获得所述第二读取数据；以及
分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
其中所述分析所述第二读取数据以决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
比较所述第一读取数据与所述第二读取数据以获得第一失效位数；以及
依据所述第一失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块，
当所述第一失效位数大于第一预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块；以及
当所述第一失效位数小于等于所述第一预设阈值时，
读取所述目前页面以获得第三读取数据；
比较所述第三读取数据与所述输入数据以获得第二失效位数；以及
依据所述第二失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
9.根据权利要求8所述的存储器装置，其中所述依据所述第二失效位数决定是否备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块的步骤包括：
当所述第二失效位数大于第二预设阈值时，备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块。
10.根据权利要求1所述的存储器装置，其中当备份所述第一读取数据及所述输入数据至少其中之一至所述冗余区块时，控制器更用以导通所述冗余区块的所有字线以进行一次性写入且根据备份时间长短决定是否进行验证。
CN201910395681.9A 2019-04-18 2019-05-13 存储器装置 Active CN111833953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/388,300 US10714197B1 (en) 2019-04-18 2019-04-18 Memory device and program verification method thereof
US16/388,300 2019-04-18

Publications (2)

Publication Number Publication Date
CN111833953A CN111833953A (zh) 2020-10-27
CN111833953B true CN111833953B (zh) 2022-04-19

Family

ID=71519859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910395681.9A Active CN111833953B (zh) 2019-04-18 2019-05-13 存储器装置

Country Status (2)

Country Link
US (1) US10714197B1 (zh)
CN (1) CN111833953B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513880B1 (en) 2021-08-26 2022-11-29 Powerchip Semiconductor Manufacturing Corporation Failure bit count circuit for memory and method thereof
CN113918091B (zh) * 2021-09-13 2022-06-07 北京得瑞领新科技有限公司 Nand闪存中物理块的控制方法、装置及ssd设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450566A (zh) * 2002-04-08 2003-10-22 南亚科技股份有限公司 快速判别字元线的缺陷型态的方法
CN101281786A (zh) * 2008-05-08 2008-10-08 钰创科技股份有限公司 一种侦测存储阵列中字元线损坏的方法及相关装置
CN101882471A (zh) * 2010-06-08 2010-11-10 钰创科技股份有限公司 一种字线缺陷的侦测装置与方法
CN102354534A (zh) * 2011-07-06 2012-02-15 钰创科技股份有限公司 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN102760496A (zh) * 2011-04-26 2012-10-31 宜扬科技股份有限公司 反或型闪存装置的字线漏电检测方法、系统及储存媒体
CN109643574A (zh) * 2016-09-30 2019-04-16 英特尔公司 用于在完成数据加载操作之前启动预读取操作的方法和设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394574B1 (ko) * 2001-04-10 2003-08-14 삼성전자주식회사 워드라인 결함 체크회로를 구비한 불휘발성 반도체메모리장치
TWI406290B (zh) * 2009-06-26 2013-08-21 Etron Technology Inc 一種字元線缺陷之偵測裝置與方法
KR102514521B1 (ko) * 2016-03-23 2023-03-29 삼성전자주식회사 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450566A (zh) * 2002-04-08 2003-10-22 南亚科技股份有限公司 快速判别字元线的缺陷型态的方法
CN101281786A (zh) * 2008-05-08 2008-10-08 钰创科技股份有限公司 一种侦测存储阵列中字元线损坏的方法及相关装置
CN101882471A (zh) * 2010-06-08 2010-11-10 钰创科技股份有限公司 一种字线缺陷的侦测装置与方法
CN102760496A (zh) * 2011-04-26 2012-10-31 宜扬科技股份有限公司 反或型闪存装置的字线漏电检测方法、系统及储存媒体
CN102354534A (zh) * 2011-07-06 2012-02-15 钰创科技股份有限公司 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN109643574A (zh) * 2016-09-30 2019-04-16 英特尔公司 用于在完成数据加载操作之前启动预读取操作的方法和设备

Also Published As

Publication number Publication date
CN111833953A (zh) 2020-10-27
US10714197B1 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US9257204B2 (en) Read voltage setting method, and control circuit, and memory storage apparatus using the same
JP4761910B2 (ja) 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム
US7583536B2 (en) Charge loss restoration method and semiconductor memory device
CN111833953B (zh) 存储器装置
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
KR20130027138A (ko) 에러 정정 방법 및 이를 이용하는 메모리 장치
US20120144134A1 (en) Nonvolatile semiconductor memory and storage device
JP5548341B2 (ja) フラッシュメモリ装置及びその駆動方法
US9984770B2 (en) Method for managing a fail bit line of a memory plane of a non volatile memory and corresponding memory device
US8843674B2 (en) Semiconductor memory device capable of testing signal integrity
US8830750B1 (en) Data reading method, and control circuit, memory module and memory storage apparatus using the same
CN108664362B (zh) 内存镜像的处理方法、内存控制器及用户设备
TWI688960B (zh) 記憶體裝置
US20150009770A1 (en) Semiconductor system and method for reparing the same
CN114566205A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
CN116504297A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US20160335157A1 (en) Semiconductor memory system and data writing method
JP2003100095A (ja) 半導体集積回路装置
US20200012560A1 (en) Data recovery method to error correction code in memory
US20130039114A1 (en) Writing circuit, semiconductor integrated circuit and writing method
KR101308616B1 (ko) 비휘발성 메모리 시스템
CN112634972B (zh) 电压识别方法、存储器控制电路单元以及存储器储存装置
TWI718889B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
JP2003007074A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant