KR20160125745A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160125745A
KR20160125745A KR1020150056599A KR20150056599A KR20160125745A KR 20160125745 A KR20160125745 A KR 20160125745A KR 1020150056599 A KR1020150056599 A KR 1020150056599A KR 20150056599 A KR20150056599 A KR 20150056599A KR 20160125745 A KR20160125745 A KR 20160125745A
Authority
KR
South Korea
Prior art keywords
data
address
column
test
unit
Prior art date
Application number
KR1020150056599A
Other languages
English (en)
Inventor
차재원
박재우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150056599A priority Critical patent/KR20160125745A/ko
Priority to US14/855,092 priority patent/US9613717B2/en
Priority to CN201510926474.3A priority patent/CN106067326B/zh
Publication of KR20160125745A publication Critical patent/KR20160125745A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로, 다수의 데이터 중 불량 데이터를 검출하기 위한 불량 검출부, 상기 불량 데이터에 응답하여 상기 다수의 데이터 중 테스트 데이터를 선택적으로 출력하기 위한 데이터 출력 제어부, 및 상기 테스트 데이터에 대한 단위 ECC 동작을 수행하는 에러 보정부가 제공될 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 보다 구첵적으로 ECC 동작을 수행하는 반도체 장치에 관한 것이다.
반도체 메모리 장치를 제조한 후에는 테스트를 실시하여 불량 메모리 셀을 선별한다. 그리고 불량 메모리 셀들에 대응하는 컬럼 어드레스 정보를 저장 수단에 저장한다. 한편, 반도체 메모리 장치는 변형된 데이터를 보정해주기 위하여 ECC(Error Correction Code) 동작을 수행하는데, 불량 컬럼이 존재하는 반도체 메모리 장치의 경우, 불량 컬럼에 대한 ECC 동작은 수행하지 않는다.
한편, 반도체 메모리 장치에서 컬럼 라인에 대한 ECC 동작을 수행하는 경우, 모든 컬럼 라인을 한 번에 ECC 동작을 수행하는 것이 아닌, 예정된 개수(or 단위)로 정의되는 청크(Chunk)별로 ECC 동작을 수행할 수 있다. 이를 단위 ECC 동작이라고 하기로 한다. 기존에는 단위 ECC 동작을 위한 청크가 고정적이었다. 따라서, 청크 내에 불량 컬럼이 존재하는 경우, 반도체 메모리 장치는 불량 컬럼 라인은 무시하고 나머지 컬럼 라인에 대해서만 ECC 동작을 수행하였다. 따라서 예정된 개수로 정의되는 청크 내에 불량 컬럼 라인이 존재하면 ECC 동작을 수행 가능한 유효한 컬럼 라인의 개수는 불량 컬럼 라인의 개수만큼 줄어들게 된다. 예컨대, 단위 ECC 동작을 위한 청크가 0~1023byte의 크기를 갖는 경우, 불량 컬럼 라인 3byte 존재한다면 유효한 컬럼 라인은 1021byte로 줄어들게 된다. 따라서 예정된 청크 내에 불량 컬럼 라인이 존재하는 경우, ECC 동작 효율이 감소할 수 있다.
본 발명의 실시예들이 해결하고자 하는 과제는, 불량 컬럼 라인을 검출하여 ECC 동작에 반영하는 반도체 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 장치는, 다수의 데이터 중 불량 데이터를 검출하기 위한 불량 검출부; 상기 불량 데이터에 응답하여 상기 다수의 데이터 중 테스트 데이터를 선택적으로 출력하기 위한 데이터 출력 제어부; 및 상기 테스트 데이터에 대한 단위 ECC 동작을 수행하는 에러 보정부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 다수의 컬럼 라인 각각에 연결된 다수의 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 다수의 컬럼 라인 중 불량 컬럼 라인의 개수를 검출하기 위한 불량 검출부; 상기 불량 컬럼 라인의 개수에 따라 테스트 어드레스를 생성하기 위한 컬럼 어드레스 생성부; 상기 테스트 어드레스에 응답하여 상기 다수의 컬럼 라인 중 단위 ECC 동작에 대응하는 컬럼 라인을 구동하는 컬럼 구동부; 및 상기 컬럼 라인으로부터 출력되는 상기 테스트 데이터에 대한 상기 단위 ECC 동작을 수행하는 에러 보정부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 다수의 컬럼 어드레스 중 단위 ECC 동작을 위한 다수의 테스트 어드레스를 초기 설정하는 단계; 상기 다수의 컬럼 어드레스 중 불량 어드레스를 검출하는 단계; 상기 불량 어드레스에 응답하여 상기 다수의 테스트 어드레스를 재설정하는 단계; 및 상기 재설정된 테스트 어드레스에 대응하는 데이터에 대한 상기 단위 ECC 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의한 반도체 메모리 장치에 의하면, 불량 컬럼 어드레스를 검출하여 ECC 동작을 위한 테스트 어드레스의 개수를 유지하여 ECC 컨디션에 변화가 발생하지 않으므로 스크린 능력을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작을 나타낸 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
도 1을 참조하면, 반도체 장치는 불량 검출부(110), 데이터 출력 제어부(120) 및 에러 보정부(130)를 포함할 수 있다.
불량 검출부(110)는 다수의 데이터 라인을 통해 입력되는 다수의 데이터(DAT1 내지 DATn, 여기서 n은 자연수)를 입력받아 데이터가 저장되는 회로 및 데이터가 전달되는 라인의 불량을 검출하여 불량 정보(FAIL_INFO)를 출력할 수 있다. 불량 검출부(110)는 다수의 데이터(DAT 내지 DATn)의 데이터 레벨을 감지하여 불량 여부를 검출할 수 있는데, 예컨대, 다수의 데이터(DAT1 내지 DATn)가 저장되는 회로 및 전달되는 라인에 불량이 발생하면 예정된 값이 제대로 전달되지 않기 때문에 그 값을 판단하여 불량을 검출하는 것이 가능하다.
데이터 출력 제어부(120)는 불량 검출부(110)로부터 출력된 다수의 데이터(DAT1 내지 DATn)에 대응하는 불량 여부에 응답하여 다수의 데이터(DAT1 내지 DATn) 중 다수의 테스트 데이터(TDAT1 내지 TDATm, 여기서 m은 n보다 작은 자연수)를 선택적으로 출력할 수 있다. 여기서 다수의 테스트 데이터(TDAT1 내지 TDATm)는 단위 ECC 동작을 수행할 수 있는 데이터의 최대값을 가질 수 있다. 단위 ECC 동작이란, 다수의 데이터(DAT1 내지 DATn)에 대한 ECC 동작을 수행하는 경우, 다수의 데이터(DAT1 내지 DATn) 모두를 한 번에 ECC 동작을 수행하는 것이 아닌, 예정된 개수(or 단위)로 정의되는 청크별로 ECC 동작을 수행하는 것을 말한다.
또한, 데이터 출력 제어부(120)는 불량 검출부(110)를 통해 출력된 데이터의 불량 여부에 따라서 불량 데이터가 저장된 회로 및 전달되는 라인은 불량으로 판단하여, 해당 회로 및 전달되는 라인으로부터 출력된 데이터는 다수의 테스트 데이터(TDAT1 내지 TDATm)에 포함되지 않는다. 예컨대, 단위 ECC 동작을 위한 상기 다수의 테스트 데이터(TDAT1 내지 TDATm)의 최대 개수가 1024byte이며, 상기 다수의 테스트 데이터(TDAT1 내지 TDATm) 이내에 3byte가 불량 데이터라고 판단되었을 경우, 3byte에 해당하는 불량 데이터는 상기 테스트 데이터(TDAT1 내지 TDATm)에 포함되지 않으며, 다수의 데이터(DAT1 내지 DATn) 중 0~1023byte 이후에 입력되는 3byte에 해당하는 1024~1026byte의 데이터가 다수의 테스트 데이터(TDAT1 내지 TDATm)에 포함될 수 있는 것이다. 다시 말하면, 데이터 출력 제어부(120)는 불량 데이터, 즉 불량 회로 및 불량 라인으로부터 출력된 데이터는 무시하되, 불량 데이터 값만큼 유효한 데이터, 즉 유효한 회로 및 유효한 라인으로부터 출력된 데이터를 추가하여 다수의 테스트 데이터(TDAT1 내지 TDATm)의 최대 개수 유지하여 출력하는 것이 가능하다.
에러 보정부(130)는 데이터 출력 제어부(120)를 통해 출력된 다수의 테스트 데이터(TDAT1 내지 TDATm)에 대한 에러 보정 동작인 ECC 동작을 수행할 수 있다.
정리하면, 본 발명의 실시예에 따른 반도체 장치는 다수의 데이터(DAT1 내지 DATn)에 대한 불량 여부를 검출하고, 불량 여부에 따라서 단위 ECC 동작을 위한 다수의 테스트 데이터(TDAT1 내지 TDATm)를 선택적으로 출력하는 것이 가능하다. 다시 말하면, 반도체 장치는 단위 ECC 동작을 위한 최대값 이내에 불량 데이터가 있는 경우, 불량 데이터는 무시하고 불량 데이터 값만큼 유효한 데이터 개수를 추가하여 단위 ECC를 위한 데이터의 최대 개수를 유지하는 것이 가능하다. 따라서, 불량 데이터가 발생하더라도 유효 데이터의 개수가 줄지 않아 ECC 컨디션 변화가 발생하지 않으며, 이를 통해 스크린 능력 및 테스트 결과에 대한 신뢰도가 향상될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(210), 컬럼 구동부(220), 불량 검출부(230), 컬럼 어드레스 생성부(240) 및 에러 보정부(250)를 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 셀(미도시)들을 포함하고, 다수의 메모리 셀은 비트라인(Bit Line; BL, 이하 '컬럼라인'이라고 함)과 워드라인(Word Line; WL)에 연결된다.
컬럼 구동부(220)는 다수의 페이지 버퍼(221_1 내지 221_k, 여기서 k는 자연수) 및 컬럼 디코더(222)를 포함할 수 있다.
다수의 페이지 버퍼(221_1 내지 221_k)는 동작 모드에 따라 쓰기 드라이버로써 또는 감지 증폭기로써 동작하도록 구성된다. 예컨대, 다수의 페이지 버퍼(221_1 내지 221_k)는 프로그램 동작 시 입/출력 버퍼(미도시)를 통해 입력된 데이터를 메모리 셀 어레이(210)의 메모리 셀들에 저장하도록 쓰기 드라이버로써 구성될 수 있다. 이를 위해서 다수의 페이지 버퍼(221_1 내지 221_k)는 입력된 데이터를 임시 저장하도록 구성된 캐시 래치(미도시)를 포함할 수 있다. 다른 예로써, 다수의 페이지 버퍼(221_1 내지 221_k)는 읽기 동작 시 메모리 셀 어레이(210)의 메모리 셀들로부터 읽혀진 데이터를 출력하도록 감지 증폭기로써 구성될 수 있다. 본 발명의 실시예에서 다수의 페이지 버퍼(221_1 내지 221_k)는 감지 증폭기로써 구성되어 메모리 셀 어레이(210)의 메모리 셀들로부터 데이터를 읽어 출력할 수 있다.
컬럼 디코더(222)는 다수의 컬럼 어드레스(ADD)를 디코딩하여 다수의 페이지 버퍼(221_1 내지 221_k)를 선택적으로 활성화시키도록 구성될 수 있다.
불량 검출부(230)는 다수의 컬럼 라인에 연결된 메모리 셀들에 저장된 테스트 데이터(DAT1 내지 DATn)의 불량 여부에 따라 불량 컬럼 라인의 개수를 검출하는 것이 가능하다.
불량 검출부(230)는 데이터 감지부(231) 및 카운팅부(232)를 포함할 수 있다.
데이터 감지부(231)는 다수의 컬럼 라인에 대응하는 테스트 데이터(DAT1 내지 DATn)의 레벨을 감지하여 불량 여부를 검출할 수 있다. 여기서 다수의 컬럼 라인에 대응하는 테스트 데이터(DAT1 내지 DATn)는 다수의 컬럼 라인에 연결된 메모리 셀들로부터 읽혀져 출력된 데이터들일 수 있다. 또한, 데이터 감지부(231)는 다수의 컬럼 라인 모두에 대응하는 테스트 데이터(DAT1 내지 DATn)에 대한 불량 여부를 검출하는 것이 가능하다. 한편, 이때 컬럼 디코더(222)로 입력되는 다수의 컬럼 어드레스(ADD)는 모든 컬럼 라인에 대응하는 컬럼 어드레스(ADD)일 수 있다.
카운팅부(232)는 데이터 감지부(232)로부터 출력된 불량 여부에 응답하여 불량 컬럼 라인의 개수(FAIL_CNT)를 카운팅하여 출력할 수 있다.
다시 말하면, 불량 검출부(230)는 다수의 컬럼 라인에 연결된 메모리 셀들에 저장된 데이터의 불량 여부에 따라 불량 컬럼 라인의 개수(FAIL_CNT)를 검출하는 것이 가능하다.
컬럼 어드레스 생성부(240)는 불량 검출부(230)로부터 출력된 불량 컬럼 라인의 개수(FAIL_CNT)에 따라 테스트 어드레스(DAT1 내지 DATn)로써 다수의 컬럼 어드레스(C_ADD)를 생성할 수 있다. 설명의 이해를 돕기 위해 최초에 생성된 어드레스는 제1 테스트 어드레스라고 하며, 불량 컬럼 라인의 개수에 따라 재설정되어 생성된 어드레스를 제2 테스트 어드레스라고 정의한다. 제1 테스트 어드레스는 모든 컬럼 라인에 대응하는 컬럼 어드레스일 수 있으며, 제2 테스트 어드레스는 모든 컬럼 라인에 대응하는 컬럼 어드레스 중에서 단위 ECC 동작을 위한 최대 개수를 갖는 어드레스로써, 불량 컬럼 라인에 대응하는 어드레스는 제외한 어드레스일 수 있다. 예컨대, 단위 ECC 동작을 위한 제2 테스트 어드레스의 최대 개수가 1024byte라고 했을 때, 모든 컬럼 라인에 대응하는 컬럼 어드레스, 즉 제1 테스트 어드레스는 단위 ECC 동작을 위한 최대 개수를 포함하여 모든 컬럼 어드레스를 포함할 수 있다. 또한, 1024byte 이내에 불량 컬럼 어드레스가 있는 경우, 제2 테스트 어드레스는 불량 컬럼 어드레스는 제외하고, 불량 컬럼 어드레스 개수만큼 1024byte 이후의 어드레스 중 유효 어드레스를 추가하여 재설정될 수 있다.
한편, 도면에는 도시하지 않았으나, 컬럼 어드레스 생성부(240)는 불량 컬럼 어드레스에 대한 정보를 외부 장치로부터 입력받아 동작하는 것이 가능하다. 여기서 외부 장치는 캠 셀(CAM cell)일 수 있다.
한편, 컬럼 구동부(220)는 불량 컬럼 라인의 개수에 따라 재설정된 컬럼 어드레스(ADD), 즉, 제2 테스트 어드레스에 응답하여 상기 다수의 컬럼 라인 중 단위 ECC 동작에 대응하는 컬럼 라인을 구동하는 것이 가능하다.
에러 보정부(250)는 제2 테스트 어드레스에 응답하여 구동하는 컬럼 라인으로부터 출력되는 테스트 데이터에 대한 단위 ECC 동작을 수행할 수 있다.
이하, 상세한 동작 설명은 도 3에서 하기로 한다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 나타낸 순서도이다.
도 2 및 도 3을 참조하면, 컬럼 어드레스 생성부(240)는 다수의 컬럼 어드레스 중 단위 ECC 동작을 위한 테스트 어드레스를 초기 설정한다(S310). 여기서 단위 ECC 동작은 에러 보정부(250)가 ECC 동작을 수행함에 있어서, 모든 컬럼 어드레스 중 예정된 개수(or 단위)에 대응하는 컬럼 어드레스인 테스트 어드레스에 대한 ECC 처리를 통해 에러 비트를 보정할 수 있다. 즉, 예정된 개수(or 단위)를 갖는 테스트 어드레스에 대응하는 데이터에 대한 단위 ECC 동작을 수행한다(S320).
불량 검출부(230)는 다수의 컬럼 어드레스 전부에 대한 불량 어드레스를 검출한다(S330). 불량 어드레스를 검출함에 있어서, 데이터 감지부(231)는 다수의 컬럼 어드레스에 대응하는 데이터의 데이터 레벨을 감지하여 다수의 컬럼 어드레스에 대한 불량 여부를 판단할 수 있다. 불량 어드레스 검출 결과(S340)에 따라서, 불량 어드레스가 검출되면 컬럼 어드레스 생성부(240)는 불량 어드레스에 응답하여 테스트 어드레스를 재설정한다(S350). 구체적으로 말하면, 초기 설정되었던 예정된 단위를 갖는 테스트 어드레스 중 불량 어드레스가 검출되는 경우, 불량 어드레스 개수만큼 유효 어드레스를 추가하여 테스트 어드레스를 재설정할 수 있다. 이후, 에러 보정부(250)는 재설정된 테스트 어드레스에 대응하는 데이터에 대한 ECC 동작을 수행한다(S360).
한편, 불량 어드레스 검출 결과(S340)에 따라서, 불량 어드레스가 검출되지 않는다면 초기 설정된 테스트 어드레스에 대응하는 데이터에 대한 ECC 동작을 수행한다(S320).
정리하면, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 다수의 컬럼 라인에 대한 불량 여부를 검출하고, 불량 여부에 따른 불량 컬럼 라인의 개수를 카운팅할 수 있다. 또한, 반도체 메모리 장치는 불량 컬럼 라인의 개수에 따라서 단위 ECC 동작을 위한 최대값, 즉 예정된 개수(or 단위)를 갖는 테스트 어드레스를 재설정하는 것이 가능하다. 다시 말하면, 단위 ECC 동작을 위한 최대값 이내에 불량 컬럼 라인에 대응하는 어드레스가 존재하는 경우, 불량 어드레스는 무시하고 불량 어드레스의 개수만큼 유효한 컬럼 어드레스를 추가하여 단위 ECC 동작을 위한 테스트 어드레스의 최대 개수를 유지하는 것이 가능하다. 따라서, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 불량 컬럼 라인의 개수만큼 유효 어드레스를 추가로 테스트 어드레스에 포함시켜 단위 ECC 동작을 수행하므로 불량 어드레스가 존재하더라도 ECC 컨디션 변화가 발생하지 않는다. 그러므로 스크린 능력 및 테스트 결과에 대한 신뢰도가 향상될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 불량 검출부
120 : 데이터 출력 제어부
130 : 에러 보정부

Claims (15)

  1. 다수의 데이터 중 불량 데이터를 검출하기 위한 불량 검출부;
    상기 불량 데이터에 응답하여 상기 다수의 데이터 중 상기 불량 데이터를 제외한 예정된 개수에 대응하는 테스트 데이터를 선택적으로 출력하기 위한 데이터 출력 제어부; 및
    상기 테스트 데이터에 대한 단위 ECC 동작을 수행하는 에러 보정부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 불량 검출부는 상기 다수의 데이터가 저장된 회로 및 상기 다수의 데이터 각각이 전달되는 라인의 불량을 검출하는 것을 특징으로 하는 반도체 장치.
  3. 다수의 컬럼 라인 각각에 연결된 다수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 다수의 컬럼 라인 중 불량 컬럼 라인의 개수를 검출하기 위한 불량 검출부;
    상기 불량 컬럼 라인의 개수에 따라 테스트 어드레스를 생성하기 위한 컬럼 어드레스 생성부;
    상기 테스트 어드레스에 응답하여 상기 다수의 컬럼 라인 중 단위 ECC 동작에 대응하는 컬럼 라인을 구동하는 컬럼 구동부; 및
    상기 컬럼 라인으로부터 출력되는 상기 테스트 데이터에 대한 상기 단위 ECC 동작을 수행하는 에러 보정부
    를 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 불량 검출부는,
    상기 다수의 컬럼 라인에 대응하는 테스트 데이터의 레벨을 감지하여 불량 여부를 검출하기 위한 데이터 감지부; 및
    상기 불량 여부에 응답하여 상기 불량 컬럼 라인을 카운팅하기 위한 카운팅부
    를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 어드레스 생성부는 상기 카운팅부의 출력신호인 상기 불량 컬럼 라인의 개수에 따라 상기 테스트 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제3항에 있어서,
    상기 테스트 데이터는 상기 불량 컬럼 라인으로부터 출력된 데이터를 제외한 데이터인 것을 특징으로 하는 반도체 메모리 장치.
  7. 제3항에 있어서,
    상기 컬럼 구동부는,
    상기 다수의 메모리 셀의 읽기/쓰기 동작을 위한 다수의 페이지 버퍼; 및
    상기 다수의 페이지 버퍼 중 상기 테스트 어드레스에 대응하는 컬럼 라인과 연결된 페이지 버퍼를 구동하기 위한 컬럼 디코더
    를 포함하는 반도체 메모리 장치.
  8. 다수의 컬럼 어드레스 중 단위 ECC 동작을 위한 다수의 테스트 어드레스를 초기 설정하는 단계;
    상기 다수의 컬럼 어드레스 중 불량 어드레스를 검출하는 단계;
    상기 불량 어드레스에 응답하여 상기 다수의 테스트 어드레스를 재설정하는 단계; 및
    상기 재설정된 테스트 어드레스에 대응하는 데이터에 대한 상기 단위 ECC 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 불량 어드레스를 검출하는 단계는,
    상기 다수의 컬럼 어드레스에 대응하는 데이터들의 데이터 레벨을 감지하여 순차적으로 래치하는 단계; 및
    상기 래치된 데이터 레벨에 따라 상기 다수의 컬럼 어드레스의 불량 여부를 판단하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 다수의 테스트 어드레스를 재설정하는 단계는,
    상기 다수의 컬럼 어드레스의 불량 여부에 따라 상기 불량 어드레스를 카운팅하는 단계; 및
    상기 테스트 어드레스에 상기 카운팅하는 단계를 통해 출력된 신호를 반영하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 반영하는 단계는,
    상기 테스트 어드레스의 최대값에 상기 카운팅하는 단계를 통해 출력된 신호를 합산하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  12. 제8항에 있어서,
    상기 초기 설정된 상기 테스트 어드레스에 대응하는 데이터에 대한 상기 단위 ECC 동작을 수행하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 초기 설정된 상기 테스트 어드레스에 대응하는 데이터에 대한 상기 단위 ECC 동작을 수행하는 단계는,
    상기 초기 설정된 테스트 어드레스에 대응하는 제1 데이터 그룹에 대한 상기 단위 ECC 동작을 수행하는 단계; 및
    상기 초기 설정된 테스트 어드레스에 대응하는 제2 데이터 그룹에 대한 상기 단위 ECC 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 재설정된 테스트 어드레스에 대응하는 데이터는 상기 제1 데이터 그룹 중 불량 어드레스에 대응하는 데이터를 제외한 데이터 및 상기 제2 데이터 그룹 중 일부 데이터를 합산한 데이터인 반도체 메모리 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 제2 데이터 그룹 중 일부 데이터는 상기 불량 어드레스에 대응하는 데이터의 개수와 동일한 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020150056599A 2015-04-22 2015-04-22 반도체 장치 KR20160125745A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150056599A KR20160125745A (ko) 2015-04-22 2015-04-22 반도체 장치
US14/855,092 US9613717B2 (en) 2015-04-22 2015-09-15 Error correction circuit and semiconductor memory device including the same
CN201510926474.3A CN106067326B (zh) 2015-04-22 2015-12-14 错误校正电路及包括其的半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150056599A KR20160125745A (ko) 2015-04-22 2015-04-22 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160125745A true KR20160125745A (ko) 2016-11-01

Family

ID=57148585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150056599A KR20160125745A (ko) 2015-04-22 2015-04-22 반도체 장치

Country Status (3)

Country Link
US (1) US9613717B2 (ko)
KR (1) KR20160125745A (ko)
CN (1) CN106067326B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134120A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 반도체시스템
KR102384706B1 (ko) 2017-06-09 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
CN107423153B (zh) * 2017-07-24 2020-01-21 上海交通大学 一种用于错误检测与校正技术的校正电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760413B2 (ja) * 1989-05-12 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム
KR950003013B1 (ko) * 1992-03-30 1995-03-29 삼성전자 주식회사 틀림정정회로를 가지는 이이피롬
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US8132088B2 (en) * 2007-08-14 2012-03-06 Hewlett-Packard Development Company, L.P. Data formatting in data storage
CN102124527A (zh) * 2008-05-16 2011-07-13 弗森-艾奥公司 用于检测和替代失效的数据存储器的装置、系统和方法
US8266454B2 (en) * 2009-04-15 2012-09-11 GM Global Technology Operations LLC Secure flash memory using error correcting code circuitry
KR20110105257A (ko) * 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 에러 정정 방법
KR101797565B1 (ko) 2011-08-22 2017-12-12 삼성전자 주식회사 불량 페이지를 관리하는 메모리 장치
TWI602181B (zh) * 2012-02-29 2017-10-11 三星電子股份有限公司 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法
US8914708B2 (en) * 2012-06-15 2014-12-16 International Business Machines Corporation Bad wordline/array detection in memory
US9235466B2 (en) * 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
CN104412327B (zh) * 2013-01-02 2019-02-12 默思股份有限公司 内建自测试以及修复装置及方法
US9202591B2 (en) * 2013-05-10 2015-12-01 Omnivision Technologies, Inc. On-line memory testing systems and methods
JP6496562B2 (ja) * 2014-04-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置、診断テスト方法及び診断テスト回路

Also Published As

Publication number Publication date
CN106067326A (zh) 2016-11-02
US20160314041A1 (en) 2016-10-27
US9613717B2 (en) 2017-04-04
CN106067326B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US9009566B2 (en) Outputting information of ECC corrected bits
KR102002925B1 (ko) 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US8627169B2 (en) Method and apparatus for dynamically configurable multi level error correction
KR101308047B1 (ko) 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법
US9760434B2 (en) ECC method for double pattern flash memory
US8910018B2 (en) Memory with dynamic error detection and correction
US8572444B2 (en) Memory apparatus and testing method thereof
KR20130027138A (ko) 에러 정정 방법 및 이를 이용하는 메모리 장치
US9917601B2 (en) Adaptive error correction in a memory system
TW201503153A (zh) 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法
US8738989B2 (en) Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page
KR20160046225A (ko) 고장 제어 기능을 구비한 캐시 메모리
JP2008262325A (ja) メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体
US10338984B2 (en) Storage control apparatus, storage apparatus, and storage control method
US20170186500A1 (en) Memory circuit defect correction
TWI527049B (zh) 操作記憶體之方法及記憶體裝置
KR20160125745A (ko) 반도체 장치
US8176388B1 (en) System and method for soft error scrubbing
KR20140071640A (ko) 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법
US10665297B2 (en) Memory systems for memory devices and methods of operating the memory systems
US10025652B2 (en) Error location pointers for non volatile memory
US20170322842A1 (en) Memory controller, memory system, and method of controlling memory controller
CN113808642B (zh) 数据存取系统和操作数据存取系统的方法
US11996859B1 (en) Correcting memory data using an error code and a memory test result
US20240168845A1 (en) Memory including error correction circuit and operating method thereof