TWI688132B - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TWI688132B
TWI688132B TW106146174A TW106146174A TWI688132B TW I688132 B TWI688132 B TW I688132B TW 106146174 A TW106146174 A TW 106146174A TW 106146174 A TW106146174 A TW 106146174A TW I688132 B TWI688132 B TW I688132B
Authority
TW
Taiwan
Prior art keywords
layer
base layer
memory device
magnetic
magnetic memory
Prior art date
Application number
TW106146174A
Other languages
English (en)
Other versions
TW201916419A (zh
Inventor
村山昭之
岩崎剛之
甲斐正
大坊忠臣
遠藤将起
五十嵐太一
伊藤順一
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW201916419A publication Critical patent/TW201916419A/zh
Application granted granted Critical
Publication of TWI688132B publication Critical patent/TWI688132B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

本實施形態提供一種具備磁阻效應元件之磁性記憶裝置，上述磁阻效應元件具有合適之基底層。 本實施形態之磁性記憶裝置具備：導電性基底層20，其具有非晶結構，且含有選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)之至少1種第1特定元素；及積層結構30，其設置於基底層上，且包含具有可變磁化方向之第1磁性層31、具有固定磁化方向之第2磁性層32、及設置於第1磁性層與第2磁性層之間之非磁性層33。

Description

磁性記憶裝置
本發明之實施形態係關於一種磁性記憶裝置。
提出有一種由磁阻效應元件(magnetoresistive element)及MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電晶體於半導體基板上集成而成之磁性記憶裝置(magnetic memory device)。
通常，上述磁阻效應元件具有於基底層(under layer)上設置有包含記憶層(storage layer)、隧道勢壘層及參考層(reference layer)之積層結構(stacked structure)之結構。因此，為了獲得優異之磁阻效應元件，選擇合適之基底層較為重要。
然而，以往提出之未必可謂一種具有合適之基底層之磁阻效應元件。
實施形態提供一種具備磁阻效應元件之磁性記憶裝置，上述磁阻效應元件具有合適之基底層。
實施形態之磁性記憶裝置具備：導電性基底層，其具有非晶結構，且含有選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)之至少1種第1特定元素；及積層結構，其設置於上述基底層上，且包含具有可變磁化方向之第1磁性層、具有固定磁化方向之第2磁性層、及設置於上述第 1磁性層與上述第2磁性層之間之非磁性層。
10:下部結構
11:層間絕緣膜
12:下部電極
20:基底層
30:積層結構
30f:積層膜
31:記憶層(第1磁性層)
32:參考層(第2磁性層)
32a:第1副磁性層
32b:第2副磁性層
33:隧道勢壘層(非磁性層)
34:偏移消除層(第3磁性層)
35:頂蓋層
41:側壁絕緣層
42:側壁層
51:保護絕緣膜
52:層間絕緣膜
53:上部電極
60:硬質遮罩
BL:位元線
BEC:下部電極
MTJ:磁阻效應元件
SC:源極線接點
S/D:源極/汲極區域
SL:源極線
SUB:半導體基板
TEC:上部電極
TR:嵌入閘極(buried gate)型MOS電晶體
WL:字元線
圖1係模式性地表示實施形態之磁性記憶裝置之構成之剖視圖。
圖2係模式性地表示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖3係模式性地表示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖4係模式性地表示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖5係用來評價各種元素之腐蝕特性之電極電位-pH圖。
圖6係用來評價各種元素之腐蝕特性之電極電位-pH圖。
圖7係用來評價各種元素之腐蝕特性之電極電位-pH圖。
圖8係表示具有高熔點之元素之圖。
圖9係針對實施形態及比較例之基底層之第1材料，表示剛沈積態下之XRD(X-ray diffraction，X射線繞射測定)之測定結果之圖。
圖10係表示實施形態之基底層之第1材料之XRD之測定結果之圖。
圖11係表示實施形態之基底層之第1材料之XRD之測定結果之圖。
圖12係針對實施形態及比較例之基底層之第1材料，表示進行氧化處理後之薄片電阻之測定結果之圖。
圖13係表示與實施形態及比較例之基底層之第1材料相關之測定結果之圖。
圖14係針對實施形態及比較例之基底層之第1材料，表示進行氧化處理後之薄片電阻之測定結果之圖。
圖15係表示與實施形態及比較例之基底層之第1材料相關之測定結果之圖。
圖16係表示改變鉬(Mo)及鋯(Zr)之組成比以及溫度時之結晶狀態之圖。
圖17係針對實施形態及比較例之基底層之第2材料，表示剛沈積態下之XRD之測定結果之圖。
圖18係表示實施形態之基底層之第2材料之XRD之測定結果之圖。
圖19係針對實施形態及比較例之基底層之第2材料，表示進行氧化處理後之薄片電阻之測定結果之圖。
圖20係表示與實施形態及比較例之基底層之第2材料相關之測定結果之圖。
圖21係針對實施形態及比較例之基底層之第3材料，表示剛沈積態下之XRD之測定結果之圖。
圖22係表示實施形態之基底層之第3材料之XRD之測定結果之圖。
圖23係針對實施形態及比較例之基底層之第3材料，表示進行氧化處理後之薄片電阻之測定結果之圖。
圖24係表示與實施形態及比較例之基底層之第3材料相關之測定結果之圖。
圖25係模式性地表示實施形態變更例之磁性記憶裝置之構成之剖視圖。
圖26係模式性地表示半導體積體電路裝置之一般性構成之一例之剖視圖，其中上述半導體積體電路裝置應用實施形態之磁阻效應元件。
以下，參照圖式對實施形態進行說明。
圖1係模式性地表示實施形態之磁性記憶裝置(半導體積體電路裝置)之構成之剖視圖。
下部結構10包含半導體基板(未作圖示)、MOS電晶體(未作圖示)、層間絕緣膜11及下部電極(bottom electrode)12等。下部電極12作為應對磁阻效應元件(magnetoresistive element)之一電極發揮功能，電性連接於MOS電晶體(未作圖示)與下述基底層(under layer)20之間。
於下部結構10上設置有磁阻效應元件。磁阻效應元件具備導電性基底層20、及設置於基底層20上之積層結構(stacked structure)30。本實施形態之磁阻效應元件為STT(spin transfer torque，自旋轉移力矩)型磁阻效應元件。再者，磁阻效應元件亦被稱為MTJ(magnetic tunnel junction，磁性隧道結)元件。
基底層20係具有非晶結構之導電層，設置於下部結構10與積層結構30之間。基底層20含有選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)之至少1種第1特定元素，亦可進而含有選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)之至少1種第2特定元素。當下部結構10與積層結構30之間存在複數層時，通常為與積層結構30相接之層對應於上述基底層20。再者，關於基底層20之詳細情況，將於下文進行敍述。
積層結構30包含：第1磁性層，其用作記憶層(storage layer)31；第2磁性層，其用作參考層(reference layer)32；及非磁性層(nonmagnetic layer)33，其設置於記憶層31與參考層32之間，且用作隧道勢壘層33。於本實施形態中，積層結構30除了記憶層31、參考層32及隧道勢壘層33以外，進而包含用作偏移消除層34之第3磁性層、及頂蓋層35。於本實施形 態中，記憶層31設置於基底層20與隧道勢壘層33之間，且與基底層20相接。
記憶層(第1磁性層)31係具有垂直磁化(perpendicular magnetization)(具有相對於其主面垂直之磁化方向)之強磁性層(ferromagnetic layer)，具有可變之磁化方向(variable magnetization direction)。記憶層31係導電層，含有鐵(Fe)及硼(B)。亦可除了鐵(Fe)及硼(B)以外進而含有鈷(Co)。於本實施形態中，記憶層31係由CoFeB形成。
參考層(第2磁性層)32係具有垂直磁化之強磁性層，具有固定之磁化方向(fixed magnetization direction)。參考層32包含第1副磁性層32a及第2副磁性層32b。第1副磁性層32a係導電層，含有鐵(Fe)及硼(B)。第1副磁性層32a亦可除了鐵(Fe)及硼(B)以外進而含有鈷(Co)。於本實施形態中，第1副磁性層32a係由CoFeB形成。第2副磁性層32b係導電層，含有鈷(Co)、以及選自鉑(Pt)、鎳(Ni)及鈀(Pd)之至少1種元素。於本實施形態中，第2副磁性層32b係由Co/Pt之人工晶格(artificial lattice)、Co/Ni之人工晶格、或Co/Pd之人工晶格形成。再者，亦可於第1副磁性層32a與第2副磁性層32b之間設置由鉭(Ta)等形成之中間層(intermediate layer)。
再者，所謂磁化方向可變，表示磁化方向會相對於特定之寫入電流而改變，所謂磁化方向固定，表示磁化方向不會相對於特定之寫入電流而改變。
隧道勢壘層(非磁性層)33係介存於記憶層31與參考層32之間之絕緣層，含有鎂(Mg)及氧(O)。於本實施形態中，隧道勢壘層33係由MgO形成。
偏移消除層(第3磁性層)34係具有垂直磁化之強磁性層，具有相對於 參考層32之磁化方向反向平行(antiparallel)之固定之磁化方向。該偏移消除層34具有將自參考層32施加至記憶層31之磁場消除之功能。偏移消除層34係導電層，含有鈷(Co)、以及選自鉑(Pt)、鎳(Ni)及鈀(Pd)之至少1種元素。於本實施形態中，偏移消除層34係由Co/Pt之人工晶格、Co/Ni之人工晶格、或Co/Pd之人工晶格形成。再者，亦可於偏移消除層34與參考層32之間設置由釕(Ru)等形成之中間層。
頂蓋層35係設置於積層結構30最上部之導電層，使用特定之金屬材料而形成。
於基底層20及積層結構30之側壁上，沿著基底層20及積層結構30之側壁設置有側壁絕緣層41。側壁絕緣層41含有基底層20中所含有之至少1種第1特定元素(Mo、Mg、Re、W、V、Mn)及氧(O)。又，側壁絕緣層41亦可進而含有基底層20中所含有之至少1種第2特定元素(Zr、Ta、Hf、Nb)。側壁絕緣層41至少設置於非磁性層33之側面。於本實施形態中，側壁絕緣層41係遍及積層結構30之整個側壁而設置。關於該側壁絕緣層41，將於下文詳細地進行說明。
基底層20、積層結構30及側壁絕緣層41由保護絕緣膜51包圍。對於保護絕緣膜51例如可使用氮化矽膜。保護絕緣膜51由層間絕緣膜52包圍。對於層間絕緣膜52例如可使用氧化矽膜。於保護絕緣膜51及層間絕緣膜52上形成有孔，該孔內設置有上部電極(top electrode)53。上部電極53作為應對磁阻效應元件之一電極發揮功能，電性連接於位元線(未作圖示)與頂蓋層35之間。
於上述磁阻效應元件中，於記憶層31之磁化方向與參考層32之磁化方向平行之情形時，磁阻效應元件(積層結構30)表現出低電阻狀態。於記 憶層31之磁化方向與參考層32之磁化方向反向平行之情形時，磁阻效應元件(積層結構30)表現出高電阻狀態。因此，磁阻效應元件可基於其電阻狀態而記憶二進制(binary)資料。又，磁阻效應元件可根據流向積層結構30之電流之方向而設定電阻狀態，即可寫入二進制資料。
繼而，參照圖2~圖4及圖1對本實施形態之磁性記憶裝置之製造方法進行說明。
首先，如圖2所示，於包含半導體基板(未作圖示)、MOS電晶體(未作圖示)、層間絕緣膜11及下部電極12等之下部結構10上，形成基底層20及磁阻效應元件用積層膜30f。具體而言，於下部結構10上，藉由濺鍍而形成基底層20、記憶層31、隧道勢壘層33、參考層(第1副磁性層32a及第2副磁性層32b)32、偏移消除層34及頂蓋層35。繼而，進行熱處理。藉由該熱處理，使記憶層31及參考層32等結晶。進而，於頂蓋層35上形成硬質遮罩60。
繼而，如圖3所示，使用硬質遮罩60作為遮罩，將積層膜30f及基底層20圖案化。具體而言，藉由IBE(ion beam etching，離子束蝕刻)而將積層膜30f及基底層20圖案化。離子束係使用氬(Ar)離子。藉由該IBE，獲得基底層20之圖案及積層膜30f之圖案(積層結構30)。又，藉由該IBE，於基底層20及積層結構30之側壁上沿著基底層20及積層結構30之側壁形成側壁層42。該側壁層42係藉由IBE對積層膜30f及基底層20進行蝕刻時所形成之再沈積層(redeposition layer)。因此，側壁層42中含有積層膜30f及基底層20中所含有之元素。由於積層膜30f及基底層20中含有金屬元素，故而側壁層42具有導電性。
繼而，如圖4所示，於氧化性氣體環境下對圖3中所獲得之結構進行 氧化處理。結果，側壁層42被氧化，而於基底層20及積層結構30之側壁上沿著基底層20及積層結構30之側壁形成側壁絕緣層41。即，側壁層42中所含有之金屬元素被氧化，而形成側壁絕緣層41。一般而言，多數情形時氧化物為絕緣物。因此，藉由將側壁層42氧化而形成側壁絕緣層41,積層結構30側壁上之層便會自導電性變成絕緣性。若積層結構30側壁上之層具有導電性，則記憶層31與參考層32成為導通狀態，從而將無法獲得磁阻效應元件之恰當動作。藉由將側壁層42氧化使之變成側壁絕緣層41，可確保記憶層31與參考層32之間之絕緣性，從而可確保磁阻效應元件之恰當動作。
繼而，如圖1所示，形成包圍基底層20、積層結構30及側壁絕緣層41之保護絕緣膜51，並形成包圍保護絕緣膜51之層間絕緣膜52。繼而，於保護絕緣膜51及層間絕緣膜52上形成到達頂蓋層35之孔。進而，於孔內形成上部電極53，藉此可獲得圖1所示之結構。
繼而，對本實施形態中之基底層20詳細地進行說明。
於基底層20上形成包含記憶層31等之積層結構30。因此，為了獲得具有優異特性之積層結構30，基底層20之選定較為重要。一般而言，要求基底層20具有如下特性。
(a)為了於基底層20上形成結晶性優異之優質積層結構30，較佳為使用平坦性優異之基底層20。若基底層20具有結晶性，則難以獲得平坦性優異之基底層20。因此，基底層20較佳為具有非晶結構。具體而言，較佳為無論是於剛沈積(as-position)狀態下還是於經過熱處理等製程後之最終狀態(最終結構)下，基底層20均具有非晶結構。
(b)磁阻效應元件之寫入動作及讀出動作係藉由使磁阻效應元件中流 通電流而進行。因此，基底層20較佳為具有低電阻(低薄片電阻)。
(c)若於積層結構30之側壁發生並聯不良(shunt failure)(記憶層31與參考層32之間之並聯不良)，則磁阻效應元件之恰當動作會受到阻礙。為了防止此種並聯不良，需要將形成於積層結構30側壁上之導電性側壁層42氧化而形成絕緣性側壁絕緣層41。因此，側壁層42中所含有之元素較佳為容易被氧化之元素。由於最後會對基底層20進行蝕刻，故而側壁層42中相對較多地含有基底層20中所含有之元素。因此，基底層20中所含有之元素較佳為可容易地被氧化之元素。
(d)若基底層20中所含有之元素擴散至積層結構30中而對積層結構30之特性造成不良影響，則磁阻效應元件之特性會變差。因此，較佳為基底層20中不含此種會對積層結構30之特性造成不良影響之元素。例如，於使用HfB作為基底層20之材料之情形時，也許可滿足上述特性(a)、(b)及(c)。然而，HfB中所含有之硼(B)容易擴散至積層結構30中，從而有可能會對磁阻效應元件之特性造成不良影響。
綜上所述，對於基底層20之材料，較佳為使用滿足上述特性(a)、(b)及(c)並且不含硼(B)之材料。於本實施形態中，就此種觀點而言，選定基底層20之材料。
以下，對適合基底層20之材料進行說明。基本而言，選定含有滿足上述特性(c)之元素(第1特定元素)、及滿足上述特性(a)之元素(第2特定元素)之兩者之材料作為適合基底層20之材料之候補。
上述第1特定元素係容易被氧化之元素。換言之，第1特定元素較佳為容易被腐蝕之元素。
圖5~圖7係總結各種元素之腐蝕特性而得出之Pourbaix(波貝克斯)電 極電位-pH圖(M.Pourbaix：Werks.U.Korros.,11 761(1960))。橫軸係pH，縱軸係電極電位(electrode potential)。區域(a)係基於在溶液中之溶解而出現之腐蝕區域(分析濃度CM≧10-6mol/kgH2O)。區域(b)係基於成為氣體之氣化而出現之腐蝕區域(分壓PM≧10-6atm)。區域(c)係基於水合氧化物皮膜(hydrous oxide film)而出現之鈍態區域(passive region)。區域(d)係基於氫化物皮膜(hydride film)而出現之鈍態區域。區域(e)係無感區域(in sensitive region)。區域(a)及區域(b)對應於腐蝕區域，區域(c)、區域(d)及區域(e)對應於非腐蝕區域。該圖與水溶液中之金屬腐蝕相關，雖狀態與本實施形態不同，但大致上就是，若區域(a)或區域(b)中包含圖表中央附近之「pH=7」且「E=0」之點，便可判斷為相對容易腐蝕(容易被氧化)。
由圖5~圖7可知，銻(Sb)、砷(As)、碳(C)、鉛(Pb)、錸(Re)、鎳(Ni)、鈷(Co)、鉈(Tl)、鎘(Cd)、鉬(Mo)、鎢(W)、鍺(Ge)、鋅(Zn)、釩(V)、錳(Mn)及鎂(Mg)被列為容易腐蝕(容易被氧化)之第1特定元素之候補。該等元素當中，銻(Sb)、砷(As)、碳(C)、鉛(Pb)、鉈(Tl)、鎘(Cd)及鍺(Ge)係不易使用(不易處理、不易低電阻化)之元素，鎳(Ni)及鈷(Co)係強磁性元素，鋅(Zn)係低熔點元素(熔點：420℃)，應該將該等自第1特定元素之候補中排除。因此，錸(Re)、鉬(Mo)、鎢(W)、釩(V)、錳(Mn)及鎂(Mg)成為第1特定元素之有力候補。
上述第2特定元素係容易採用非晶結構之元素。換言之，第2特定元素較佳為具有高熔點之元素。
圖8係表示具有高熔點之元素(第2特定元素之候補)之圖(岩波 理化學辭典 第三版 1971)。圖8所示之元素當中，鋨(Os)、銥(Ir)及釕(Ru)因耐腐 蝕性較高而應該自第2特定元素之候補中排除。又，鎢(W)、錸(Re)及鉬(Mo)已經作為第1特定元素被提出。因此，鉭(Ta)、鈮(Nb)、鉿(Hf)及鋯(Zr)成為第2特定元素之有力候補。
根據上述情況，基底層20較佳為含有選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)之至少1種第1特定元素。又，基底層20較佳為除了第1特定元素以外進而含有選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)之至少1種第2特定元素。
以下，對可用作基底層20之材料之例進行說明。
首先，對使用含有鉬(Mo)及鋯(Zr)之材料作為用於基底層20之第1材料之情形進行說明。於此情形時，第1材料含有鉬(Mo)作為第1特定元素，含有鋯(Zr)作為第2特定元素。又，第1材料亦可除了鉬(Mo)及鋯(Zr)以外進而含有鉭(Ta)。於使用該等第1材料之情形時，基底層20中所含有之鉬(Mo)之組成比較佳為低於60%。
以下，基於各種測定結果，針對第1材料進行說明。再者，測定係使用在氧化矽基板上形成有第1材料膜之樣品。
圖9係針對第1材料，表示剛沈積態(as-deposition)下之XRD(X-Ray Diffraction)之測定結果之圖。如圖9所示，於僅含有鉬(Mo)之材料、僅含有鋯(Zr)之材料、及僅含有鉭(Ta)之材料中，均觀測到了波峰。又，於Mo80Zr10Ta10(Mo 80原子%，Zr 10原子%，Ta 10原子%)之材料、及Mo80Zr20(Mo 80原子%，Zr 20原子%)之材料中，亦觀測到了波峰。相對於此，於Mo50Zr40Ta10(Mo 50原子%，Zr 40原子%，Ta 10原子%)之材料、及Mo50Zr50(Mo 50原子%，Zr 50原子%)之材料中，未觀測到波峰。因此，可知，未被觀測到波峰之材料(Mo50Zr40Ta10及Mo50Zr50)不 具有結晶性，而為非晶結構。
圖10係表示Mo50Zr50(Mo 50原子%，Zr 50原子%)之材料之XRD之測定結果之圖。(a)係剛沈積態下之測定結果，(b)係於300℃左右之溫度下進行退火後之測定結果。於剛沈積狀態及退火後狀態下，均未觀測到波峰。因此，可知，於Mo50Zr50之材料中，即便進行退火後，亦維持著良好之非晶狀態。
圖11係表示Mo50Zr40Ta10(Mo 50原子%，Zr 40原子%，Ta 10原子%)之材料之XRD之測定結果之圖。(a)係剛沈積態下之測定結果，(b)係於300℃左右之溫度下進行退火後之測定結果。於剛沈積狀態及退火後狀態下，均未觀測到波峰。因此，可知，於Mo50Zr40Ta10之材料中，即便進行退火後，亦維持著良好之非晶狀態。
圖12係針對第1材料，表示進行氧化處理後之薄片電阻之測定結果之圖。橫軸係進行氧化處理前之第1材料膜之厚度(剛沈積態下之第1材料膜之厚度)。於僅含有鉬(Mo)之材料、僅含有鋯(Zr)之材料、Mo50Zr50(Mo 50原子%，Zr 50原子%)之材料、Mo80Zr20(Mo 80原子%，Zr 20原子%)之材料中，均為若膜厚薄於5nm左右則薄片電阻大幅上升。認為其原因在於：第1材料膜被氧化，因此電阻值大幅上升。
圖13係表示上述測定結果之圖。R*=R(5nm)/R(20nm)表示基於圖12之測定結果而得出之薄片電阻比。R(5nm)係進行氧化處理前之第1材料膜之厚度(剛沈積態下之第1材料膜之厚度)為5nm之情形時之進行氧化處理後之薄片電阻值。R(20nm)係進行氧化處理前之第1材料膜之厚度(剛沈積態下之第1材料膜之厚度)為20nm之情形時之進行氧化處理後之薄片電阻值。薄片電阻與膜厚成反比，故而若第1材料膜未被氧化，則R*= R(5nm)/R(20nm)之值理論上應為4。隨著膜厚變薄，氧化區域之膜厚相對於總膜厚之比率會增大，故而R*之值會變得越來越大於4。又，於圖13中標明瞭基於圖9之測定結果而得出之XRD波峰之有無。具體而言，顯示進行氧化處理前之第1材料膜之厚度為20nm時之XRD波峰之有無。僅於使用Mo50Zr50(Mo 50原子%，Zr 50原子%)之材料之情形時，無XRD波峰，而維持著良好之非晶狀態。
圖14係針對第1材料，表示進行氧化處理後之薄片電阻之測定結果之圖。與圖12相同，橫軸係進行氧化處理前之第1材料膜之厚度(剛沈積態下之第1材料膜之厚度)。於僅含有鉬(Mo)之材料、僅含有鉭(Ta)之材料、Mo80Zr10Ta10(Mo 80原子%，Zr 10原子%，Ta 10原子%)之材料、及Mo50Zr40Ta10(Mo 50原子%，Zr 40原子%，Ta 10原子%)之材料中，均為若膜厚薄於5nm左右則薄片電阻大幅上升。認為其原因在於：第1材料膜被氧化，因此電阻值大幅上升。
圖15係表示上述測定結果之圖。R*=R(5nm)/R(20nm)表示基於圖14之測定結果而得出之薄片電阻比。R*=R(5nm)/R(20nm)這個式子之規定與圖13之情形相同。與圖13之情形同樣地，隨著膜厚變薄，氧化區域之膜厚相對於總膜厚之比率會增大，故而R*之值會變得越來越大於4。又，於圖15中標明瞭基於圖9之測定結果而得出之XRD波峰之有無。具體而言，顯示進行氧化處理前之第1材料膜之厚度為20nm時之XRD波峰之有無。僅於使用Mo50Zr40Ta10(Mo 50原子%，Zr 40原子%，Ta 10原子%)之材料之情形時，無XRD波峰，而維持著良好之非晶狀態。
圖16係表示改變鉬(Mo)及鋯(Zr)之組成比以及溫度時之結晶狀態之圖(NIMS無機材料資料庫：Yibin Xu,Masayoshi Yamazaki,and Pierre Villars：Inorganic Materials Database for Exploring the Nature of Material：Jpn.J.Appl.Phys.50(2001)11RH02)。用斜線表示之區域為分離相區域，固溶後之合金相不易生長。
由圖9~圖15所示之測定結果可知，於對基底層20使用含有鉬(Mo)及鋯(Zr)之第1材料之情形時，當Mo之組成比為50%時適合作為基底層20之材料，當Mo之組成比為80%時不適合作為基底層20之材料。又，如圖16之特性圖所示，於Mo之組成比為60~67%之區域(Zr之組成比為33~40%之區域)中，容易因於低溫度下進行合金化而產生結晶層。因此，於對基底層20使用含有鉬(Mo)及鋯(Zr)之第1材料之情形時，基底層20中所含有之鉬(Mo)之組成比較佳為低於60%。於第1材料除了鉬(Mo)及鋯(Zr)以外進而含有鉭(Ta)之情形時，基底層20中所含有之鉬(Mo)之組成比亦較佳為低於60%。
繼而，對使用含有鎂(Mg)及鉭(Ta)之材料作為用於基底層20之第2材料之情形進行說明。於此情形時，第2材料含有鎂(Mg)作為第1特定元素，含有鉭(Ta)作為第2特定元素。於使用第2材料之情形時，基底層20中所含有之鎂(Mg)之組成比較佳為高於50%。
以下，基於各種測定結果，針對第2材料進行說明。再者，測定係使用在氧化矽基板上形成有第2材料膜之樣品。
圖17係針對第2材料，表示剛沈積態(as-deposition)下之XRD之測定結果之圖。如圖17所示，於僅含有鎂(Mg)之材料、及僅含有鉭(Ta)之材料中，均觀測到了波峰。相對於此，於Mg50Ta50(Mg 50原子%，Ta 50原子%)之材料中，未觀測到波峰。因此，可知，未被觀測到波峰之材料(Mg50Ta50)不具有結晶性，而為非晶結構。
圖18係表示Mg50Ta50(Mg 50原子%，Ta 50原子%)之材料之XRD之測定結果之圖。(a)係剛沈積態下之測定結果，(b)係於300℃左右之溫度下進行退火後之測定結果。於剛沈積狀態及退火後狀態下，均未觀測到波峰。因此，可知，於Mg50Ta50之材料中，即便進行退火後，亦維持著良好之非晶狀態。
圖19係針對第2材料，表示進行氧化處理後之薄片電阻之測定結果之圖。橫軸係進行氧化處理前之第2材料膜之厚度(剛沈積態下之第2材料膜之厚度)。於僅含有鎂(Mg)之材料、及Mg50Ta50(Mg 50原子%，Ta 50原子%)之材料中，隨著膜厚變薄，薄片電阻大幅上升。與第1材料之情形同樣地，認為其原因在於：第2材料膜被氧化，因此電阻值大幅上升。
圖20係表示上述測定結果之圖。R*=R(5nm)/R(20nm)表示基於圖19之測定結果而得出之薄片電阻比。R*=R(5nm)/R(20nm)這個式子之規定與於圖13中已經說明過之規定相同。於僅含有鎂(Mg)之材料、及Mg50Ta50(Mg 50原子%，Ta 50原子%)之材料中，R*之值會變得非常大。又，於圖20中顯示基於圖17之測定結果而得出之XRD波峰之有無。具體而言，顯示進行氧化處理前之第2材料膜之厚度為20nm時之XRD波峰之有無。僅於使用Mg50Ta50(Mg 50原子%，Ta 50原子%)之材料之情形時，無XRD波峰，而維持著良好之非晶狀態。
由圖17~圖20所示之測定結果可知，於對基底層20使用含有鎂(Mg)及鉭(Ta)之第2材料之情形時，當Mg之組成比為50%時適合作為基底層20之材料。因此，於對基底層20使用含有鎂(Mg)及鉭(Ta)之第2材料之情形時，基底層20中所含有之鎂(Mg)之組成比較佳為高於50%。
繼而，對使用錳(Mn)作為用於基底層20之第3材料之情形進行說明。 於此情形時，第3材料僅含有錳(Mn)作為主要元素。再者，此處所言之主要元素係指成為第3材料之主成分之元素，微量添加元素等並不包含於主要元素中。例如，第3材料含有99原子%以上之錳(Mn)。
以下，基於各種測定結果，針對第3材料進行說明。再者，測定係使用在氧化矽基板上形成著第3材料膜之樣品。
圖21係針對第3材料，表示剛沈積態(as-deposition)下之XRD之測定結果之圖。如圖21所示，於Mn80Pd20(Mn 80原子%，Pd 20原子%)之材料中，觀測到了波峰。相對於此，於僅含有錳(Mn)之材料中，未觀測到波峰。因此，可知，僅含有錳(Mn)之材料不具有結晶性，而為非晶結構。
圖22係表示僅含有錳(Mn)之材料之XRD之測定結果之圖。(a)係剛沈積態下之測定結果，(b)係於300℃左右之溫度下進行退火後之測定結果。於剛沈積狀態及退火後狀態下，均未觀測到波峰。因此，可知，於僅含有Mn之材料中，即便進行退火後，亦維持著良好之非晶狀態。
圖23係針對第3材料，表示進行氧化處理後之薄片電阻之測定結果之圖。橫軸係進行氧化處理前之第3材料膜之厚度(剛沈積態下之第3材料膜之厚度)。於Mn80Pd20(Mn 80原子%，Pd 20原子%)之材料中，即便膜厚變薄，亦未見薄片電阻大幅上升。相對於此，於僅含有錳(Mn)之材料中，隨著膜厚變薄，薄片電阻大幅上升。與第1材料之情形同樣地，認為其原因在於：第3材料膜被氧化，因此電阻值大幅上升。
圖24係表示上述測定結果之圖。R*=R(5nm)/R(20nm)表示基於圖23之測定結果而得出之薄片電阻比。R*=R(5nm)/R(20nm)這個式子之規定與於圖13中已經說明過之規定相同。於僅含有錳(Mn)之材料中，R* 之值會變得非常大。又，於圖24中標明瞭基於圖21之測定結果而得出之XRD波峰之有無。具體而言，顯示進行氧化處理前之第3材料膜之厚度為20nm時之XRD波峰之有無。於使用僅含有錳(Mn)之材料之情形時，即便於退火後亦無XRD波峰。因此，於使用僅含有錳(Mn)之材料之情形時，即便於退火後亦維持著良好之非晶狀態。
根據圖21~圖24所示之測定結果，認為僅含有錳(Mn)作為主要元素之材料亦適合作為基底層20之材料。
如上所述，根據本實施形態，藉由使用至少含有第1特定元素且具有非晶結構之導電性基底層20，可獲得平坦性優異且具有低電阻之優異之基底層20。因此，可形成結晶性優異之優質積層結構30，且可確保充分之寫入及讀出電流。又，藉由使用本實施形態之基底層20，可將形成於積層結構30側壁之側壁層42氧化而容易地將其轉換成側壁絕緣層41，因此可防止側壁上之並聯不良。
又，亦可使基底層20中不含硼(B)等會對積層結構30之特性造成不良影響之元素，故而可防止此種元素擴散至積層結構30中而導致磁阻效應元件之特性變差。再者，於上述實施形態中，雖記憶層31及參考層32中含有硼(B)，但記憶層31及參考層32係於準確地控制著硼(B)濃度之狀態下成膜。因此，記憶層31及參考層32中之硼(B)不會成為使磁阻效應元件之特性變差之大因素。相對於此，準確地控制基底層20中所含有之硼(B)向積層結構30中擴散之量非常困難，從而會成為使磁阻效應元件之特性變差之大因素。於本實施形態中，使基底層20中不含硼(B)等元素亦可獲得如上所述之優異之磁阻效應元件。
又，於本實施形態中，藉由使用含有第1特定元素及第2特定元素之 基底層20，可藉由第1特定元素確保氧化容易性，藉由第2特定元素確保非晶結構之形成容易性，因此可有效地獲得如上所述之優異之基底層20。
綜上所述，根據本實施形態，藉由設置如上所述之基底層20，可獲得具有優異特性之磁阻效應元件。
圖25係模式性地表示本實施形態變更例之磁性記憶裝置之構成之剖視圖。再者，由於基本事項與上述實施形態相同，故而省略於上述實施形態中已經說明過之事項之說明。
於上述實施形態中，記憶層(第1磁性層)31設置於基底層20與非磁性層33之間，但於本變更例中，參考層(第2磁性層)32及偏移消除層(第3磁性層)34設置於基底層20與非磁性層33之間。基本構成材料及基本製造方法與上述實施形態相同。
於本變更例中，亦可藉由使用與上述實施形態相同之基底層20來獲得與上述實施形態相同之效果，從而可獲得具有優異特性之磁阻效應元件。
圖26係模式性地表示半導體積體電路裝置之一般性構成之一例之剖視圖，其中上述半導體積體電路裝置應用上述實施形態中所示之阻效應元件。
於半導體基板SUB內形成有嵌入閘極(buried gate)型MOS電晶體TR。嵌入閘極型MOS電晶體TR之閘極電極被用作字元線WL。於嵌入閘極型MOS電晶體TR之源極/汲極區域S/D中之一者連接有下部電極(bottom electrode)BEC，於源極/汲極區域S/D中之另一者連接有源極線接點SC。
於下部電極BEC上形成有磁阻效應元件MTJ，於磁阻效應元件MTJ上形成有上部電極(top electrode)TEC。於上部電極TEC上連接有位元線 BL。於源極線接點SC連接有源極線SL。
藉由將如上述實施形態中所說明之磁阻效應元件應用於如圖26所示之半導體積體電路裝置，可獲得優異之半導體積體電路裝置。
以下，附記上述實施形態之內容。
[附記1]
一種磁性記憶裝置，其具備：導電性基底層，其具有非晶結構，且含有選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)之至少1種第1特定元素；及積層結構，其設置於上述基底層上，且包含具有可變磁化方向之第1磁性層、具有固定磁化方向之第2磁性層、及設置於上述第1磁性層與上述第2磁性層之間之非磁性層。
[附記2]
如附記1所記載之磁性記憶裝置，其特徵在於：上述基底層進而含有選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)之至少1種第2特定元素。
[附記3]
如附記1所記載之磁性記憶裝置，其特徵在於：上述基底層含有鉬(Mo)及鋯(Zr)。
[附記4]
如附記3所記載之磁性記憶裝置，其特徵在於：上述基底層進而含有鉭(Ta)。
[附記5]
如附記3所記載之磁性記憶裝置，其特徵在於： 上述基底層中所含有之鉬(Mo)之組成比低於60%。
[附記6]
如附記1所記載之磁性記憶裝置，其特徵在於：上述基底層含有鎂(Mg)及鉭(Ta)。
[附記7]
如附記6所記載之磁性記憶裝置，其特徵在於：上述基底層中所含有之鎂(Mg)之組成比高於50%。
[附記8]
如附記1所記載之磁性記憶裝置，其特徵在於：上述基底層僅含有錳(Mn)作為主要元素。
[附記9]
如附記1所記載之磁性記憶裝置，其特徵在於：上述基底層不含硼(B)。
[附記10]
如附記1所記載之磁性記憶裝置，其特徵在於：進而具備側壁絕緣層，上述側壁絕緣層係沿著上述積層結構之側壁而設置，且含有上述基底層中所含有之至少1種上述第1特定元素及氧(O)。
[附記11]
如附記10所記載之磁性記憶裝置，其特徵在於：上述側壁絕緣層進而含有上述基底層中含有且選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)之至少1種第2特定元素。
[附記12]
如附記10所記載之磁性記憶裝置，其特徵在於：上述側壁絕緣層至少設置於上述非磁性層之側面。
[附記13]
如附記1所記載之磁性記憶裝置，其特徵在於：上述第1磁性層含有鐵(Fe)及硼(B)。
[附記14]
如附記1所記載之磁性記憶裝置，其特徵在於：上述第2磁性層包含第1副磁性層，上述第1副磁性層含有鐵(Fe)及硼(B)。
[附記15]
如附記14所記載之磁性記憶裝置，其特徵在於：上述第2磁性層還包含第2副磁性層，上述第2副磁性層含有鈷(Co)、以及選自鉑(Pt)、鎳(Ni)及鈀(Pd)之至少1種元素。
[附記16]
如附記1所記載之磁性記憶裝置，其特徵在於：上述非磁性層含有鎂(Mg)及氧(O)。
[附記17]
如附記1所記載之磁性記憶裝置，其特徵在於：上述第1磁性層設置於上述基底層與上述非磁性層之間。
[附記18]
如附記1所記載之磁性記憶裝置，其特徵在於：上述第1磁性層與上述基底層相接。
[附記19]
如附記1所記載之磁性記憶裝置，其特徵在於：上述第2磁性層設置於上述基底層與上述非磁性層之間。
[附記20]
如附記1所記載之磁性記憶裝置，其特徵在於：上述積層結構進而包含第3磁性層，上述第3磁性層具有相對於上述第2磁性層之磁化方向反向平行之固定之磁化方向。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為例子而提出，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種方式加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其同等之範圍內。
[相關申請]
本申請享有以日本專利申請2017-181462號(申請日期：2017年9月21日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
10‧‧‧下部結構
11‧‧‧層間絕緣膜
12‧‧‧下部電極
20‧‧‧基底層
30‧‧‧積層結構
31‧‧‧記憶層(第1磁性層)
32‧‧‧參考層(第2磁性層)
32a‧‧‧第1副磁性層
32b‧‧‧第2副磁性層
33‧‧‧隧道勢壘層(非磁性層)
34‧‧‧偏移消除層(第3磁性層)
35‧‧‧頂蓋層
41‧‧‧側壁絕緣層
51‧‧‧保護絕緣膜
52‧‧‧層間絕緣膜
53‧‧‧上部電極

Claims (20)

  1. 一種磁性記憶裝置，其具備：導電性基底層，其具有非晶結構，且含有至少1種第1元素及至少1種第2元素；及積層結構，其設置於上述基底層上，且包含具有可變磁化方向之第1磁性層、具有固定磁化方向之第2磁性層、及設置於上述第1磁性層與上述第2磁性層之間之非磁性層；其中，上述第1元素選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)，上述第2元素選自選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)，但排除鎂(Mg)與鉿(Hf)的組合。
  2. 如請求項1之磁性記憶裝置，其中上述基底層含有鉬(Mo)及鋯(Zr)。
  3. 如請求項2之磁性記憶裝置，其中上述基底層進而含有鉭(Ta)。
  4. 如請求項2之磁性記憶裝置，其中上述基底層中含有之鉬(Mo)之原子比低於60%。
  5. 如請求項1之磁性記憶裝置，其中上述基底層含有鎂(Mg)及鉭(Ta)。
  6. 如請求項5之磁性記憶裝置，其中上述基底層中含有之鎂(Mg)之原子比高於50%。
  7. 如請求項1之磁性記憶裝置，其中上述基底層僅含有錳(Mn)作為主要元素。
  8. 如請求項1之磁性記憶裝置，其中上述基底層不含硼(B)。
  9. 如請求項1之磁性記憶裝置，其進而具備：側壁絕緣層，其沿著上述積層結構之側壁而設置，且含有氧(O)及上述基底層中所含有之上述第1元素之至少一者。
  10. 如請求項1之磁性記憶裝置，其中上述基底層與上述積層結構直接接觸。
  11. 一種磁性記憶裝置，其具備：第1電極；第2電極；導電性基底層，其具有非晶結構，且含有至少1種第1元素及至少1種第2元素；及積層結構，其包含具有可變磁化方向之第1磁性層、具有固定磁化方向之第2磁性層、及設置於上述第1磁性層與上述第2磁性層之間之非磁性層；其中，上述積層結構設置於上述第1電極與上述基底層之間，上述基底層設置於上述第2電極與上述積層結構之間；且 上述第1元素選自鉬(Mo)、鎂(Mg)、錸(Re)、鎢(W)、釩(V)及錳(Mn)，上述第2元素選自選自鋯(Zr)、鉭(Ta)、鉿(Hf)及鈮(Nb)，但排除鎂(Mg)與鉿(Hf)的組合。
  12. 如請求項11之磁性記憶裝置，其中上述基底層含有鉬(Mo)及鋯(Zr)。
  13. 如請求項12之磁性記憶裝置，其中上述基底層進而含有鉭(Ta)。
  14. 如請求項12之磁性記憶裝置，其中上述基底層中含有之鉬(Mo)之原子比低於60%。
  15. 如請求項11之磁性記憶裝置，其中上述基底層含有鎂(Mg)及鉭(Ta)。
  16. 如請求項15之磁性記憶裝置，其中上述基底層中含有之鎂(Mg)之原子比高於50%。
  17. 如請求項11之磁性記憶裝置，其中上述基底層僅含有錳(Mn)作為主要元素。
  18. 如請求項11之磁性記憶裝置，其中上述基底層不含硼(B)。
  19. 如請求項11之磁性記憶裝置，其進而具備：側壁絕緣層，其沿著上述積層結構之側壁而設置，且含有氧(O)及上述基底層中所含有之上述第1元素之至少一者。
  20. 如請求項11之磁性記憶裝置，其中上述基底層與上述積層結構直接接觸。
TW106146174A 2017-09-21 2017-12-28 磁性記憶裝置 TWI688132B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017181462A JP2019057636A (ja) 2017-09-21 2017-09-21 磁気記憶装置
JP2017-181462 2017-09-21

Publications (2)

Publication Number Publication Date
TW201916419A TW201916419A (zh) 2019-04-16
TWI688132B true TWI688132B (zh) 2020-03-11

Family

ID=65719446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146174A TWI688132B (zh) 2017-09-21 2017-12-28 磁性記憶裝置

Country Status (4)

Country Link
US (1) US10573805B2 (zh)
JP (1) JP2019057636A (zh)
CN (1) CN109545818B (zh)
TW (1) TWI688132B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2022050080A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508926B2 (en) * 2014-07-10 2016-11-29 Kabushiki Kaisha Toshiba Magnetoresistive effect element having an underlayer and a side wall layer that contain scandium
TW201725766A (zh) * 2015-10-21 2017-07-16 Canon Anelva Corp 磁阻元件的製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255248A (ja) 1997-03-10 1998-09-25 Mitsubishi Chem Corp 磁気記録媒体
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9040178B2 (en) 2008-09-22 2015-05-26 Headway Technologies, Inc. TMR device with novel free layer structure
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP5491757B2 (ja) * 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
US8558331B2 (en) 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
JP5209011B2 (ja) 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
JP2013048210A (ja) 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10115669B2 (en) 2014-09-22 2018-10-30 Sony Semiconductor Solutions Corporation High density nonvolatile memory cell unit array
JP6427396B2 (ja) * 2014-11-19 2018-11-21 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US10062843B2 (en) * 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
JP6679455B2 (ja) 2016-09-20 2020-04-15 キオクシア株式会社 磁気抵抗素子及び磁気メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508926B2 (en) * 2014-07-10 2016-11-29 Kabushiki Kaisha Toshiba Magnetoresistive effect element having an underlayer and a side wall layer that contain scandium
TW201725766A (zh) * 2015-10-21 2017-07-16 Canon Anelva Corp 磁阻元件的製造方法

Also Published As

Publication number Publication date
US10573805B2 (en) 2020-02-25
US20190088862A1 (en) 2019-03-21
JP2019057636A (ja) 2019-04-11
CN109545818B (zh) 2023-10-03
TW201916419A (zh) 2019-04-16
CN109545818A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
US9508926B2 (en) Magnetoresistive effect element having an underlayer and a side wall layer that contain scandium
JP5665707B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8686392B2 (en) Semiconductor device
US20080253039A1 (en) Magnetoresistive effect element
US8264023B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10790442B2 (en) Magnetic memory device
US9252357B2 (en) Magnetoresistive element
US20120056253A1 (en) Semiconductor memory device and manufacturing method thereof
TW201535811A (zh) 磁性記憶體及製造磁性記憶體之方法
JP6832818B2 (ja) 磁気記憶装置
TW202327024A (zh) 磁性記憶裝置之製造方法
US10763431B2 (en) Film stress control for memory device stack
TWI688132B (zh) 磁性記憶裝置
US11127445B2 (en) Magnetic device
US10461245B2 (en) Magnetic memory device and method of manufacturing the same
US10043853B2 (en) Magnetic memory device
US9691457B2 (en) Magnetic memory device
KR102449182B1 (ko) 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
US9425388B2 (en) Magnetic element and method of manufacturing the same
US20150069544A1 (en) Magneto-resistive element