TWI677921B - 基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置 - Google Patents

基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置 Download PDF

Info

Publication number
TWI677921B
TWI677921B TW107113845A TW107113845A TWI677921B TW I677921 B TWI677921 B TW I677921B TW 107113845 A TW107113845 A TW 107113845A TW 107113845 A TW107113845 A TW 107113845A TW I677921 B TWI677921 B TW I677921B
Authority
TW
Taiwan
Prior art keywords
layer
crystalline
semiconductor
radiation
amorphous semiconductor
Prior art date
Application number
TW107113845A
Other languages
English (en)
Other versions
TW201919129A (zh
Inventor
艾略特 約翰 史密斯
Elliot John Smith
Original Assignee
美商格芯（美國）集成電路科技有限公司
Globalfoundries Us Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司, Globalfoundries Us Inc. filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201919129A publication Critical patent/TW201919129A/zh
Application granted granted Critical
Publication of TWI677921B publication Critical patent/TWI677921B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Abstract

本發明揭示一種在極薄半導體基底材料和沉積在其上的非晶半導體材料基礎上形成結晶半導體材料之方法。基於輻射的退火製程技術可透過使用適當的輻射波長(例如380nm以下)施加，以有效地將能量沉積限制在該表面附近區域。該半導體基底材料之固體和結晶底部可確實保留，由此達成該等上覆材料部分、特別是該先前所沉積的非晶半導體材料之結晶。完全空乏SOI電晶體元件之極薄通道區可能用作半導體基底材料，在其上昇起式汲極與源極區可能在稍後製造階段中形成，由此實質上避免任何製程不平整，這在慣用上與在極薄半導體基底材料上半導體材料之磊晶生長相關聯。

Description

基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置
一般來說，本發明所揭示內容係關於其中結晶半導體材料(例如矽)可能在關鍵裝置區域(例如精密電晶體元件之通道區和汲極與源極區)中使用的技術及相關的半導體裝置。
主要由於基本部件(例如電晶體元件及其類似物)之關鍵尺寸持續減小，因此半導體裝置領域已取得顯著進展。特別是，由於越來越多的功能可能在給定橫向尺寸之單個半導體晶片內實行，因此電晶體元件之縮小已實現高度複雜電子裝置之製造。特別是，精密互補金氧半導體(Complementary metal-oxide-semiconductor，CMOS)技術對開發功能強大又符合成本效益的半導體產品具有重大貢獻。在該CMOS技術中，基本邏輯元件(例如反相器及/或NAND閘極及其類似物)在互補電晶體元件(即不同導電類型之場效電晶體)基礎上形成，這在極度降低的靜態損耗基礎上提供邏輯狀態，由此使得這些互補電晶體元件對精密控制電路而言具高度優勢。
基本上，場效電晶體具有通道區，其導電性可在控制電壓基 礎上適當控制，以便在該通道區中建立所需電場，這進而調變電荷載體之存在，由此也適當修飾該通道區之導電性。所以，或多或少的導電電流路徑能在通常指稱為汲極與源極端子或汲極與源極區的各自電晶體端子之間建立，由此達成各種功能，舉例來說，透過將信號節點連接到各自參考電壓(例如供應電壓和接地)建立不同電壓狀態。用於調變該通道區之導電性的適當控制電壓通常在所謂的「閘極電極結構」基礎上施加，這包括連接到該通道區的一介電材料，接著係一電極材料，其進而可能連接到適當控制電壓源，例如接地、供應電壓及其類似物。所以，調變該通道區之導電狀態可能透過電容耦合達成，由此除了對形成在該閘極電極結構與該等汲極與源極區之間的該等各自電容進行充電之外，實質上避免或至少大幅降低該等汲極與源極區與該閘極電極結構之間的任何電流流動。
在穩定減小精密場效電晶體之該等尺寸，由此有助於任何這樣的電晶體元件提高操作速度並且降低耗電量時，必須設法解決許多技術挑戰以便穩定改善精密半導體裝置之整體性能。舉例來說，在精密半導體裝置中，其中包括可能結合如射頻(Radio frequency，RF)能力、功率應用及其類似物等其他功能的功能強大控制電路、例如在平面架構基礎上設計的小型信號電晶體，其中閘極長度以及因此形成在該等各自汲極與源極區之間的該等通道區之長度，可能具有約30nm和甚至更小之尺寸。當在平面架構基礎上設計電晶體元件並且要求減小的尺寸時，則必須考慮其他標準以結合整體減小的橫向尺寸，達成降低耗電量及高性能。
舉例來說，在精密應用中，經常使用所謂的矽或半導體覆絕緣層(Silicon-or semiconductor-on-insulator，SOI)架構，其中該通道區和該等汲極與源極區可形成在經常指稱為嵌埋絕緣層的絕緣層上，以便達成該電晶體本體區(即該通道區和該等汲極與源極區)與任何底層基板區域之完全隔離，由此大幅降低寄生電容並且因此實現提高該等各自電晶體元件之操作速度。再者，在這種背景下，當對應控制電壓施加於該通道區時，這樣 的電晶體之性能甚至可實質上避免該通道區中存在任何電荷載體進一步增強，這也指稱為該對應電晶體元件之完全空乏狀態。然而，精密電晶體元件之該等通道區之完全空乏配置要求極薄半導體材料，如具有例如15nm和甚至更小之厚度的結晶矽材料，其中這樣的薄半導體基底材料層通常可透過精密晶圓結合技術及其類似物形成。另一方面，在該極薄半導體基本材料基礎上形成要求高導電性並且因此結合高度導電接觸區的高摻雜物濃度的汲極與源極區係極難達成，由此要求附加措施，例如先進製造階段中的磊晶生長技術，以便提供原位摻雜並且可能提供該所需高度和因此製程容差的昇起式汲極與源極區，以便接收高度導電含金屬接觸區，例如金屬矽化物區。
然而，在進一步縮放這樣的精密電晶體元件之該等尺寸時，結果是進一步減小該通道區之厚度可能在用於在極薄矽基底材料上形成結晶矽材料的相鄰汲極與源極區域中的對應磊晶生長製程期間，逐漸導致材料不平整。舉例來說，當在極薄結晶模板材料基礎上進行磊晶生長技術時，可能發生聚集作用(agglomeration)，由此實際上防止結晶半導體材料之所需生長。因此，在要求昇起式汲極與源極區的精密半導體裝置之背景下，用於形成該通道區的半導體基底材料之厚度限制在一定最小值，由此基本上促成由於進一步減小在SOI架構基礎上形成的精密完全空乏電晶體元件之橫向尺寸的顯著挑戰。
鑑於以上所說明的情況，本發明所揭示內容係關於用於在底層結晶模板材料基礎上形成結晶半導體材料的技術，同時避免或至少降低以上所確認的一個或多個該等問題之作用。
下列呈現所揭示內容之簡化總結，以提供對本發明之一些態樣之基本理解。此總結並非本發明之詳盡概述。其目的不在於確認本發明 之重要或關鍵要素，或描繪本發明之範疇。其唯一目的係以簡化形式將一些概念呈現為稍後所討論的更詳細說明的序言。
一般來說，本發明所揭示內容係基於概念：結晶半導體材料可能透過沉積非晶半導體層並且引發該非晶半導體層之轉換成結晶半導體材料在底層結晶模板材料基礎上形成，其中該各自轉換成該結晶半導體材料可能透過將熱之「穿透」深度適當限制在較低位置的模板材料中而達成，由此也有效限制可能引發該模板材料之熔化的深度。所以，透過確實保留該初始模板材料之至少一定底部層，即透過將該熔化製程限制在該基本模板材料之所明確說明的表面層，保證在冷卻該基本模板材料之所保留的底部層上方的該等先前熔化的材料時可取得適當晶格模板，由此得到所需結晶半導體材料。由於有效控制該熔化深度，因此在一些例示性具體實施例中，可能選擇該基本模板材料之經減小的厚度以便滿足其他裝置標準，例如精密完全空乏電晶體元件之通道區之所需厚度及其類似物，舉例來說，當該基本模板材料可能形成在嵌埋絕緣層上時。在文中所揭示的一些例示性具體實施例中，熱穿透之所需控制以及因此底層基本模板材料之熔化可透過施加精密基於輻射的退火製程來達成，舉例來說，在一些例示性具體實施例中，形式為適當波長、脈衝長度和能量密度之雷射脈衝。
文中所揭示的一個例示性具體實施例係關於一種方法。該方法包括在形成於一基板上方的一結晶半導體基底層上沉積一非晶半導體層。而且，該方法包括透過將該非晶半導體層暴露於具有380nm以下之一波長的輻射，將該非晶半導體層轉換成一經轉換的結晶半導體材料，以便熔化該非晶半導體層和該結晶半導體基底層之一表面層。
文中所揭示的進一步例示性具體實施例提供一種方法。該方法包括在一結晶半導體基底層上沉積一非晶半導體層，其中該結晶半導體基底層形成在一絕緣層上，並且具有約10nm以下之一厚度。再者，該方法包括熔化該非晶半導體層和該結晶半導體基底層之一表面層，而保留該 結晶半導體基底層之一結晶底部層。此外，該方法包括冷卻該非晶半導體層和該表面層，以便從該非晶半導體層和該表面層形成一經轉換的結晶半導體材料。
文中所揭示的又進一步例示性具體實施例提供一種半導體裝置。該半導體裝置包括一閘極電極結構，其形成在一結晶通道區上以便形成一界面，其中該通道區形成在一嵌埋絕緣層上，並且具有約7nm以下之一厚度。而且，該半導體裝置包括汲極與源極區，其緊鄰該閘極電極結構橫向形成，其中該等汲極與源極區形成在該嵌埋絕緣層上，並且延伸到該界面之一高度水平上方的一高度水平。
100‧‧‧半導體裝置
101‧‧‧基板
102‧‧‧嵌埋絕緣層
103‧‧‧結晶半導體基底層
103B‧‧‧底部層
103T‧‧‧厚度
103U‧‧‧表面部分
104‧‧‧非晶半導體層
104T‧‧‧厚度
105‧‧‧製程序列
105A‧‧‧製程
106‧‧‧層
107‧‧‧製程環境
108A‧‧‧加熱製程
108B‧‧‧基於輻射的製程
109‧‧‧有效冷卻製程
110‧‧‧經轉換的結晶半導體材料
200‧‧‧半導體裝置
201‧‧‧基板
202‧‧‧嵌埋絕緣層
203‧‧‧半導體基底層
203T‧‧‧厚度
204‧‧‧非晶半導體層
206‧‧‧覆蓋層或襯層
206V‧‧‧垂直部分
207‧‧‧基於輻射的退火製程
208‧‧‧溫度控制製程
210‧‧‧經轉換的結晶半導體材料
211‧‧‧適當流體狀材料
211R‧‧‧部分
250‧‧‧電晶體元件
251‧‧‧通道區
252‧‧‧汲極與源極區
252E‧‧‧磊晶生長部分
252H‧‧‧高度水平
260‧‧‧閘極電極結構
260H‧‧‧高度水平
261‧‧‧閘極介電材料
262‧‧‧閘極電極材料
263‧‧‧覆蓋層
264‧‧‧側壁間隔層
藉由參照與所附圖式搭配所取得的下列說明可能理解所揭示內容，其中相同參考號碼識別相同元件，並且其中：圖1A至圖1E示意性例示依據例示性具體實施例，在結晶半導體基底材料層和沉積在其上的非晶半導體層基礎上形成結晶半導體材料的各種製造階段期間的半導體裝置之剖面圖；以及圖2A至圖2L示意性例示依據進一步例示性具體實施例，依據形成精密電晶體元件(其中包括在一結晶非晶半導體材料基礎上接著一磊晶生長製程所形成的一極薄結晶通道區和昇起式汲極與源極區)的各種製造階段的半導體裝置之剖面圖。
儘管文中所揭示之標的容許各種修飾例和替代形式，但是其特定具體實施例已在所附圖式中藉由範例顯示，並且於文中詳細說明。然而，應可理解，文中特定具體實施例之說明並非旨在將本發明限制在所揭示的該等特定形式，反之，本發明係欲涵蓋落於如所附諸申請專利範圍所定義的本發明之精神和範疇內的所有修飾例、相等物和替代例。
在下列說明中，為了解說之目的，闡述眾多特定細節以提供對示例性具體實施例之徹底理解。然而，應可顯而易見，可實行示例性具體實施例而沒有這些特定細節或具有等同佈置。在其他實例中，已習知的結構和裝置以區塊圖形式顯示，以避免不必要模糊示例性具體實施例。此外，除非另外指出，否則表達說明書和各申請專利範圍中所使用的組成部分、反應條件等之數量、比率和數字性質的所有數字，皆理解為透過該用語「約」在所有情況下修飾。
以下說明本發明之各種例示性具體實施例。為了能清楚表示，本說明書中並未說明實際實作之所有特徵。當然應可瞭解，在開發任何這樣的實際具體實施例中，必須做出眾多特定實作決策以達成開發者之特定目標，例如符合系統相關和業務相關約束，這將從一個實作變化成另一個。而且，應瞭解的是，這樣的開發努力可能複雜且耗時，但是儘管如此將係具有此所揭示內容之效益的此領域一般技術者進行的慣例。
現在將參照所附圖式說明本發明所揭示內容。各種結構、系統和裝置皆僅為了解說之目的而在所附圖式中示意性描繪，並且以便熟習此領域技術者已習知的細節不會模糊本發明所揭示內容。儘管如此，該等所附圖式係包括以說明和解說本發明所揭示內容之例示性範例。文中所使用的字詞和片語應理解和解譯成具有與熟習相關領域技術者對那些字詞和片語之理解一致的意義。用語或片語之特殊定義(即與如熟習此領域技術者所理解的一般或通常意義不同的定義)皆並非旨在透過文中的用語或片語之一致使用暗示。在用語或片語旨在具有特殊意義範圍內(即不同於熟練技工所理解的意義)，這樣的特殊定義應以直接且清楚提供該用語或片語的特殊定義的定義方式，在該說明書中明確闡述。
如以上簡要所討論，一般而言，在精密半導體裝置中，必須在關鍵裝置區中使用結晶半導體基底材料(例如矽、矽/鍺、矽/碳及其類似 物)，以與各自多晶或實質上非晶半導體材料相比提供由於電荷載體遷移率提高及其類似物的優異性能。舉例來說，習知場效電晶體可形成在非晶矽材料之薄膜中，然而，這與在結晶矽材料基礎上所形成的各自電晶體元件相比受到大幅降低的性能影響。因此，在處理精密半導體裝置中經常要求形成結晶半導體材料。在其他情況下，在該製程期間受損的初始結晶材料，例如在由於基於植入製程的高劑量摻雜而實質上非晶化該結晶半導體材料時，可能必須恢復其結晶結構。為達到此目的，已開發出精密退火製程，可將足夠能量輸入所考慮的材料中，以便引發重新配置並且因此重新結晶。近年來，基於輻射的退火製程已引入半導體生產中，這是由於這些技術所得到的許多優勢，例如極短的輻射脈衝，這可能因此實現輻射能量之高度控制引入，由此也提供非常短的交互作用時間，其一方面可能實現在圍繞模板材料基礎上重新配置該結晶結構，而另一方面可能避免原子種類之顯著擴散。亦即，該短時間交互作用可能僅導致鄰近原子之交互作用，而原子種類之顯著移動可能實質上不會發生。以這種方式，可能大幅降低關於建立良好定義的精確界定摻雜區經常可能不需要的摻雜物種類之擴散。
再者，該對應基板僅表面附近區域可能實質上透過該傳入輻射加熱，由此在空間上限制該退火製程之作用。舉例來說，當可能必須在表面層上進行各自退火製程時，定位在1或幾微米之深度的任何基板區域皆可能僅經歷非臨界溫度上升，並且可能因此維護其先前所建立的材料特性，而另一方面，在該基板之表面附近區域之表面中，可能建立可能導致各自區域之「熔化」的極高溫度，這進而可能提供重新結晶非晶化表面部分之可能性。應瞭解的是，在基於輻射的退火製程之背景下的用語「熔化」一般可能說明受到該傳入輻射影響的材料之狀態，以便在對應於該輻射與該半導體材料之交互作用時間的時間框架內實現結晶結構之重新配置，不論該半導體材料中是否產生實際「流體狀」狀態。所以，如以上所討論， 為了在退火製程基礎上重新結晶非晶化半導體材料，儘管如此要求結晶「模板」材料與該非晶化半導體材料接觸，並且該模板材料之一部分保留其穩定結晶結構，以便在該等先前熔化的材料部分凝固時允許相鄰實質上「熔化的」部分之重新結晶。
在其他相當公認的方法中，在磊晶生長技術基礎上增加結晶基底材料之厚度，其中建立適當沉積條件以確保存在氣相中的各自種類附著實質上在晶格位置的半導體基底材料之結晶表面，由此繼續存在該初始半導體表面的晶格結構。儘管基於退火製程(例如基於輻射的製程)的先前所說明的製程策略可在重新結晶非晶化半導體材料之背景下具高度優勢，只要在該先前處理期間已保留至少一定量之基底材料，由此要求足夠厚度之先前所形成的半導體材料，基於磊晶生長製程的後者技術可在增加先前所形成的結晶半導體基底材料之厚度方面提供更多靈活性。然而，如以上所討論，結果是該半導體基底材料之一定最小厚度似乎為必要，以避免材料不平整(例如聚集作用)，這可能在基本上防止形成生長在極薄半導體基底材料上的結晶半導體材料，或至少對該新近所生長的材料添加顯著材料不平整，由此對形成例如昇起式汲極與源極區加諸嚴格限制。
然而，依據文中所揭示的該等原理，眾所公認精密退火製程、特別是基於輻射的製程可能結合沉積在薄模板材料上的非晶半導體材料施加，以便形成結晶半導體材料，即使該半導體基底材料或模板材料可能必須具備減小的厚度，舉例來說，在可能在所沉積的半導體材料之聚集作用中導致慣用相當公認的磊晶生長技術的厚度範圍內。
為達到此目的，可能控制足以「熔化」沉積在該結晶半導體基底材料上的非晶半導體材料的熱之穿透深度，以便確實保留一定未熔化並且因此穩定且固體的模板材料，由此實現在冷卻該材料化合物時將該結晶結構從該等模板材料轉移到該上覆熔化的半導體材料中。亦即，眾所公認精密退火製程可能提供明顯的能量轉移控制，以便在約10nm和甚至更 小之範圍內確實保留該模板材料之所需底部層，使得結晶半導體材料可能以高品質形成在結晶基底材料上，不論該結晶基底材料之厚度如何。
舉例來說，使用380nm和顯著更小之輻射波長的基於雷射的退火製程已確認為用於有效限制該傳入輻射之熱吸收長度或深度的適當方法，由此允許具有幾10nm降至10nm和甚至更小之厚度的表面層之熔化。而且，基於輻射的退火製程可能提供用於例如透過控制能量密度、波長、曝光時間及其類似物，針對給定材料系統將該熱吸收長度精確控制在所明確說明的目標值的有效控制機構。舉例來說，在一些例示性具體實施例中，該基於輻射的退火製程可能透過使用雷射輻射源、脈衝重複率、每個脈衝的能量密度、該脈衝長度及其類似物進行，這可能具體調整以便針對給定材料系統得到該所需熱吸收長度。
而且，所考慮的材料系統之基底溫度可能例如透過加熱承載所考慮的材料系統的整個基板而適當調整，以便建立良好定義的基底溫度，這因此可能疊加在透過該傳入輻射在該等表面附近區域中得到的附加溫度上升上，由此確保用於加熱和冷卻該新近結晶材料的良好控制條件。在又其他具體實施例中，微調該熱吸收長度以及因此該「熔化深度」可透過適當調整材料特性(例如即將暴露於該退火製程之輻射的層之厚度)達成，其中該層包括一實質上非晶半導體材料，可結合不同特性之一層或多層，由此具體設計對該輻射的反應，並且為該進一步處理提供優異條件，例如透過對所考慮的材料給予蝕刻停止能力及其類似物，若在稍後階段中可能要求該結晶材料之橫向圖案化。
圖1A示意性例示半導體裝置100之剖面圖，這可包含一基板101，其適當用於依據所明確說明的裝置要求在其中及/或其上形成形式為電晶體元件、電容及其類似物的半導體裝置。舉例來說，在精密應用中，通常以結晶半導體材料(例如矽、矽/鍺、鍺、各種化合物半導體材料及其類似物)之形式提供基板101。在其他情況下，依整體要求而定，基板101可 包含任何其他載體材料，例如玻璃、石英及其類似物。在一些例示性具體實施例中，由於矽是半導體裝置領域、特別是要求用於實行高度先進控制電路及其類似物的精密電晶體元件的高性能、低成本的半導體裝置領域中廣泛使用的相當公認的半導體材料，因此基板101通常可包括結晶矽。
如先前所討論，在許多情況下，要求在基板101上方提供薄結晶半導體層，以便滿足例如完全空乏電晶體元件及其類似物等精密裝置之要求。在所示具體實施例中，結晶半導體材料103(在一個例示性具體實施例中的結晶矽材料)可能形成在基板101上方，並且可能具有依據如以上所討論的裝置要求、針對該進一步處理及其類似物的要求選擇的所需厚度103T。應可瞭解，可能也指稱為結晶半導體基底層的半導體層103可能在這種製造階段中具備特定材料特性，例如摻雜物濃度、摻雜類型及其類似物，以符合例如關於仍然即將在半導體層103基礎上形成的完全空乏電晶體元件的標準。而且，就材料組成而論，若仍然需要形成特定類型之電路元件，則應注意也可能以不同原子種類之混合物(例如矽/鍺、矽/碳及其類似物)之形式提供半導體層103。
如以上所討論，在一些策略中，半導體基底層103可能具備至少滿足一種類型之半導體裝置之該等要求的一個適當厚度，例如完全空乏電晶體元件之通道區之該等特性，而在其他裝置區域中，半導體基底層103之該等特性可能必須例如就摻雜物濃度、厚度、材料組成及其類似物而論進行修飾，其中例如在稍後製造階段中增加基底層103之厚度等任何這樣的進一步修飾，皆可能導致例如就在半導體層103基礎上重新生長進一步結晶半導體材料而論等顯著製程相關問題。舉例來說，眾所公認，特別是，基於極薄基底材料的磊晶生長製程可能在使用半導體基底層103之減小的厚度時導致顯著不平整。所以，在一些例示性具體實施例中，半導體基底層103之厚度103T可能選擇為約7nm以下(例如6nm以下)，其中慣用磊晶生長技術可能在透過使用磊晶沉積技術在基底層103上確實且重複 形成結晶材料方面遇到顯著困難。
然而，應瞭解的是，儘管為了形成高度精密完全空乏電晶體元件而使半導體基底層103具備7nm以下之減小的厚度，但是在其他例示性具體實施例中，本發明所揭示內容之該等原理也可能施加於具有大於7nm之增加的厚度(例如10nm、15nm以上)的半導體基底材料。
儘管半導體基底層103在一些例示性具體實施例中可能代表任何適當基板材料(例如結晶基板材料)之頂部表面，但是在一些例示性具體實施例中，半導體基底層103可能形成在可能具有任何適當材料組成和厚度以便符合特定設計和裝置要求的嵌埋絕緣層102上。舉例來說，經常可能以可能結合其他慣用介電材料(例如氮化矽、氮氧化矽及其類似物)的氧化物材料(例如氧化矽)之形式提供嵌埋絕緣層102，而在其他例示性具體實施例中，嵌埋絕緣層102可能代表用於使用具有10以上之介電常數的所謂的「高k值」介電材料提供附加特性(例如高介電常數)、實行極性特性(例如鐵電性及其類似物)的材料或材料系統。透過在半導體裝置100中至少局部提供嵌埋絕緣層102，可能形成精密完全空乏SOI電晶體元件，其中對應通道區可能在半導體層103基礎上形成，這可能具備尺寸減小之高度精密電晶體元件所需的適當減小的厚度103T，儘管如此，其中各自通道區外部的區域仍然可能適當處理，例如透過在非晶半導體材料基礎上增加初始厚度103T，這可能透過使用初始半導體層103結晶為生長模板。
圖1B示意性例示製造階段中的半導體裝置100，其中半導體裝置100可能經受製程或製程序列105，其包括用於在半導體基底層103上形成非晶半導體層104的至少一個沉積製程。為達到此目的，在該整體製程流程之任何適當時間點，皆可能適當處理半導體層103，例如可能施加清潔製程，以便準備用於後續沉積非晶半導體材料104的層103之表面。其後，製程或製程序列105可能透過基於用於依據裝置要求，在基底層103上沉積所需半導體材料(例如矽、鍺及其類似物)的相當公認的沉積配方建立 適當沉積環境繼續。在製程或製程序列105期間的各自沉積製程期間，可能選擇製程參數以便得到所需厚度104T，這在一些例示性具體實施例中，可能在約5-25nm之範圍內以便得到該等組合層103、104的所需最終厚度，其中應注意，非晶半導體層104之體積可能在結晶至少材料104之一部分時改變。在一些例示性具體實施例中，製程或製程序列105可能在沉積製程基礎上進行，其中若視為適當用於裝置100之進一步處理，則一種或多種適當的摻雜物種類可能引入層104中。在其他情況下，表面處理可能在製程或序列105期間施加，以便例如在電漿處理及其類似物基礎上在層104之表面附近引入摻雜物種類。
圖1C示意性例示依據進一步例示性具體實施例的半導體裝置100，其中製程序列105(圖1B)可能包括至少一個製程105A，其設計成大幅修飾層104之表面特性。舉例來說，在一些例示性具體實施例中，製程105A可能代表用於形成任何適當材料的沉積製程，以便就對即將在稍後製造階段中施加的曝光波長的光學反應而論，對該等層104、106之材料系統給予不同特性，以便結晶至少層104之顯著部分、提供優異遮蔽或蝕刻停止特性及其類似物。舉例來說，製程105A可能代表用於形成氮化矽材料、二氧化矽材料或可能提供該等層104、106之該等所需特性的任何其他材料或材料組成的沉積製程。在其他情況下，製程105A可能代表在高度可控制製程技術基礎上(例如在化學濕式法氧化配方、基於爐子的製程及其類似物基礎上)進行的氧化製程，以形成針對層106具有良好定義的厚度的半導體氧化物材料。
一般來說，應注意的是，在製程或序列105期間，厚度104T可能以高精確度和可重複性控制，以便設法解決針對該進一步處理的該等要求，特別是，關於至少從層104之一部分在形成結晶材料時該等層104、103之光學反應。亦即，針對該後續處理中的給定製程參數，厚度104T以及層106(若提供)之厚度可能對該後續結晶製程之該等要求以高精確度調 適，以便確實維護用作模板的層103之一部分。為達到此目的，各自實驗可能很容易在針對該後續結晶製程的給定製程參數基礎上進行，以便得到該所需作用。同樣地，若提供，則層106之影響可能透過實驗判定，並且可能用於增強進一步處理及/或在以輻射能量照射時適當調整該等層103、104之光學反應，以便引發層104之顯著部分之結晶。
圖1D示意性例示在進一步先進製造階段中的半導體裝置100，其中非晶層104和(若提供)層106(圖1C)可能暴露於設計成將能量引入至少層104中以便引發材料104之至少顯著部分之結晶的製程環境107，而仍然保留用作結晶模板的層103之一部分。在一個例示性具體實施例中，製程107可能係基於輻射的退火製程，其中製程107之輻射之吸收係數可能關於該等層104、103之材料系統適度地高。
為達到此目的，在一個例示性具體實施例中，輻射107可選擇380nm以下之波長範圍，由此與其他波長(例如400nm以上之波長)相比，得到針對矽材料的適度高的吸收係數。所以，透過使用對應於紫外線(Ultraviolet，UV)輻射的以上所明確說明的短波長，可能在該等層104、103和可能106(若提供)內吸收顯著量之能量，由此大幅局部提高該等層104和層103之至少一部分之溫度，以便引發這些材料之「熔化」，即達成其中該「晶格」結構之重新配置可能達成的狀態。舉例來說，可取得具有320nm和甚至更小之波長(例如308nm)的雷射源，這可能以輻射脈衝之形式提供，其中能量沉積和溫度分佈可能控制，使得至少半導體基底層103之底部層103B可能維持在固體結晶狀態，而層103之表面部分103U可能與層104之材料一起「熔化」。所以，透過例如基於脈衝長度〔即佔空比(duty cycle)〕控制能量密度，加熱該等相關部分103U、104和可能106(若提供)之製程可能適當控制，以便保留底部部分103B，即使這種底部層具有幾nm之厚度。為達到此目的，針對視需要的層106、層104和層103之給定材料特性和層厚度值，基於輻射的退火製程107之該等各自製程參數可能透過實驗判定。 當使用雷射裝置作為用於製程107的輻射源時，該等製程參數甚至可能局部改變，以便在整個半導體裝置100中以不同形式提供時考慮該等材料103、104之各自修飾例。
在進一步例示性具體實施例中，材料系統104、103中的能量沉積以及因此的空間和時間溫度分佈可能透過調整該等層103、104中的一定基底溫度附加控制，使得除了製程107所提供的能量之外，可能達成用於結晶的各自「閾值」，由此也提供用於將底部部分103B確實維護在其固體且結晶配置中的有效控制機構。舉例來說，如先前所討論，初始厚度103T(參見圖1A)在精密應用中可能選擇為7nm和甚至更小，使得在層103之厚度103T內，必須保留層103之熔化的材料與底部部分103B之固體結晶材料之間的對應界面。針對製程107之其他給定參數以及針對該材料系統之給定配置，對該材料系統施加一定「偏壓」能量以及因此的溫度可能因此允許調整層103內的上部部分103U與底部部分103B之間的界面，即使具備如以上所明確說明的減小的厚度。
在一些例示性具體實施例中，該偏壓能量沉積可能在加熱製程108A基礎上達成，這可能例如使用溫度可控制基板台從基板101之底部進行。除了在製程108A基礎上的底部加熱機構之外或此外，可能施加例如基於閃光燈及其類似物的進一步基於輻射的製程108B，其中該輻射之吸收係數與製程107相比可能減小，由此提供相對均勻的能量分佈，其深度範圍與在製程107期間所達成的能量沉積相比可能係顯著較大。舉例來說，可能使用具有例如在400nm和顯著更大之範圍內的較長波長的輻射源，以便在幾百奈米至幾微米之深度範圍內沉積能量，由此也在該等材料系統103、104中達成一定基底或偏壓溫度。
應可瞭解的是，用於製程107和該等製程108A、108B的適當參數(若施加)可能很容易透過進行實驗建立，其中該等各種製程參數對該結晶結果之作用可在剖面分析及其類似物基礎上進行研究，以便評估從該 等層103和104得到的最終半導體材料之品質。
圖1E示意性例示在進一步先進製造階段中的半導體裝置100，其中可能冷卻可能結合視需要的一層或多層106(參見圖1C、圖1D)的材料系統103、104，以便固化和形成實質上結晶層110，其可能被視需要的層106覆蓋，其該等特性可能已依該初始材料組成和配置而定進行修飾。在一些例示性具體實施例中，該固化以及因此的結晶以便形成該經轉換的結晶半導體材料110可能在有效(active)冷卻製程109基礎上達成，這可能例如使用溫度可控制基板台及其類似物透過任何適當機構達成。應可瞭解，有效冷卻應理解為其中可能建立半導體裝置100周圍的溫度環境的任何製程，其提供低於預定閾值溫度(例如室溫)的穩定溫度。舉例來說，可能建立溫度遠低於20℃的惰性氣體環境，若有需要則結合分別溫度控制的基板台，由此有助於減少整體製程時間。在其他情況下，甚至可能在真空條件下實行輻射冷卻，其中較佳為，材料110向周圍環境輻射能量，這可能透過黑體或灰體輻射保持在相對低的溫度。
應可瞭解，在製程107(圖1D)期間建立基底溫度或偏壓溫度也可能視為有效冷卻，因為在這種情況下，該基底溫度可能選擇為低於該等材料系統104、103之實際熔化溫度，而仍然誘發穩定溫度，由此也在固化該熔化的材料以及因此形成經轉換的結晶半導體材料110時，促成良好控制的冷卻速率。以這種方式，可能建立在製程107和該後續固化以及因此的結晶期間的高度可控制製程條件，即使製程107可能必須進行為掃描製程，其中用於結晶非晶半導體層104(參見圖1D)的該等條件可能以空間和時間限制方式產生。
因此，透過施加基於輻射的退火製程，例如具有減小的「穿透深度」的製程107(圖1D)，可能使用具有減小的厚度(例如約7nm和甚至更小)的結晶模板材料，而仍然提供將固體結晶材料與液體或熔化的材料之間的界面確實且重複定位在可取得厚度範圍內的可能性，由此實現上覆 實質上非晶半導體材料之結晶。若有需要，可能重複沉積實質上非晶半導體材料並且透過基於輻射的製程使其結晶之製程序列，若視為適當則可能具有不同製程參數，由此得到用於該進一步處理的所需最終厚度。在其他情況下，經轉換的結晶半導體材料110可能提供用於進行用於增加結晶材料110之厚度的其他相當公認的製程的基礎，例如在磊晶生長技術基礎上，這可能在相當公認的配方基礎上進行，因為基底材料110之厚度可能遠高於臨界值，例如約7-10nm。
參照圖2A至圖2L，現在將說明進一步例示性具體實施例，其中電晶體元件可能在沉積的非晶半導體材料(其可能在任何適當製造階段結晶)基礎上形成。
圖2A示意性例示在製造階段中的半導體裝置200之剖面圖，其中電晶體元件250之閘極電極結構260可能形成在半導體基底層203上。半導體基底層203可能具有就材料組成、層厚度及其類似物而論的任何適當特性，以便用作用於電晶體元件250之通道區251的基底材料。如先前所討論，在精密應用中，通道區251可能要求實質上完全空乏配置，這可能透過確保層203之減小的厚度203T達成，如以上在半導體裝置100之背景下已討論。在一些例示性具體實施例中，層203可能包含結晶矽、結晶矽/鍺，其厚度為約10nm以下，而在特定具體實施例中，厚度203T可能選擇為7nm和甚至更小。再者，在一些例示性具體實施例中，電晶體元件250可能在SOI架構基礎上形成，其中嵌埋絕緣層202可能至少局部在下方形成並且與半導體基底層203接觸。如以上也討論，嵌埋絕緣層202可能具有依據裝置要求的任何適當材料組成和厚度。再者，可能例如以結晶半導體材料及其類似物之形式提供任何適當配置之基板201。
閘極電極結構260基本上可包含一閘極介電材料261，其形成在通道區251上，並且提供依據設計標準的所需程度之電容耦合。為達到此目的，依加諸在電晶體元件250上的該等要求而定，閘極介電材料261 可能具有任何適當配置，並且可能包含二氧化矽、氮化矽、氮氧化矽、高k值介電材料及其類似物。再者，閘極電極結構260可包含一電極材料262，其可能結合任何導電阻障材料、閾值電壓調整材料及其類似物。舉例來說，在精密的閘極電極結構中經常可能使用非晶矽、多晶矽、氮化鈦、氮化鉭及其類似物。而且，在這種製造階段中，可能在電極材料262上方形成例如形式為氮化矽及其類似物的覆蓋材料263。
如圖2A中所例示的半導體裝置200可能在相當公認的製程技術基礎上形成，其中特別是，可能以結合層202和基板201的SOI基板之形式提供半導體基底層203，其中如有需要，任何附加製程步驟皆可能施加以便至少局部得到所需材料組成和層厚度，例如為了滿足針對用於即將形成在半導體裝置200中的至少一種類型之電晶體元件250的通道區251的該等要求。舉例來說，半導體基底層203可能具備滿足針對該等各自通道區要求最小厚度的那些電晶體元件之標準的初始厚度。在其他裝置區域中，附加結晶材料之高度控制的「生長」可能透過進行如在圖1A至圖1E之背景下所說明的製程序列引發，例如當初始厚度203T可能不允許在相當公認的製程配方基礎上進一步半導體材料之磊晶生長時。特別是，當掃描輻射製程(例如基於雷射的退火製程)可在製程107(圖1D)之背景下如以上所討論使用時，任何所需最終層厚度皆可在半導體裝置200之各自局部區域中得到，以便滿足針對任何其他電路元件的該等要求。
接著，閘極電極結構260可透過沉積適當的介電材料及/或進行各自表面處理形成，接著沉積一種或多種電極材料262和覆蓋層263。其後，可施加高度精密的圖案化策略以便最終以各自關鍵尺寸圖案化閘極電極結構260。舉例來說，對應閘極長度(即在圖2A中)、電極材料262之水平延伸或閘極介電材料261在精密應用中可能在30nm和顯著更小(例如24nm)之範圍內。
圖2B示意性例示在製造階段中的半導體裝置200，其中閘 極電極結構260可能包含側壁間隔層264，其例如以氮化矽材料、二氧化矽材料、低k值介電材料及其類似物之形式提供，這可能透過沉積一種或多種適當材料並且透過高度異向性蝕刻技術蝕刻該材料達成，由此實質上從水平裝置區域去除該間隔層材料，而保留該等側壁間隔層264。
圖2C示意性例示在沉積非晶半導體層204(例如具有適當厚度以便在稍後製造階段中形成厚度增加之結晶半導體材料的非晶矽層)之後的半導體裝置200。非晶半導體層204可能在相當公認的配方基礎上沉積並且使用適當前驅物材料，其中各自清潔製程也可能先於該沉積製程，以適當準備用於後續沉積非晶半導體材料204的半導體基底層203之暴露表面區域。在一些例示性具體實施例中，材料204可能提供為高度摻雜材料，這可能透過將適當摻雜物種類引入該沉積環境中達成，而在其他情況下，沉積材料204之後可能接著植入製程以便將各自摻雜物種類併入層204中，而另一方面，選擇製程參數使得至少半導體基底層203之顯著部分可能關於其晶格結構維持完整。為達到此目的，可能選擇用於該植入製程的適當能量值，這可能透過實驗、模擬計算及其類似物達成。
圖2D示意性例示依據例示性具體實施例的半導體裝置200，其中附加覆蓋層或襯層206可能形成在非晶半導體層204上。為達到此目的，可能進行進一步沉積製程及/或可能施加表面處理，例如形式為氧化製程、氮化製程及其類似物。應可瞭解，如以上在半導體裝置100之背景下已討論，可能考慮光學反應、遮蔽特性及其類似物選擇層204和視需要的覆蓋層206之厚度，以符合裝置200之進一步處理並且得到厚度增加之所需結晶材料。
在一些例示性具體實施例中，在該進一步處理期間，在實際使非晶半導體層204結晶之前從至少閘極電極結構260之顯著部分去除非晶半導體材料204可能視為具優勢。在其他情況下，依整體製程策略而定，將非晶半導體材料204轉換成結晶材料之製程可能在從閘極電極結構260 上方去除任何多餘材料之前進行。
圖2E示意性例示依據例示性具體實施例的半導體裝置200，其中非晶半導體材料204之顯著部分可能在進行基於輻射的結晶製程之前去除。如所例示，存在該等閘極電極結構260所引起的表面型態(topography)可能透過沉積任何適當流體狀材料211(例如可能透過旋轉塗佈技術及其類似物施加的有機或聚合物材料)平坦化。如有需要，例如透過使用用於控制該各自製程的閘極電極結構260之頂部表面，可能進行材料211之進一步平坦化。在其他情況下，該平坦化可能繼續以便暴露閘極電極結構260以及因此的層206之顯著部分。
圖2F示意性例示在已去除該平坦化材料之顯著部分之後的半導體裝置200，而保留其可能確實覆蓋該等層206、204之水平部分的部分211R。對應材料去除可能透過相當公認的基於電漿的去除製程達成，其中依整體裝置和製程要求而定，可能保留厚度約5-20nm的部分211R。應可瞭解，用於控制使材料211(圖2E)凹陷之製程的適當參數可能很容易在實驗及其類似物基礎上建立。
圖2G示意性例示在進一步製造階段中的半導體裝置200，其中可能去除層206(圖2F)之暴露部分，這可能透過適當化學濕式法或電漿輔助蝕刻製程達成，其中材料211R可能用作遮罩材料。舉例來說，此領域已習知用於去除氮化矽、二氧化矽及其類似物的複數高度有效蝕刻配方，並且可能用於去除層206之該等暴露部分。依材料211R之該等蝕刻特性而定，例如透過施加一定過度蝕刻時間、改變該等蝕刻參數以便實質上普遍去除材料211R和層206之材料及其類似物，也可能去除垂直部分206V之顯著部分。其後，例如透過電漿輔助蝕刻配方、化學濕式法製程及其類似物，可能去除材料211R之剩餘部分。
圖2H示意性例示在去除材料211R之後的半導體裝置200，其中層206仍然可能確實覆蓋非晶半導體層204之水平部分，而在閘極電 極結構260之側壁和頂部表面上，如視為適當並且以上所討論，可能暴露材料204並且可能調整部分206V之垂直延伸。
圖2I示意性例示在去除非晶半導體材料204之暴露部分之後的半導體裝置200，這可能在相當公認的化學濕式法及/或電漿輔助蝕刻配方基礎上達成，而覆蓋層206可能用作遮罩或蝕刻停止材料以便確實保留底層非晶半導體材料204。舉例來說，非晶矽材料可能在氨基礎上有效去除，然而，依非晶半導體材料204和覆蓋層206之材料組成而定，任何其他適當製程參數皆可能很容易在實驗基礎上判定。
圖2J示意性例示依據例示性具體實施例的半導體裝置200，其中可能進行基於輻射的退火製程207，以便在底層半導體基底材料203(參見圖2I)基礎上使至少非晶半導體層204之顯著部分結晶。為此目的，適當製程參數可能針對層204、層203和覆蓋層206之層厚度之給定值進行調整，以將該表面溫度提高至足夠高的值以便引發層204之熔化，而保留層203之固體和結晶底部部分，如先前在圖1D之基於輻射的退火製程107之背景下也討論過。所以，如以上也討論，例如在380nm以下之波長之輻射基礎上進行的基於雷射的退火製程207可能伴隨溫度控制製程208，這可能例如透過使用溫度可控制基板台、與在製程207期間所施加的輻射相比具有減小的吸收係數以及因此的穿透深度增加的附加輻射及其類似物，導致半導體裝置200之表面之一定基底或偏壓溫度。而且，如先前也討論，在一些例示性具體實施例中也可能選擇該基底或偏壓溫度以便提供半導體裝置200之有效冷卻，以便引發先前所液化的半導體材料之加速結晶，由此得到具有依該等層203和204(參見圖2I)之厚度而定的厚度之經轉換的結晶半導體材料210。
應注意，在基於輻射的退火製程207期間，為了調整該光學反應以及因此為了在製程207期間控制該實際熔化深度，也可能考慮覆蓋層206之該等特性。舉例來說，與該底層非晶半導體材料相比，材料206 可能具有顯著更高的熔化溫度，由此實質上在製程207期間維護層厚度和整體配置，或可能在所選擇的輻射波長下係無法吸收。
圖2K示意性例示在去除覆蓋層206(圖2J)之後的半導體裝置200，這可能在相當公認的電漿輔助或化學濕蝕刻配方基礎上達成。
在其他例示性具體實施例中，當覆蓋層206之光學反應在基於輻射的製程207期間視為不適當時，覆蓋層206可能在進行圖2J之基於輻射的退火製程207之前去除。亦即，從如圖2I中所例示的半導體裝置200開始，可能去除層206，並且其後可能執行基於輻射的退火製程207。
如以上所討論，在其他例示性具體實施例中，去除非晶半導體層204之不需要的部分可能在稍後製造階段中進行，並且該處理可能從如圖2C中所示的配置開始繼續，透過沉積襯層206以及從閘極電極結構260去除半導體材料204，例如透過進行如圖2D至圖2I中所示的序列，透過施加製程207並且後續從閘極電極結構260去除所得到的半導體材料之非所需部分。
在其他例示性具體實施例中，該製程可能開始於如圖2D中所示的配置，即襯層或覆蓋層206到位，接著係基於輻射的退火製程207，由此考慮覆蓋層206對製程207之該等作用，並且後續例如基於如圖2E至圖2I中所示的製程序列，可能去除材料204之不需要的部分。
在一些例示性具體實施例中，經轉換的結晶半導體210(圖2K)之厚度可能適當用於該進一步處理，即用於在其中形成電晶體元件250之汲極與源極區，這可能透過當材料210之對應摻雜物濃度視為過低時引入附加摻雜物種類達成。
圖2L示意性例示依據進一步例示性具體實施例的半導體裝置200，其中電晶體250可能包含汲極與源極區252，其具有超過先前所形成的結晶半導體材料210之高度或厚度的高度。為此目的，半導體裝置200可能經受依據相當公認的配方的磊晶生長製程，以便基於結晶半導體材料 210形成附加結晶半導體材料252E，其中也可能實現所需程度之原位摻雜。因此，在一些例示性具體實施例中，該等汲極與源極區252之頂部表面所定義的高度水平252H可能延伸到閘極電極結構260之高度水平260H之至少一半，即閘極電極結構260之電極材料(例如一種或多種電極材料262)所定義的高度水平。應可瞭解，在這種製造階段中，可能尚未提供任何進一步導電材料(例如矽化鎳、矽化鎳/鉑及其類似物等導電金屬半導體化合物)。任何這樣的材料皆可能在稍後製造階段中形成，由此可能稍微改變由於當形成各自金屬半導體化合物時體積增加的該等各自高度水平260H、252H。然而，應注意，即使在已進行用於在去除覆蓋層263之後以及在該等汲極與源極區252中在閘極電極結構260中提供高度導電含金屬接觸區的任何這樣的製程之後，仍然可能保留高度水平252H與260H之間的基本關係。
所以，電晶體元件250可能包含通道區251，其在半導體基底層203(參見圖2A)之初始厚度203T基礎上形成，這在一些例示性具體實施例中可能在7nm和甚至更小之範圍內，而另一方面，昇起式汲極與源極區252可能至少在可能結合附加磊晶生長部分252E的材料210基礎上形成。因此，電晶體元件250可能代表具有極薄通道區的電晶體配置，儘管如此，這提供形成昇起式汲極與源極區之可能性，而實質上避免慣用上會在用於在極薄基底或模板材料上形成結晶半導體材料的磊晶生長製程期間遇到的任何材料不平整或製程不平整。
在該等以上所說明的具體實施例中，閘極電極結構260在「早期」製造階段中形成，即施加所謂的「閘極優先」方法，其中在形成該等汲極與源極區252之前提供閘極介電層261(包括一種或多種材料)和閘極電極材料262(也可能包括一種或多種不同材料)，而無需在稍後製造階段中去除一種或多種這些材料(除了覆蓋層263之外)，因為可能係所謂的替代閘極方法中的情況，其中在已形成該等汲極與源極區之後，在稍後製造階 段中去除虛置(dummy)材料之後提供至少該等電極材料，以及通常一種或多種該等閘極介電材料。因此，在這樣的閘極電極結構中，去除該虛置材料並且該後續沉積介電材料(例如高k值介電材料和可能的導電阻障材料)可導致在先前所產生的開口之內側壁上沉積這些材料，並且因此可能封圍高度導電閘極電極材料。另一方面，在以上所討論的該等具體實施例中，閘極電極材料262完全形成在閘極介電層261上，使得閘極介電層261之每種材料層(即使提供兩種或更多不同材料層)和閘極電極材料262之每種材料層(即使提供兩種或更多不同電極材料)皆透過該等側壁間隔層264側向鄰接並且因此與其接觸。
應可瞭解，在其他例示性具體實施例(未顯示)中，若視為適當，則可能在替代閘極方法基礎上形成的電晶體元件之背景下，提供厚度增加之結晶半導體材料(例如在汲極與源極區中)。
結果，本發明所揭示內容提供製造技術和所得到的半導體裝置，其中非晶半導體材料(例如矽)可能形成在模板材料上，並且可能使用380nm以下之輻射波長透過基於輻射的退火製程(例如基於雷射的製程)結晶，由此將該主要能量沉積限制在極薄表面層。以這種方式，即使極薄基底材料(例如提供為形成在絕緣材料上的薄半導體層)仍然可能在結晶該非晶半導體材料期間用作模板，因為該基底或模板材料之固體和結晶底部部分可能由於該基於輻射的退火製程之高度可控制性而確實保留，使得該模板或基底材料之未熔化與熔化材料之間的界面可能確實定位在原始半導體基底層內。所以，該薄基底半導體層可能透過結合良好可控制的基於輻射的退火製程的沉積製程增加厚度。
以上所揭示的該等特定具體實施例僅為例示性，因為本發明可能以受益於文中之教示的熟習此領域技術者顯而易見的不同但等效的方式修飾和實行。舉例來說，以上所闡述的該等製程步驟可能以不同次序進行。再者，除了如以下諸申請專利範圍中所說明者之外，對文中所示構造 或設計之該等細節皆不欲加以限制。因此，顯然以上所揭示的該等特定具體實施例可能更改或修飾，並且所有這樣的變化例皆在本發明之範疇與精神內考慮。應注意，使用用語(例如「第一」、「第二」、「第三」或「第四」)說明本說明書和所附諸申請專利範圍中的各種製程或結構僅用作對這樣的步驟/結構的簡略參照，並且不必暗示這樣的步驟/結構以該有次序的序列進行/形成。當然，依該確切的主張語言而定，可能要求或不要求這樣的製程之有次序的序列。據此，文中所尋求的保護如以下諸申請專利範圍中所闡述。

Claims (17)

  1. 一種半導體裝置的製造方法，包含：在形成於一基板上方的一結晶半導體基底層上沉積一非晶半導體層；透過將所述非晶半導體層暴露於具有380nm以下之一波長的輻射，將所述非晶半導體層轉換成一經轉換的結晶半導體材料，以便熔化所述非晶半導體層和所述結晶半導體基底層之一表面層；以及在所述經轉換的結晶半導體材料之各部分中形成一電晶體元件之汲極與源極區，其中形成所述汲極與源極區包含透過在所述經轉換的結晶半導體材料之所述各部分上磊晶生長一半導體材料，形成所述昇起式汲極與源極區。
  2. 如申請專利範圍第1項所述之方法，其中將所述非晶半導體層轉換成一結晶半導體材料包含有效冷卻所述基板。
  3. 如申請專利範圍第1項所述之方法，其中所述結晶半導體基底層形成在一絕緣層上，並且具有約10nm以下之一厚度。
  4. 如申請專利範圍第1項所述之方法，其中所述輻射之所述波長係320nm以下。
  5. 如申請專利範圍第1項所述之方法，更包含透過調整所述輻射之一能量密度、施加以將所述非晶半導體層暴露於所述輻射的脈衝之一長度、施加於所述結晶半導體基底層的一基底溫度，以及所述非晶半導體層之一厚度中至少一者，控制所述結晶半導體基底層中的一熔化深度。
  6. 如申請專利範圍第1項所述之方法，其中所述輻射係透過一雷射輻射源產生。
  7. 如申請專利範圍第1項所述之方法，更包含在沉積所述非晶半導體層之前，在所述結晶半導體基底層上形成一閘極電極結構。
  8. 如申請專利範圍第1項所述之方法，更包含在所述經轉換的結晶半導體材料之一部分上形成一閘極電極結構。
  9. 如申請專利範圍第7項所述之方法，更包含在形成所述汲極與源極區之前，從所述閘極電極結構上方去除所述非晶半導體層。
  10. 一種半導體裝置的製造方法，包含：在一結晶半導體基底層上沉積一非晶半導體層，所述結晶半導體基底層形成在一絕緣層上，並且具有約10nm以下之一厚度；熔化所述非晶半導體層和所述結晶半導體基底層之一表面層，而保留所述結晶半導體基底層之一結晶底部層；冷卻所述非晶半導體層和所述表面層，以便從所述非晶半導體層和所述表面層形成一經轉換的結晶半導體材料；以及透過磊晶生長在所述經轉換的結晶半導體材料之各部分上形成一電晶體元件之昇起式汲極與源極區。
  11. 如申請專利範圍第10項所述之方法，其中熔化所述非晶半導體層和所述結晶半導體基底層之一表面層包含使用具有380nm以下之一波長的輻射進行一基於輻射的退火製程。
  12. 如申請專利範圍第11項所述之方法，其中保留所述結晶底部層包含控制所述輻射之一能量密度、施加以熔化所述非晶半導體層的脈衝之一長度、在進行所述基於輻射的退火製程之前的所述結晶半導體基底層之一基底溫度，以及所述非晶半導體層之一厚度中至少一者。
  13. 如申請專利範圍第10項所述之方法，更包含在所述非晶半導體層上形成一覆蓋層，以及在存在所述覆蓋層的情況下熔化所述非晶半導體層。
  14. 如申請專利範圍第13項所述之方法，更包含在熔化所述非晶半導體層之前，透過使用所述覆蓋層去除所述非晶半導體層之一部分。
  15. 如申請專利範圍第11項所述之方法，其中所述基於輻射的退火製程在具有320nm以下之一波長的雷射輻射基礎上進行。
  16. 一種半導體裝置，包含：一閘極電極結構，其形成在一結晶通道區上以便形成一界面，所述通道區形成在一嵌埋絕緣層上，並且具有約7nm以下之一厚度；汲極與源極區，其緊鄰所述閘極電極結構橫向形成，所述汲極與源極區形成在所述嵌埋絕緣層上，並且延伸到所述界面之一高度水平上方的一高度水平；以及其中該汲極與源極區包含一電晶體元件之昇起式汲極與源極區，其透過磊晶生長在所述經轉換的結晶半導體材料之各部分上形成。
  17. 如申請專利範圍第16項所述之半導體裝置，其中所述汲極與源極區延伸到對應於至少一半所述閘極電極結構之一高度的一高度水平。
TW107113845A 2017-11-13 2018-04-24 基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置 TWI677921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/810,638 2017-11-13
US15/810,638 US10283365B1 (en) 2017-11-13 2017-11-13 Technique and related semiconductor devices based on crystalline semiconductor material formed on the basis of deposited amorphous semiconductor material

Publications (2)

Publication Number Publication Date
TW201919129A TW201919129A (zh) 2019-05-16
TWI677921B true TWI677921B (zh) 2019-11-21

Family

ID=66333762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113845A TWI677921B (zh) 2017-11-13 2018-04-24 基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置

Country Status (4)

Country Link
US (1) US10283365B1 (zh)
CN (1) CN109786326B (zh)
DE (1) DE102018219323B4 (zh)
TW (1) TWI677921B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450686B2 (en) * 2020-06-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High density 3D FERAM
US20220051905A1 (en) * 2020-08-12 2022-02-17 Tokyo Electron Limited Formation of low-temperature and high-temperature in-situ doped source and drain epitaxy using selective heating for wrap-around contact and vertically stacked device architectures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
TW201112314A (en) * 2009-09-16 2011-04-01 Applied Materials Inc Methods of solid phase recrystallization of thin film using pulse train annealing method
US20150084128A1 (en) * 2013-09-25 2015-03-26 International Business Machines Corporation Semiconductor-on-insulator (soi) structures with local heat dissipater(s) and methods
US20150148236A1 (en) * 2013-11-27 2015-05-28 Varian Semiconductor Equipment Associates, Inc. Laser processing of superconductor layers
US20150191847A1 (en) * 2012-07-17 2015-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a single-crystalline layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
KR100375090B1 (ko) 2000-10-02 2003-03-07 엘지.필립스 엘시디 주식회사 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
CN101366106B (zh) * 2006-01-05 2011-05-25 Nxp股份有限公司 生产半导体器件的方法以及采用这种方法获得的半导体器件
US7432164B2 (en) * 2006-01-27 2008-10-07 Freescale Semiconductor, Inc. Semiconductor device comprising a transistor having a counter-doped channel region and method for forming the same
US7563661B2 (en) * 2006-02-02 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
JP2010098003A (ja) 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
KR101097323B1 (ko) 2009-12-21 2011-12-23 삼성모바일디스플레이주식회사 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
US8030145B2 (en) 2010-01-08 2011-10-04 International Business Machines Corporation Back-gated fully depleted SOI transistor
US8969183B2 (en) * 2011-10-28 2015-03-03 President And Fellows Of Harvard College Method for producing thin layers of crystalline or polycrystalline materials
US9112068B2 (en) * 2012-10-05 2015-08-18 International Business Machines Corporation Laser doping of crystalline semiconductors using a dopant-containing amorphous silicon stack for dopant source and passivation
US10062779B2 (en) 2015-05-22 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
TW201112314A (en) * 2009-09-16 2011-04-01 Applied Materials Inc Methods of solid phase recrystallization of thin film using pulse train annealing method
US20150191847A1 (en) * 2012-07-17 2015-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a single-crystalline layer
US20150084128A1 (en) * 2013-09-25 2015-03-26 International Business Machines Corporation Semiconductor-on-insulator (soi) structures with local heat dissipater(s) and methods
US20150148236A1 (en) * 2013-11-27 2015-05-28 Varian Semiconductor Equipment Associates, Inc. Laser processing of superconductor layers

Also Published As

Publication number Publication date
DE102018219323A1 (de) 2019-05-16
US10283365B1 (en) 2019-05-07
CN109786326B (zh) 2023-08-25
US20190148149A1 (en) 2019-05-16
DE102018219323B4 (de) 2023-07-06
CN109786326A (zh) 2019-05-21
TW201919129A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
US10840100B2 (en) Method of thermal processing structures formed on a substrate
US6380044B1 (en) High-speed semiconductor transistor and selective absorption process forming same
US6544854B1 (en) Silicon germanium CMOS channel
US10483170B2 (en) Method of semiconductor integrated circuit fabrication
US7223662B2 (en) Method of forming an epitaxial layer for raised drain and source regions by removing surface defects of the initial crystal surface
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
US6297115B1 (en) Cmos processs with low thermal budget
TWI401731B (zh) 使用脈衝序列退火方法將薄膜固相再結晶的方法
TWI543269B (zh) 以應力記憶技術製造半導體裝置的方法
KR20040029423A (ko) 반도체 게이트의 도핑 방법
WO2014026304A1 (zh) 半导体器件制造方法
US20070281472A1 (en) Method of increasing transistor performance by dopant activation after silicidation
US20130267083A1 (en) Producing method for semiconductor device
JP2002151526A (ja) 電界効果トランジスタの製造方法および電子装置
TWI677921B (zh) 基於在沉積的非晶半導體材料基礎上形成結晶半導體材料的技術及相關的半導體裝置
US7214592B2 (en) Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants
KR100737662B1 (ko) 박막반도체장치 및 그 제조방법
CN105097511B (zh) 鳍式场效应晶体管及其形成方法
US20090246371A1 (en) Method of forming thin layers by a thermally activated process using a temperature gradient across the substrate
US7098111B2 (en) Manufacturing method of semiconductor integrated circuit device
US20080268597A1 (en) Technique for enhancing dopant activation by using multiple sequential advanced laser/flash anneal processes
US6703281B1 (en) Differential laser thermal process with disposable spacers
CN107623037A (zh) 制作场效晶体管的方法
US7091097B1 (en) End-of-range defect minimization in semiconductor device
US20140363986A1 (en) Laser scanning for thermal processing