CN101366106B - 生产半导体器件的方法以及采用这种方法获得的半导体器件 - Google Patents
生产半导体器件的方法以及采用这种方法获得的半导体器件 Download PDFInfo
- Publication number
- CN101366106B CN101366106B CN200780001921.8A CN200780001921A CN101366106B CN 101366106 B CN101366106 B CN 101366106B CN 200780001921 A CN200780001921 A CN 200780001921A CN 101366106 B CN101366106 B CN 101366106B
- Authority
- CN
- China
- Prior art keywords
- region
- table top
- semiconductor
- drain region
- semiconductor regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004224 protection Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种制造包括场效应晶体管的半导体器件(10)的方法，在该方法中，在具有衬底(11)的硅半导体主体(12)的表面上对其提供了第一导电类型的源极区域(1)和漏极区域(2)，源极区域(1)和漏极区域(2)位于掩埋隔离区域(3，4)上；以及在源极和漏极区域(1，2)之间提供了与第一导电类型相反的第二导电类型的沟道区域(5)；还提供了通过栅极电介质(7)与半导体主体(12)分离并位于沟道区域(5)上的栅极区域(6)，以及其中，在其中形成了沟道区域(5)的半导体主体(12)中形成台面(M)，以及其中，在利用外延生长形成的半导体区域(8)中的台面(M)的两侧上形成源极和漏极区域(1，2)，源极和漏极区域(1，2)从而接触沟道区域(5)。根据本发明，形成了在基本上半导体区域的整个厚度上与台面(M)接触的半导体区域(8)，并且该半导体区域(8)是在栅极电介质(7)的水平面下形成的。这种方法更加通用，这样获得的器件具有改善的高频性能。
Description
技术领域
本发明涉及一种制造半导体器件的方法，该半导体器件包括场效应管，在该方法中，在具有衬底的硅半导体主体的表面上对其提供了第一导电类型的源极区域和漏极区域，所述源极和漏极区域位于掩埋隔离区域上；并且在源极和漏极区域之间提供了与第一导电类型相反的第二导电类型的沟道区域；还提供了通过栅极电介质与半导体主体的表面分离并位于沟道区域上的栅极区域，以及其中，在其中形成了沟道区域的半导体主体中形成台面，以及其中，在利用外延生长形成的半导体区域中的台面的两侧上形成源极和漏极区域，源极和漏极区域从而接触沟道区域。
背景技术
在美国专利申请US2005/0173735A1中可以知道在开篇中提到的方法。其中描述了一种方法，在这种方法中，形成了耗尽阻挡层，该层覆盖了集成电路衬底的表面，该集成电路衬底与栅极图案的相对侧邻接，并沿MOSFET的沟道区域的侧面的一部分延伸。源极/漏极层被布置在该耗尽阻挡层上，并与没有被耗尽阻挡层覆盖的区域中的沟道区域的侧面电接触。沟道区域从衬底的表面突出出来。耗尽阻挡层是L形的，另一器件隔离层可能出现，其通过源极/漏极层和耗尽阻挡层被布置在衬底的预定部分。该耗尽阻挡层可以包括被去除的SiGe，随后，用热氧化之类的绝缘材料对腔进行填充。
这种方法的缺点是，一方面，所获得的FET不太适于高频应用，特别是对于RF(Radio Frequency，射频)应用，另一方面，该方法自身不够通用。
发明内容
因此，本发明的目的是避免上述的缺点，并提供一种产生适于RF应用的FET器件而且通用的方法。
为了实现这个目的，在开篇中所描述的类型的方法的特征在于形成了在基本上半导体区域的整个厚度上与台面接触的半导体区域，并且该半导体区域是在栅极电介质的水平面下形成的。通过在栅极电介质的水平面下形成半导体区域，充分减小了源极/漏极区域和栅极区域之间的电容耦合。以这种方式，显著地改善了所获得的FET的高频性能。通过保持该半导体区域与台面的侧面在该半导体区域的整个厚度上接触，由于从台面的结晶侧面开始的整个生长过程中现在还将出现外延生长，所以改善了半导体区域的结晶度。特别是在晶体管的沟道区域和源极/漏极区域之间的过渡区域中的更好的结晶度改善了器件性能，还使根据本发明的方法更加通用。后者是由从台面的侧面开始的外延生长允许在形成隔离区域顶部上的半导体区域之前已经形成隔离区域而引起的。
在优选实施例中，源极和漏极区域被提供了延伸部分，并且是利用沿台面的两次离子注入在半导体区域中形成的，在这些离子注入中的一次离子注入过程中，在台面的侧面上出现了间隔层。这提供了获得具有想要的特性的晶体管的有效方式。
优选地，具有延伸部分的源极和漏极区域被提供了叉指式梳状结构。以这种方式获得的晶体管具有非常良好的高频性能。
在该实施例的优选变型中，晶体管被沉陷的隔离区域所包围，该隔离区域延伸进入半导体主体的深度比掩埋的隔离区域的更深。以这种方式，将相邻的晶体管之间的隔离与沉陷的隔离区域中的最优设计结合起来。本发明实现了在半导体区域包括SiGe的情况下，后者可以从互相垂直的方向上被刻蚀掉。从而，可以从其中要形成沉陷隔离的沉陷区域开始对在源极和漏极区域的指状结构下面要被形成的SiGe区域进行刻蚀。以这种方式，这种沉陷隔离区域不需要出现在源极/漏极区域的指状结构之间，这意味着晶体管可以占用最小的面积，并可以具有极好的高频特性。
在与此相关的另一个实施例中，通过形成包括硅和锗的混合晶体(在形成半导体区域后，通过选择性刻蚀去除该混合晶体)的另一个半导体区域，来形成该掩埋隔离区域。
根据本发明的通用性的其他重要实施例的特征在于，在通过绝缘层的全部沉积形成半导体区域之前(其后是去除绝缘层的一部分)，形成该掩埋隔离区域。
在另一个实施例中，优选地，在处理过程中，临时间隔层保护至少部分台面的侧面。这种保护或者针对特别用于去除均匀沉积的绝缘层的刻蚀或针对局部氧化。类似氮化硅之类的材料是用于形成这种临时间隔层的适当材料。
最后，应当注意的是，本发明还包括一种半导体器件，其包括根据本发明的方法所获得的场效应晶体管。
附图说明
参照结合附图来阅读下文描述的实施例，本发明的这些和其他方面将变得清楚，并得到解释，其中：
图1到图13是在通过根据本发明方法的第一实施例来生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。
图14到图20是在通过根据本发明方法的第二实施例来生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。
图21到图26是在通过根据本发明方法的第三实施例来生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。
具体实施方式
附图是图解性的，并没有按照比例绘制，清楚起见，特地放大了厚度方向上的尺寸。在不同的图中，相应的部分通常被给予了相同的参考标号和相同的阴影线。
图1到图13是在通过根据本发明方法的第一实施例来生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。在该示例中，用以形成器件10的方法以衬底11开始(见图1)，在这种情况下，该衬底11(但不必然)包括硅并从而还形成了硅半导体主体12的一部分，在该例中，该衬底11是p型导电性。在这里应当注意的是，衬底11还可以具有相反的导电性。而且，区域11还可以是(例如)相反导电性(例如，分别是p型和n型导电性)的硅衬底中的n阱(或对于那种情况的p阱)。要被形成的器件10(在这种情况下是NMOS)包含邻近它的边缘的隔离区域(诸如所谓的(浅/深)沟槽或LOCOS(Local Oxidation of Silicon，硅局部氧化)隔离)，这种隔离在生产的早期阶段形成，但在这里没有在附图中示出，也不做单独讨论。实际上，器件10(例如在CMOS器件10中)可以包括很多NMOS和PMOS类型的晶体管。
例如通过沉积技术，但在该示例中通过热氧化在半导体主体12的表面形成栅极氧化层7(见图2)。在这个示例中，栅极电介质层7(这里包含二氧化硅)的厚度为1.5nm。
在该栅极氧化层7上沉积形成层6的栅极区域(见图3)，在这个示例中，该栅极区域层包括多晶硅层，其厚度大约为120nm。
然后(见图4)，在该结构上沉积硬掩模层13(例如75nm厚的氮氧化硅)，并采用光刻技术和刻蚀形成该硬掩模层13的图案，以形成栅极区域6的指状结构。
接下来(见图5)，通过刻蚀(例如干法/等离子刻蚀)形成指状栅极区域6。
然后(见图6)，形成间隔层20(例如氮化硅)，这种间隔层是通过保形沉积、之后进行回蚀/去除所述沉积的水平部分而形成的。
此后(见图7)，(例如)通过利用干法/等离子刻蚀工艺对半导体主体12进行刻蚀，在栅极区域6的每个指状结构下面形成台面M。台面M的高度(即在半导体主体12中形成的部分)是(例如)100nm。
接下来(见图8)，用绝缘层32填充台面M和指状栅极区域6之间的空隙，在这个示例中，绝缘层32是二氧化硅，是通过类似CVD(Chemical Vapor Deposition，化学气相沉积)的沉积工艺形成的。
随后(见图9)，在这个示例中利用CMP(Chemical MechanicalPolishing，化学机械抛光)技术对结构10进行平坦化处理。
此后(见图10)，通过刻蚀(回蚀)去除绝缘层32的一部分，在这个示例中采用干法/等离子刻蚀工艺。产生的隔离区域3、4(例如)大约25nm厚，并被定位在要形成的晶体管的源极和漏极区域要被定位的区域的下面。预定时间内的刻蚀可以执行这个步骤。如果(例如不同绝缘材料的)刻蚀停止层被合并到绝缘层32中，这个回蚀将不那么关键。
然后(见图11)，通过外延生长(这里是VPE(Vapor Phase Epitaxy，气相外延生长))形成半导体区域8。由于部分去除绝缘层32而再次暴露的台面M的侧面在这里起用于外延生长工艺的起点的作用，在这个示例中，这个外延生长工艺是横向进行的。以这种方式，该掩埋隔离区域3、4是被从相邻的两个边缘台面M开始的半导体区域8掩埋的，该半导体区域8是在生长硅区域之后形成的。半导体区域8具有与沟道区域5相邻的过渡区域，该过渡区域要被形成在具有高结晶质量的栅极区域6的下面。在该示例中，半导体区域8是非有意掺杂的，或只是中度掺杂的。
随后(见图12)，例如通过选择性湿法刻蚀工艺步骤去除临时间隔层20和硬掩模层13。
此后(见图13)，采用两个适当掺杂离子的离子注入来形成具有延伸部分1A、2A的源极和漏极1、2。在邻近栅极区域6并如上所述形成的以及在这里包括二氧化硅的间隔层9出现的情况下执行一个注入。以这种方式，形成源极和漏极1、2的高掺杂部分。在没有间隔层9的地方形成延伸部分1A、2A。
最后，通过沉积金属前电介质(例如二氧化硅)、此后对其进行图案成形、沉积接触金属层(例如铝)、此后再次形成接触区域的图案，进一步完成MOSFET的制造。在图中没有示出这些步骤。还可以使用一种(自对准)硅化物工艺来对源极和漏极区域1、2以及栅极区域6进行接触。可以通过实施类似锯切的分割技术来获得单个器件10。
图14到图20是在通过根据本发明方法的第二实施例生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。这个示例的方法以与之前的示例的方法以及图1到图7所示方式相同的方式开始。从而，这里我们参照第一个示例中的相应部分的讨论。
在第一个不同的步骤中(见图14)，邻近台面M形成其他的临时间隔层21。在临时间隔层20包括二氧化硅的情况下，对于这些间隔层21，选择不同的材料(例如氮化硅)。
接下来(见图15)，通过局部外延生长工艺来形成另一个半导体区域31。该区域31包括硅和锗的混合晶体，其中，锗含量大概是20％，厚度大概是25nm。在这个示例中，区域31还包括在SiGe区域顶部的一个薄的(例如5nm厚)纯硅的保护/覆盖区域。
随后(见图16)，再次通过刻蚀去除临时间隔层21。在这个示例中，由于这些间隔层21包括氮化硅而间隔层20和硬掩模层13包括二氧化硅，所以可以选择性地采用热磷酸来完成这个目的。
此后(见图17)，通过外延生长来形成半导体区域8。在这个示例中，由于去除间隔层21而再次暴露的台面M的侧面与半导体区域31的上表面一起在这里起外延生长工艺的起点的作用。
然后(见图18)，半导体区域31被转化为隔离区域3、4，隔离区域3、4位于要被形成的晶体管的源极/漏极区域的下面。在这个示例中，通过对半导体区域31的SiGe进行选择性刻蚀来完成这个目的。可以采用形成在半导体主体中的腔来完成这个目的，在稍后的步骤中，该腔用来形成更深的器件10隔离。尽管由于从垂直于表面的方向可以抵达位于中间位置上的器件10的源极/漏极的指状结构，在该表面上，还出现了环绕器件10的腔/沉陷隔离区域，所述腔/沉陷的隔离区域(图中未示出)不需要出现在器件10的单个源极/漏极指状结构之间，但是可以对SiGe区域31进行刻蚀。出现在隔离区域3、4中的空气可以形成足够的隔离。如果需要，例如，可以通过CVD或热氧化工艺，用绝缘材料填充空区域3、4。
随后(见图19)，通过(例如)选择性湿法刻蚀工艺步骤去除临时间隔层20和硬掩模层13。
此后(见图20)，形成具有延伸部分1A、2A的源极和漏极区域1、2。这个示例的最后阶段与第一示例的最后阶段相同。
图21到图26是在通过根据本发明方法的第三实施例来生产具有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。这个示例的方法以与之前的示例的方法以及图1到图7所示方式相同的方式开始。从而，这里我们参照第一个示例中的相应部分的讨论。
在第一个不同的步骤中(见图21)，邻近栅极区域6和硬掩模层13的指状结构，形成了临时间隔层20。对于这些间隔层20，选择了双间隔层结构，包括L形部分20A以及条形部分20B，L形部分20A包括氮化硅，条形部分20B包括二氧化硅。这样构造的间隔层20具有以下优点：一方面，它们保护栅极区域6不被热氧化，另一方面，它们允许在其他地方以选择方式对氮化硅进行选择性刻蚀。
接下来(见图22)，以与前两个示例类似的方式形成台面M。
此后(见图23)，台面M的侧面由其他的临时间隔层21保护，在这个示例中，其他的临时间隔层21包括氮化硅。
随后(见图24)，通过局部热氧化形成掩埋隔离区域3、4。
然后(见图25)，通过利用热磷酸的选择性刻蚀，去除临时间隔层21。
此后(见图26)，通过局部外延生长工艺形成包括硅的另一个半导体区域31。和在第一个示例中一样，通过从台面M的侧面开始的横向外延生长形成这个区域。
这个示例的生产的最后阶段与前两个示例的生产的最后阶段(例如)是相同的，这里就不进行分别讨论了。出于这种原因，参照这些示例的描述的对应部分。
应当注意的是，上述实施例描述了而不是限制了本发明，在不脱离所附权利要求的范围的情况下，本领域技术人员可以设计出很多可替换的实施例。例如在实施例中，其中形成了源极/漏极区域的外延生长半导体区域是非有意掺杂的或只是中度掺杂的。然而，如果需要的话，还可以将更高掺杂引入在这个区域中。在权利要求中，放置在括号之间的任何参考标号不应当被解释为对权力要求的限制。“包括”这个词不排除那些没有在权利要求中列出的其他元件或步骤的存在。在元素之间的词“一个”或“一种”不排除多个同类元素的出现。
Claims (8)
1.一种制造包括场效应晶体管的半导体器件的方法，在该方法中，在具有衬底(11)的硅半导体主体(12)的表面上对其提供了第一导电类型的源极区域(1)和漏极区域(2)，所述源极区域(1)和所述漏极区域(2)位于掩埋隔离区域(3，4)上；以及提供了在源极区域(1)和漏极区域(2)之间的与第一导电类型相反的第二导电类型的沟道区域(5)；还提供了通过栅极电介质(7)与半导体主体(12)的表面分隔并位于沟道区域(5)上的栅极区域(6)，以及其中，在其中形成了沟道区域(5)的半导体主体(12)中形成台面(M)，以及其中，在利用从台面(M)的侧面开始的外延生长形成的半导体区域(8)中的台面(M)的两个侧面上形成源极区域(1)和漏极区域(2)，源极区域(1)和漏极区域(2)从而直接接触沟道区域(5)，该方法的特征在于形成了在半导体区域(8)的整个厚度上与台面接触的半导体区域(8)，并且所述半导体区域(8)被形成在栅极电介质(7)的水平面下。
2.根据权利要求1所述的方法，其特征在于所述源极区域(1)和所述漏极区域(2)被提供了延伸部分(1A，2A)，并采用两个沿所述台面(M)的离子注入，在半导体区域(8)中形成所述源极区域(1)和所述漏极区域(2)，在这些离子注入的一个离子注入过程中，间隔层(9)出现在所述台面(M)的侧面上。
3.根据权利要求2所述的方法，其特征在于具有延伸部分(1A，2A)的源极区域(1)和漏极区域(2)被提供了交叉梳状结构(1，2，1’，2’)。
4.根据权利要求3所述的方法，其特征在于所述场效应晶体管被沉陷的隔离区域所环绕，所述沉陷的隔离区域比所述掩埋隔离区域(3，4)延伸进入所述半导体主体(12)的深度更深。
5.根据之前任何一项权利要求所述的方法，其特征在于通过形成另一半导体区域(31)来形成所述掩埋隔离区域(3，4)，所述另一半导体区域(31)包括硅和锗的混合晶体，在形成半导体区域(8)之后，通过选择性刻蚀去除这些混合晶体。
6.根据权利要求1到4中的任何一项权利要求所述的方法，其特征在于，在形成半导体区域(8)之前，通过绝缘层(32)的全部沉积，之后去除所述绝缘层(32)的一部分，来形成所述掩埋隔离区域(3，4)。
7.根据权利要求1所述的方法，其特征在于在处理过程中，临时间隔层(20，21)对至少部分台面(M)的侧面进行保护。
8.一种半导体器件(10)，其包括通过根据之前任何一项权利要求所述的方法获得的场效应晶体管，其特征在于所述场效应晶体管包括在利用从一个台面(M)的侧面开始的外延生长形成的半导体区域(8)中的台面(M)的两个侧面上形成的源极区域(1)和漏极区域(2)，源极区域(1)和漏极区域(2)直接接触沟道区域(5)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06100109.5 | 2006-01-05 | ||
| EP06100109 | 2006-01-05 | ||
| PCT/IB2007/050022 WO2007077540A1 (en) | 2006-01-05 | 2007-01-04 | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101366106A CN101366106A (zh) | 2009-02-11 |
| CN101366106B true CN101366106B (zh) | 2011-05-25 |
Family
ID=37885820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200780001921.8A Active CN101366106B (zh) | 2006-01-05 | 2007-01-04 | 生产半导体器件的方法以及采用这种方法获得的半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7867864B2 (zh) |
| EP (1) | EP1972005A1 (zh) |
| JP (1) | JP2009522800A (zh) |
| CN (1) | CN101366106B (zh) |
| WO (1) | WO2007077540A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290069A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2011042965A1 (ja) * | 2009-10-07 | 2011-04-14 | 富士通セミコンダクター株式会社 | 半導体装置および半導体論理回路装置 |
| US8173524B1 (en) * | 2011-01-11 | 2012-05-08 | International Business Machines Corporation | Process for epitaxially growing epitaxial material regions |
| US8395217B1 (en) * | 2011-10-27 | 2013-03-12 | International Business Machines Corporation | Isolation in CMOSFET devices utilizing buried air bags |
| US9263342B2 (en) | 2012-03-02 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a strained region |
| US9362272B2 (en) * | 2012-11-01 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral MOSFET |
| US10283365B1 (en) * | 2017-11-13 | 2019-05-07 | Globalfoundries Inc. | Technique and related semiconductor devices based on crystalline semiconductor material formed on the basis of deposited amorphous semiconductor material |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481126A (en) * | 1994-09-27 | 1996-01-02 | Purdue Research Foundation | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599789B1 (en) * | 2000-11-15 | 2003-07-29 | Micron Technology, Inc. | Method of forming a field effect transistor |
| US6716687B2 (en) * | 2002-02-11 | 2004-04-06 | Micron Technology, Inc. | FET having epitaxial silicon growth |
| KR100437856B1 (ko) * | 2002-08-05 | 2004-06-30 | 삼성전자주식회사 | 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법. |
| KR100543472B1 (ko) | 2004-02-11 | 2006-01-20 | 삼성전자주식회사 | 소오스/드레인 영역에 디플리션 방지막을 구비하는 반도체소자 및 그 형성 방법 |
| KR100505113B1 (ko) | 2003-04-23 | 2005-07-29 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조방법 |
| US7335932B2 (en) * | 2005-04-14 | 2008-02-26 | International Business Machines Corporation | Planar dual-gate field effect transistors (FETs) |
-
2007
- 2007-01-04 CN CN200780001921.8A patent/CN101366106B/zh active Active
- 2007-01-04 EP EP07700040A patent/EP1972005A1/en not_active Withdrawn
- 2007-01-04 WO PCT/IB2007/050022 patent/WO2007077540A1/en active Application Filing
- 2007-01-04 JP JP2008549089A patent/JP2009522800A/ja not_active Withdrawn
- 2007-01-04 US US12/160,210 patent/US7867864B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481126A (en) * | 1994-09-27 | 1996-01-02 | Purdue Research Foundation | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009522800A (ja) | 2009-06-11 |
| WO2007077540A1 (en) | 2007-07-12 |
| EP1972005A1 (en) | 2008-09-24 |
| CN101366106A (zh) | 2009-02-11 |
| US7867864B2 (en) | 2011-01-11 |
| US20090159938A1 (en) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101366106B (zh) | 生产半导体器件的方法以及采用这种方法获得的半导体器件 | |
| CN102468235B (zh) | 鳍片场效应晶体管(finfet)器件及其制造方法 | |
| US8299453B2 (en) | CMOS transistors with silicon germanium channel and dual embedded stressors | |
| CN101777516B (zh) | 半导体集成电路的制造方法 | |
| US20020086472A1 (en) | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel | |
| US7566609B2 (en) | Method of manufacturing a semiconductor structure | |
| US20080149983A1 (en) | Metal-oxide-semiconductor (mos) varactors and methods of forming mos varactors | |
| US10957761B2 (en) | Electrical isolation for nanosheet transistor devices | |
| KR20010020583A (ko) | 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터 | |
| KR101522792B1 (ko) | 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서 | |
| US20020086510A1 (en) | Technique to produce isolated junctions by forming an insulation layer | |
| KR20130036692A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| WO2012022109A1 (zh) | 一种半导体器件结构及其制造方法 | |
| US7879668B2 (en) | Method of manufacturing a semiconductor device | |
| US20090170270A1 (en) | Integration schemes to avoid faceted sige | |
| US9666679B2 (en) | Transistor with a low-k sidewall spacer and method of making same | |
| US20090032881A1 (en) | Semiconductor devices and methods of fabricating the same in which a mobility change of the major carrier is induced through stress applied to the channel | |
| US9190418B2 (en) | Junction butting in SOI transistor with embedded source/drain | |
| CN104733389B (zh) | 晶体管的形成方法 | |
| US9722080B2 (en) | Semiconductor device | |
| US20130049124A1 (en) | Mosfet integrated circuit with improved silicide thickness uniformity and methods for its manufacture | |
| US20090072325A1 (en) | Metal-oxide semiconductor transistor | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| US9093473B2 (en) | Method for fabricating metal-oxide semiconductor transistor | |
| US8642435B2 (en) | Performing treatment on stressors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CI01 | Correction of invention patent gazette |
Correction item: Inventor Correct: Hijzen Erwin False: Hijzen Erwin Number: 6 Page: 1133 Volume: 25 |
|
| CI02 | Correction of invention patent application |
Correction item: Inventor Correct: Hijzen Erwin False: Hijzen Erwin Number: 6 Page: The title page Volume: 25 |
|
| ERR | Gazette correction |
Free format text: CORRECT: INVENTOR; FROM: ERVIN HAP TO: ERVIN HAZING |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SK HYNIX INC. Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV Effective date: 20150710 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150710 Address after: Gyeonggi Do, South Korea Patentee after: Hynix Semiconductor Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |