TWI671905B - 具有隔離絕緣層的半導體元件及其製造方法 - Google Patents

具有隔離絕緣層的半導體元件及其製造方法 Download PDF

Info

Publication number
TWI671905B
TWI671905B TW104101609A TW104101609A TWI671905B TW I671905 B TWI671905 B TW I671905B TW 104101609 A TW104101609 A TW 104101609A TW 104101609 A TW104101609 A TW 104101609A TW I671905 B TWI671905 B TW I671905B
Authority
TW
Taiwan
Prior art keywords
fin
region
gate
insulating layer
layer
Prior art date
Application number
TW104101609A
Other languages
English (en)
Other versions
TW201535730A (zh
Inventor
申憲宗
金成玟
金秉瑞
善欽 朴
裵賢俊
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201535730A publication Critical patent/TW201535730A/zh
Application granted granted Critical
Publication of TWI671905B publication Critical patent/TWI671905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明概念提供半導體元件以及製造半導體元件的方法。本發明概念的半導體元件可包含：鰭型區，其包括第一鰭型子區以及第二鰭型子區，第一鰭型子區以及第二鰭型子區藉由安置於其間的隔離絕緣層彼此分離且隔離；第一閘極，其與第一鰭型子區相交；第二閘極，其與第二鰭型子區相交；以及第三閘極，其與隔離絕緣層相交。

Description

具有隔離絕緣層的半導體元件及其製造方法
本發明概念是關於半導體元件以及其製造方法，且更特定而言，是關於具有三維通道的半導體元件以及其製造方法。
由於半導體元件已變得較高度整合，因此半導體元件的整合密度已逐漸增加。因為整合密度由元件區域以及用以在元件區域內形成圖案的能力限制，所以需要能夠產生比使用習知技術可能得到的圖案更細且更精密圖案的新方法。
已將鰭式場效電晶體(Fin field effect transistor；FINFET)開發為增加半導體元件的整合密度的一個構件。由於FINFET元件的大小已減少為20nm或小於20nm，因此使用習知圖案化方法(諸如，美國專利公開案第2013/0187237號中所論述的方法)在鰭型區中形成隔離絕緣層已變得愈加困難。
本發明概念藉由防止光微影製程與絕緣鰭型區在側向方向上彼此的不對準，以提供產生較細較精密圖案的結構以及方法。
本發明概念提供具有自對準地形成以將鰭型區彼此分離的隔離絕緣層的半導體元件。此等元件可藉由防止安置於隔離絕緣層上的閘極電極與源極/汲極區之間的短路或洩漏電流而展現經改良的可靠性。
在一些實施例中，本發明概念的半導體元件包括：基板；鰭型區，其安置於基板上，鰭型區包括在基板上的在第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；離散隔離絕緣島，其安置於第一鰭型子區與第二鰭型子區之間以將第一鰭型子區與第二鰭型子區分離；第一閘極，其與第一鰭型子區相交且在不同於第一方向的第二方向上延伸；第二閘極，其與第二鰭型子區相交且在第二方向上延伸；以及第三閘極，其與離散隔離絕緣島相交，在第二方向上延伸且至少覆蓋離散隔離絕緣島的側壁。第一閘極、第二閘極以及第三閘極中的每一者可包含閘極介電層以及閘極電極。
在一些實施例中，本發明概念的半導體元件包括：基板；鰭型區，其包含在基板上的在第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區，鰭型區在第一方向上延伸；第一閘極，其在不同於第一方向的第二方向上與第一鰭型子區相交；第二閘極，其在第二方向上與第二鰭型子區相交；第一隔離絕緣層，其具有襯墊形狀，所述第一隔離絕緣層形成於第一閘極與第二閘極之間的鰭型區中所提供的凹陷區的側壁上；以及第三閘極，其覆蓋第一隔離絕緣層且在第二方向上延伸。第一閘極、第二閘極以 及第三閘極中的每一者可包含閘極介電層以及閘極電極。
在一些實施例中，本發明概念的半導體元件包括：基板；多個鰭型區，其安置於基板上且在第二方向上彼此間隔開，鰭型區中的每一者包括在不同於第二方向的第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；多個離散隔離絕緣島，其在第一方向以及第二方向上彼此間隔開，離散隔離絕緣島中的每一者在多個鰭型區中的一者中安置於第一鰭型子區與第二鰭型子區之間以分離第一鰭型子區與第二鰭型子區；第一源極/汲極區，其形成於鰭型區中的每一者的第一鰭型子區中；第二源極/汲極區，其形成於鰭型區中的每一者的第二鰭型子區中；貫穿(punch-through)終止層，其安置於離散隔離絕緣島中的每一者下方，貫穿終止層的導電類型不同於第一源極/汲極區以及第二源極/汲極區的導電類型；第一閘極，其與多個鰭型區中的每一者中的第一鰭型子區相交；第二閘極，其與多個鰭型區中的每一者中的第二鰭型子區相交；以及第三閘極，其與多個鰭型區中的每一者中的離散隔離絕緣島相交。
本發明概念亦提供製造包括自對準地形成以將鰭型區彼此隔離的隔離絕緣層的半導體元件的方法。此等方法可用於製造藉由防止安置於隔離絕緣層上的閘極電極與源極/汲極區之間的短路或洩漏電流而具有經改良可靠性的半導體元件。在一些實施例中，本發明概念的方法包括：在基板上形成在第一方向上延伸的鰭型區；藉由氧化鰭型區的一部分而在鰭型區中形成包括氧化層的離散隔離絕緣島，藉此形成由離散隔離絕緣島在第一方向上彼此分離的第一鰭型子區以及第二鰭型子區；以及形成至少覆蓋離 散隔離絕緣島的側壁的第三閘極，第三閘極在不同於第一方向的第二方向上延伸。
在一些實施例中，本發明概念的方法包括：在基板上形成在第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；形成安置於第一鰭型子區與第二鰭型子區之間的第一離散隔離絕緣島，離散隔離絕緣島分離第一鰭型子區與第二鰭型子區；形成與第一鰭型子區相交且在不同於第一方向的第二方向上延伸的第一閘極；形成與第二鰭型子區相交且在第二方向上延伸的第二閘極；以及形成覆蓋離散隔離絕緣島的頂表面以及側壁且在第二方向上延伸的第三閘極。第一閘極至第三閘極中的每一者可包含閘極介電層以及閘極電極。
在一些實施例中，本發明概念的方法包括：在基板上形成在第一方向上延伸的鰭型區；在鰭型區上形成閘極隔片，閘極隔片在不同於第一方向的第二方向上延伸，並形成界定暴露鰭型區的一部分的凹槽；移除鰭型區的由凹槽所暴露的部分以形成凹陷區；氧化凹陷區的表面以形成氧化層；在氧化層上形成填充凹陷區的填充絕緣層以形成包括氧化層以及填充絕緣層的隔離絕緣層；以及在填充絕緣層上形成填充凹槽的閘極，閘極包含閘極介電層以及閘極電極。
10‧‧‧基板
12、24‧‧‧第一隔離絕緣層
14‧‧‧上部半導體層
20‧‧‧鰭型區
20a、20b、20c‧‧‧鰭型子區
22、22b‧‧‧柱區
22a‧‧‧經修整柱區
23‧‧‧經修整鰭型區
28‧‧‧犧牲閘極介電層
30a、30b、30c‧‧‧犧牲閘極
32‧‧‧閘極罩蓋層
34‧‧‧閘極隔片
36‧‧‧第一凹陷區
38‧‧‧磊晶層
40、40a、40b‧‧‧源極/汲極區
42‧‧‧矽化物層
44‧‧‧層間絕緣層
46‧‧‧保護圖案
46a‧‧‧保護層
50‧‧‧第一罩幕
51‧‧‧第一開口
52‧‧‧第一凹槽
53‧‧‧第二凹陷區
54‧‧‧貫穿終止層
55‧‧‧所植入氧氣
60‧‧‧第二隔離絕緣層
60a‧‧‧垂直部分
60b‧‧‧基底部分
62‧‧‧第二凹槽
64‧‧‧氧化層
66‧‧‧填充絕緣層
80、80a、80b、80c‧‧‧閘極介電層
82‧‧‧第一閘極導電層
84‧‧‧第二閘極導電層
88a、88b、88c‧‧‧閘極電極
90a、90b、90c‧‧‧閘極
110‧‧‧第一電晶體
120‧‧‧第二電晶體
1000‧‧‧電子系統
1100‧‧‧控制器
1200‧‧‧輸入/輸出單元
1300‧‧‧記憶體元件
1400‧‧‧介面單元
1500‧‧‧資料匯流排
h1、h2‧‧‧高度
p1、p2‧‧‧距離
S‧‧‧厚度
t1、t2‧‧‧深度
X‧‧‧第一方向
Y‧‧‧第二方向
自如隨附圖式中所說明的本發明概念的實例實施例的以下詳細描述將顯而易見本發明概念的前述以及其他態樣、特徵以及優勢，其中貫穿不同視圖類似參考字元是指相同部分。圖式未 必是按比例的，實際上重點在於說明本發明概念的原理。在圖式中：圖1為說明根據本發明概念的實施例的半導體元件的平面圖。
圖2A至圖2D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第一實施例的半導體元件。
圖3A至圖3D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第二實施例的半導體元件。
圖4A為說明根據本發明概念的第三實施例的半導體元件的平面圖。
圖4B至圖4E為分別沿著圖4A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第三實施例的半導體元件。
圖5為說明根據本發明概念的實施例的半導體元件的平面圖。
圖6A至圖6D為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第四實施例的半導體元件。
圖7A至圖7D為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第五實施例的半導體元件。
圖8AA至圖8MA為沿著圖1的線A-A'截得的橫截面圖，說 明製造根據本發明概念的第一實施例的半導體元件的方法。
圖8AB至圖8MB為沿著圖1的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖8AC至圖8MC為沿著圖1的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖8AD至圖8MD為沿著圖1的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖9A至圖9D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，分別用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖10AA以及圖10BA為沿著圖1的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖10AB以及圖10BB為沿著圖1的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖10AC以及圖10BC為沿著圖1的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法。
圖10AD以及圖10BD為沿著圖1的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法的。
圖11AA以及圖11BA為沿著圖1的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第二實施例的半導體元件的方 法。
圖11AB以及圖11BB為沿著圖1的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第二實施例的半導體元件的方法。
圖11AC以及圖11BC為沿著圖1的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第二實施例的半導體元件的方法。
圖11AD以及圖11BD為沿著圖1的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第二實施例的半導體元件的方法的。
圖12AA至圖12DA為沿著圖4A的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第三實施例的半導體元件的方法。
圖12AB至圖12DB為沿著圖4A的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第三實施例的半導體元件的方法。
圖12AC至圖12DC為沿著圖4A的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第三實施例的半導體元件的方法。
圖12AD至圖12DD為沿著圖4A的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第三實施例的半導體元件的方法。
圖13AA至圖13DA為沿著圖5的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第四實施例的半導體元件的方 法。
圖13AB至圖13DB為沿著圖5的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第四實施例的半導體元件的方法。
圖13AC至圖13DC為沿著圖5的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第四實施例的半導體元件的方法。
圖13AD至圖13DD為沿著圖5的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第四實施例的半導體元件的方法。
圖14AA至圖14CA為沿著圖5的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第五實施例的半導體元件的方法。
圖14AB至圖14CB為沿著圖5的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第五實施例的半導體元件的方法。
圖14AC至圖14CC為沿著圖5的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第五實施例的半導體元件的方法。
圖14AD至圖14CD為沿著圖5的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第五實施例的半導體元件的方法。
圖15A為說明根據本發明概念的第六實施例的半導體元件的平面圖。
圖15B、圖15C、圖15D以及圖15E為分別沿著圖15A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。
圖16A為說明根據本發明概念的第七實施例的半導體元件的平面圖。
圖16B、圖16C、圖16D以及圖16E為分別沿著圖16A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。
圖17A為說明根據本發明概念的第八實施例的半導體元件的平面圖。
圖17B、圖17C、圖17D以及圖17E為分別沿著圖17A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。
圖18AA至圖18LA為沿著圖15A的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第六實施例的半導體元件的方法。
圖18AB至圖18LB為沿著圖15A的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第六實施例的半導體元件的方法。
圖18AC至圖18LC為沿著圖15A的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第六實施例的半導體元件的方法。
圖18AD至圖18LD為沿著圖15A的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第六實施例的半導體元件的方法。
圖19AA至圖19DA為沿著圖16A的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第七實施例的半導體元件的 方法。
圖19AB至圖19DB為沿著圖16A的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第七實施例的半導體元件的方法。
圖19AC至圖19DC為沿著圖16A的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第七實施例的半導體元件的方法。
圖19AD至圖19DD為沿著圖16A的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第七實施例的半導體元件的方法。
圖20AA至圖20CA為沿著圖17A的線A-A'截得的橫截面圖，用以說明製造根據本發明概念的第八實施例的半導體元件的方法。
圖20AB至圖20CB為沿著圖17A的線B-B'截得的橫截面圖，用以說明製造根據本發明概念的第八實施例的半導體元件的方法。
圖20AC至圖20CC為沿著圖17A的線C-C'截得的橫截面圖，用以說明製造根據本發明概念的第八實施例的半導體元件的方法。
圖20AD至圖20CD為沿著圖17A的線D-D'截得的橫截面圖，用以說明製造根據本發明概念的第八實施例的半導體元件的方法。
圖21A至圖21D為分別沿著圖17A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明製造根據本發明概念的第八 實施例的半導體元件的方法；以及圖22為說明根據本發明概念的實施例的電子系統的示意性方塊圖。
現將在下文中參考隨附圖式較充分描述本發明概念，其中繪示本發明概念的實例實施例且其中出於明晰的目的可誇示本發明概念的態樣。自以下將參考隨附圖式描述的實例實施例將顯而易見本發明概念的優勢以及特徵以及達成其的方法。本發明概念不限於以下實例實施例且可以各種形式實施。提供實例實施例以僅揭露本發明概念且允許熟習此項技術者較充分理解本發明概念的優勢以及特徵。本發明概念不限於本文中所提供的特定實例。
本文中所使用的術語僅出於描述特定實施例的目的，且不意欲限制本發明概念。如本文中所使用，除非上下文另外清楚指示，否則單數術語「一」以及「所述」意欲亦包含複數形式。如本文中所使用，術語「及/或」包含相關聯所列項目中的一或多者的任何以及所有組合。將理解，當部件被稱為「連接」或「耦接」至另一部件時，其可直接連接或耦接至另一部件或可存在介入部件。
類似地，將理解，當諸如層、區或基板的部件被稱作「在另一部件上」時，其可直接在另一部件上或可存在介入部件。相反地，術語「直接」意謂不存在介入部件。將進一步理解，當在本文中使用術語「包括」及/或「包含」時，指定所陳述特徵、整數、步驟、操作、部件及/或組件的存在，但不排除一或多個其他 特徵、整數、步驟、操作、部件、組件及/或其群組的存在或添加。
另外，將藉由作為本發明概念的理想實例視圖的剖視圖描述詳細描述中的實施例。因此，可根據製造技術及/或可允許誤差修改實例視圖的形狀。本發明概念不限於實例視圖中所說明的特定形狀，但可包含可根據製造製程產生的其他形狀。圖式中所例示的區域具有一般性質，且用於說明部件的特定形狀。圖式不應被理解為限制本發明概念的範疇。
亦將理解，儘管術語第一、第二、第三等可在本文中用於描述各種部件，但因此描述的部件不應由彼等術語限制。彼等術語僅用於區分一個部件與另一部件。因此，在不脫離本發明概念的教示的情況下，一些實施例中的第一部件可在其他實施例中被稱為第二部件。本文中所解釋以及說明的本發明概念的態樣的實例實施例包含其補充對應物。貫穿本說明書，相同元件符號或相同參考指定符號表示相同部件。
此外，本文中參考為理想化實例說明的橫截面說明及/或平面說明來描述實例實施例。因此，預期說明的形狀因(例如)製造技術及/或公差而有所變化。因此，不應將本發明概念理解為限於本文中所說明區的形狀；而是包含(例如)由製造所產生的形狀偏差。舉例而言，說明為矩形的區可具有圓化或彎曲特徵。因此，諸圖中所說明的區本質上是示意性的，且其形狀並不意欲說明元件的區的實際形狀，而且並不意欲限制本發明概念的範疇。
如由本發明實體所瞭解，根據本文中所描述的各種實施例的元件以及形成元件的方法可體現於諸如積體電路的微電子元件中，其中根據本文中所描述的各種實施例的多個元件整合於相 同微電子元件中。因此，可在微電子元件中在無需正交的兩個不同方向上複製本文中所說明的橫截面圖。因此，體現根據本文中所描述的實施例中的一或多者的元件的微電子元件的平面圖可包含基於呈微電子元件的功能性的呈陣列及/或二維圖案的多個元件。
取決於微電子元件的功能性，根據本文中所描述的各種實施例的元件可散置於其他元件當中。此外，可在可正交於兩個不同方向的第三方向上複製根據本文中所描述的各種實施例的微電子元件以提供三維積體電路。
因此，本文中所說明的橫截面圖為在平面圖中沿著兩個不同方向及/或在透視圖中沿著三個不同方向延伸的根據本文中所描述的各種實施例的多個元件提供支援。舉例而言，當元件/結構的橫截面圖中說明單一作用區時，元件/結構可包含多個作用區以及其上的電晶體結構(按狀況需要，或為記憶體單元結構、閘極結構等)，如將由元件/結構的平面圖所說明。
圖1為說明根據本發明概念的實施例的半導體元件的平面圖。圖2A、圖2B、圖2C以及圖2D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第一實施例的半導體元件。圖3A、圖3B、圖3C以及圖3D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第二實施例的半導體元件。
如圖1至圖3D中所繪示，本發明概念的半導體元件可包括基板10、多個鰭型區20、第一閘極90a、第二閘極90b、第三閘極90c、第一隔離絕緣層24、第二隔離絕緣層60、第一源極/ 汲極區40a以及第二源極/汲極區40b。
本發明概念的半導體元件可包括任何合適的基板10。在一些實施例中，基板10為包括一或多種半導體材料的半導體基板，諸如矽(Si)、鍺(Ge)、矽鍺(SiGe)、鎵磷(GaP)、鎵砷(GaAs)、矽碳(SiC)、矽鍺碳(SiGeC)、銦砷(InAs)及/或銦磷(InP)。
本發明概念的鰭型區20可包括基板10的一部分及/或基板10上的磊晶層。在一些實施例中，鰭型區20中的一或多者為自基板10垂直突出的作用區。
本發明概念的鰭型區20可在第一方向X(例如，X軸方向)上延伸，且可在第一方向X上包含第一鰭型子區20a、第二鰭型子區20b以及其間的第三鰭型子區20c。鰭型區20可在不同於第一方向X的第二方向Y(例如，Y軸方向)上藉由沿著第一方向X延伸的第一隔離絕緣層24彼此隔離。
儘管圖1至圖3D繪示在第二方向Y上彼此隔離的兩個鰭型區20，但應理解本發明概念並不限於此等實施例。在一些實施例中，可存在三個或多於三個鰭型區20且其彼此隔離。
第一方向X以及第二方向Y可以任何合適角度彼此相交。在一些實施例中，第一方向X以及第二方向Y彼此垂直。然而，應理解，本發明概念並不限於此等實施例。
第一方向X可平行於鰭型區20中的一或多者的長度方向(例如，每一鰭型區20的長軸)，且第二方向Y可平行於鰭型區20中的一或多者的寬度方向(例如，每一鰭型區20的短軸)。因此，在一些實施例中，第一鰭型子區20a的末端可在第一方向X上面向第二鰭型子區20b的末端。
第一鰭型子區20a以及第二鰭型子區20b可用作鰭式場效電晶體(FINFET)的作用區及/或通道區的底座。在一些實施例中，N型電晶體(例如，NMOS電晶體)或P型電晶體(例如，PMOS電晶體)形成於第一鰭型子區20a及/或第二鰭型子區20b上。舉例而言，如圖1至圖3D中所繪示，包括第一閘極90a以及第一源極/汲極區40a的第一電晶體110可形成於第一鰭型子區20a上，且包括第二閘極90b以及第二源極/汲極區40b的第二電晶體120可形成於第二鰭型子區20b上。第一電晶體110以及第二電晶體120可藉由第二隔離絕緣層60彼此隔離。
具有高度h1的第一隔離絕緣層24可直接安置於基板10上，且可接觸鰭型區20中的一或多者的側壁。
第一隔離絕緣層24可包括任何合適的材料，包含(但不限於)氧化物、氮化物、氮氧化物以及低k介電材料。
第二隔離絕緣層60可安置於第一鰭型子區20a與第二鰭型子區20b之間(例如，第三鰭型子區20c中)以在第一方向X上分離第一鰭型子區20a與第二鰭型子區20b且隔離第一源極/汲極區40a與第二源極/汲極區40b。第一隔離絕緣層24的部分可直接接觸第二隔離絕緣層60。
第二隔離絕緣層60可包括多個離散隔離絕緣島。舉例而言，第二隔離絕緣層60可包括在第一方向X以及第二方向Y上彼此間隔開且在第一方向X上彼此對準的多個離散隔離絕緣島。
第二隔離絕緣層60可包括任何合適材料，包含(但不限於)藉由氧化鰭型區20的一部分所形成的氧化層。舉例而言，鰭型區20的自第一隔離絕緣層24向上突出的一部分可經氧化以自 對準地形成第二隔離絕緣層60。在一些實施例中，第二隔離絕緣層60形成於位於與第一隔離絕緣層24的頂表面共平面或實質上共平面的平面(在圖2A、圖2C、圖3A以及圖3D中繪示為虛線)上方的柱區22中。第二隔離絕緣層60的頂表面的部分可是彎曲的。第二隔離絕緣層60的底表面可與第一隔離絕緣層24的最上表面共平面或實質上共平面或低於所述最上表面(如圖2A至圖2D中所繪示)，或低於第一隔離絕緣層24的最上表面(如圖3A至圖3D中所繪示)。第二隔離絕緣層60的頂表面可與第一鰭型子區20a以及第二鰭型子區20b的頂表面共平面或實質上共平面或低於所述頂表面。第二隔離絕緣層60的側壁可分別接觸第一鰭型子區20a的一或多個側壁及/或第二鰭型子區20b的一或多個側壁。第二隔離絕緣層60的寬度可在第二方向Y上實質上等於鰭型區20的寬度。然而，本發明概念並不限於此。在一些實施例中，第二隔離絕緣層60的寬度可小於或大於第一鰭型子區20a以及第二鰭型子區20b的寬度。第三鰭型子區20c的一部分可安置於第二隔離絕緣層60下方。第三鰭型子區20c可包括鰭型區20的一部分。
貫穿終止層54可形成於第二隔離絕緣層60下方的第三鰭型子區20c中。貫穿終止層54可延伸至第一鰭型子區20a及/或第二鰭型子區20b中。貫穿終止層54可包含高濃度摻雜劑區。貫穿終止層54可妨礙/防止第一鰭型子區20a與第二鰭型子區20b之間的洩漏電流(例如，由形成於第一鰭型子區20a以及第二鰭型子區20b中/上的第一電晶體110與第二電晶體120之間的貫穿現象所引起的洩漏電流)。在一些實施例中，貫穿終止層54可藉 由妨礙/防止形成於第一鰭型子區20a中的第一源極/汲極區40a與形成於第二鰭型子區20b中的第二源極/汲極區40b之間的貫穿現象而阻礙第一鰭型子區20a與第二鰭型子區20b之間的洩漏電流。
貫穿終止層54的導電類型可不同於第一源極/汲極區40a以及第二源極/汲極區40b的導電類型。在一些實施例中，貫穿終止層54包括一或多個摻雜劑，其導電類型不同於第一源極/汲極區40a以及第二源極/汲極區40b中的摻雜劑的導電類型。舉例而言，若第一源極/汲極區40a以及第二源極/汲極區40b包含N型摻雜劑，則貫穿終止層54可包含一或多個P型摻雜劑(例如，硼(B)及/或銦(In))。替代地，若第一源極/汲極區40a以及第二源極/汲極區40b包含P型摻雜劑，則貫穿終止層54可包含一或多個N型摻雜劑(例如，磷(P)、砷(As)及/或鍶(Sr))。
貫穿終止層54可具有任何合適的摻雜劑濃度。在一些實施例中，貫穿終止層54具有在約1010原子/立方厘米至約1025原子/立方厘米的範圍內的摻雜劑濃度(例如，約1015原子/立方厘米至約1020原子/立方厘米)。舉例而言，在一些實施例中，貫穿終止層54可包括以約1011原子/平方厘米至約1015原子/平方厘米的劑量離子植入的B、BF2、In、As、P及/或Sr。
在一些實施例中，並不形成貫穿終止層54。
第一閘極90a可在第二方向Y上延伸且可跨越第一鰭型子區20a中的一或多者以及第一隔離絕緣層24的一或多個部分。在一些實施例中，第一閘極90a覆蓋安置於其下的每一第一鰭型子區20a的頂表面的至少一部分(例如，第一鰭型子區20a的頂表面的暴露於安置於第一鰭型子區20a的頂表面上的閘極隔片34 之間的一部分)。在一些實施例中，第一閘極90a覆蓋安置於其下的每一第一鰭型子區20a的一或多個側壁的一部分。
第二閘極90b可在第二方向Y上延伸且可跨越第二鰭型子區20b中的一或多者以及第一隔離絕緣層24的一或多個部分。在一些實施例中，第二閘極90b覆蓋安置於其下的每一第二鰭型子區20b的頂表面的至少一部分(例如，第二鰭型子區20b的頂表面的暴露於安置於第二鰭型子區20b的頂表面上的閘極隔片34之間的一部分)。在一些實施例中，第二閘極90b覆蓋安置於其下的每一第二鰭型子區20b的一或多個側壁的一部分。第二閘極90b的寬度可實質上等於第一閘極90a的寬度。
第三閘極90c覆蓋安置於其下的每一第二隔離絕緣層60的頂表面的至少一部分(例如，第二隔離絕緣層60的頂表面的暴露於安置於第二隔離絕緣層60的頂表面上的閘極隔片34之間的部分)。在一些實施例中，第三閘極90c覆蓋安置於其下的每一第二隔離絕緣層60的一或多個側壁的一部分。第三閘極90c的寬度可實質上等於或小於第一閘極90a以及第二閘極90b的寬度。
儘管圖1至圖3D繪示安置於單一第二隔離絕緣層60上的單一第三閘極90c，但應理解本發明概念並不限於此等實施例。在一些實施例中，兩個或多於兩個第三閘極90c可安置於單一第二隔離絕緣層60上。同樣地，一或多個第三閘極90c可安置於兩個或多於兩個第二隔離絕緣層60中的每一者上。
本發明概念的半導體元件可包括任何合適類型的閘極。在一些實施例中，第一閘極90a以及第二閘極90b可為可用於電晶體操作的正常閘極。在一些實施例中，第三閘極90c可為正常 閘極、虛設閘極(亦即，並不用於電晶體操作的閘極)或用於傳輸信號的互連件。
本發明概念的閘極90a、90b、90c中的每一者可分別包括閘極電極88a、88b、88c中的對應者以及閘極介電層80a、80b、80c中的對應者。閘極介電層80a、80b、80c可在第二方向Y上延伸。閘極介電層80a、80b、80c中的每一者可分別安置於閘極電極88a、88b以及88c中的對應者與鄰近鰭型子區20a、20b以及第二隔離絕緣層60中的對應者之間(例如，分別在閘極電極88a、88b、88c中的對應者與鰭型子區20a、20b以及安置於其下的第二隔離絕緣層60中的對應者的頂表面之間)，及/或在閘極電極88a、88b、88c中的對應者與鄰近源極/汲極區40之間。舉例而言，第一閘極90a可包括第一閘極電極88a以及第一閘極介電層80a，其中第一閘極介電層80a安置於第一閘極電極88a與安置於其下的第一鰭型子區20a以及圍繞其安置的第一源極/汲極區40a之間。類似地，第三閘極90c可包括第三閘極電極88c以及第三閘極介電層80c，其中第三閘極介電層80c安置於第三閘極電極88c與安置於其下的第二隔離絕緣層60以及安置於任一側上的第一源極/汲極區40a以及第二源極/汲極區40b之間。因此，閘極介電層80a以及80b、80c中的每一者可覆蓋閘極電極88a、88b、88c中的對應者的側壁以及底表面，以及鰭型子區20a、20b及/或第二隔離絕緣層60中的對應者的頂表面。在一些實施例中，閘極介電層80a、80b、80c與第一隔離絕緣層24相交。
本發明概念的閘極介電層80a、80b、80c中的每一者可包括任何合適材料，包含(但不限於)介電常數比氧化矽的介電 常數高的高k介電材料。在一些實施例中，閘極介電層80包括氧化鉿、鉿矽氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物及/或鉛鋅鈮酸。
本發明概念的閘極電極88a、88b、88c中的每一者可包括任何合適材料，包含(但不限於)金屬以及金屬氮化物。在一些實施例中，閘極電極88a、88b、88c中的每一者包括第一閘極導電層82以及第二閘極導電層84。第一閘極導電層82可安置於第二閘極導電層84與閘極介電層80之間以控制閘極電極88a、88b、88c的功函數。在一些實施例中，第二閘極導電層84填充由第一閘極導電層82所界定的空間。
本發明概念的每一第一閘極導電層82可包括任何合適材料，包含(但不限於)金屬及/或金屬氮化物。舉例而言，在一些實施例中，每一第一閘極導電層82包括氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、鈦鋁(TiAl)、鈦鋁碳化物(TiAlC)、鈦鋁氮化物(TiAlN)、碳化鉭(TaC)及/或鉭鋁氮化物(TaAlN)。
本發明概念的每一第二閘極導電層84可包括任何合適材料，包含(但不限於)金屬及/或金屬氮化物。舉例而言，在一些實施例中，每一第二閘極導電層84包括鎢(W)及/或鋁(Al)。
可使用任何合適製程形成本發明概念的閘極電極88a、88b、88c，包含(但不限於)替代製程以及後閘極製程。
本發明概念的閘極電極88a、88b、88c可具有任何合適尺寸。在一些實施例中，第三閘極電極88c的下部部分(例如，第三閘極電極88c的下表面)的大小實質上相等於或小於第二隔 離絕緣層60的上部部分(例如，第二隔離絕緣層60的上表面)。舉例而言，如圖2A以及圖3A中所繪示，在一些實施例中，第三閘極電極88c的下部部分的寬度實質上等於或小於第二隔離絕緣層60的上部部分的寬度。在一些實施例中，閘極電極88a、88b、88c的頂表面共平面或實質上共平面。
本發明概念的閘極90a、90b、90c可具有任何合適尺寸。在一些實施例中，第三閘極90c的下部部分(例如，第三閘極90c的下表面)的大小實質上相等於或小於第二隔離絕緣層60的上部部分(例如，第二隔離絕緣層60的上表面)。舉例而言，如圖2A以及圖3A中所繪示，在一些實施例中，第三閘極90c的下部部分的寬度實質上等於第二隔離絕緣層60的上部部分的寬度。
在一些實施例中，閘極90a、90b、90c的頂表面共平面或實質上共平面。在一些實施例中，閘極介電層80a、80b、80c的頂表面與閘極電極88a、88b、88c共平面或實質上共平面。如圖2A至圖2D中所繪示，在一些實施例中，第一閘極90a以及第二閘極90b的高度實質上等於第三閘極90c的高度。如圖3A至圖3D中所繪示，在一些實施例中，第三閘極90c的高度大於第一閘極90a以及第二閘極90b的高度。
如圖2A至圖2D中所繪示，在一些實施例中，第一閘極電極88a以及第二閘極電極88b的高度實質上等於第三閘極電極88c的高度。如圖3A至圖3D中所繪示，在一些實施例中，第三閘極電極88c的一部分的高度大於第一閘極電極88a以及第二閘極電極88b的高度。
在第三閘極90c用作正常閘極或信號互連件的彼等實施 例中，當第三閘極電極88c的高度實質上等於第一閘極電極88a以及第二閘極電極88b的高度時可減少/防止信號延遲。因此，可改良根據本發明概念的半導體元件的特性。
源極/汲極區40a、40b中的每一者可安置於閘極90a、90b中的對應者的任一側上的鰭型子區20a、20b中的對應者中。舉例而言，第一源極/汲極區40a可形成於鄰近於第一閘極90a的側壁的第一鰭型子區20a中，且第二源極/汲極區40b可形成於鄰近於第二閘極90b的側壁的第二鰭型子區20b中。
可使用任何合適製程形成本發明概念的源極/汲極區40a、40b，包含(但不限於)磊晶填充製程。在一些實施例中，源極/汲極區40a、40b中的每一者包括形成於鰭型區20的第一凹陷區36中的磊晶層(例如，包括一或多個半導體材料的磊晶層)。舉例而言，第一源極/汲極區40a可包括形成於第一鰭型子區20a的第一凹陷區36中的磊晶層，且第二源極/汲極區40b可包括形成於第二鰭型子區20b的第一凹陷區36中的磊晶層。在一些實施例中，源極/汲極區40a、40b中的至少一者缺乏磊晶層。在一些實施例中，源極/汲極區40a、40b中的每一者缺乏磊晶層。
本發明概念的源極/汲極區40a、40b可具有任何合適尺寸。在一些實施例中，第一源極/汲極區40a以及第二源極/汲極區40b突出於第一鰭型子區20a以及第二鰭型子區20b的頂表面上方，使得第一源極/汲極區40a以及第二源極/汲極區40b包括升高的源極/汲極結構。第一源極/汲極區40a以及第二源極/汲極區40b中的每一者的橫截面可具有多邊形形狀、橢圓形形狀或圓形形狀。第一源極/汲極區40a以及第二源極/汲極區40b的底表面可安 置於鰭型區20的柱區22中(亦即，每一源極/汲極區40的底表面可高於第一隔離絕緣層24的頂表面)。然而，本發明概念並不限於此。在一些實施例中，第一源極/汲極區40a以及第二源極/汲極區40b的底表面可低於第一隔離絕緣層24的頂表面而安置於鰭型區20中。
本發明概念的源極/汲極區40a、40b可包括任何合適摻雜劑。在一些實施例中，源極/汲極區40a、40b中的每一者包括一或多個P型摻雜劑及/或一或多個N型摻雜劑。
源極/汲極區40a、40b可分別藉由閘極隔片34與閘極90a、90b隔離。舉例而言，第一閘極90a以及第一源極/汲極區40a可藉由安置於第一閘極90a的側壁與第一源極/汲極區40a的側壁之間(例如，第一閘極介電層80a的側壁與第一源極/汲極區40a的側壁之間)的一或多個閘極隔片34彼此隔離。同樣地，第二閘極90b以及第二源極/汲極區40b可藉由安置於第二閘極90b的側壁與第二源極/汲極區40b的側壁之間(例如，第二閘極介電層80b的側壁與第二源極/汲極區40b的側壁之間)的一或多個閘極隔片34彼此隔離。類似地，第三閘極90c可藉由安置於第三閘極90c的側壁與第一源極/汲極區40a以及第二源極/汲極區40b的側壁之間的一或多個閘極隔片34與第一源極/汲極區40a以及第二源極/汲極區40b隔離。因此，可妨礙/防止第三閘極電極88c與第一源極/汲極區40a以及第二源極/汲極區40b之間的短路以及洩漏電流。
閘極隔片34可鄰近於閘極90a、90b、90c中的每一者的側壁而安置。閘極隔片34可連同第一至第三閘極90a、90b、90c 在第二方向Y上延伸，且可直接接觸閘極介電層80a、80b、80c中的對應者。閘極隔片34的頂表面可經平坦化以與閘極90a、90b、90c的頂表面共平面或實質上共平面。可平行於第二方向Y的第二隔離絕緣層60的側壁可實質上與閘極隔片34的內側壁對準，或第二隔離絕緣層60的頂表面可重疊且接觸閘極隔片34的底表面的部分。同時，第二隔離絕緣層60的上部部分的寬度可寬於第三閘極電極88c的下部部分。
本發明概念的閘極隔片34可包括任何合適材料，包含(但不限於)氮化矽及/或氮氧化矽。
若第一電晶體110及/或第二電晶體120為PMOS電晶體，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含壓縮應力材料。壓縮應力材料可為晶格常數比矽的晶格常數大的材料(例如，SiGe)。壓縮應力材料可將壓縮應力施加至第一閘極電極88a下的第一鰭型子區20a及/或第二閘極電極88b下的第二鰭型區20b，藉此改良通道區的載流子遷移率。
若第一電晶體110及/或第二電晶體120為NMOS電晶體，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含相同於基板10的材料或抗張應力材料。舉例而言，若基板10由矽形成，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含矽或晶格常數小於矽的晶格常數的材料(例如，SiC)。
鄰近閘極隔片34之間的間隙可填充有一或多個矽化物層、層間絕緣層44及/或保護圖案46。舉例而言，矽化物層42可形成於源極/汲極區40a、40b中的每一者上，層間絕緣層44可形成於每一矽化物層42上，且每一保護圖案46可形成於每一層間 絕緣層44上。間隙填料的頂表面(例如，形成於矽化物層42及/或層間絕緣層44的頂表面上的保護圖案46的頂表面)可與閘極隔片34以及閘極90a、90b、90c的頂表面共平面或實質上共平面。
本發明概念的每一矽化物層42可包括任何合適材料，包含(但不限於)鎳(Ni)、鈷(Co)、鉑(Pt)及/或鈦(Ti)。
本發明概念的每一層間絕緣層44可包括任何合適材料，包含(但不限於)氧化矽及/或介電常數低於氧化矽的介電常數的低k介電材料。在一些實施例中，每一層間絕緣層44包括多孔絕緣材料。氣隙可形成於每一層間絕緣層44中。
本發明概念的每一保護圖案46可包括任何合適材料，包含(但不限於)氮化物及/或氮氧化物。
如上文所提到，圖3A至圖3D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第二實施例的半導體元件。在下文中，將省略或僅簡單提及上文已關於圖1以及圖2A至圖2D所描述的部件描述，使得可強調本發明概念的第一實施例與第二實施例之間的差異。
如圖3A中所繪示，第二隔離絕緣層60的高度可大於第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度。舉例而言，第一鰭型子區20a、第二鰭型子區20b以及第二隔離絕緣層60的頂表面可共平面或實質上共平面，而第二隔離絕緣層60的底表面可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的底表面低垂直距離p1或更多的距離。在此等實施例中，第二隔離絕緣層60的高度可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度大至少距離p1。
如圖3D中所繪示，第一隔離絕緣層24的在第二方向Y上接觸第二隔離絕緣層60的部分的頂表面可低於接觸第一鰭型子區20a以及第二鰭型子區20b的第一隔離絕緣層24的頂表面。舉例而言，第一隔離絕緣層24的在第二方向Y上接觸第二隔離絕緣層60的部分可凹陷深度t1，以具有高度h2，高度h2低於第一隔離絕緣層24的接觸第一鰭型子區20a以及第二鰭型子區20b的底表面的部分的高度h1。在一些實施例中，第三閘極90c延伸至第一隔離絕緣層24的凹陷部分中。在此等實施例中，第三閘極90c的高度可比第一閘極90a及/或第二閘極90b的高度大至少深度t1。
當第二隔離絕緣層60的底表面低於第一鰭型子區20a以及第二鰭型子區20b的第一源極/汲極區40a以及第二源極/汲極區40b的底表面時，可在第一源極/汲極區40a與第二源極/汲極區40b之間實現經改良隔離特性。因此，可由第二隔離絕緣層60以及貫穿終止層54改良第一電晶體110與第二電晶體120之間的隔離特性，因此可妨礙/防止其間的洩漏電流。
圖4A為說明根據本發明概念的第三實施例的半導體元件的平面圖。圖4B至圖4E為分別沿著圖4A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第三實施例的半導體元件。在下文中，將省略或僅簡單提及上文已關於圖1至圖3D所描述的部件描述，使得可強調本發明概念的第一實施例與第二實施例之間的差異。
如圖4B中所繪示，第二隔離絕緣層60可具有U形橫截面。舉例而言，第二隔離絕緣層60可包括鄰近於第一鰭型子區20a以及第二鰭型子區20b的側壁的垂直部分60a，以及鄰近於第三閘 極90c的底表面的基底部分60b。第二隔離絕緣層60可包含自對準地形成於第三鰭型子區20c的頂表面以及第一鰭型子區20a以及第二鰭型子區20b的側壁上的襯墊形氧化層。舉例而言，可選擇性且自對準地氧化第一鰭型子區20a以及第二鰭型子區20b的側壁以及第三鰭型子區20c的頂表面以形成第二隔離絕緣層60。在一些實施例中，第二隔離絕緣層60僅形成於第一鰭型子區20a以及第二鰭型子區20b的側壁以及第三鰭型子區20c的頂表面的已由第二凹陷區53暴露的部分上。
亦如圖4B中所繪示，第二隔離絕緣層60的高度可大於第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度。舉例而言，第一鰭型子區20a、第二鰭型子區20b以及第二隔離絕緣層60的頂表面可共平面或實質上共平面，而第二隔離絕緣層60的底表面可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的底表面低垂直距離p2或更多的距離。在此等實施例中，第二隔離絕緣層60的高度可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度大至少距離p2。
亦如圖4B中所繪示，第三閘極90c可至少部分填充第二凹陷區53的並不由第二隔離絕緣層60填充的部分。舉例而言，第三閘極90c可延伸至第二凹陷區53中，且接觸第二隔離絕緣層60的一或多個內部表面(例如，第二隔離絕緣層60的垂直部分60a的內部側壁及/或第二隔離絕緣層60的基底部分60b的頂表面)且可在第二方向Y上延伸。在此等實施例中，第三閘極90c可包含安置於第二隔離絕緣層60的內側壁之間的部分，以及安置於閘極隔片34的內側壁之間且安置於第三鰭型子區20c的頂部上 的另一部分。因此，安置於第二隔離絕緣層60上的第三閘極90c的底表面可低於第一隔離絕緣層24的最上表面，且安置於第二隔離絕緣層60上的第三閘極90c的高度可大於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。如圖4E中所繪示，安置於第一隔離絕緣層24上的第一至第三閘極90a、90b、90c的彼等部分的高度仍可相等或實質上相等。
圖5為說明根據本發明概念的實施例的半導體元件的平面圖。圖6A、圖6B、圖6C以及圖6D為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第四實施例的半導體元件。圖7A、圖7B、圖7C以及圖7D為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據本發明概念的第五實施例的半導體元件。在下文中，將省略或僅簡單提及上文已關於圖1至圖4E所描述的部件描述，使得可強調本發明概念的第一實施例與第二實施例之間的差異。
如圖5、圖6A、圖6B、圖7A以及圖7B中所繪示，第二隔離絕緣層60可包括氧化層64以及填充絕緣層66。氧化層64可延伸至第二凹陷區53中且可具有U形橫截面。填充絕緣層66可安置於氧化層64上且可至少部分填充第二凹陷區53的未由氧化層64填充的部分。氧化層64及/或填充絕緣層66的頂表面可與第一鰭型子區20a以及第二鰭型子區20b的頂表面共平面或實質上共平面。替代地，氧化層64及/或填充絕緣層66的頂表面可高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。因此，第 三閘極90c的高度可小於第一閘極90a以及第二閘極90b的高度。替代地，如圖7A中所繪示，填充絕緣層66的頂表面可低於第一鰭型子區20a以及第二鰭型子區20b的頂表面。因此，第三閘極90c的高度可大於第一閘極90a以及第二閘極90b的高度。
亦如圖6A以及圖7A中所繪示，第二隔離絕緣層60的高度可大於第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度。舉例而言，第一鰭型子區20a、第二鰭型子區20b以及第二隔離絕緣層60的頂表面可共平面或實質上共平面，而第二隔離絕緣層60的底表面可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的底表面低垂直距離p2或更多距離。在此等實施例中，第二隔離絕緣層60的高度可比第一鰭型子區20a以及第二鰭型子區20b中的柱區22的高度大至少距離p2。
如圖6D以及圖7D中所繪示，相比氧化層64，填充絕緣層66可在第二方向Y上進一步延伸。因此，填充絕緣層66的部分可直接安置於第一隔離絕緣層24上。第三閘極90c可在填充絕緣層66上沿著第二方向Y延伸。在一些實施例中，填充絕緣層66可包括如上文所描述的離散隔離絕緣島。在此狀況下，第三閘極90c可覆蓋填充絕緣層66的頂表面以及側壁，且可在第二方向Y上延伸以與第一隔離絕緣層24相交或交叉。
圖8AA至圖14CD為說明根據本發明概念的一些實施例的製程的橫截面圖。
圖8AA至圖8MA、圖8AB至圖8MB、圖8AC至圖8MC以及圖8AD至圖8MD為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第 一實施例的半導體元件的方法的一些實施例的製程。
圖9AA、圖9AB、圖9AC以及圖9AD為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第一實施例的半導體元件的方法的一些實施例的製程。
圖10AA至圖10BA、圖10AB至圖10BB、圖10AC至圖10BC以及圖10AD至圖10BD為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第一實施例的半導體元件的方法的一些實施例的製程。
圖11AA至圖11BA、圖11AB至圖11BB、圖11AC至圖11BC以及圖11AD至圖11BD為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第二實施例的半導體元件的方法的一些實施例的製程。
圖12AA至圖12DA、圖12AB至圖12DB、圖12AC至圖12DC以及圖12AD至圖12DD為分別沿著圖4A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第三實施例的半導體元件的方法的一些實施例的製程。
圖13AA至圖13DA、圖13AB至圖13DB、圖13AC至圖13DC以及圖13AD至圖13DD為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概念的第四實施例的半導體元件的方法的一些實施例的製程。
圖14AA至圖14CA、圖14AB至圖14CB、圖14AC至圖14CC以及圖14AD至圖14CD為分別沿著圖5的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明根據製造根據本發明概 念的第五實施例的半導體元件的方法的一些實施例的製程。
如圖8AA至圖8AD中所繪示，可於基板10上形成多個鰭型區20。
鰭型區20可形成於任何合適的基板10上。在一些實施例中，基板10為包括一或多種半導體材料的半導體基板，諸如矽(Si)、鍺(Ge)、矽鍺(SiGe)、鎵磷(GaP)、鎵砷(GaAs)、矽碳(SiC)、矽鍺碳(SiGeC)、銦砷(InAs)及/或銦磷(InP)。
可使用任何合適製程形成鰭型區20，包含(但不限於)蝕刻及/或磊晶生長製程。因此，每一鰭型區20可包括基板10的一部分及/或基板10上的磊晶層。在一些實施例中，鰭型區20中的一或多者為自基板10垂直突出的作用區。
每一鰭型區20可在第一方向X(例如，X軸方向)上延伸。鰭型區20可在不同於第一方向X的第二方向Y(例如，Y軸方向)上彼此分離。
儘管圖8AA至圖8AD繪示在第二方向Y上彼此隔離的兩個鰭型區20，但應理解本發明概念並不限於此等實施例。在一些實施例中，可存在三個或多於三個鰭型區20且其彼此隔離。
第一方向X以及第二方向Y可以任何合適角度彼此相交。在一些實施例中，第一方向X以及第二方向Y彼此垂直。然而，應理解，本發明概念並不限於此等實施例。
第一方向X可平行於鰭型區20中的一或多者的長度方向(例如，每一鰭型區20的長度方向)，且第二方向Y可平行於鰭型區20中的一或多者的寬度方向(例如，每一鰭型區20的寬度方向)。
第一隔離絕緣層24可形成於鰭型區20之間且可在第一方向X上延伸。
具有高度h1的第一隔離絕緣層24可直接安置於基板10上且可直接接觸鰭型區20中的一或多者的側壁。在一些實施例中，鰭型區20中的一或多者包括突出至大於第一隔離絕緣層24的高度h1的高度的柱區22。
第一隔離絕緣層24可包括任何合適材料，包含(但不限於)氧化物、氮化物、氮氧化物及/或低k介電材料。
如圖8BA至圖8BD中所繪示，多個犧牲閘極30a、30b、30c可形成於鰭型區20上。舉例而言，第一犧牲閘極30a以及第二犧牲閘極30b可彼此平行安置，其中第三犧牲閘極30c安置於其間。犧牲閘極30a、30b、30c中的每一者可在第二方向Y上延伸且可覆蓋每一鰭型區20的頂表面及/或側壁。在一些實施例中，犧牲閘極30a、30b、30c中的一或多者可在第二方向Y上延伸且可與第一隔離絕緣層24交叉。
犧牲閘極30a、30b、30c可具有任何合適尺寸。在一些實施例中，第三犧牲閘極30c的寬度可等於、實質上等於或小於第一犧牲閘極30a及/或第二犧牲閘極30b的寬度。
犧牲閘極30a、30b、30c中的每一者可包括任何合適材料，包含(但不限於)多晶矽及/或非晶矽。
犧牲閘極介電層28可形成於犧牲閘極30a、30b、30c中的每一者與上面安置其的鰭型區20之間。犧牲閘極介電層28可包括任何合適材料，包含(但不限於)一或多個熱氧化層。
閘極罩蓋層32可形成於第一至第三犧牲閘極30a、30b、 30c中的每一者的頂表面上。閘極罩蓋層32可包括任何合適材料，包含(但不限於)氮化矽及/或氮氧化矽。
閘極隔片34可形成於犧牲閘極30a、30b、30c中的每一者的側壁上。閘極隔片34可垂直延伸以覆蓋犧牲閘極介電層28及/或閘極罩蓋層32的側壁。閘極隔片34可在第二方向Y與犧牲閘極30a、30b、30c平行延伸。閘極隔片34可包括任何合適材料，包含(但不限於)氮化矽及/或氮氧化矽。
如圖8CA至圖8CD中所繪示，可移除鰭型區20的鄰近於閘極隔片34的部分以形成第一凹陷區36。
可使用任何合適製程形成第一凹陷區36，包含(但不限於)乾式及/或濕式蝕刻製程。在一些實施例中，閘極罩蓋層32以及閘極隔片34用作蝕刻罩幕以形成第一凹陷區36。
第一凹陷區可具有任何合適尺寸。第一凹陷區36的底表面可安置於柱區22中。然而，本發明概念並不限於此。在其他實施例中，第一凹陷區36的底表面可低於第一隔離絕緣層24的頂表面而安置於鰭型區20中。第一凹陷區36的內部側壁可與閘極隔片34的外部側壁對準。在一些實施例中，第一凹陷區36可經放大以部分暴露閘極隔片34的底表面。
如圖8DA至圖8DD中所繪示，磊晶層38可形成於第一凹陷區36中的每一者中。可藉由選擇性地磊晶生長半導體材料形成磊晶層38。若欲形成PMOS電晶體，則可藉由磊晶生長壓縮應力材料形成磊晶層38。壓縮應力材料的晶格常數可大於矽的晶格常數的。舉例而言，可磊晶生長矽鍺(SiGe)以形成SiGe磊晶層。替代地，若欲形成NMOS電晶體，則可藉由磊晶生長相同於基板 10的材料或抗張應力材料形成磊晶層38。舉例而言，若基板10包括Si，則可磊晶生長Si或SiC以形成晶格常數小於Si的晶格常數的Si磊晶層或SiC磊晶層。磊晶層38的頂表面可形成為高於鰭型區20的頂表面。磊晶層38的橫截面可具有多邊形形狀、圓形形狀或橢圓形形狀。
如圖8EA至圖8ED中所繪示，磊晶層38可摻雜有摻雜劑以形成第一源極/汲極區40a以及第二源極/汲極區40b。第一源極/汲極區40a可形成為鄰近於第一犧牲閘極30a的側壁，且第二源極/汲極區40b可形成為鄰近於第二犧牲閘極30b的側壁。在一些實施例中，當形成磊晶層38時，可藉由P型或N型摻雜劑原位(in-situ)摻雜磊晶層38以形成第一源極/汲極區40a以及第二源極/汲極區40b。在其他實施例中，可藉由將P型或N型摻雜劑離子植入至磊晶層38中而形成第一源極/汲極區40a以及第二源極/汲極區40b。由於第一源極/汲極區40a以及第二源極/汲極區40b形成於磊晶層38中，因此第一源極/汲極區40a以及第二源極/汲極區40b可具有升高的源極/汲極結構。在圖8EA中，第一源極/汲極區40a以及第二源極/汲極區40b的底表面高於第一隔離絕緣層24的頂表面(例如，虛線)而安置於柱區22中。然而，本發明概念並不限於此。在其他實施例中，第一源極/汲極區40a以及第二源極/汲極區40b的底表面可低於第一隔離絕緣層24的頂表面(例如，虛線)而安置於鰭型區20中。在一些實施例中，若尚未形成磊晶層38，則可將摻雜劑注入至鰭型區20中以形成第一源極/汲極區40a及/或第二源極/汲極區40b。
第一源極/汲極區40a以及第二源極/汲極區40b可藉由閘 極隔片34與第一至第三犧牲閘極30a、30b、30c隔離。矽化物層42可形成於第一源極/汲極區40a以及第二源極/汲極區40b中的每一者上。矽化物層42可包含鎳(Ni)、鈷(Co)、鉑(Pt)或鈦(Ti)中的至少一種金屬。層間絕緣層44可形成於矽化物層42上。層間絕緣層44可包含氧化物或低k介電材料。層間絕緣層44可包含多孔材料。層間絕緣層44中可包含氣隙。可使用化學氣相沈積(chemical vapor deposition；CVD)製程、原子層沈積(atomic layer deposition；ALD)製程或旋塗製程形成層間絕緣層44。可將層間絕緣層44形成為覆蓋閘極罩蓋層32，且可接著藉由回蝕製程蝕刻所述層間絕緣層直至暴露閘極罩蓋層32以及閘極隔片34的部分為止。層間絕緣層44可部分填充彼此對置的閘極隔片34之間的空間。保護層46a可形成於層間絕緣層44上。保護層46a可形成為覆蓋由層間絕緣層44所暴露的閘極罩蓋層32以及閘極隔片34。舉例而言，保護層46a可包含氮化物及/或氮氧化物。
如圖8FA至圖8FD中所繪示，彼此間隔開的保護圖案46可形成於層間絕緣層44上。舉例而言，可藉由(例如)化學機械拋光(chemical mechanical polishing；CMP)製程平坦化保護層46a以及閘極罩蓋層32，因此可移除閘極罩蓋層32以及保護層46a在其上的部分。此時，可部分移除閘極隔片34。結果，可暴露第一至第三犧牲閘極30a、30b、30c的頂表面且保護圖案46可僅形成於層間絕緣層44上。
如圖8GA至圖8GD中所繪示，可形成第一罩幕50以覆蓋第一犧牲閘極30a以及第二犧牲閘極30b且具有暴露第三犧牲閘極30c的第一開口51。第一開口51在第一方向X上的寬度大 於第三犧牲閘極30c的寬度且其可在第二方向Y上延伸。第一開口51可部分暴露鄰近於第三犧牲閘極30c的閘極隔片34以及保護圖案46。第一罩幕50可包含硬罩幕層或光阻層。硬罩幕層可由(例如)旋塗硬罩幕(spin-on-hardmask，SOH)層形成。可將第一罩幕50用作蝕刻罩幕移除第三犧牲閘極30c以及犧牲閘極介電層28以形成第一凹槽52。第一凹槽52可在第二方向Y上延伸。在形成第一凹槽52期間，鄰近於第三犧牲閘極30c的第一源極/汲極區40a以及第二源極/汲極區40b覆蓋有閘極隔片34以及保護圖案46以免於暴露，且因此有可能保護/防止第一源極/汲極區40a以及第二源極/汲極區40b以免於被蝕刻。第一凹槽52可暴露鰭型區20的部分(例如，柱區22的部分)。另外，第一凹槽52可部分暴露第一隔離絕緣層24。
如圖8HA至圖8HD中所繪示，可修整由第一凹槽52所暴露的鰭型區20以形成經修整柱區22a。舉例而言，可經由修整製程將柱區22的一部分移除(例如)厚度S。可將柱區22的頂表面以及側壁中的每一者移除厚度S。舉例而言，厚度S可在鰭型區20中的每一者的寬度的1/20至1/3的範圍內。
如圖8IA至圖8ID中所繪示，可移除第一罩幕50，且接著可氧化經修整柱區22a以形成第二隔離絕緣層60。可藉由氧化經修整柱區22a將第二隔離絕緣層60形成為與第一凹槽52自對準。舉例而言，第二隔離絕緣層60可為藉由使用電漿氧化製程氧化經修整柱區22a所形成的氧化層。舉例而言，可使用氧氣或臭氧氣體以20℃至800℃的溫度在電漿氛圍下氧化經修整柱區22a以形成第二隔離絕緣層60。在其他實施例中，第二隔離絕緣層60 可為藉由使用熱氧化製程氧化經修整柱區22a所形成的氧化層。舉例而言，第二隔離絕緣層60可為藉由使用乾式氧化製程、濕式氧化製程或熱自由基氧化製程氧化經修整柱區22a所形成的氧化層。
第一鰭型子區20a以及第二鰭型子區20b可形成於鰭型區20中的每一者中。第一鰭型子區20a以及第二鰭型子區20b可藉由第二隔離絕緣層60在第一方向X上彼此分離。另外，連接至基板10的第三鰭型子區20c可在第二隔離絕緣層60下形成於每一鰭型區20中。
第二隔離絕緣層60可為具有頂表面以及側壁的離散隔離絕緣島(例如，島形圖案)。舉例而言，可由第一凹槽52暴露第二隔離絕緣層60的在第二方向Y上配置的側壁。換言之，由第一凹槽52所暴露的第二隔離絕緣層60的側壁可平行於第一方向X。第二隔離絕緣層60的在第一方向X上配置的側壁可接觸面向彼此的第一鰭型子區20a的側壁以及第二鰭型子區20b的側壁。換言之，第二隔離絕緣層60接觸第一鰭型子區20a以及第二鰭型子區20b的側壁的側壁可平行於第二方向Y。多個第二隔離絕緣層60可在第二方向Y上彼此間隔開且彼此對準。在一些實施例中，第二隔離絕緣層60的在第一方向X上配置的側壁可接觸第一源極/汲極區40a以及第二源極/汲極區40b。第二隔離絕緣層60可具有與閘極隔片34的內側壁對準的側壁。替代地，可加寬第二隔離絕緣層60在第一方向X上的寬度，因此第二隔離絕緣層60的頂表面可部分重疊閘極隔片34的底表面。第二隔離絕緣層60的底表面可形成為低於第一隔離絕緣層24的頂表面。舉例而言，當氧化 經修整柱區22a時，可氧化鰭型區20的低於第一隔離絕緣層24的頂表面的一部分。在一些實施例中，可省略柱區22的修整製程且可氧化柱區22以形成第二隔離絕緣層60。
如圖8JA至圖8JD中所繪示，貫穿終止層54可形成於第二隔離絕緣層60下的第三鰭型子區20c中。貫穿終止層54可延伸至第一鰭型子區20a以及第二鰭型子區20b中。貫穿終止層54的導電類型可不同於第一源極/汲極區40a以及第二源極/汲極區40b的導電類型。舉例而言，貫穿終止層54可包含導電類型不同於第一源極/汲極區40a以及第二源極/汲極區40b的導電類型的摻雜劑。舉例而言，若第一源極/汲極區40a以及第二源極/汲極區40b包含N型摻雜劑，則貫穿終止層54可包含P型摻雜劑。替代地，若第一源極/汲極區40a以及第二源極/汲極區40b包含P型摻雜劑，則貫穿終止層54可包含N型摻雜劑。舉例而言，貫穿終止層54可包含諸如硼(B)或銦(In)的P型摻雜劑。替代地，貫穿終止層54可包含諸如磷(P)、砷(As)或鍶(Sr)的N型摻雜劑。貫穿終止層54可具有在約1015原子/立方厘米至約1020原子/立方厘米範圍內的摻雜劑濃度。舉例而言，可以約1011原子/平方厘米至約1015原子/平方厘米的劑量將諸如硼(B)、BF2、銦(In)、砷(As)、磷(P)或鍶(Sr)的摻雜劑離子植入第二隔離絕緣層60下的第三鰭型子區20c中以形成貫穿終止層54。舉例而言，離子植入的角度可在相對於基板10約10度至約50度的範圍內。
如圖8KA至圖8KD中所繪示，第二凹槽62可形成於第一鰭型子區20a以及第二鰭型子區20b中的每一者上。舉例而言，可藉由依序移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧 牲閘極介電層28形成第二凹槽62。舉例而言，可將閘極隔片34以及保護圖案46用作蝕刻罩幕而選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b。當移除犧牲閘極介電層28時，可移除第二隔離絕緣層60的一部分。可由第二凹槽62部分暴露第一鰭型子區20a以及第二鰭型子區20b的頂表面以及側壁。舉例而言，可由第二凹槽62暴露第一鰭型子區20a以及第二鰭型子區20b的柱區22的部分。另外，可由第二凹槽62暴露第一隔離絕緣層24的部分。
如圖8LA至圖8LD中所繪示，可依序形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84以填充第一凹槽52以及第二凹槽62。舉例而言，可藉由替代製程再填充藉由移除犧牲閘極30a、30b、30c所形成的凹槽以形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可覆蓋鰭型區20的柱區22的頂表面以及側壁。另外，閘極介電層80、第一閘極導電層82以及第二閘極導電層84可覆蓋第二隔離絕緣層60的頂表面以及側壁。閘極介電層80可包含介電常數高於氧化矽的介電常數的的高k介電材料。舉例而言，閘極介電層80可包含以下各者中的至少一者(但不限於)：氧化鉿、鉿矽氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物或鉛鋅鈮酸。
可使用ALD製程或CVD製程形成閘極介電層80。第一閘極導電層82可包含能夠控制閘極電極的功函數的材料。第二閘極導電層84可填充由第一閘極導電層82所界定的空間。舉例而 言，第一閘極導電層82可包含以下各者中的至少一者：氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、鈦鋁(TiAl)、鈦鋁碳化物(TiAlC)、鈦鋁氮化物(TiAlN)、碳化鉭(TaC)或鉭鋁氮化物(TaAlN)。第二閘極導電層84可包含金屬。舉例而言，第二導電層84可包含鎢(W)或鋁(Al)。可使用ALD製程或CVD製程形成第一閘極導電層82以及第二閘極導電層84中的每一者。
如圖8MA至圖8MD中所繪示，第一閘極90a、第二閘極90b以及第三閘極90c可分別形成於第一鰭型子區20a、第二鰭型子區20b以及第二隔離絕緣層60上。第一閘極90a可包含第一閘極介電層80a以及第一閘極電極88a，第二閘極90b可包含第二閘極介電層80b以及第二閘極電極88b，且第三閘極90c可包含第三閘極介電層80c以及第三閘極電極88c。為形成第一至第三閘極90a、90b、90c，可藉由(例如)CMP方法平坦化第二閘極導電層84、第一閘極導電層82以及閘極介電層80a、80b、80c直至暴露保護圖案46以及閘極隔片34為止。因此，可自保護圖案46以及閘極隔片34的頂表面移除閘極介電層80以及第一閘極導電層82以及第二閘極導電層84，但其可保留於第一凹槽52以及第二凹槽62中。結果，第一閘極電極88a可形成為包含與第一鰭型子區20a相交的第一閘極導電層82以及第二閘極導電層84，且第二閘極電極88b可形成為包含與第二鰭型子區20b相交的第一閘極導電層82以及第二閘極導電層84。另外，第三閘極電極88c可形成為包含與第二隔離絕緣層60相交的第一閘極導電層82以及第二閘極導電層84。第一閘極介電層80a可安置於第一鰭型子區20a與第一閘極電極88a之間，第二閘極介電層80b可安置於第二鰭型子 區20b與第二閘極電極88b之間，且第三閘極介電層80c可安置於第二隔離絕緣層60與第三閘極電極88c之間。第一至第三閘極介電層80a、80b、80c中的每一者可環繞第一至第三閘極電極88a、88b、88c中的對應者的側壁以及底表面且可在第二方向Y上延伸。第一閘極電極88a以及第二閘極電極88b中的每一者以及其對應的閘極介電層80a、80b中的每一者可覆蓋第一鰭型子區20a以及第二鰭型子區20b中的每一者的頂表面以及側壁且可在第二方向Y上延伸。第三閘極電極88c以及第三閘極介電層80c可環繞第二隔離絕緣層60的頂表面以及側壁且可在第二方向Y上延伸。因此，分別與第一鰭型子區20a以及第二鰭型子區20b相交的第一閘極90a以及第二閘極90b可在第二方向Y上延伸。第一閘極90a可覆蓋第一鰭型子區20a的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層24相交。第二閘極90b可覆蓋第二鰭型子區20b的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層24相交。第三閘極90c可覆蓋第二隔離絕緣層60的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層24相交。舉例而言，第三閘極90c可覆蓋暴露於鄰近於第三閘極90c的側壁的閘極隔片34之間的第二隔離絕緣層60的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層24相交。第一閘極90a以及第二閘極90b可用作用於電晶體操作的正常閘極，但第三閘極90c可用作並不用於電晶體操作的虛設閘極。替代地，第三閘極90c可用作信號傳輸互連件或正常閘極。
第三閘極90c的寬度可實質上等於或小於第一閘極90a以及第二閘極90b的寬度。安置於第一鰭型子區20a以及第二鰭 型子區20b上的第一閘極90a以及第二閘極90b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極90c的高度。舉例而言，安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極電極88a以及第二閘極電極88b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極電極88c的高度。因此，在第三閘極電極88c用作信號傳輸互連件或正常閘極電極的情況下，第三閘極電極88c具有相同於其他閘極電極88a以及88b的厚度以減少/防止通過第三閘極電極88c的信號延遲現象。結果，可改良根據本發明概念的半導體元件的特性。
包含第一閘極90a以及第一源極/汲極區40a的第一電晶體110可形成於第一鰭型子區20a上，且包含第二閘極90b以及第二源極/汲極區40b的第二電晶體120可形成於第二鰭型子區20b上。第一電晶體110及/或第二電晶體120可為N型電晶體及/或P型電晶體。第二隔離絕緣層60可將第一電晶體110與第二電晶體120隔離。另外，貫穿終止層54可進一步改良電晶體110與120之間的隔離特性。因此，第一電晶體110可藉由第二隔離絕緣層60以及貫穿終止層54與第二電晶體120電隔離且實體隔離。
如上文所描述，由於在替代製程期間氧化藉由選擇性移除第三犧牲閘極30c所暴露的鰭型區20以形成第二隔離絕緣層60，因此可簡化第二隔離絕緣層60的形成製程。舉例而言，有可能省略用於形成第二隔離絕緣層60可能需要的形成溝槽的額外光微影製程以及蝕刻製程，且因此可改良半導體元件的生產率。另外，第三閘極90c可形成為與第一凹槽52中的第二隔離絕緣層60的頂表面自對準以減少/防止第三閘極90c與第二隔離絕緣層60 之間的未對準。因此，可確保關於第三閘極90c的寬度的自由度，且可妨礙/防止第三閘極電極88c與第一源極/汲極區40a或第二源極/汲極區40b之間的短路及/或洩漏電流。
圖9A至圖9D為分別沿著圖1的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖，用以說明製造根據本發明概念的第一實施例的半導體元件的方法的另一實施例的製程。在下文中，將省略或簡單提及相同於圖8AA至圖8MD中所描述的部件的描述。換言之，將主要描述本實施例與圖8AA至圖8MD的實施例之間的差異。
如圖9A至圖9D中所繪示，根據本實施例，可使用注氧隔離(SIMOX)方法形成圖8IA至圖8ID中所說明的第二隔離絕緣層。舉例而言，可經由藉由第一凹槽52所暴露的鰭型區20的整個表面離子植入氧氣(O2)。可熱處理所植入氧氣55以與鰭型區20的矽發生反應，因此可形成氧化層。在一些實施例中，對包含所植入氧氣55的鰭型區20進行熱處理可包含參看圖8IA至圖8ID所描述的熱氧化製程或電漿氧化製程。
圖10AA至圖10BD為說明製造根據本發明概念的第一實施例的半導體元件的方法的又一實施例的製程的橫截面圖。圖10AA以及圖10BA為沿著圖1的線A-A'截得的橫截面圖，且圖10AB以及圖10BB為沿著圖1的線B-B'截得的橫截面圖。圖10AC以及圖10BC為沿著圖1的線C-C'截得的橫截面圖，且圖10AD以及圖10BD為沿著圖1的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖8AA至圖8MD所描述的部件描述，使得可強調本實施例與圖8AA至圖8MD的實施例之間的差 異。
如圖10AA至圖10AD中所繪示，在形成第二隔離絕緣層60之前可在經修整柱區22a下形成貫穿終止層54。可在相同於參看圖8JA至圖8JD所描述的條件下離子植入摻雜劑以形成貫穿終止層54。
如圖10BA至圖10BD中所繪示，此後，可移除第一罩幕50且接著可氧化經修整柱區22a(其下形成貫穿終止層54)以形成第二隔離絕緣層60。第二隔離絕緣層60可為在相同於參看圖8IA至圖8ID所描述的條件下形成的氧化層。
圖11AA至圖11DB為說明製造根據本發明概念的第二實施例的半導體元件的方法的一些製程的橫截面圖。圖11AA以及圖11BA為沿著圖1的線A-A'截得的橫截面圖，且圖11AB以及圖11BB為沿著圖1的線B-B'截得的橫截面圖。圖11AC以及圖11BC為沿著圖1的線C-C'截得的橫截面圖，且圖11AD以及圖11BD為沿著圖1的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖8AA至圖8MD所描述的部件描述，使得可強調本實施例與圖8AA至圖8MD的實施例之間的差異。
如圖11AA至圖11AD中所繪示，可將由第一凹槽52所暴露的第一隔離絕緣層24移除深度t1。舉例而言，由第一凹槽52所暴露的第一隔離絕緣層24的頂表面可比安置於第一犧牲閘極30a以及第二犧牲閘極30b下的第一隔離絕緣層24的頂表面低深度t1。由第一凹槽52所暴露的第一隔離絕緣層24的高度h2可為藉由自安置於第一犧牲閘極30a以及第二犧牲閘極30b下的第一隔離絕緣層24的高度h1減去深度t1所獲得的值。因此，由第一 凹槽52所暴露的柱區22b的高度可比圖8GB的柱區22的高度大深度t1。
如圖11BA至圖11BD中所繪示，可氧化由第一凹槽52所暴露的柱區22b以形成第二隔離絕緣層60。第一鰭型子區20a以及第二鰭型子區20b可藉由第二隔離絕緣層60彼此隔離或分離。可在相同或類似於如參看圖8IA至圖8ID所描述的經修整柱區22a的氧化條件下氧化柱區22b以形成第二隔離絕緣層60。因此，第二隔離絕緣層60的底表面可比第一隔離絕緣層24的頂表面低垂直距離p1，因此可增加第二隔離絕緣層60的高度以改良第一鰭型子區20a與第二鰭型子區20b之間的隔離特性。貫穿終止層54可形成於第二隔離絕緣層60下的第三鰭型子區20c中。貫穿終止層54可為在相同於參看圖8JA至圖8JD所描述的條件下形成的摻雜劑區。後續製程可相同於參看圖8KA至圖8MD所描述。
圖12AA至圖12DD為說明製造根據本發明概念的第三實施例的半導體元件的方法的一些製程的橫截面圖。圖12AA至圖12DA為沿著圖4A的線A-A'截得的橫截面圖，且圖12AB至圖12DB為沿著圖4A的線B-B'截得的橫截面圖。圖12AC至圖12DC為沿著圖4A的線C-C'截得的橫截面圖，且圖12AD至圖12DD為沿著圖4A的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖8AA至圖8MD所描述的部件描述，使得可強調本實施例與圖8AA至圖8MD的實施例之間的差異。
如圖12AA至圖12AD中所繪示，可將第一罩幕50用作蝕刻罩幕移除由第一凹槽52所暴露的鰭型區20的一部分以形成第二凹陷區53。舉例而言，可移除由第一凹槽52所暴露的柱區 22且可將鰭型區20進一步蝕刻深度t2以形成第二凹陷區53。因此，第二凹陷區53的底表面可低於第一隔離絕緣層24的頂表面。鰭型區20可具有藉由第二凹陷區53在第一方向X上彼此分離的結構。
如圖12BA至圖12BD中所繪示，在移除第一罩幕50之後，可氧化由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。第二隔離絕緣層60可為自對準地形成於第二凹陷區53的底表面以及內側壁上的襯墊形氧化層。第二隔離絕緣層60可具有U形橫截面。可藉由電漿氧化製程氧化由第二凹陷區53所暴露的鰭型區20的部分以形成第二隔離絕緣層60。舉例而言，可使用氧氣或臭氧氣體以20℃至800℃的溫度在電漿氛圍下氧化經由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。在其他實施例中，可藉由熱氧化製程氧化經由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。舉例而言，熱氧化製程可為乾式氧化製程、濕式氧化製程或熱自由基氧化製程。替代地，可藉由參看圖9AA至圖9AD所描述的SIMOX方法形成第二隔離絕緣層60。第二隔離絕緣層60可包含形成於第二凹陷區53的內側壁上的垂直部分60a以及形成於第二凹陷區53的底表面上的基底部分60b。垂直部分60a可與閘極隔片34部分重疊，且因此由第二隔離絕緣層60在第二凹陷區53中所界定的空間的寬度可小於第一凹槽52在第一方向X上的寬度。第二隔離絕緣層60的底表面可比第一隔離絕緣層24的頂表面低垂直距離p2。第二隔離絕緣層60可接觸第一源極/汲極區40a以及第二源極/汲極區40b。第一鰭型子區20a可藉由第二隔離絕緣層60與第二鰭型子區20b隔 離。貫穿終止層54可形成於第二隔離絕緣層60下的第三鰭型子區20c中。貫穿終止層54可為藉由使用(例如)相同於參看圖8JA至圖8JD所描述的方法離子植入摻雜劑所形成的摻雜劑區。可在形成第二隔離絕緣層60之前或之後形成貫穿終止層54。
如圖12CA至圖12CD中所繪示，可選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28以形成第二凹槽62。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可依序形成於基板10上以填充第一凹槽52以及第二凹槽62。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可藉由相同於參看圖8LA至圖8LD所描述的製程由相同於參看圖8LA至圖8LD所描述的材料形成。
參看圖12DA至圖12DD，可藉由(例如)CMP製程平坦化閘極介電層80、第一閘極導電層82以及第二閘極導電層84。因此，包含第一閘極介電層80a以及第一閘極電極88a的第一閘極90a可形成於第一鰭型子區20a上，包含第二閘極介電層80b以及第二閘極電極88b的第二閘極90b可形成於第二鰭型子區20b上，且包含第三閘極介電層80c以及第三閘極電極88c的第三閘極90c可形成於第二隔離絕緣層60上。第一至第三閘極電極88a、88b、88c中的每一者可包含第一閘極導電層82以及第二閘極導電層84。第三閘極90c可覆蓋垂直部分60a以及基底部分60b且可在第二方向Y上延伸。安置於基底部分60b上的第三閘極90c的底表面可低於第一隔離絕緣層24的頂表面。安置於基底部分60b上的第三閘極90c的高度可大於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。安 置於第一隔離絕緣層24上的第一至第三閘極90a、90b、90c的高度可實質上彼此相等。
圖13AA至圖13DD為說明製造根據本發明概念的第四實施例的半導體元件的方法的一些製程的橫截面圖。圖13AA至圖13DA為沿著圖5的線A-A'截得的橫截面圖，且圖13AB至圖13DB為沿著圖5的線B-B'截得的橫截面圖。圖13AC至圖13DC為沿著圖5的線C-C'截得的橫截面圖，且圖13AD至圖13DD為沿著圖5的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖8AA至圖8MD所描述的部件描述，使得可強調本實施例與圖8AA至圖8MD的實施例之間的差異。
如圖13AA至圖13AD中所繪示，可氧化由圖12AA至圖12AD的第二凹陷區53的內側壁以及底表面所暴露的鰭型區20以形成氧化層64。可藉由(例如)相同於參看圖12BA至圖12BD所描述的第二隔離絕緣層60的形成製程的製程形成氧化層64。氧化層64的底表面可比第一隔離絕緣層24的頂表面低垂直距離p2。填充絕緣層66可形成於氧化層64上。舉例而言，可形成填充絕緣層66以填充第一凹槽52以及第二凹陷區53。舉例而言，填充絕緣層66可包含氧化物、氮氧化物及/或氮化物。
如圖13BA至圖13BD中所繪示，可凹陷填充絕緣層66以暴露第一凹槽52。舉例而言，可執行毯覆式回蝕刻製程以移除形成於保護圖案46以及犧牲閘極30a、30b上的填充絕緣層66的一部分以及形成於第一凹槽52中的填充絕緣層66的另一部分。舉例而言，可選擇性地移除填充絕緣層66的關於保護圖案46以及犧牲閘極30a、30b的部分。因此，第二隔離絕緣層60可形成 為包含填充第二凹陷區53的氧化層64以及填充絕緣層66。在一些實施例中，形成於第二凹陷區53中的填充絕緣層66的頂表面可略高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。舉例而言，填充絕緣層66的頂表面可實質上與犧牲閘極介電層28的頂表面共平面。替代地，填充絕緣層66的頂表面可形成為高於犧牲閘極介電層28的頂表面。
填充絕緣層66可為在第二方向Y上延伸的圖案。填充絕緣層66亦可形成於第一隔離絕緣層24上。在一些實施例中，填充絕緣層66可形成為離散隔離絕緣島(例如，島形圖案)。在此狀況下，形成於第一凹槽52下的多個填充絕緣層66可在第二方向Y上彼此間隔開。因此，自對準地形成的填充絕緣層66以及氧化層64可具有類似圖1中所說明的第二隔離絕緣層60的隔離形狀。
如圖13CA至圖13CD中所繪示，選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28。可在移除犧牲閘極介電層28期間移除填充絕緣層66的一部分，因此填充絕緣層66的頂表面可實質上與第一鰭型子區20a以及第二鰭型子區20b的頂表面共平面。替代地，填充絕緣層66的頂表面可高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。此後，可依序形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可藉由相同於參看圖8LA至圖8LD所描述的製程由相同於參看圖8LA至圖8LD所描述的材料形成。
如圖13DA至圖13DD中所繪示，可藉由(例如)CMP 製程平坦化閘極介電層80、第一閘極導電層82以及第二閘極導電層84。因此，包含第一閘極介電層80a以及第一閘極電極88a的第一閘極90a可形成於第一鰭型子區20a上，包含第二閘極介電層80b以及第二閘極電極88b的第二閘極90b可形成於第二鰭型子區20b上，且包含第三閘極介電層80c以及第三閘極電極88c的第三閘極90c可形成於第二隔離絕緣層60上。第一至第三閘極電極88a、88b以及88c中的每一者可包含第一閘極導電層82以及第二閘極導電層84。安置於第二隔離絕緣層60上的第三閘極90c的高度可實質上等於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。替代地，安置於第二隔離絕緣層60上的第三閘極90c的高度可小於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。另一方面，安置於第一隔離絕緣層24上的第三閘極90c的高度可小於安置於第一隔離絕緣層24上的第一閘極90a以及第二閘極90b的高度。舉例而言，在第一隔離絕緣層24上，第三閘極90c的高度可比第一閘極90a以及第二閘極90b的高度小填充絕緣層66的高度。填充絕緣層66可在第二方向Y上延伸，且第三閘極90c可在填充絕緣層66上沿著第二方向Y延伸。在一些實施例中，若填充絕緣層66為離散隔離絕緣島，則第三閘極90c可覆蓋第二隔離絕緣層60的側壁以及頂表面且可在第二方向Y上延伸以與第一隔離絕緣層24相交。
圖14AA至圖14CD為說明製造根據本發明概念的第五實施例的半導體元件的方法的一些製程的橫截面圖。圖14AA至圖14CA為沿著圖5的線A-A'截得的橫截面圖，且圖14AB至圖14CB 為沿著圖5的線B-B'截得的橫截面圖。圖14AC至圖14CC為沿著圖5的線C-C'截得的橫截面圖，且圖14AD至圖14CD為沿著圖5的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖8AA至圖8MD所描述的部件描述，使得可強調本實施例與圖8AA至圖8MD的實施例之間的差異。
如圖14AA至圖14AD中所繪示，根據本實施例的第二隔離絕緣層60的高度可小於參看圖13BA至圖13BD所描述的填充絕緣層66的高度。舉例而言，可回蝕圖13AA至圖13AD中所說明的填充絕緣層66以暴露第二凹陷區53的一部分，因此可部分暴露氧化層64的側壁。填充絕緣層66的頂表面可低於第一鰭型子區20a以及第二鰭型子區20b的頂表面。
如圖14BA至圖14BD中所繪示，選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28。此後，可依序形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可藉由相同於參看圖8LA至圖8LD所描述的製程由相同於參看圖8LA至圖8LD所描述的材料形成。
如圖14CA至圖14CD中所繪示，可藉由(例如)CMP製程平坦化閘極介電層80、第一閘極導電層82以及第二閘極導電層84。因此，包含第一閘極介電層80a以及第一閘極電極88a的第一閘極90a可形成於第一鰭型子區20a上，包含第二閘極介電層80b以及第二閘極電極88b的第二閘極90b可形成於第二鰭型子區20b上，且包含第三閘極介電層80c以及第三閘極電極88c的第三閘極90c可形成於第二隔離絕緣層60上。第一至第三閘極 電極88a、88b以及88c中的每一者可包含第一閘極導電層82以及第二閘極導電層84。安置於第二隔離絕緣層60上的第三閘極90c的高度可大於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。舉例而言，安置於第二隔離絕緣層60的填充絕緣層66上的第三閘極90c的底表面可低於第一鰭型子區20a以及第二鰭型子區20b的頂表面。另一方面，安置於第一隔離絕緣層24上的第三閘極90c的高度可小於安置於第一隔離絕緣層24上的第一閘極90a以及第二閘極90b的高度。舉例而言，在第一隔離絕緣層24上，第三閘極90c的高度可比第一閘極90a以及第二閘極90b的高度小填充絕緣層66的高度。填充絕緣層66可在第二方向Y上延伸，且第三閘極90c可在填充絕緣層66上沿著第二方向Y延伸。在一些實施例中，若填充絕緣層66為離散隔離絕緣島，則第三閘極90c可覆蓋第二隔離絕緣層60的側壁以及頂表面且可在第二方向Y上延伸以與第一隔離絕緣層24相交。
圖15A為說明根據本發明概念的第六實施例的半導體元件的平面圖。圖15B、圖15C、圖15D以及圖15E為分別沿著圖15A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。
如圖15A至圖15E中所繪示，根據本發明概念的第六實施例的半導體元件可包含鰭型區20、第一閘極90a、第二閘極90b以及第三閘極90c、第一隔離絕緣層12以及第二隔離絕緣層60以及第一源極/汲極區40a以及第二源極/汲極區40b。
鰭型區20中的每一者可在第一方向(例如，X軸方向)上延伸，且可包含彼此隔離的第一鰭型子區20a以及第二鰭型子 區20b。鰭型區20可提供於第一隔離絕緣層12上。鰭型區20可在不同於第一方向X的第二方向(例如，Y軸方向)上彼此分離。鰭型區20的底表面可接觸第一隔離絕緣層12的頂表面。第一方向X以及第二方向Y可彼此相交。舉例而言，第一方向X以及第二方向Y可彼此垂直。然而，本發明概念並不限於此。鰭型區20可為包含半導體材料且形成於第一隔離絕緣層12上的圖案。作為實例，圖15A至圖15E說明在第二方向Y上彼此分離的兩個鰭型區20。然而，本發明概念並不限於此。
基板可為絕緣體上半導體(SOI)基板。基板可包含基板10、第一隔離絕緣層12以及上部半導體層。上部半導體層可經圖案化以在第一隔離絕緣層12上形成多個鰭型區20。基板10可包含選自由以下各者組成的群組的至少一種半導體材料：矽(Si)、鍺(Ge)、矽鍺(SiGe)、鎵磷(GaP)、鎵砷(GaAs)、矽碳(SiC)、矽鍺碳(SiGeC)、銦砷(InAs)或銦磷(InP)。由上部半導體層形成的鰭型區20可包含選自由以下各者組成的群組的至少一種半導體材料：矽(Si)、鍺(Ge)、矽鍺(SiGe)、鎵磷(GaP)、鎵砷(GaAs)、矽碳(SiC)、矽鍺碳(SiGeC)、銦砷(InAs)或銦磷(InP)。第一隔離絕緣層12可為內埋氧化層。可使用(例如)注氧隔離(SIMOX)方法或氧化方法或沈積方法形成第一隔離絕緣層12。
鰭型區20中的每一者可具有長度以及寬度。第一方向X可平行於鰭型區20中的每一者的長度方向，且第二方向Y可平行於鰭型區20中的每一者的寬度方向。第一鰭型子區20a的一個末端可在第一方向X上面向第二鰭型子區20b的一個末端。
第一鰭型子區20a以及第二鰭型子區20b可用作鰭式場 效電晶體(FINFET)的作用區以及通道區。舉例而言，N型電晶體(例如，NMOS電晶體)或P型電晶體(例如，PMOS電晶體)可形成於第一鰭型子區20a及/或第二鰭型子區20b上。舉例而言，第一電晶體110可形成於第一鰭型子區20a上，且第二電晶體120可形成於第二鰭型子區20b上。第一電晶體110可包含第一閘極90a以及第一源極/汲極區40a。第二電晶體120可包含第二閘極90b以及第二源極/汲極區40b。
第二隔離絕緣層60可安置於第一鰭型子區20a與第二鰭型子區20b之間以在第一方向X上隔離第一鰭型子區20a與第二鰭型子區20b。第一電晶體110以及第二電晶體120可藉由第二隔離絕緣層60彼此隔離。第二隔離絕緣層60可為離散隔離絕緣島(例如，島形圖案)且可提供多個所述島。舉例而言，多個第二隔離絕緣層60可在第二方向Y上彼此間隔開以彼此對準。第二隔離絕緣層60可為藉由氧化鰭型區20的一部分所形成的氧化層。舉例而言，可氧化提供於第一隔離絕緣層12上的部分鰭型區20以自對準地形成第二隔離絕緣層60。第二隔離絕緣層60的頂表面可彎曲。第二隔離絕緣層60的底表面可實質上與第一隔離絕緣層12的頂表面共平面。第二隔離絕緣層60的頂表面可實質上低於第一鰭型子區20a以及第二鰭型子區20b的頂表面或與其共平面。
第二隔離絕緣層60的側壁可分別接觸第一鰭型子區20a的側壁以及第二鰭型子區20b的側壁。第二隔離絕緣層60在第二方向Y上的寬度可實質上等於第一鰭型子區20a以及第二鰭型子區20b在第二方向Y上的寬度。然而，本發明概念並不限於此。在其他實施例中，第二隔離絕緣層60在第二方向Y上的寬度可小 於或大於第一鰭型子區20a以及第二鰭型子區20b在第二方向Y上的寬度。
跨越第一鰭型子區20a的第一閘極90a以及跨越第二鰭型子區20b的第二閘極90b可在第二方向Y上延伸。第一閘極90a可覆蓋其下的第一鰭型子區20a的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層12相交。第二閘極90b可覆蓋其下的第二鰭型子區20b的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層12相交。第三閘極90c可覆蓋第二隔離絕緣層60的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層12交叉。舉例而言，第三閘極90c可覆蓋暴露於鄰近於第三閘極90c的兩個側壁的閘極隔片34之間的第二隔離絕緣層60的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層12交叉。第一閘極90a以及第二閘極90b可用作用於操作電晶體的正常閘極，但第三閘極90c可用作並不用於操作電晶體的虛設閘極。替代地，第三閘極90c可用作用於傳輸信號的互連件或正常閘極。第三閘極90c的寬度可實質上等於或小於第一閘極90a以及第二閘極90b的寬度。作為實例，圖15A以及圖15B說明安置於單一第二隔離絕緣層60上的單一第三閘極90c。然而，本發明概念並不限於此。在其他實施例中，兩個或多於兩個第三閘極90c可安置於單一第二隔離絕緣層60上。
第一閘極90a可包含第一閘極電極88a以及第一閘極介電層80a。第二閘極90b可包含第二閘極電極88b以及第二閘極介電層80b。第三閘極90c可包含第三閘極電極88c以及第三閘極介電層80c。
第一閘極介電層80a以及第二閘極介電層80b可分別安置於第一鰭型子區20a與第一閘極電極88a之間以及第二鰭型子區20b與第二閘極電極88b之間。另外，第三閘極介電層80c可安置於第三閘極電極88c與第二隔離絕緣層60之間。閘極介電層80a、80b、80c中的每一者可環繞第一至第三閘極電極88a、88b、88c中的對應者的側壁以及底表面且可在第二方向Y上延伸。第一閘極介電層80a以及第二閘極介電層80b中的每一者可連同第一閘極電極88a以及第二閘極電極88b中的每一者覆蓋第一鰭型子區20a以及第二鰭型子區20b中的對應者的側壁以及頂表面且可在第二方向Y上延伸。第三閘極介電層80c可連同第三閘極電極88c覆蓋第二隔離絕緣層60的側壁以及頂表面且可在第二方向Y上延伸。閘極介電層80a、80b、80c可與第一隔離絕緣層12相交且可在第二方向Y上延伸。閘極介電層80a、80b、80c中的每一者可包含介電常數高於氧化矽的介電常數的高k介電材料。舉例而言，閘極介電層80a、80b、80c中的每一者可包含以下各者中的至少一者(但不限於)：氧化鉿(例如，HfO2)、鉿矽氧化物、氧化鑭(例如，La2O3)、鑭鋁氧化物、氧化鋯(例如，ZrO2)、鋯矽氧化物、氧化鉭(例如，Ta2O5)、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁(例如，Al2O3)、鉛鈧鉭氧化物或鉛鋅鈮酸。
第三閘極電極88c的下部部分的寬度可小於第二隔離絕緣層60的上部部分的寬度。第一閘極電極88a的頂表面、第二閘極電極88b的頂表面以及第三閘極電極88c的頂表面可實質上彼此共平面。舉例而言，經由平坦化製程，閘極電極88a、88b、88c 的頂表面可在相同平面中。閘極介電層80a、80b、80c的頂表面亦可實質上分別與閘極電極88a、88b、88c的頂表面共平面。安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極90c的高度。舉例而言，安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極電極88a以及第二閘極電極88b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極電極88c的高度。因此，若第三閘極電極88c用作信號互連件或正常閘極電極，則第三閘極電極88c具有相同於其他閘極電極88a、88b的厚度以減少/防止通過第三閘極電極88c的信號延遲現象。結果，可改良根據本發明概念的半導體元件的特性。替代地，安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極電極88a以及第二閘極電極88b的高度可大於安置於第二隔離絕緣層60上的第三閘極電極88c的高度。
第一閘極電極88a以及第二閘極電極88b中的每一者可包含第一閘極導電層82以及第二閘極導電層84。第一閘極導電層82可安置於第二閘極導電層84與第一閘極介電層80a以及第二閘極介電層80b之間以控制第一閘極電極88a以及第二閘極電極88b中的對應者的功函數。第二閘極導電層84可填充由第一閘極導電層82所形成的空間。第一閘極導電層82可包含金屬。舉例而言，第一閘極導電層82可包含以下各者中的至少一者：氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、鈦鋁(TiAl)、鈦鋁碳化物(TiAlC)、鈦鋁氮化物(TiAlN)、碳化鉭(TaC)或鉭鋁氮化物(TaAlN)。第二閘極導電層84可包含金屬。舉例而言，第二導電層84可包 含鎢(W)或鋁(Al)。第三閘極電極88c可包含第一閘極導電層82以及第二閘極導電層84。第三閘極電極88c的第一閘極導電層82可安置於第三閘極介電層80c與第二閘極導電層84之間，且第三閘極電極88c的第二閘極導電層84可填充由第三閘極電極88c的第一閘極導電層82所形成的空間。第三閘極電極88c的第一閘極導電層82以及第二閘極導電層84可分別由相同於第一閘極電極88a以及第二閘極電極88b中的每一者的第一閘極導電層82以及第二閘極導電層84的材料形成。可藉由替代製程或後閘極製程形成第一至第三閘極電極88a、88b、88c。然而，本發明概念並不限於此。
閘極隔片34可形成為鄰近於第一至第三閘極90a、90b、90c中的每一者的兩個側壁。閘極隔片34可連同第一至第三閘極90a、90b、90c在第二方向Y上延伸。閘極介電層80a、80b、80c可延伸為安置於閘極隔片34與閘極電極88a、88b、88c中的每一者之間。閘極隔片34的頂表面可經平坦化為實質上與閘極電極88a、88b、88c的頂表面共平面。平行於第二方向Y的第二隔離絕緣層60的側壁可實質上與鄰近於第三閘極電極88c的兩個側壁的閘極隔片34的內側壁對準，或第二隔離絕緣層60的頂表面可重疊且接觸閘極隔片34的底表面的部分。閘極隔片34可包含氮化矽及/或氮氧化矽。
包含摻雜劑的源極/汲極區40a、40b可安置為鄰近於第一至第三閘極90a、90b、90c的側壁。舉例而言，第一源極/汲極區40a可鄰近於第一閘極90a的兩個側壁形成於第一鰭型子區20a中，且第二源極/汲極區40b可鄰近於第二閘極90b的兩個側壁形 成於第二鰭型子區20b中。第一源極/汲極區40a以及第二源極/汲極區40b可包含磊晶層(包含半導體材料)。舉例而言，包含半導體材料的磊晶層可形成於第一鰭型子區20a以及第二鰭型子區20b中所形成的第一凹陷區36中的每一者中。另外，第一源極/汲極區40a以及第二源極/汲極區40b可突出為高於第一鰭型子區20a以及第二鰭型子區20b的頂表面，因此第一源極/汲極區40a以及第二源極/汲極區40b可具有升高的源極/汲極結構。第一源極/汲極區40a以及第二源極/汲極區40b中的每一者的橫截面可具有多邊形形狀、橢圓形形狀或圓形形狀。在一些實施例中，第一源極/汲極區40a以及第二源極/汲極區40b中的至少一者可不包含磊晶層。第一閘極電極88a以及第一源極/汲極區40a可藉由閘極隔片34彼此隔離。另外，第二閘極電極88b以及第二源極/汲極區40b可藉由閘極隔片34彼此隔離。第三閘極電極88c可藉由自對準地形成的閘極隔片34以及第二隔離絕緣層60與第一源極/汲極區40a以及第二源極/汲極區40b間隔開，因此可妨礙/防止第三閘極電極88c與源極/汲極區40a、40b之間的短路以及洩漏電流。
若第一電晶體110及/或第二電晶體120為PMOS電晶體，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含壓縮應力材料。壓縮應力材料可為晶格常數大於矽的晶格常數的材料(例如，SiGe)。壓縮應力材料可將壓縮應力施加至第一閘極電極88a下的第一鰭型子區20a及/或第二閘極電極88b下的第二鰭型子區20b，藉此改良通道區的載流子遷移率。
若第一電晶體110及/或第二電晶體120為NMOS電晶體，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含相 同於鰭型區20的材料或抗張應力材料。舉例而言，若鰭型區20由矽形成，則第一源極/汲極區40a及/或第二源極/汲極區40b可包含矽或晶格常數小於矽的晶格常數的材料(例如，SiC)。
矽化物層42可形成於第一源極/汲極區40a以及第二源極/汲極區40b中的每一者上。矽化物層42可包含金屬。舉例而言，矽化物層42可包含鎳(Ni)、鈷(Co)、鉑(Pt)或鈦(Ti)中的至少一者。
層間絕緣層44可形成於矽化物層42上。層間絕緣層44可部分填充閘極隔片34之間的間隙。層間絕緣層44可包含氧化矽或介電常數低於氧化矽的介電常數的的低k介電材料。層間絕緣層44可包含多孔絕緣材料。同時，可於層間絕緣層44中形成氣隙。保護圖案46可形成於層間絕緣層44上。保護圖案46的頂表面可實質上與閘極電極88a、88b、88c的頂表面共平面。保護圖案46可包含氮化物及/或氮氧化物。
圖16A為說明根據本發明概念的第七實施例的半導體元件的平面圖。圖16B、圖16C、圖16D以及圖16E為分別沿著圖16A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖15A至圖15E所描述的部件描述，使得可強調本實施例與圖15A至圖15E的實施例之間的差異。
如圖16A至圖16E中所繪示，根據本發明概念的第七實施例的半導體元件可包含具有彼此分離的一對絕緣層的第二隔離絕緣層60。第二隔離絕緣層60可接觸第一鰭型子區20a以及第二鰭型子區20b的側壁。舉例而言，第二隔離絕緣層60可包含自對準地形成於在第一方向X上面向彼此的第一鰭型子區20a的側壁 以及第二鰭型子區20b的側壁上的氧化層。舉例而言，可自對準地氧化由形成於鰭型區20中的第二凹陷區53所暴露的鰭型區20的側壁以形成第二隔離絕緣層60的氧化層。舉例而言，可選擇性地氧化由第二凹陷區53所暴露的第一鰭型子區20a以及第二鰭型子區20b的側壁以形成第二隔離絕緣層60。第二隔離絕緣層60的底表面可接觸第一隔離絕緣層12的頂表面。第三閘極90c可覆蓋第二隔離絕緣層60的內側壁且可在第二方向Y上延伸。第三閘極90c的一部分可填充第二凹陷區53。舉例而言，第三閘極90c的第三閘極電極88c以及第三閘極介電層80c的部分可安置於第二隔離絕緣層60的內側壁之間且可在第二方向Y上延伸。
第三閘極90c可在第一隔離絕緣層12上以實質上均一高度沿著第二方向Y延伸。第三閘極90c可自閘極隔片34的頂表面延伸至第一隔離絕緣層12的頂表面，且第三閘極90c的側壁可接觸閘極隔片34以及閘極隔片34下的第二隔離絕緣層60。第三閘極90c在第三閘極90c接觸第二隔離絕緣層60的位置處的高度可大於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。在鰭型區20之間安置於第一隔離絕緣層12上的第一至第三閘極90a、90b、90c的高度可實質上彼此相等。
圖17A為說明根據本發明概念的第八實施例的半導體元件的平面圖。圖17B、圖17C、圖17D以及圖17E為分別沿著圖17A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖15A至圖15E以及圖16A至圖16E所描述的部件描述，使得可強調本實施例與圖15A至圖15E 以及圖16A至圖16E的實施例之間的差異。
如圖17A至圖17E中所繪示，根據本發明概念的第八實施例的半導體元件可包含第二隔離絕緣層60，所述第二隔離絕緣層包含氧化層64以及填充絕緣層66。氧化層64可具有相同於參看圖16A至圖16E所描述的第二隔離絕緣層60的結構以及材料。填充絕緣層66可填充側壁上形成有氧化層64的第二凹陷區53。填充絕緣層66的頂表面可實質上與第一鰭型子區20a以及第二鰭型子區20b的頂表面共平面。替代地，填充絕緣層66的頂表面可高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。
填充絕緣層66可接觸第一隔離絕緣層12且可在第二方向Y上延伸。第三閘極90c的高度可小於鰭型區20之間的第一隔離絕緣層12上的第一閘極90a以及第二閘極90b的高度。第三閘極90c可在第二隔離絕緣層60上沿著第二方向Y延伸。在一些實施例中，填充絕緣層66可為類似圖15A中所說明的第二隔離絕緣層60的離散隔離絕緣島(例如，島形圖案)。在此狀況下，第三閘極90c可覆蓋至少第二隔離絕緣層60的填充絕緣層66的頂表面以及側壁，且可在第二方向Y上延伸以與第一隔離絕緣層12相交。
在一些實施例中，如參看圖7A至圖7D所描述，填充絕緣層66的頂表面可低於氧化層64的頂表面以及第一鰭型子區20a以及第二鰭型子區20b的頂表面。在此狀況下，填充絕緣層66可為在第二方向Y上延伸的直線狀圖案或離散隔離絕緣島。類似參看圖7A至圖7D所描述的第三閘極90c，安置於第二隔離絕緣層60上的第三閘極90c的高度可大於安置於第一鰭型子區20a以及 第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。另一方面，在鰭型區20之間的第一隔離絕緣層12上，第三閘極90c的高度可比第一閘極90a以及第二閘極90b的高度小填充絕緣層66的高度。第三閘極90c可在第二隔離絕緣層60上沿著第二方向Y延伸。同時，若填充絕緣層66為離散隔離絕緣島，則第三閘極90c可覆蓋至少第二隔離絕緣層60的填充絕緣層66的頂表面以及側壁，且可在第二方向Y上延伸以與第一隔離絕緣層12交叉。
圖18AA至圖18LD為說明製造根據本發明概念的第六實施例的半導體元件的方法的一些製程的橫截面圖。圖18AA至圖18LA為沿著圖15A的線A-A'截得的橫截面圖，且圖18AB至圖18LB為沿著圖15A的線B-B'截得的橫截面圖。圖18AC至圖18LC為沿著圖15A的線C-C'截得的橫截面圖，且圖18AD至圖18LD為沿著圖15A的線D-D'截得的橫截面圖。
如圖18AA至圖18AD中所繪示，可提供絕緣體上半導體(SOI)基板。SOI基板可包含依序堆疊的基板10、第一隔離絕緣層12以及上部半導體層14。基板10以及上部半導體層14可包含選自由(例如)以下各者組成的群組的至少一種半導體材料：Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs或InP。第一隔離絕緣層12可為內埋氧化層。可使用(例如)注氧隔離(SIMOX)方法或氧化方法或沈積方法形成第一隔離絕緣層12。
如圖18BA至圖18BD中所繪示，上部半導體層14可經圖案化以形成在第一方向X上延伸且在第二方向Y上彼此間隔開的鰭型區20。鰭型區20可藉由第一隔離絕緣層12在第二方向Y 上彼此隔離。第一方向X可與第二方向Y交叉。舉例而言，第一方向X可垂直於第二方向Y。然而，本發明概念並不限於此。鰭型區20中的每一者可形成為具有直線形狀且可具有長度以及寬度。鰭型區20中的每一者的長度方向可平行於第一方向X，且鰭型區20中的每一者的寬度方向可平行於第二方向Y。
犧牲閘極30a、30b、30c可形成為沿著第二方向Y與鰭型區20交叉。舉例而言，第一犧牲閘極30a以及第二犧牲閘極30b可安置為彼此平行，其間具有第三犧牲閘極30c。第一至第三犧牲閘極30a、30b、30c可在第二方向Y上延伸。犧牲閘極30a、30b、30c可覆蓋鰭型區20中的每一者的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層12相交。第一至第三犧牲閘極30a、30b、30c可包含(例如)多晶矽層或非晶矽層。犧牲閘極介電層28可形成於鰭型區20中的每一者與犧牲閘極30a、30b、30c中的每一者之間。犧牲閘極介電層28可包含(例如)熱氧化層。閘極罩蓋層32可形成於第一至第三犧牲閘極30a、30b、30c中的每一者的頂表面上。閘極隔片34可形成於第一至第三犧牲閘極30a、30b、30c中的每一者的側壁以及閘極罩蓋層32的側壁上。閘極隔片34可在第二方向Y上平行於第一至第三犧牲閘極30a、30b、30c而延伸。閘極罩蓋層32以及閘極隔片34可包含氮化矽及/或氮氧化矽。
如圖18CA至圖18CD中所繪示，可將閘極罩蓋層32以及閘極隔片用作蝕刻罩幕蝕刻鄰近於閘極隔片34的鰭型區20部分以形成第一凹陷區36。舉例而言，可使用乾式蝕刻方法或使用乾式蝕刻方法以及濕式蝕刻方法形成第一凹陷區36。第一凹陷區 36的底表面可安置於鰭型區20中。第一凹陷區36的內側壁可與閘極隔片34的側壁對準。在一些實施例中，第一凹陷區36可經放大以部分暴露閘極隔片34的底表面。
如圖18DA至圖18DD中所繪示，磊晶層38可形成於第一凹陷區36中的每一者中。可藉由選擇性地磊晶生長半導體材料形成磊晶層38。若形成PMOS電晶體，則可藉由磊晶生長壓縮應力材料形成磊晶層38。壓縮應力材料的晶格常數可大於矽的晶格常數。舉例而言，可磊晶生長矽鍺(SiGe)以形成SiGe磊晶層。替代地，若形成NMOS電晶體，則可藉由磊晶生長相同於鰭型區20的材料或抗張應力材料形成磊晶層38。舉例而言，若鰭型區20由矽(Si)形成，則可磊晶生長矽(Si)或碳化矽(SiC)以形成晶格常數小於矽的晶格常數的Si磊晶層或SiC磊晶層。磊晶層38的頂表面可形成為高於鰭型區20的頂表面。磊晶層38的橫截面可具有多邊形形狀、圓形形狀或橢圓形形狀。
如圖18EA至圖18ED中所繪示，磊晶層38可摻雜有摻雜劑以形成第一源極/汲極區40a以及第二源極/汲極區40b。第一源極/汲極區40a可形成為鄰近於第一犧牲閘極30a的側壁，且第二源極/汲極區40b可形成為鄰近於第二犧牲閘極30b的側壁。在一些實施例中，當形成磊晶層38時，可藉由P型或N型摻雜劑原位摻雜磊晶層38以形成第一源極/汲極區40a以及第二源極/汲極區40b。在其他實施例中，可藉由將P型或N型摻雜劑離子植入至磊晶層38中而形成第一源極/汲極區40a以及第二源極/汲極區40b。第一汲極區40a以及第二汲極區40b可形成於磊晶層38中以具有升高的源極/汲極結構。在一些實施例中，若未形成磊晶層 38，則可將摻雜劑注入至鰭型區20中以形成第一源極/汲極區40a及/或第二源極/汲極區40b。
第一源極/汲極區40a以及第二源極/汲極區40b可藉由閘極隔片34與第一至第三犧牲閘極30a、30b、30c隔離。矽化物層42可形成於第一源極/汲極區40a以及第二源極/汲極區40b中的每一者上。矽化物層42可包含鎳(Ni)、鈷(Co)、鉑(Pt)或鈦(Ti)中的至少一種金屬。層間絕緣層44可形成於矽化物層42上。層間絕緣層44可包含氧化物或低k介電材料。層間絕緣層44可包含多孔材料。層間絕緣層44中可包含氣隙。可使用化學氣相沈積(CVD)製程、原子層沈積(ALD)製程或旋塗製程形成層間絕緣層44。層間絕緣層44可形成為覆蓋閘極罩蓋層32且可回蝕刻所述層間絕緣層直至暴露閘極罩蓋層32以及閘極隔片34的部分為止。層間絕緣層44可部分填充面向彼此的閘極隔片34之間的空間。保護層46a可形成於層間絕緣層44上。保護層46a可形成為覆蓋由層間絕緣層44所暴露的閘極罩蓋層32以及閘極隔片34。舉例而言，保護層46a可包含氮化物及/或氮氧化物。
如圖18FA至圖18FD中所繪示，保護圖案46可在層間絕緣層44上形成為彼此間隔開。舉例而言，可由(例如)化學機械拋光(CMP)製程平坦化保護層46a以及閘極罩蓋層32，因此可移除閘極罩蓋層32以及保護層46a在其上的部分以形成保護圖案46。此時，可部分移除閘極隔片34。結果，可暴露第一至第三犧牲閘極30a、30b、30c的頂表面。
如圖18GA至圖18GD中所繪示，可形成第一罩幕50以覆蓋第一犧牲閘極30a以及第二犧牲閘極30b且具有暴露第三犧 牲閘極30c的第一開口51。第一開口51在第一方向X上的寬度可大於第三犧牲閘極30c的寬度且其可在第二方向Y上延伸。第一開口51可部分暴露鄰近於第三犧牲閘極30c的閘極隔片34以及保護圖案46。第一罩幕50可包含硬罩幕層或光阻層。硬罩幕層可由(例如)旋塗硬罩幕(SOH)層形成。可將第一罩幕50用作蝕刻罩幕移除第三犧牲閘極30c以及犧牲閘極介電層28以形成第一凹槽52。在形成第一凹槽52期間，鄰近於第三犧牲閘極30c的第一源極/汲極區40a以及第二源極/汲極區40b覆蓋有閘極隔片34以及保護圖案46以免於暴露，因此有可能保護/防止第一源極/汲極區40a以及第二源極/汲極區40b以免於被蝕刻。第一凹槽52可暴露鰭型區20的部分。另外，第一凹槽52可部分暴露第一隔離絕緣層12。
如圖18HA至圖18HD中所繪示，可修整由第一凹槽52所暴露的鰭型區20以形成經修整鰭型區23。舉例而言，可經由修整製程將鰭型區20的一部分移除(例如)厚度S。可將鰭型區20的頂表面以及側壁中的每一者移除厚度S。舉例而言，厚度S可在鰭型區20中的每一者的寬度的1/20至1/3的範圍內。
如圖18IA至圖18ID中所繪示，可移除第一罩幕50，且接著可氧化經修整鰭型區23以形成第二隔離絕緣層60。藉由氧化由第一凹槽52所暴露的經修整鰭型區23可將第二隔離絕緣層60形成為與第一凹槽52自對準。舉例而言，第二隔離絕緣層60可為藉由使用電漿氧化製程氧化經修整鰭型區23所形成的氧化層。舉例而言，可使用氧氣或臭氧氣體以20℃至800℃的溫度在電漿氛圍下氧化經修整鰭型區23以形成第二隔離絕緣層60。在其他實 施例中，第二隔離絕緣層60可為藉由使用熱氧化製程氧化經修整鰭型區23所形成的氧化層。舉例而言，第二隔離絕緣層60可為藉由使用乾式氧化製程、濕式氧化製程或熱自由基氧化製程氧化經修整鰭型區23所形成的氧化層。替代地，可藉由參看圖9AA至圖9AD所描述的SIMOX製程形成第二隔離絕緣層。在第一方向X上藉由第二隔離絕緣層60彼此分離的第一鰭型子區20a以及第二鰭型子區20b可形成於鰭型區20中的每一者中。第二隔離絕緣層60可接觸第一隔離絕緣層12。
第二隔離絕緣層60可為具有頂表面以及側壁的離散隔離絕緣島(例如，島形圖案)。舉例而言，可由第一凹槽52暴露在第二方向Y上配置的第二隔離絕緣層60的側壁。換言之，由第一凹槽52所暴露的第二隔離絕緣層60的側壁可平行於第一方向X。第二隔離絕緣層60的在第一方向X配置上的側壁可接觸面向彼此的第一鰭型子區20a的側壁以及第二鰭型子區20b的側壁。換言之，接觸第一鰭型子區20a以及第二鰭型子區20b的側壁的第二隔離絕緣層60的側壁可平行於第二方向Y。多個第二隔離絕緣層60可在第二方向Y上彼此間隔開且彼此對準。在一些實施例中，第二隔離絕緣層60的在第一方向X上配置的側壁可接觸第一源極/汲極區40a以及第二源極/汲極區40b。第二隔離絕緣層60可具有與閘極隔片34的內側壁對準的側壁。替代地，可加寬第二隔離絕緣層60在第一方向X上的寬度，因此第二隔離絕緣層60的頂表面可部分重疊閘極隔片34的底表面。在一些實施例中，可省略鰭型區20的修整製程且可氧化鰭型區20以形成第二隔離絕緣層60。
如圖18JA至圖18JD中所繪示，第二凹槽62可形成於第 一鰭型子區20a以及第二鰭型子區20b中的每一者上。舉例而言，可藉由依序移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28形成第二凹槽62。舉例而言，可將閘極隔片34以及保護圖案46用作蝕刻罩幕而選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b。當移除犧牲閘極介電層28時，可移除第二隔離絕緣層60的一部分。可由第二凹槽62部分暴露第一鰭型子區20a以及第二鰭型子區20b的頂表面以及側壁。另外，可由第二凹槽62暴露第一隔離絕緣層12的部分。
如圖18KA至圖18KD中所繪示，可依序形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84以填充第一凹槽52以及第二凹槽62。可藉由替代製程再填充藉由移除犧牲閘極30a、30b、30c所形成的空間以形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可覆蓋第一鰭型子區20a以及第二鰭型子區20b的頂表面以及側壁。另外，閘極介電層80、第一閘極導電層82以及第二閘極導電層84可覆蓋第二隔離絕緣層60的頂表面以及側壁。閘極介電層80可包含介電常數高於氧化矽的介電常數的高k介電材料。舉例而言，閘極介電層80可包含以下各者中的至少一者(但不限於)：氧化鉿、鉿矽氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物或鉛鋅鈮酸。
可使用ALD製程或CVD製程形成閘極介電層80。第一閘極導電層82可包含能夠控制閘極電極的功函數的材料。第二閘 極導電層84可填充由第一閘極導電層82所界定的空間。第一閘極導電層82可包含金屬。舉例而言，第一閘極導電層82可包含以下各者中的至少一者：氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、鈦鋁(TiAl)、鈦鋁碳化物(TiAlC)、鈦鋁氮化物(TiAlN)、碳化鉭(TaC)或鉭鋁氮化物(TaAlN)。第二閘極導電層84可包含金屬。舉例而言，第二導電層84可包含鎢(W)或鋁(Al)。可使用ALD製程或CVD製程形成第一閘極導電層82以及第二閘極導電層84中的每一者。
如圖18LA至圖18LD中所繪示，第一閘極90a可形成於第一鰭型子區20a上，第二閘極90b可形成於第二鰭型子區20b上，且第三閘極90c可形成於第二隔離絕緣層60上。第一閘極90a可包含第一閘極介電層80a以及第一閘極電極88a，第二閘極90b可包含第二閘極介電層80b以及第二閘極電極88b，且第三閘極90c可包含第三閘極介電層80c以及第三閘極電極88c。為形成第一至第三閘極90a、90b以及90c，可藉由(例如)CMP方法平坦化第二閘極導電層84、第一閘極導電層82以及閘極介電層80直至暴露保護圖案46以及閘極隔片34為止。因此，可自保護圖案46以及閘極隔片34的頂表面移除閘極介電層80以及第一閘極導電層82以及第二閘極導電層84，但其可保留於第一凹槽52以及第二凹槽62中。結果，第一閘極電極88a可形成為包含與第一鰭型子區20a相交的第一閘極導電層82以及第二閘極導電層84，且第二閘極電極88b可形成為包含與第二鰭型子區20b相交的第一閘極導電層82以及第二閘極導電層84。另外，第三閘極電極88c可形成為包含與第二隔離絕緣層60相交的第一閘極導電層82以 及第二閘極導電層84。第一閘極介電層80a可安置於第一鰭型子區20a與第一閘極電極88a之間，第二閘極介電層80b可安置於第二鰭型子區20b與第二閘極電極88b之間，且第三閘極介電層80c可安置於第二隔離絕緣層60與第三閘極電極88c之間。閘極介電層80a、80b、80c中的每一者可環繞第一至第三閘極電極88a、88b、88c中的對應者的側壁以及底表面且可在第二方向Y上延伸。第一閘極電極88a以及第二閘極電極88b以及第一閘極介電層80a以及第二閘極介電層80b可分別覆蓋第一鰭型子區20a以及第二鰭型子區20b的頂表面以及側壁，且可在第二方向Y上延伸。第三閘極電極88c以及第三閘極介電層80c可環繞第二隔離絕緣層60的頂表面以及側壁且可在第二方向Y上延伸。因此，分別與第一鰭型子區20a以及第二鰭型子區20b相交的第一閘極90a以及第二閘極90b可在第二方向Y上延伸。第一閘極90a可覆蓋第一鰭型子區20a的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層12相交。第二閘極90b可覆蓋第二鰭型子區20b的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層12相交。第三閘極90c可覆蓋第二隔離絕緣層60的頂表面以及側壁且可在第二方向Y上延伸以與第一隔離絕緣層12相交。舉例而言，第三閘極90c可覆蓋暴露於鄰近於第三閘極90c的側壁的閘極隔片34之間的第二隔離絕緣層60的側壁以及頂表面，且可在第二方向Y上延伸以與第一隔離絕緣層12相交。
第一閘極90a以及第二閘極90b可用作用於電晶體操作的正常閘極，但第三閘極90c可用作並不用於電晶體操作的虛設閘極。替代地，第三閘極90c可用作信號傳輸互連件或正常閘極。
第三閘極90c的寬度可實質上等於或小於第一閘極90a以及第二閘極90b的寬度。安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極90c的高度。舉例而言，安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極電極88a以及第二閘極電極88b的高度可實質上等於安置於第二隔離絕緣層60上的第三閘極電極88c的高度。因此，若第三閘極電極88c用作信號傳輸互連件或正常閘極電極，則第三閘極電極88c具有相同於其他閘極電極88a、88b的厚度以減少/防止通過第三閘極電極88c的信號延遲現象。結果，可改良根據本發明概念的半導體元件的特性。
包含第一閘極90a以及第一源極/汲極區40a的第一電晶體110可形成於第一鰭型子區20a上，且包含第二閘極90b以及第二源極/汲極區40b的第二電晶體120可形成於第二鰭型子區20b上。第一電晶體110及/或第二電晶體120可為N型電晶體及/或P型電晶體。第二隔離絕緣層60可將第一電晶體110與第二電晶體120隔離。舉例而言，第一電晶體110可藉由第二隔離絕緣層60與第二電晶體120電隔離且實體隔離。可由第二隔離絕緣層60以及安置於第二隔離絕緣層60下的第一隔離絕緣層12改良第一電晶體110與第二電晶體120之間的隔離特性。
圖19AA至圖19DD為說明製造根據本發明概念的第七實施例的半導體元件的方法的一些製程的橫截面圖。圖19AA至圖19DA為沿著圖16A的線A-A'截得的橫截面圖，且圖19AB至圖19DB為沿著圖16A的線B-B'截得的橫截面圖。圖19AC至圖19DC 為沿著圖16A的線C-C'截得的橫截面圖，且圖19AD至圖19DD為沿著圖16A的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖18AA至圖18LD所描述的部件描述，使得可強調本實施例與18AA至18LD的實施例之間的差異。
如圖19AA至圖19AD中所繪示，可將第一罩幕50用作蝕刻罩幕移除由第一凹槽52所暴露的鰭型區20的一部分以形成第二凹陷區53。舉例而言，可移除由第一凹槽52所暴露的鰭型區20以形成第二凹陷區53。可由第二凹陷區53暴露第一隔離絕緣層12。亦可在形成第二凹陷區53期間移除第一隔離絕緣層12的一部分。
如圖19BA至圖19BD中所繪示，在移除第一罩幕50之後，可氧化由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。第二隔離絕緣層60可為自對準地形成於第二凹陷區53的側壁上的氧化層。第二隔離絕緣層60可包含彼此分離的一對氧化層。可藉由電漿氧化製程氧化由第二凹陷區53所暴露的鰭型區20的部分以形成第二隔離絕緣層60。舉例而言，可使用氧氣或臭氧氣體以20℃至800℃的溫度在電漿氛圍下氧化由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。在其他實施例中，可藉由熱氧化製程氧化經由第二凹陷區53所暴露的鰭型區20以形成第二隔離絕緣層60。舉例而言，熱氧化製程可為乾式氧化製程、濕式氧化製程或熱自由基氧化製程。替代地，可藉由參看圖9AA至圖9AD所描述的SIMOX方法形成第二隔離絕緣層60。第二隔離絕緣層60可為僅形成於第二凹陷區53的兩個側壁上的絕緣層。第二隔離絕緣層60的頂表面可部分重疊閘極隔片34，且 第二隔離絕緣層60可突出至第二凹陷區53中。因此，第二凹陷區53的開口區的寬度(例如，氧化層對之間的距離)可小於第一凹槽52在第一方向X上的寬度。在一些實施例中，第二隔離絕緣層60可接觸第一源極/汲極區40a以及第二源極/汲極區40b。第一鰭型子區20a以及第二鰭型子區20b可藉由第二隔離絕緣層60彼此隔離。
如圖19CA至圖19CD中所繪示，可選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28以形成第二凹槽62。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可依序形成於基板10上以填充第一凹槽52以及第二凹槽62。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可藉由相同於參看圖18KA至圖18KD所描述的製程由相同於參看圖18KA至圖18KD所描述的材料形成。
如圖19DA至圖19DD中所繪示，可藉由(例如)CMP製程平坦化閘極介電層80、第一閘極導電層82以及第二閘極導電層84。因此，包含第一閘極介電層80a以及第一閘極電極88a的第一閘極90a可形成於第一鰭型子區20a上，包含第二閘極介電層80b以及第二閘極電極88b的第二閘極90b可形成於第二鰭型子區20b上，且包含第三閘極介電層80c以及第三閘極電極88c的第三閘極90c可形成於第二隔離絕緣層60上。第一至第三閘極電極88a、88b、88c中的每一者可包含第一閘極導電層82以及第二閘極導電層84。第三閘極90c可在第一隔離絕緣層12上以均一高度沿著第二方向Y延伸。第三閘極90c可自閘極隔片34的頂表面延伸至第一隔離絕緣層12的頂表面。第三閘極90c在第三閘極 90c接觸第二隔離絕緣層60的位置處的高度可大於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。在鰭型區20之間安置於第一隔離絕緣層12上的第一至第三閘極90a、90b、90c的高度可實質上彼此相等。
圖20AA至圖20CD為說明製造根據本發明概念的第八實施例的半導體元件的方法的一些製程的橫截面圖。圖20AA至圖20CA為沿著圖17A的線A-A'截得的橫截面圖，且圖20AB至圖20CB為沿著圖17A的線B-B'截得的橫截面圖。圖20AC至圖20CC為沿著圖17A的線C-C'截得的橫截面圖，且圖20AD至圖20CD為沿著圖17A的線D-D'截得的橫截面圖。在下文中，將省略或僅簡單提及上文已關於圖18AA至圖18LD所描述的部件描述，使得可強調本實施例與圖18AA至圖18LD以及圖19AA至圖19DD的實施例之間的差異。
如圖20AA至圖20AD中所繪示，可氧化由第二凹陷區53的側壁所暴露的鰭型區20以形成氧化層64。可藉由(例如)相同於參看圖19BA至圖19BD所描述的第二隔離絕緣層60的形成製程的製程形成氧化層64。可形成填充絕緣層66以填充具有氧化層64的第一凹槽52以及第二凹陷區53。舉例而言，填充絕緣層66可包含氧化物及/或氮化物。
如圖20BA至圖20BD中所繪示，可凹陷填充絕緣層66以暴露第一凹槽52。舉例而言，可執行毯覆式回蝕刻製程以移除形成於保護圖案46以及犧牲閘極30a、30b上的填充絕緣層66的一部分以及形成於第一凹槽52中的填充絕緣層66的另一部分。舉例而言，可選擇性地移除填充絕緣層66的關於保護圖案46以 及犧牲閘極30a、30b的部分。因此，第二隔離絕緣層60可形成為包含填充第二凹陷區53的氧化層64以及填充絕緣層66。在一些實施例中，形成於第二凹陷區53中的填充絕緣層66的頂表面可略高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。舉例而言，填充絕緣層66的頂表面可實質上與犧牲閘極介電層28的頂表面共平面。替代地，填充絕緣層66的頂表面可形成為高於犧牲閘極介電層28的頂表面。
填充絕緣層66可具有在第二方向Y上延伸的結構。填充絕緣層66可形成於第一隔離絕緣層12上。在一些實施例中，填充絕緣層66可形成為離散隔離絕緣島(例如，島形圖案)。在此狀況下，形成於第一凹槽52下的多個填充絕緣層66可在第二方向Y上彼此間隔開。因此，自對準地形成的填充絕緣層66以及氧化層64可具有類似圖15A中所說明的第二隔離絕緣層60的隔離形狀。
如圖20CA至圖20CD中所繪示，選擇性地移除第一犧牲閘極30a以及第二犧牲閘極30b以及犧牲閘極介電層28。可在移除犧牲閘極介電層28期間移除填充絕緣層66的一部分，因此填充絕緣層66的頂表面可實質上與(例如)第一鰭型子區20a以及第二鰭型子區20b的頂表面共平面。替代地，填充絕緣層66的頂表面可高於第一鰭型子區20a以及第二鰭型子區20b的頂表面。
此後，可依序形成閘極介電層80、第一閘極導電層82以及第二閘極導電層84。閘極介電層80、第一閘極導電層82以及第二閘極導電層84可藉由相同於參看圖18KA至圖18KD所描述的製程由相同於參看圖18KA至圖18KD所描述的材料形成。隨 後，可藉由(例如)CMP製程平坦化閘極介電層80、第一閘極導電層82以及第二閘極導電層84。因此，包含第一閘極介電層80a以及第一閘極電極88a的第一閘極90a可形成於第一鰭型子區20a上，包含第二閘極介電層80b以及第二閘極電極88b的第二閘極90b可形成於第二鰭型子區20b上，且包含第三閘極介電層80c以及第三閘極電極88c的第三閘極90c可形成於第二隔離絕緣層60上。第一至第三閘極電極88a、88b、88c中的每一者可包含第一閘極導電層82以及第二閘極導電層84。安置於第二隔離絕緣層60上的第三閘極90c的高度可實質上等於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。替代地，安置於第二隔離絕緣層60上的第三閘極90c的高度可小於安置於第一鰭型子區20a以及第二鰭型子區20b上的第一閘極90a以及第二閘極90b的高度。在鰭型區20之間的第一隔離絕緣層12上，第三閘極90c的高度可小於第一閘極90a以及第二閘極90b的高度。舉例而言，在鰭型區20之間的第一隔離絕緣層12上，第三閘極90c的高度可比第一閘極90a以及第二閘極90b的高度小填充絕緣層66的高度。填充絕緣層66可在第二方向Y上延伸，且第三閘極90c可在填充絕緣層66上沿著第二方向Y延伸。在一些實施例中，若填充絕緣層66為離散隔離絕緣島，則第三閘極90c可覆蓋第二隔離絕緣層60的側壁以及頂表面且可在第二方向Y上延伸。
圖21A至圖21D為用以說明製造根據本發明概念的第八實施例的半導體元件的方法的另一實施例的製程的分別沿著圖17A的線A-A'、B-B'、C-C'以及D-D'截得的橫截面圖。在下文中， 將省略或僅簡單提及上文已關於圖18AA至圖18LD所描述的部件描述，使得可強調本實施例與圖18AA至圖18LD、圖19AA至圖19DD以及圖20AA至圖20CD的實施例之間的差異。
如圖21A至圖21D中所繪示，第二隔離絕緣層60可包含高度低於圖20CA至圖20CD中所說明的填充絕緣層66的高度的填充絕緣層66。舉例而言，可進一步回蝕刻圖20AA至圖20AD中所說明的填充絕緣層66以暴露第二凹陷區53的一部分，因此可暴露氧化層64的一部分。填充絕緣層66的頂表面可低於第一鰭型子區20a以及第二鰭型子區20b的頂表面。此後，可移除第一犧牲閘極30a以及第二犧牲閘極30b，且接著可如參看圖20BA至圖20CD所描述地執行形成閘極介電層以及閘極電極的製程。
圖22為說明包含根據本發明概念的實施例的半導體元件的電子系統的實例的示意性方塊圖。參看圖1至圖21D所描述的半導體元件可應用於圖22的電子系統。
如圖22中所繪示，根據本發明概念的實施例的電子系統1000可包含控制器1100、輸入/輸出單元1200、記憶體元件1300、介面單元1400以及資料匯流排1500。控制器1100、輸入/輸出單元1200、記憶體元件1300及/或介面單元1400可經由資料匯流排1500耦接至彼此。資料匯流排1500可對應於傳輸資料所經由的路徑。
控制器1100可包含微處理器、數位信號處理器、微控制器或能夠執行類似於其任一者之功能的其他邏輯元件中的至少一者。輸入/輸出單元1200可包含小鍵盤、鍵盤及/或顯示單元。記憶體元件1300可儲存資料及/或命令。介面單元1400可將電資料 傳輸至通信網路或可自通信網路接收電資料。介面單元1400可無線操作或藉由纜線操作。舉例而言，介面單元1400可包含天線以及無線/纜線收發器。電子系統1000可進一步包含充當用於改良控制器1100的操作的快取記憶體的快速動態隨機存取記憶體(DRAM)元件及/或快速靜態隨機存取記憶體(SRAM)元件。根據本發明概念的實施例的半導體元件可經提供至控制器1100、控制器1100的快取記憶體及/或輸入/輸出單元1200。
電子系統1000可應用於個人數位助理(PDA)、攜帶型電腦、網路平板電腦、無線電話、行動電話、數位音樂播放器、記憶卡或藉由無線接收及/或傳輸資訊資料的其他電子產品。
在根據本發明概念的實施例的半導體元件中，閘極電極安置於自對準地形成的隔離絕緣層上。因此，有可能保護以免於(例如，妨礙/防止)形成於鰭型區中的源極/汲極區與安置於隔離絕緣層上的閘極電極之間的短路或洩漏電流。結果，可改良半導體元件的可靠性。
雖然已參考實例實施例描述本發明概念，但熟習此項技術者將顯而易見，可在不脫離本發明概念的精神以及範疇的情況下作出各種改變以及修改。因此，應理解，上文的實施例並非限制性而是說明性的。因此，本發明概念的範疇應由以下申請專利範圍以及其等效物的最廣泛容許解釋來判定，且不應由前述描述約束或限制。

Claims (28)

  1. 一種半導體元件，包括：基板；鰭型區，自所述基板的上表面垂直突出且在第一方向上延伸，所述鰭型區包括在所述第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；離散隔離絕緣島，安置於所述第一鰭型子區與所述第二鰭型子區之間以分離所述第一鰭型子區與所述第二鰭型子區，其中所述離散隔離絕緣島安置於所述鰭型區的一部分的頂表面上；第一閘極，與所述第一鰭型子區相交且在不同於所述第一方向的第二方向上延伸；第二閘極，與所述第二鰭型子區相交且在所述第二方向上延伸；以及第三閘極，與所述離散隔離絕緣島相交，在所述第二方向上延伸且至少覆蓋所述離散隔離絕緣島的側壁，其中所述第一閘極、所述第二閘極以及所述第三閘極中的每一者包括閘極介電層以及閘極電極。
  2. 如申請專利範圍第1項所述之半導體元件，進一步包括：第一源極/汲極區，提供為鄰近於所述第一閘極的側壁；以及第二源極/汲極區，提供為鄰近於所述第二閘極的側壁。
  3. 如申請專利範圍第2項所述之半導體元件，其中所述鰭型區包括第三鰭型子區，安置於所述離散隔離絕緣島下方；以及所述半導體元件更包括貫穿終止層，安置於所述第三鰭型子區中。
  4. 如申請專利範圍第3項所述之半導體元件，其中所述貫穿終止層的摻雜劑的導電類型不同於所述第一源極/汲極區及/或所述第二源極/汲極區中的摻雜劑的導電類型。
  5. 如申請專利範圍第2項所述之半導體元件，其中所述第一源極/汲極區以及所述第二源極/汲極區中的至少一者包含磊晶層。
  6. 如申請專利範圍第1項所述之半導體元件，進一步包括：第一隔離絕緣層，其在所述第一方向上延伸且在所述第二方向上安置成鄰近於且接觸所述第一鰭型子區以及所述第二鰭型子區的側壁。
  7. 如申請專利範圍第1項所述之半導體元件，其中所述離散隔離絕緣島包括具有U形橫截面的氧化層以及安置於所述氧化層上的填充絕緣層。
  8. 如申請專利範圍第1項所述之半導體元件，其中所述第三閘極接觸所述離散隔離絕緣島的側壁以及頂表面。
  9. 如申請專利範圍第1項所述之半導體元件，其中所述離散隔離絕緣島包括安置於所述第一鰭型子區的側壁以及所述第二鰭型子區的側壁上且在所述第一方向上彼此分離的氧化層。
  10. 如申請專利範圍第1項所述之半導體元件，其中所述基板包括半導體層以及安置於所述半導體層上的第一隔離絕緣層。
  11. 一種半導體元件，其包括：基板；鰭型區，自所述基板的上表面垂直突出且在第一方向上延伸，其中所述鰭型區包含在所述第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；第一閘極，在不同於所述第一方向的第二方向上與所述第一鰭型子區相交；第二閘極，在所述第二方向上與所述第二鰭型子區相交；第一隔離絕緣層，具有襯墊形狀，所述第一隔離絕緣層形成於所述第一閘極與所述第二閘極之間的所述鰭型區中所提供的凹陷區的側壁上，其中所述第一隔離絕緣層安置於所述鰭型區的一部分的頂表面上；以及第三閘極，覆蓋所述第一隔離絕緣層且在所述第二方向上延伸，其中所述第一閘極、所述第二閘極以及所述第三閘極中的每一者包括閘極介電層以及閘極電極。
  12. 如申請專利範圍第11項所述之半導體元件，其中所述第一隔離絕緣層包括：形成於所述凹陷區的側壁以及底表面上的氧化層，所述氧化層具有U形橫截面。
  13. 如申請專利範圍第11項所述之半導體元件，進一步包括：第二隔離絕緣層，在所述第二方向上接觸所述第一鰭型子區的側壁以及所述第二鰭型子區的側壁且在所述第一方向上延伸，其中安置於所述第一隔離絕緣層上的所述第三閘極的底表面低於所述第二隔離絕緣層的頂表面。
  14. 如申請專利範圍第11項所述之半導體元件，其中所述第一隔離絕緣層包括：具有所述U形橫截面的氧化層；以及安置於所述氧化層上的填充絕緣層。
  15. 如申請專利範圍第11項所述之半導體元件，其中所述第一隔離絕緣層包括：提供於所述凹陷區的側壁上且彼此分離的氧化層；以及接觸所述氧化層且填充所述凹陷區的填充絕緣層。
  16. 一種製造半導體元件的方法，包括：在基板上形成在第一方向上延伸且自所述基板的上表面垂直突出的鰭型區；藉由氧化所述鰭型區的一部分在所述鰭型區中形成包括氧化層的離散隔離絕緣島，藉此形成在所述第一方向上藉由所述離散隔離絕緣島彼此分離的第一鰭型子區以及第二鰭型子區且安置所述離散隔離絕緣島在所述鰭型區的另一部分的頂表面上；以及形成至少覆蓋所述離散隔離絕緣島的側壁的第三閘極，所述第三閘極在不同於所述第一方向的第二方向上延伸。
  17. 如申請專利範圍第16項所述之製造半導體元件的方法，其中使用電漿氧化製程或熱氧化製程形成所述氧化層。
  18. 如申請專利範圍第16項所述之製造半導體元件的方法，其中藉由將氧離子植入至所述鰭型區的一部分中及熱處理所述鰭型區的植入有氧離子的部分而形成所述氧化層。
  19. 如申請專利範圍第16項所述之製造半導體元件的方法，進一步包括：將摻雜劑注入至所述離散隔離絕緣島下方的所述鰭型區的所述另一部分中以形成貫穿終止層。
  20. 如申請專利範圍第16項所述之製造半導體元件的方法，進一步包括：形成在所述第二方向上接觸所述鰭型區的側壁的第一隔離絕緣層，所述第一隔離絕緣層在所述第一方向上延伸。
  21. 如申請專利範圍第16項所述之製造半導體元件的方法，進一步包括：形成在所述第二方向上與所述第一鰭型子區相交的第一閘極以及在所述第二方向上與所述第二鰭型子區相交的第二閘極。
  22. 如申請專利範圍第21項所述之製造半導體元件的方法，其中氧化所述鰭型區的一部分包括：在所述鰭型區上形成犧牲閘極介電層；在所述犧牲閘極介電層上形成彼此間隔開的第一犧牲閘極以及第二犧牲閘極，所述第一犧牲閘極以及所述第二犧牲閘極在所述第二方向上與所述鰭型區相交；在所述犧牲閘極介電層上形成第三犧牲閘極，所述第三犧牲閘極在所述第一犧牲閘極與所述第二犧牲閘極之間在所述第二方向上與所述鰭型區相交；在所述第一犧牲閘極至所述第三犧牲閘極中的每一者的側壁上形成閘極隔片；移除所述第三犧牲閘極以及安置於所述第三犧牲閘極下的所述犧牲閘極介電層以形成暴露所述鰭型區的一部分的第一凹槽；以及氧化所述鰭型區的由所述第一凹槽所暴露的部分。
  23. 如申請專利範圍第22項所述之製造半導體元件的方法，其中形成所述第一閘極至所述第三閘極包括：移除所述第一犧牲閘極、所述第二犧牲閘極以及安置於所述第一犧牲閘極以及所述第二犧牲閘極下的所述犧牲閘極介電層以在所述第一鰭型子區以及所述第二鰭型子區上形成第二凹槽；以及在所述第一凹槽以及所述第二凹槽中的每一者中形成閘極介電層以及閘極電極以形成在所述第二方向上與所述氧化層相交的所述第一閘極、在所述第二方向上與所述第一鰭型子區相交的所述第二閘極以及在所述第二方向上與所述第二鰭型子區相交的所述第三閘極，其中所述第一閘極至所述第三閘極中的每一者包括所述閘極介電層以及所述閘極電極。
  24. 如申請專利範圍第21項所述之製造半導體元件的方法，其中氧化所述鰭型區的一部分包括：在所述鰭型區上形成犧牲閘極介電層；在所述犧牲閘極介電層上形成彼此間隔開的第一犧牲閘極以及第二犧牲閘極，所述第一犧牲閘極以及所述第二犧牲閘極在所述第二方向上與所述鰭型區相交；在所述犧牲閘極介電層上形成第三犧牲閘極，所述第三犧牲閘極在所述第一犧牲閘極與所述第二犧牲閘極之間在所述第二方向上與所述鰭型區相交；在所述第一犧牲閘極至所述第三犧牲閘極中的每一者的側壁上形成閘極隔片；移除所述第三犧牲閘極以及安置於所述第三犧牲閘極下的所述犧牲閘極介電層以形成暴露所述鰭型區的一部分的第一凹槽；修整所述鰭型區的由所述第一凹槽所暴露的部分；以及氧化所述鰭型區的由所述第一凹槽所暴露的修整部分。
  25. 如申請專利範圍第21項所述之製造半導體元件的方法，其中氧化所述鰭型區的一部分包括：在所述鰭型區上形成犧牲閘極介電層；在所述犧牲閘極介電層上形成彼此間隔開的第一犧牲閘極以及第二犧牲閘極，所述第一犧牲閘極以及所述第二犧牲閘極在所述第二方向上與所述鰭型區相交；在所述犧牲閘極介電層上形成第三犧牲閘極，所述第三犧牲閘極在所述第一犧牲閘極與所述第二犧牲閘極之間在所述第二方向上與所述鰭型區相交；在所述第一犧牲閘極至所述第三犧牲閘極中的每一者的側壁上形成閘極隔片；移除所述第三犧牲閘極以及安置於所述第三犧牲閘極下的所述犧牲閘極介電層以形成暴露所述鰭型區的一部分的第一凹槽；以及移除所述鰭型區的由所述第一凹槽所暴露的部分以形成凹陷區，氧化所述凹陷區的表面。
  26. 一種半導體元件，包括：基板，包括自所述基板的上表面垂直突出且在第一方向上延伸的鰭型區，所述鰭型區包括在所述第一方向上彼此間隔開的第一鰭型子區以及第二鰭型子區；隔離絕緣層，安置於所述基板上，所述隔離絕緣層覆蓋所述鰭型區的下部側壁；填充絕緣層，安置於所述第一鰭型子區與所述第二鰭型子區之間；第一閘極，與所述第一鰭型子區相交且在與所述第一方向交叉的第二方向上延伸；第二閘極，與所述第二鰭型子區相交且在所述第二方向上延伸；一對第一閘極隔片，安置於所述第一閘極的相對側壁上；一對第二閘極隔片，安置於所述第二閘極的相對側壁上；以及一對第三閘極隔片，安置於所述填充絕緣層上且在所述第二方向上延伸，其中所述填充絕緣層介於所述一對第三閘極隔片之間。
  27. 如申請專利範圍第26項所述之半導體元件，其中所述隔離絕緣層的頂表面高於所述填充絕緣層的底表面且低於所述填充絕緣層的頂表面。
  28. 如申請專利範圍第27項所述之半導體元件，其中所述第一鰭型子區以及所述第二鰭型子區自所述隔離絕緣層的所述頂表面垂直突出。
TW104101609A 2014-01-28 2015-01-19 具有隔離絕緣層的半導體元件及其製造方法 TWI671905B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20140010202 2014-01-28
??10-2014-0010202 2014-01-28
KR1020140031713A KR102115552B1 (ko) 2014-01-28 2014-03-18 반도체 장치 및 그 제조 방법
??10-2014-0031713 2014-03-18

Publications (2)

Publication Number Publication Date
TW201535730A TW201535730A (zh) 2015-09-16
TWI671905B true TWI671905B (zh) 2019-09-11

Family

ID=53885434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101609A TWI671905B (zh) 2014-01-28 2015-01-19 具有隔離絕緣層的半導體元件及其製造方法

Country Status (3)

Country Link
KR (1) KR102115552B1 (zh)
CN (1) CN110224027B (zh)
TW (1) TWI671905B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744133B (zh) * 2019-12-18 2021-10-21 台灣積體電路製造股份有限公司 具有改善的靜電放電保護的半導體元件及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793273B2 (en) 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
KR102323943B1 (ko) * 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9761720B2 (en) 2015-11-30 2017-09-12 Globalfoundries Inc. Replacement body FinFET for improved junction profile with gate self-aligned junctions
KR102474431B1 (ko) * 2015-12-08 2022-12-06 삼성전자주식회사 반도체 소자의 제조방법
KR102553260B1 (ko) * 2016-08-03 2023-07-07 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102559010B1 (ko) * 2016-08-05 2023-07-25 삼성전자주식회사 반도체 소자 제조방법
US9812363B1 (en) * 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR102314134B1 (ko) 2017-03-10 2021-10-18 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102563923B1 (ko) * 2018-04-10 2023-08-04 삼성전자 주식회사 집적회로 소자
DE102020127567A1 (de) 2020-05-20 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zu ihrer herstellung
US11437492B2 (en) 2020-05-20 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11600717B2 (en) * 2020-05-20 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd Dummy FIN profile control to enlarge gate process window
US11522062B2 (en) * 2020-08-14 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing an etch stop layer and an inter-layer dielectric on a source/drain region

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
US20070138599A1 (en) * 2005-12-20 2007-06-21 Samsung Electronics Co., Ltd. Semiconductor device having a single sidewall fin field effect transistor and method for fabricating the same
TW201230338A (en) * 2010-11-19 2012-07-16 Micron Technology Inc Double gated fin transistors and methods of fabricating and operating the same
TW201248855A (en) * 2011-05-26 2012-12-01 United Microelectronics Corp FINFET transistor structure and method for making the same
US20130181263A1 (en) * 2012-01-16 2013-07-18 Globalfoundries Inc. Methods of Forming a Dielectric Cap Layer on a Metal Gate Structure
TW201340313A (zh) * 2012-03-16 2013-10-01 Taiwan Semiconductor Mfg 鰭式場效電晶體及形成鰭式場效電晶體之應力結構的方法
US20130280883A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Methods of forming bulk finfet devices so as to reduce punch through leakage currents

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578785B2 (ja) * 2003-05-21 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100584776B1 (ko) * 2004-03-05 2006-05-29 삼성전자주식회사 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법
CN103325833B (zh) * 2012-03-21 2018-08-07 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
US20070138599A1 (en) * 2005-12-20 2007-06-21 Samsung Electronics Co., Ltd. Semiconductor device having a single sidewall fin field effect transistor and method for fabricating the same
TW201230338A (en) * 2010-11-19 2012-07-16 Micron Technology Inc Double gated fin transistors and methods of fabricating and operating the same
TW201248855A (en) * 2011-05-26 2012-12-01 United Microelectronics Corp FINFET transistor structure and method for making the same
US20130181263A1 (en) * 2012-01-16 2013-07-18 Globalfoundries Inc. Methods of Forming a Dielectric Cap Layer on a Metal Gate Structure
TW201340313A (zh) * 2012-03-16 2013-10-01 Taiwan Semiconductor Mfg 鰭式場效電晶體及形成鰭式場效電晶體之應力結構的方法
US20130280883A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Methods of forming bulk finfet devices so as to reduce punch through leakage currents

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744133B (zh) * 2019-12-18 2021-10-21 台灣積體電路製造股份有限公司 具有改善的靜電放電保護的半導體元件及其形成方法

Also Published As

Publication number Publication date
KR102115552B1 (ko) 2020-05-27
CN110224027B (zh) 2022-05-31
TW201535730A (zh) 2015-09-16
KR20150090796A (ko) 2015-08-06
CN110224027A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
US10497608B2 (en) Semiconductor devices having isolation insulating layers and methods of manufacturing the same
TWI671905B (zh) 具有隔離絕緣層的半導體元件及其製造方法
US9431522B2 (en) Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin
CN106611792B (zh) 半导体器件及其制造方法
US11031502B2 (en) Semiconductor devices
US9627509B2 (en) Semiconductor device and method of fabricating the same
KR20140148189A (ko) 반도체 소자 및 그 제조 방법
US11508751B2 (en) Semiconductor device
CN108364937A (zh) 包括电阻结构的半导体器件
KR20160009754A (ko) 반도체 장치의 제조 방법
US7915108B2 (en) Method for fabricating a semiconductor device with a FinFET
US20150115375A1 (en) Semiconductor devices and methods of manufacturing the same
KR20160056115A (ko) 반도체 장치 및 그 제조 방법
KR102392695B1 (ko) 반도체 소자 및 이의 제조 방법
US11749734B2 (en) Integrated circuit devices and methods of manufacturing the same
CN111063684B (zh) 具有c形有源区的半导体装置及包括其的电子设备
KR20200140976A (ko) 반도체 소자
US20240015953A1 (en) Dynamic random access memory and method for forming the same
CN117641900A (zh) 半导体装置
KR20140146874A (ko) 반도체 장치 및 그 제조 방법
CN113257920A (zh) 带支撑部的纳米线/片器件及其制造方法及电子设备
KR20170008924A (ko) 반도체 소자의 제조 방법