TWI653852B - 訊號品質檢測電路及方法 - Google Patents

訊號品質檢測電路及方法 Download PDF

Info

Publication number
TWI653852B
TWI653852B TW106144712A TW106144712A TWI653852B TW I653852 B TWI653852 B TW I653852B TW 106144712 A TW106144712 A TW 106144712A TW 106144712 A TW106144712 A TW 106144712A TW I653852 B TWI653852 B TW I653852B
Authority
TW
Taiwan
Prior art keywords
signal quality
sampling
nominal
signal
sampled
Prior art date
Application number
TW106144712A
Other languages
English (en)
Other versions
TW201824793A (zh
Inventor
徐斌桓
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201824793A publication Critical patent/TW201824793A/zh
Application granted granted Critical
Publication of TWI653852B publication Critical patent/TWI653852B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明提供一種訊號品質檢測電路，其包括取樣電路和比較電路。該取樣電路依據多個標稱取樣點取樣與目標設備相關的輸入訊號，並分別生成對應於該多個標稱取樣點的多個已取樣位元。該多個標稱取樣點由取樣時間和取樣參考電壓的不同結合設置，並且該多個標稱取樣點的數量大於4。該比較電路依據該多個已取樣位元執行比較，以生成訊號品質檢測結果。本發明還提供對應的方法。本發明能實現測量設備的電訊號的訊號品質，成本低。

Description

訊號品質檢測電路及方法
本發明是有關於訊號品質檢測方案，特別是有關於一種依據二維標稱取樣點圖案生成訊號品質檢測結果的訊號品質檢測電路及相關訊號品質檢測方法。
示波器是一種電子測試儀器，其允許觀察不斷變化的訊號電源，且通常顯示作為時間函數的一個或多個訊號的二維圖。因此，該示波器通常用於觀察隨著時間變化的電訊號(例如，電壓訊號)的變化。為了確定訊號特性，如幅度、頻率、失真以及其他，可以分析所觀察的波形。但是，使用示波器來測量處於測試中的設備的電訊號的訊號品質，相關準備工作非常麻煩。此外，需要該示波器使用探針來接收來自於處於測試中的設備的訊號。然而，探針可能無法直接與處於測試中的設備接觸，並且因此通過中間的介質/結構來與處於測試中的設備間接連接，因此，處於測試中的設備的該電訊號的實際訊號品質與所測試的訊號品質可能不相同。
示波器相當昂貴，並不是每個製造商能夠支付的。此外，示波器需要校準、維修等。因此，可能需要相當的示波器的維修費用。另外，需要大量的人力來使用示波器執行訊號品質測量。因此，使用示波器來測量處於測試中的設備的電訊號的訊號品質並不是節省成本的方案。
因此，需要一種能夠檢測處於測試中的設備(例如，動態隨機存取記憶體)的電訊號的實際訊號品質而無需示波器的新型訊號品質測試方案。
本發明的目標之一是提供一種依據二維標稱取樣點圖案生成訊號品質檢測結果的訊號品質檢測電路及相關訊號品質檢測方法。
依據本發明的第一方面，公開一種實例性的訊號品質檢測電路。所述實例性的訊號品質檢測電路包括取樣電路和比較電路。該取樣電路用於依據多個標稱取樣點取樣與目標設備相關的輸入訊號，並分別生成對應於該多個標稱取樣點的多個已取樣位元，其中，該多個標稱取樣點由取樣時間和取樣參考電壓的不同結合設置，且該多個標稱取樣點的數量大於4。該比較電路用於通過依據該多個已取樣位元執行比較，生成訊號品質檢測結果。
依據本發明的第二方面，公開一種實例性的訊號品質檢測方法。該實例性的訊號品質檢測方法包括：通過採用時間和取樣參考電壓的不同結合設置該多個標稱取樣點，其中該多個標稱取樣點的數量大於4；依據該多個標稱取樣點取樣與目標設備相關的輸入訊號，並分別生成對應於該多個標稱取樣點的多個已取樣位元；以及通過依據該多個已取樣位元執行比較，生成訊號品質檢測結果。
本發明通過取樣時間和取樣參考電壓的不同結合來設置多個標稱取樣點，進而依據該多個標稱取樣點對輸入訊號進行取樣，並生成已取樣位元，依據已取樣位元生成訊號品質檢測結果，從而實現測量設備的電訊號的訊號品質，成本低。
在閱讀以下對各圖及圖式中所例示的優選實施例的詳細說明之後，本發明的這些及其它目標無疑將對所屬領域的技術人員顯而易見。
300‧‧‧訊號品質檢測電路
302‧‧‧電壓生成器
304‧‧‧時鐘生成器
306‧‧‧取樣電路
308‧‧‧比較電路
400‧‧‧記憶體晶片
402‧‧‧記憶體電路
404‧‧‧多工器
406、408、410‧‧‧模式寄存器
502、504、506‧‧‧取樣保持電路
510、512、514、516‧‧‧多工器
522、524、811-819、821-828‧‧‧比較器
801-809‧‧‧取樣保持電路
SPN、SPN_1-SPN_8‧‧‧標稱取樣點
VSP‧‧‧電壓
TBIT‧‧‧第一位元週期
TSP-△T、TSP、TSP+△T‧‧‧取樣時間
Vref-△V、Vref、Vref+△V‧‧‧取樣參考電壓
CLK1、CLK2、CLK3‧‧‧時鐘
SB‧‧‧已取樣位元
SQ‧‧‧訊號品質檢測結果
PDATA‧‧‧資料引腳
PCMD‧‧‧命令引腳
PADDR‧‧‧位址引腳
POUT‧‧‧輸出引腳
SIN‧‧‧輸入訊號
Q1-Q8‧‧‧位元
第1圖是例示依據標稱取樣點對輸入訊號執行的取樣操作的示意圖。
第2圖是例示依據本發明實施例的二維標稱點圖案的示意圖。
第3圖是例示依據本發明實施例的訊號品質檢測電路的示意圖。
第4圖是例示依據本發明實施例的具有內部訊號品質檢測電路的記憶體晶片的示意圖。
第5圖是例示依據本發明實施例的第3圖中取樣電路和比較電路的一種電路設計的示意圖。
第6圖是例示所提出的訊號檢測所生成的訊號品質檢測結果表明理想輸入訊號的“好”訊號品質且無失真的情況的示意圖。
第7圖是例示所提出的訊號檢測所生成的訊號品質檢測結果表明失真輸入訊號的“差”訊號品質且有失真的情況的示意圖。
第8圖是例示所提出的訊號檢測所生成的訊號品質檢測結果表明具有時間偏移的輸入訊號的“差”訊號品質的情況的示意圖。
第9圖是例示依據本發明實施例的第3圖中取樣電路和比較電路的另一種電路設計的示意圖。
本說明書及申請範圍中所用的某些用語指代特定部件。如所屬領域的通常知識者可以理解的是，電子設備製造商可利用不同名稱來指代同一個部件。本文並非以名稱來區分部件，而是以功能來區分部件。在以下說明書及申請範圍中，用語“包括”是開放式的限定詞語，因此其應被解釋為意指“包括但不限於...”。另外，用語“耦合”旨在意指間接電連接或直接電連接。因此，當一個裝置耦合到另一裝置時，則這種連接可以是直接電連接或通過其他裝置及連接部而實現的間接電連接。
第1圖是依據標稱取樣點對輸入訊號執行的取樣操作的示意圖。如第1圖所示，通過取樣時間TSP和取樣參考電壓Vref的結合來設置標稱取樣點SPN。在本示例中，輸入訊號SIN用於傳輸位元序列“101”，其中每個位元在一個位元週期TBIT內傳輸。在第一位元週期TBIT內，在標稱取樣點SPN的取樣時間TSP時，對電壓VSP進行取樣，並將該已取樣電壓VSP與該標稱取樣點SPN的取樣參考電壓Vref進行比較。由於已取樣電壓VSP高於該取樣參考電壓Vref(即VSP>Vref)，在第一位元週期TBIT內所獲得的已取樣電壓VSP所表示的已取樣位元被判斷為“1”。
在第二位元週期TBIT內，在標稱取樣點SPN的取樣時間TSP時，對電壓VSP進行取樣，並將該已取樣電壓VSP與該標稱取樣點SPN的取樣參考電壓Vref進行比較。由於已取樣電壓VSP低於該取樣參考電壓Vref(即VSP<Vref)，在第二位元週期TBIT內所獲得的已取樣電壓VSP所表示的已取樣位元被判斷為“0”。
在第三位元週期TBIT內，在標稱取樣點SPN的取樣時間TSP時，對電壓VSP進行取樣，並將該已取樣電壓VSP與該標稱取樣點SPN的取樣參考電壓Vref進行比較。由於已取樣電壓VSP高於該取樣參考電壓Vref(即VSP>Vref)，在第一位元週期TBIT內所獲得的已取樣電壓VSP所表示的已取樣位元被判斷為“1”。
第1圖顯示了傳輸該位元序列“101”的輸入訊號的理想波形而無訊號失真。但是，傳輸該位元序列“101”的輸入訊號的實際波形可能由於某些因素而存在失真。因此，使用如第1圖所示的標稱取樣點SPN不能從具有失真波形的該輸入訊號SIN中正確地恢復已取樣位元“1”,“0”和“1”。如果該輸入訊號 SIN的訊號品質已知，訊號品質可以提供配置硬體電路所需的資訊，以正確地從輸入訊號SIN中獲得已取樣位元。相對于使用示波器的現有訊號品質測量設計，本發明提出使用標稱取樣點圖案來實現所需的訊號品質檢測。
第2圖是依據本發明實施例的二維標稱點圖案的示意圖。在本示例中，可以通過六邊形來簡單建模輸入訊號的眼圖案(eye pattern)。因此，通過多個標稱取樣點(例如，九個標稱取樣點SPN和SPN_1-SPN_8)所定義的標稱取樣點圖案可以用於訊號品質檢測。舉例說明，當不限於此，依據時鐘頻率、半導體工藝等，可以選擇用於訊號品質檢測的該標稱取樣點SPN和SPN_1-SPN_8。如第2圖所示，除了中心標稱取樣點SPN(其是通過取樣時間TSP和取樣參考電壓Vref而設置的)，也選擇相鄰標稱取樣點SPN_1-SPN_8，其中通過取樣時間TSP-△T和取樣參考電壓Vref-△V的結合來設置該標稱取樣點SPN_1，通過取樣時間TSP和取樣參考電壓Vref-△V的結合來設置該標稱取樣點SPN_2，通過取樣時間TSP+△T和取樣參考電壓Vref-△V的結合來設置該標稱取樣點SPN_3，通過取樣時間TSP-△T和取樣參考電壓Vref的結合來設置該標稱取樣點SPN_4，通過取樣時間TSP+△T和取樣參考電壓Vref的結合來設置該標稱取樣點SPN_5，通過取樣時間TSP-△T和取樣參考電壓Vref+△V的結合來設置該標稱取樣點SPN_6，通過取樣時間TSP和取樣參考電壓Vref+△V的結合來設置該標稱取樣點SPN_7，以及通過取樣時間TSP+△T和取樣參考電壓Vref+△V的結合來設置該標稱取樣點SPN_8。在本示例中，通過取樣時間和取樣參考電壓的不同組 合來設置標稱取樣點SPN和SPN_1-SPN_8，其中不同的取樣參考電壓Vref-△V、Vref和Vref+△V是等距的，並且不同的取樣時間TSP-△T、TSP和TSP+△T是等距的。但是，此僅用作示意目的，並不用於限制本發明。可選地，依據實際設計考慮，可以將用於配置不同標稱取樣點的不同取樣參考電壓設置成其他電壓值，和/或依據實際設計考慮，可以將用於配置不同標稱取樣點的不同取樣時間設置成其他時間值。為了使其簡化，如第2圖所示的標稱取樣點圖案僅用作示意目的，並不用於限制本發明。
依據標稱取樣點SPN和SPN_1-SPN_8所獲得的已取樣位元用於訊號品質檢測。例如，當一個標稱取樣點在輸入訊號SIN的位元週期內獲得的一個已取樣位元與另一個標稱取樣點在輸入訊號SIN的同一位元週期內獲得的另一個已取樣位元不相同時，可以認為該輸入訊號SIN具有失真波形，並且可以相應地確定失真位置。基於此現象，本發明提出訊號品質檢測電路，其依據標稱取樣點圖案對輸入訊號SIN執行訊號品質檢測，如第2圖所示的標稱取樣點圖案。
提出的訊號品質檢測電路可以用於檢測製造商提出的訊號品質檢測要求。例如，通過適當地設置時間差△T，可以檢查建立/保持時間要求，並且通過適當地設置電壓差△V可以檢查電壓要求。如果該所提出的訊號品質檢測電路表示訊號品質好，則意味著均滿足建立/保持時間要求和電壓要求，從而滿足製造商提出的訊號品質檢測要求。
第3圖是依據本發明實施例的訊號品質檢測電路的示 意圖。該訊號品質檢測電路300包括電壓生成器302、時鐘生成器304、取樣電路306和比較電路308。在一個示例性設計中，電壓生成器302和時鐘生成器304可以是該訊號品質檢測電路300的專用器件。在另一個示例性設計中，電壓生成器302和時鐘生成器304可以是該訊號品質檢測電路300和其他訊號處理電路所共用的通用器件。電壓生成器302用於提供不同的取樣參考電壓Vref-△V,Vref和Vref+△V。時鐘生成器304用於提供具有相同頻率且不同相位的多個時鐘CLK1,CLK2和CLK3。例如，當取樣電路306是上邊沿觸發時，時鐘CLK1,CLK2和CLK3的上邊沿可以用於提供不同的取樣時間TSP-△T,TSP和TSP+△T。又例如，當取樣電路306是下降沿觸發時，時鐘CLK1,CLK2和CLK3的下降沿可以用於提供不同的取樣時間TSP-△T,TSP和TSP+△T。
取樣電路306用於依據多個標稱取樣點(例如，SPN和SPN_1-SPN_8)取樣與目標設備(例如，記憶體晶片)相關的輸入訊號SIN，並分別生成對應於標稱取樣點的多個已取樣位元(統一用“SB”表示)，其中通過取樣時間和取樣參考電壓的不同結合來設置這些標稱取樣點。視所使用的標稱取樣點圖案而定，標稱取樣點的數量大於4。在如第2圖所示的標稱取樣點圖案或者使用更大標稱取樣點圖案的情況下，標稱取樣點的數量不小於9。比較電路308用於通過依據取樣電路306獲得的已取樣位元SB執行比較而生成訊號品質檢測結果。
在一個示例性應用中，由訊號品質檢測電路300檢查的具有輸入訊號的目標設備可以是記憶體晶片，如低功耗雙數 據速率記憶體(low-power double-data-rate memory，LPDDR4)晶片。訊號品質檢測電路300可以是集成在該記憶體晶片內，以提供片上(on-chip)訊號品質檢測功能。第4圖是依據本發明實施例的具有內部訊號品質檢測電路的記憶體晶片的示意圖。舉例說明，但不限於此，記憶體晶片400可以是LPDDR4晶片。如第4圖所示，該記憶體晶片400包括記憶體電路402(用“CKT”表示)，其可以包括記憶體單元、讀電路、寫電路、自刷新電路等。因此，該記憶體電路CKT接收來自於該記憶體晶片400的多個數位引腳PDATA的多個數位訊號，接收來自於該記憶體晶片400的多個命令引腳PCMD的多個命令訊號，接收來自於該記憶體晶片400的多個位址引腳PADDR的多個位址訊號，以及生成多個輸出訊號(例如，記憶體讀出(memory readout)訊號)至該記憶體晶片400的多個輸出引腳POUT。該數位訊號、命令訊號和位址訊號可以從存儲控制器(未示出)傳輸至該記憶體晶片400，並且，該輸出訊號從該記憶體晶片400傳輸至該存儲控制器(未示出)。
由訊號品質檢測電路300所檢查的該輸入訊號SIN可以由該記憶體晶片400的一個資料引腳PDATA來接收，由該記憶體晶片400的一個命令引腳PCMD來接收，由該記憶體晶片400的一個位址引腳PADDR來接收，或者是被生成至該記憶體晶片400的一個輸出引腳POUT的輸出訊號的回送訊號。換句話說，訊號品質檢測電路300可以用於判斷由該記憶體晶片400所正確接收的該輸入訊號SIN的訊號品質，並且可以用於判斷從該記憶體晶片400中所正確發送的該輸入訊號SIN的訊號品質。另外， 基於該輸入訊號SIN的所檢測的訊號品質，記憶體晶片400可以適當用於設置/調整標稱取樣點SPN，其用於恢復通過該輸入訊號SIN傳輸的位元。
關於記憶體晶片400，其具有多工器(multiplexer，MUX)404，該多工器包括與資料引腳PDATA、命令引腳PCMD、位址引腳PADDR和輸出引腳POUT耦接的多個輸入埠，資料引腳PDATA、命令引腳PCMD和位址引腳PADDR與該記憶體電路402的接收器(receiver，RX)端相關，輸出引腳POUT與該記憶體電路402的發送器(transmitter，TX)端相關。該多工器404的輸出埠與訊號品質檢測電路300耦接。這樣，通過該多工器404的適當的訊號選擇控制，相同的訊號品質檢測電路300可以用於對記憶體晶片400接收的一個輸入訊號執行訊號品質檢測，並輸出從記憶體晶片400中發送的訊號，然後再用於對記憶體晶片400接收的另一個輸入訊號執行訊號品質檢測，並輸出從記憶體晶片400中發送的訊號。通過程式設計該記憶體晶片400的模式寄存器(mode register，MR)406來實現多工器404的訊號選擇控制。也就是說，通過調整存儲在模式寄存器406內的一個或者多個位元來切換輸入訊號SIN的源。此外，可以將由訊號品質檢測電路300生成的訊號品質檢測結果SQ寫入到記憶體晶片400的模式寄存器408內，並且，通過在記憶體晶片400的模式寄存器410內設置位元，可以調整訊號品質檢測電路的配置。應注意，視實際設計考慮而定，模式寄存器406、408和410可以使用同一個模式寄存器或者不同模式寄存器來實現。下面將進一步詳細說明訊號品質檢測電路300。
第5圖是依據本發明實施例的第3圖中取樣電路306和比較電路308的一種電路設計的示意圖。為了降低硬體複雜度和生產成本，在輸入訊號SIN的三個位元週期內可以獲取對應於標稱取樣點SPN和SPN_1-SPN_8的已取樣位元。在本實施例中，取樣電路306包括多個取樣保持電路(用“S/H”表示)502、504、506，多工器510以及多個比較器512、514、516。比較電路308包括多個比較器522、524。取樣保持電路502、504和506中的每個由在時鐘輸入埠處接收的時鐘來觸發，以取樣在輸入埠處接收的電壓輸入，然後，在輸入埠處保持已取樣電壓。如第5圖所示，將同一輸入訊號SIN饋入到所有取樣保持電路502、504和506的輸入埠。如上所述，時鐘CLK1、CLK2、CLK3具有相同的頻率和不同的相位，從而時鐘CLK1、CLK2、CLK3用於提供不同的取樣時間TSP-△T,TSP,TSP+△T。如第5圖所示，將時鐘CLK1饋入到取樣保持電路502的時鐘輸入埠，將時鐘CLK2饋入到取樣保持電路504的時鐘輸入埠，並將時鐘CLK3饋入到取樣保持電路506的時鐘輸入埠。這樣，在同一位元週期內的不同取樣時間TSP-△T,TSP,TSP+△T，取樣保持電路502、504和506對輸入訊號SIN的波形進行取樣。在取樣保持電路502、504和506的輸出埠處保持已取樣電壓，並分別提供至比較器512、514和516。
比較器512、514和516從多工器510的輸出埠接收同一取樣參考電壓。比較器512用於比較由前面的取樣保持電路502所生成的已取樣電壓與接收的取樣參考電壓，以生成已取樣位元B1。比較器514用於比較由前面的取樣保持電路504所生成的 已取樣電壓與接收的取樣參考電壓，以生成已取樣位元B2。比較器516用於比較由前面的取樣保持電路506所生成的已取樣電壓與接收的取樣參考電壓，以生成已取樣位元B3。關於本實施例中的比較器512、514和516中的每個，當已取樣電壓高於取樣參考電壓時，將比較結果(即已取樣位元)設置成邏輯高電平“1”，以及當已取樣電壓不高於取樣參考電壓時，將比較結果(即已取樣位元)設置成邏輯低電平“0”。
在一個位元週期內，依據三個標稱取樣點獲得三個已取樣位元B1、B2和B3。由於在輸入訊號SIN的在同一位元週期內獲取這三個已取樣位元B1、B2和B3，如果在該位元週期內該輸入訊號SIN沒有失真，則已取樣位元B1、B2和B3應該具有相同的值。這樣，將取樣電路306生成的這三個已取樣位元B1、B2和B3傳輸至比較電路308，以用於訊號品質評估。依據三個標稱取樣點獲得已取樣位元B1、B2和B3，這三個標稱取樣點包括一個中間標稱取樣點和兩個相鄰標稱取樣點。在本實施例中，通過比較依據中間標稱取樣點所獲得的已取樣位元B2與依據兩個相鄰標稱取樣點所獲得的已取樣位元B1和B3中的每個，比較電路308生成與這三個標稱取樣點相關的部分訊號品質檢測結果。比較器522用於比較已取樣位元B1與B2，以生成一個位元Q1，該位元Q1表示與兩個標稱取樣點相關的訊號品質。比較器524用於比較已取樣位元B2與B3，以生成一個位元Q2，該位元Q2表示與兩個標稱取樣點相關的訊號品質。
關於比較器522，當已取樣位元B1和B2相同時，將比較結果(即位元Q1)設置成“0”，以表示“好”訊號品質，而 當已取樣位元B1和B2不相同時，將比較結果(即位元Q1)設置成“1”，以表示“差”訊號品質。關於比較器524，當已取樣位元B2和B3相同時，將比較結果(即位元Q2)設置成“0”，以表示“好”訊號品質，而當已取樣位元B2和B3不相同時，將比較結果(即位元Q2)設置成“1”，以表示“差”訊號品質。但是，這僅用作示意目的，並不用於限制本發明。可選地，可以修改比較電路308來輸出“1”以表示“好”訊號品質，並輸出“0”以表示“差”訊號品質。
在本實施例中，在輸入訊號SIN的多個位元週期(例如，輸入訊號SIN的三個位元週期)內，取樣電路306獲得與標稱取樣點SPN和SPN_1-SPN_8相關的已取樣位元。這樣，多工器510用於逐個地輸出取樣參考電壓Vref-△V、Vref和Vref+△V。例如，在第一位元週期內，將取樣參考電壓Vref-△V提供給比較器512、514和516，在位於該第一位元週期後面的第二位元週期內，將取樣參考電壓Vref提供給比較器512、514和516，在位於第二位元週期後面的第三位元週期內，將取樣參考電壓Vref+△V提供給比較器512、514和516。
第6圖是所提出的訊號檢測所生成的訊號品質檢測結果表明理想輸入訊號的“好”訊號品質而無失真的情況的示意圖。在第一位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref-△V的事實，對應於標稱取樣點SPN_1、SPN_2和SPN_3的已取樣位元均為1。假設用“0”表示“好”訊號品質，且用“1”表示“差”訊號品質。這樣，第5圖中的比較電路308生成的位元Q1和Q2相應地均被設置成0。在第二位元週期TBIT 內，由於相關的已取樣電壓均低於取樣參考電壓Vref的事實，對應於標稱取樣點SPN_4、SPN和SPN_5的已取樣位元均為0。這樣，第5圖中的比較電路308生成的位元Q1和Q2相應地均被設置成0。在第三位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref+△V的事實，對應於標稱取樣點SPN_6、SPN_7和SPN_8的已取樣位元均為1。這樣，第5圖中的比較電路308生成的位元Q1和Q2相應地均被設置成0。由於訊號品質檢測電路300生成的訊號品質檢測結果SQ僅由0組成，該訊號品質檢測結果SQ表示輸入訊號具有較好的訊號品質。在輸入訊號SIN為由記憶體晶片400實際接收的資料訊號、命令訊號或者位址訊號的情況下，訊號品質檢測所使用的標稱取樣點圖案的中心標稱取樣點SPN可以直接用於恢復在該輸入訊號SIN的後面的位元週期內發送的位元。
第7圖是所提出的訊號檢測所生成的訊號品質檢測結果表明失真輸入訊號的“差”訊號品質而有失真的情況的示意圖。在第一位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref-△V的事實，對應於標稱取樣點SPN_1和SPN_2的已取樣位元均為1，並且，由於相關的已取樣電壓低於取樣參考電壓Vref-△V的事實，對應於標稱取樣點SPN_3的已取樣位元均為0。假設用“0”表示“好”訊號品質，且用“1”表示“差”訊號品質。這樣，第5圖中的比較電路308生成的位元Q1和Q2分別被設置成0和1。在第二位元週期TBIT內，由於相關的已取樣電壓高於取樣參考電壓Vref的事實，對應於標稱取樣點SPN_4的已取樣位元為1，並且，由於相關的已取樣電壓均低於取樣參考 電壓Vref的事實，對應於標稱取樣點SPN和SPN_5的已取樣位元為0。這樣，第5圖中的比較電路308生成的位元Q1和Q2分別被設置成1和0。在第三位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref+△V的事實，對應於標稱取樣點SPN_6和SPN_8的已取樣位元均為1，並且，由於相關的已取樣電壓低於取樣參考電壓Vref+△V的事實，對應於標稱取樣點SPN_7的已取樣位元為0。這樣，第5圖中的比較電路308生成的位元Q1和Q2均被設置成1。由於訊號品質檢測電路300生成的訊號品質檢測結果SQ由0和1組成，該訊號品質檢測結果SQ表示輸入訊號具有較差的訊號品質，其中包含在訊號品質檢測結果SQ內的每位“1”也表示訊號錯誤(例如，訊號失真)的位置。當訊號品質檢測電路300在記憶體晶片400中實現時，存儲控制器(未示出)可以參考訊號品質檢測結果SQ(其表示“差”訊號品質)，以適當地調整記憶體存取設置，如時間設置、電壓設置、頻率設置、驅動電流設置等。另外，考慮到輸入訊號SIN為由記憶體晶片400實際接收的資料訊號、命令訊號或者位址訊號的情況，可以適當地調整訊號品質檢測所使用的標稱取樣點圖案的中心標稱取樣點SPN，然後直接用於恢復在該輸入訊號SIN的後面的位元週期內發送的位元。
第8圖是例示所提出的訊號檢測所生成的訊號品質檢測結果表明具有時間偏移的輸入訊號的“差”訊號品質的情況的示意圖。在本示例中，如第8圖所示的輸入訊號SIN的波形與如第6圖所示的輸入訊號SIN的波形相同，但是，由於某些因素，使得如第8圖所示的輸入訊號SIN的時間發生偏移。在第一 位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref-△V的事實，對應於標稱取樣點SPN_1、SPN_2和SPN_3的已取樣位元均為1。假設用“0”表示“好”訊號品質，且用“1”表示“差”訊號品質。這樣，第5圖中的比較電路308生成的位元Q1和Q2相應地均被設置成0。在第二位元週期TBIT內，由於相關的已取樣電壓高於取樣參考電壓Vref的事實，對應於標稱取樣點SPN_4的已取樣位元為1，並且，由於相關的已取樣電壓均低於取樣參考電壓Vref的事實，對應於標稱取樣點SPN和SPN_5的已取樣位元均為0。這樣，第5圖中的比較電路308生成的位元Q1和Q2分別被設置成1和0。在第三位元週期TBIT內，由於相關的已取樣電壓均高於取樣參考電壓Vref+△V的事實，對應於標稱取樣點SPN_7和SPN_8的已取樣位元均為1，並且，由於相關的已取樣電壓低於取樣參考電壓Vref+△V的事實，對應於標稱取樣點SPN_6的已取樣位元為0。這樣，第5圖中的比較電路308生成的位元Q1和Q2分別被設置成1和0。由於訊號品質檢測電路300生成的訊號品質檢測結果SQ由0和1組成，該訊號品質檢測結果SQ表示輸入訊號具有較差的訊號品質，其中包含在訊號品質檢測結果SQ內的每位“1”也表示訊號錯誤(例如，訊號時間偏移)的位置。當訊號品質檢測電路300在記憶體晶片400中實現時，存儲控制器(未示出)可以參考訊號品質檢測結果SQ(其表示“差”訊號品質)，以適當地調整記憶體存取設置，如時間設置、電壓設置、頻率設置、驅動電流設置等。另外，考慮到輸入訊號SIN為由記憶體晶片400實際接收的資料訊號、命令訊號或者位址訊號的情況，可以適當地調整訊號品質檢測所使用的標稱 取樣點圖案的中心標稱取樣點SPN，然後直接用於恢復在該輸入訊號SIN的後面的位元週期內發送的位元。
如第5圖所示的低複雜度和低成本的電路設計可以用於實現訊號品質檢測電路300的取樣電路306和比較電路308，其中可以在輸入訊號SIN的多個位元週期(例如，輸入訊號SIN的三個位元週期)內獲得與標稱取樣點SPN和SPN_1-SPN_8相關的已取樣位元。但是此僅用作示意目的，並不用於限制本發明。可選地，可以在輸入訊號SIN的單個位元週期內獲得與標稱取樣點SPN和SPN_1-SPN_8相關的已取樣位元。
第9圖是依據本發明實施例的第3圖中取樣電路306和比較電路308的另一種電路設計的示意圖。在本實施例中，取樣電路306包括多個取樣保持電路(用“S/H”表示)801-809和多個比較器811-819。比較電路308包括多個比較器821-828。取樣保持電路801-809中的每個由在時鐘輸入埠處接收的時鐘來觸發，以取樣在輸入埠處接收的電壓輸入，然後，在輸入埠處保持已取樣電壓。如第9圖所示，將同一輸入訊號SIN饋入到所有取樣保持電路801-809的輸入埠。將時鐘CLK1饋入到三個取樣保持電路801-803的時鐘輸入埠，將時鐘CLK2饋入到三個取樣保持電路804-806的時鐘輸入埠，並將時鐘CLK3饋入到三個取樣保持電路807-809的時鐘輸入埠。進一步地，取樣保持電路801-809分別生成已取樣電壓至後面的比較器811-819。在本實施例中，將取樣參考電壓Vref-△V提供給三個比較器813、816、和819，將取樣參考電壓Vref提供給三個比較器812、815、和818，將取樣參考電壓Vref+△V提供給三個比較器811、814、 和817。這樣，在輸入訊號SIN的單個位元週期內，可以獲得對應於所有標稱取樣點SPN和SPN_1-SPN_8的已取樣位元。
在本實施例中，通過比較已取樣位元B5(其是依據訊號品質檢測所使用的標稱取樣點圖案的中心標稱取樣點SPN而獲得的)與已取樣位元B1-B4和B6-B9(其是依據訊號品質檢測所使用的標稱取樣點圖案的中心標稱取樣點SPN_1-SPN_8而獲得的)中的每個，比較電路308生成與標稱取樣點SPN和SPN_1-SPN_8相關的訊號品質檢測結果SQ。因此，比較器821依據已取樣位元B1和B5來決定比較結果Q1，比較器822依據已取樣位元B2和B5來決定比較結果Q2，比較器823依據已取樣位元B3和B5來決定比較結果Q3，比較器824依據已取樣位元B4和B5來決定比較結果Q4，比較器825依據已取樣位元B6和B5來決定比較結果Q5，比較器826依據已取樣位元B7和B5來決定比較結果Q6，比較器827依據已取樣位元B8和B5來決定比較結果Q7，並且，比較器828依據已取樣位元B9和B5來決定比較結果Q8。在閱讀關於第5圖中的電路設計的上述段落之後，由於本領域的通常知識者很容易理解第9圖中的電路設計的詳細說明，為了簡潔，此處省略進一步的說明。
所屬領域的通常知識者易知，可在保持本發明的教示內容的同時對裝置及方法作出諸多修改及變動。因此，以上公開內容應被視為僅受專利申請範圍的限制。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (23)

  1. 一種訊號品質檢測電路，包括：取樣電路，用於依據多個標稱取樣點取樣與目標設備相關的輸入訊號，並分別生成對應於該多個標稱取樣點的多個已取樣位元，其中，該多個標稱取樣點由取樣時間和取樣參考電壓的不同結合設置，且該多個標稱取樣點的數量大於4；以及比較電路，用於通過依據該多個已取樣位元執行比較，生成訊號品質檢測結果；其中該訊號品質檢測電路包含在該記憶體晶片中，且該比較電路進一步用於將該訊號品質檢測結果寫入到該記憶體晶片的模式寄存器。
  2. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該目標設備為記憶體晶片。
  3. 如申請專利範圍第2項所述之訊號品質檢測電路，其中由該記憶體晶片的資料引腳接收該輸入訊號。
  4. 如申請專利範圍第2項所述之訊號品質檢測電路，其中由該記憶體晶片的命令引腳接收該輸入訊號。
  5. 如申請專利範圍第2項所述之訊號品質檢測電路，其中由該記憶體晶片的位址引腳接收該輸入訊號。
  6. 如申請專利範圍第2項所述之訊號品質檢測電路，其中該輸入訊號是被生成至該記憶體晶片的輸出引腳的輸出訊號的回送訊號。
  7. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該多個標稱取樣點的數量不小於9。
  8. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該多個標稱取樣點包括由相同取樣時間和不同取樣參考電壓設置的至少三個標稱取樣點。
  9. 如申請專利範圍第8項所述之訊號品質檢測電路，其中相鄰取樣參考 電壓之間的差相等。
  10. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該多個標稱取樣點包括由相同取樣參考電壓和不同取樣時間設置的至少三個標稱取樣點。
  11. 如申請專利範圍第10項所述之訊號品質檢測電路，其中相鄰取樣時間之間的差相等。
  12. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該取樣電路包括：多個取樣保持電路，輸入埠被饋入該輸入訊號，時鐘輸入埠被饋入不同的時鐘以提供不同的取樣時間，用於在同一位元週期內的該不同的取樣時間內對該輸入訊號進行取樣，並輸出多個已取樣電壓；多工器，用於逐個輸出多個不同的取樣參考電壓；以及多個比較器；用於比較該多個已取樣電壓和該多個取樣參考電壓，以生成該多個已取樣位元；該比較電路包括：多個比較器，用於對該多個已取樣位元進行比較，以生成該訊號品質檢測結果。
  13. 如申請專利範圍第1項所述之訊號品質檢測電路，其中該取樣電路包括：多個取樣保持電路，用於生成多個已取樣電壓；以及多個比較器，用於比較該多個已取樣電壓與多個取樣參考電壓，以生成該多個已取樣位元；該比較電路包括：多個比較器，用於對該多個取樣位元進行比較，以生成該訊號品質檢測結果。
  14. 如申請專利範圍第1項所述之訊號品質檢測電路，其中還包括：電壓生成器，用於提供不同的取樣參考電壓；以及 時鐘生成器，用於提供具有相同頻率且不同相位的多個時鐘以提供不同的取樣時間。
  15. 一種訊號品質檢測方法，包括：通過取樣時間和取樣參考電壓的不同結合設置該多個標稱取樣點，其中該多個標稱取樣點的數量大於4；依據該多個標稱取樣點取樣與目標設備相關的輸入訊號，並分別生成對應於該多個標稱取樣點的多個已取樣位元；以及通過依據該多個已取樣位元執行比較，生成訊號品質檢測結果；其中該記憶體晶片執行該訊號品質檢測方法，並且進一步包括：將該訊號品質檢測結果寫入到該記憶體晶片的模式寄存器。
  16. 如申請專利範圍第15項所述之訊號品質檢測方法，其中該目標設備為記憶體晶片。
  17. 如申請專利範圍第16項所述之訊號品質檢測方法，其中由該記憶體晶片的資料引腳接收該輸入訊號。
  18. 如申請專利範圍第16項所述之訊號品質檢測方法，其中由該記憶體晶片的命令引腳接收該輸入訊號。
  19. 如申請專利範圍第16項所述之訊號品質檢測方法，其中由該記憶體晶片的位址引腳接收該輸入訊號。
  20. 如申請專利範圍第16項所述之訊號品質檢測方法，其中該輸入訊號是被生成至該記憶體晶片的輸出引腳的輸出訊號的回送訊號。。
  21. 如申請專利範圍第15項所述之訊號品質檢測方法，其中該多個標稱取樣點的數量不小於9。
  22. 如申請專利範圍第15項所述之訊號品質檢測方法，其中該多個標稱 取樣點包括由相同取樣時間和不同取樣參考電壓設置的至少三個標稱取樣點。
  23. 如申請專利範圍第15項所述之訊號品質檢測方法，其中該多個標稱取樣點包括由相同取樣參考電壓和不同取樣時間設置的至少三個標稱取樣點。
TW106144712A 2016-12-21 2017-12-20 訊號品質檢測電路及方法 TWI653852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/387,602 US10002650B1 (en) 2016-12-21 2016-12-21 Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
US15/387,602 2016-12-21

Publications (2)

Publication Number Publication Date
TW201824793A TW201824793A (zh) 2018-07-01
TWI653852B true TWI653852B (zh) 2019-03-11

Family

ID=62554802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144712A TWI653852B (zh) 2016-12-21 2017-12-20 訊號品質檢測電路及方法

Country Status (3)

Country Link
US (1) US10002650B1 (zh)
CN (1) CN108414822A (zh)
TW (1) TWI653852B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201908703VA (en) 2018-09-21 2020-04-29 Aem Singapore Pte Ltd System and method for temporal signal measurement of device under test (dut) and method of forming system
CN109639396B (zh) 2018-12-19 2021-03-16 惠科股份有限公司 数据的传输方法、装置及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788571B2 (en) 2003-12-10 2010-08-31 Synthesys Research, Inc. Method and apparatus for using dual bit decisions to measure bit errors and event occurrences
US9378843B1 (en) 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
US9401721B1 (en) 2015-06-16 2016-07-26 Advanced Micro Devices, Inc. Reference voltage generation and tuning

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821360B1 (en) * 1996-02-08 2003-08-20 Sony Corporation Data decoder
US6735259B1 (en) * 1999-12-20 2004-05-11 Nortel Networks Limited Method and apparatus for optimization of a data communications system using sacrificial bits
US6583903B1 (en) * 2000-03-02 2003-06-24 Worldcom, Inc. Method and system for controlling polarization mode dispersion
US20030174766A1 (en) * 2001-12-17 2003-09-18 Nahum Don Signal quality indicator
DE60219277T2 (de) * 2002-01-28 2008-01-03 Lucent Technologies Inc. Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten
US7310389B2 (en) * 2002-03-14 2007-12-18 Syntle Sys Research, Inc Method and apparatus for determining the errors of a multi-valued data signal that are outside the limits of an eye mask
US20040120352A1 (en) * 2002-12-23 2004-06-24 Jungerman Roger Lee Differential error detection with data stream analysis
US7592824B2 (en) * 2003-02-26 2009-09-22 Rambus Inc. Method and apparatus for test and characterization of semiconductor components
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
EP1763678B1 (en) * 2004-07-07 2009-08-26 Verigy (Singapore) Pte. Ltd. Evaluation of an output signal of a device under test
US7970565B2 (en) * 2006-02-27 2011-06-28 Advantest Corporation Measuring device, test device, electronic device, program, and recording medium
US7983368B2 (en) * 2006-12-11 2011-07-19 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
EP1863214A1 (en) * 2007-01-25 2007-12-05 Agilent Technologies, Inc. Digital signal analysis with evaluation of selected signal bits
US8111784B1 (en) * 2008-04-11 2012-02-07 Altera Corporation On-chip data signal eye monitoring circuitry and methods
US8485791B2 (en) * 2009-08-31 2013-07-16 Brown-Cravens-Taylor Ceramic element
WO2013039624A1 (en) * 2011-09-12 2013-03-21 Rambus Inc. Offset and decision feedback equalization calibration
DE102011116585B4 (de) * 2011-10-20 2015-05-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Regelung der Abtastphase
US8982999B2 (en) * 2012-09-30 2015-03-17 Intel Corporation Jitter tolerant receiver
CN103926471B (zh) * 2014-04-25 2017-01-25 浙江大学 用于高速串行器/解串器的眼开监视器装置及测试方法
US9449588B2 (en) * 2014-05-08 2016-09-20 Mathew Verderosa Single container-based portable drum kit
TWI550631B (zh) * 2014-08-04 2016-09-21 瑞昱半導體股份有限公司 記憶體控制電路及相關的記憶體控制方法
US9455046B2 (en) * 2015-01-26 2016-09-27 9011579 Canada Incorporee Adaptive analog-to-digital conversion based on signal prediction
US9582018B1 (en) * 2015-03-19 2017-02-28 Maxlinear Asia Singapore Pte Ltd. Automatic gain compression detection and gain control for analog front-end with nonlinear distortion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788571B2 (en) 2003-12-10 2010-08-31 Synthesys Research, Inc. Method and apparatus for using dual bit decisions to measure bit errors and event occurrences
US9378843B1 (en) 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
US9401721B1 (en) 2015-06-16 2016-07-26 Advanced Micro Devices, Inc. Reference voltage generation and tuning

Also Published As

Publication number Publication date
US10002650B1 (en) 2018-06-19
TW201824793A (zh) 2018-07-01
US20180174626A1 (en) 2018-06-21
CN108414822A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
JP4451189B2 (ja) 試験装置、位相調整方法、及びメモリコントローラ
US7138820B2 (en) System monitor in a programmable logic device
US7102555B2 (en) Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7599299B2 (en) Dynamic reconfiguration of a system monitor (DRPORT)
US10571518B1 (en) Limited pin test interface with analog test bus
US8065572B2 (en) At-speed scan testing of memory arrays
US7619404B2 (en) System and method for testing integrated circuit timing margins
US20070061640A1 (en) Integrated circuit tester with software-scaleable channels
TWI653852B (zh) 訊號品質檢測電路及方法
JP2008145361A (ja) 半導体装置
KR20090060772A (ko) 반도체 디바이스 테스트 시스템
KR102350028B1 (ko) 샘플링 회로 및 수신 전압 추정 방법
TW201706616A (zh) 半導體裝置、測試裝置及測試系統
US20100182857A1 (en) Tester for semiconductor device and semiconductor device
TWI453445B (zh) 被測試元件的測試裝置以及測試方法
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US8521463B2 (en) System for performing electrical characterization of asynchronous integrated circuit interfaces
JP4688390B2 (ja) 高分解能スキュー検出装置及び方法
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US9778678B2 (en) Method and apparatus for clocked data eye measurement
KR101156029B1 (ko) 반도체 메모리 장치 및 그 동작방법
Syed RIC/DICMOS--multi-channel CMOS formatter
JP2004361111A (ja) 半導体試験装置および半導体集積回路の試験方法
Hales A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing
KR20080098761A (ko) 반도체 메모리 장치 및 그 테스트 방법