TWI650942B - 一種電平移位器 - Google Patents

一種電平移位器 Download PDF

Info

Publication number
TWI650942B
TWI650942B TW106123616A TW106123616A TWI650942B TW I650942 B TWI650942 B TW I650942B TW 106123616 A TW106123616 A TW 106123616A TW 106123616 A TW106123616 A TW 106123616A TW I650942 B TWI650942 B TW I650942B
Authority
TW
Taiwan
Prior art keywords
switching element
voltage
path end
node
control
Prior art date
Application number
TW106123616A
Other languages
English (en)
Other versions
TW201904199A (zh
Inventor
吳軍
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Publication of TW201904199A publication Critical patent/TW201904199A/zh
Application granted granted Critical
Publication of TWI650942B publication Critical patent/TWI650942B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明公開了一種電平移位器，包括：偏置電壓提供電路、電平移位電路和輸出切換電路。電平移位電路包括上電平移位單元和下電平移位單元。其中，當上電平移位單元處於截止狀態時，上電平移位單元進一步接收第一偏置電壓，以使上電平移位單元處於非完全截止狀態，從而提高上電平移位單元的回應速度；而當下電平移位單元處於截止狀態時，下電平移位單元進一步接收第二偏置電壓，以使下電平移位單元處於非完全截止狀態，以提高下電平移位單元的回應速度。本發明的電平移位器具有較快的回應速度。

Description

一種電平移位器
本發明涉及電平移位器，特別是涉及一種能夠快速回應的電平移位器。
電平移位器是用來將具有某種電壓振幅的輸入信號轉換成另一種不同電壓振幅的輸出信號的電路，其廣泛地應用在整合具有不同操作電壓的不同類型的積體電路中。
現有的電平移位器，特別是電荷泵浦電平移位器(charge pump level shifter)，其運作的速度較慢，因此其並不適合在高頻率下操作。特別是，傳統的電平移位器大多採用輸入輸出器件（IO device），這些輸入輸出器件的高閾值電壓和低輸入電壓振幅極大地影響了其回應速度，造成整個電平移位器的運作的速度較慢。
有鑑於此，有必要設計開發一種新的電平移位器，來克服上述缺陷。
本發明主要解決的技術問題是提供一種電平移位器，其具有較快的回應速度。
為解決上述技術問題，本發明採用的一個技術方案是：提供一種電平移位器，包括：偏置電壓提供電路、電平移位電路和輸出切換電路。其中，偏置電壓提供電路包括第一偏置電壓提供單元，其設置在第一工作電壓和地電壓之間，並提供第一偏置電壓；第二偏置電壓提供單元，其設置在所述第一工作電壓和所述地電壓之間，並提供第二偏置電壓。電平移位電路包括上電平移位單元，其接收第一控制信號並連接所述第一工作電壓，其根據所述第一控制信號以確定是否導通所述上電平移位單元，從而確定是否輸出所述第一工作電壓；和下電平移位單元，其接收所述第一控制信號並連接第二工作電壓，其根據所述第一控制信號以確定是否導通所述下電平移位單元，從而確定是否輸出所述第二工作電壓。輸出切換電路包括第一開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收第一控制電壓，所述第一通路端接收所述電平移位電路的輸出，當所述電平移位電路輸出所述第一工作電壓時，所述第一開關元件導通，以使所述輸出切換電路輸出所述第一工作電壓；而當所述電平移位電路輸出所述第二工作電壓時，所述第一開關元件截止；和第二開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收第二控制電壓，所述第一通路端接收第二控制信號，所述第二控制信號設計成匹配所述第一開關元件的操作，以在所述第一開關元件導通時，所述第二開關元件截止；而在所述第一開關元件截止時，所述第二開關元件導通，以使所述輸出切換電路輸出所述地電壓；其中，所述第一開關元件為第一類型開關元件，而所述第二開關元件為第二類型開關元件，且所述第一類型開關元件的類型與所述第二類型開關元件的類型相反。其中，當所述上電平移位單元處於截止狀態時，所述上電平移位單元進一步接收所述第一偏置電壓，以使所述上電平移位單元處於非完全截止狀態；而當所述下電平移位單元處於截止狀態時，所述下電平移位單元進一步接收所述第二偏置電壓，以使所述下電平移位單元處於非完全截止狀態。
其中，所述第一偏置電壓提供單元包括：第三開關元件、第一偏置電流提供電路和第一電壓緩衝電路。所述第三開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述控制端與所述第二通路端連接在一起，此連接處定義為第一節點。所述第一偏置電流提供電路連接至所述第一節點，且所述第一偏置電流提供電路通過所述第一節點而連接所述第三開關元件從而為所述第三開關元件提供偏置電流以使所述第三開關在所述第一節點處產生所述第一偏置電壓。所述第一電壓緩衝電路連接至所述第一節點以緩衝輸出所述第一偏置電壓。
其中，所述上電平移位單元包括第四開關元件和第一源極跟隨電路。所述第四開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述第二通路端作為所述上電平移位單元的輸出端與所述下電平移位單元相連。所述第一源極跟隨電路連接至所述第四開關元件的控制端，且此連接處定義為第二節點，其中，所述第一源極跟隨電路進一步通過所述第二節點而連接至所述第一偏置電壓提供單元以使得所述第二節點上的電壓跟隨所述第一偏置電壓的變化而變化，從而使得當所述上電平移位單元處於截止狀態時，所述第四開關元件處於非完全截止狀態。
其中，所述第二偏置電壓提供單元包括第五開關元件、第二偏置電流提供電路和第二電壓緩衝電路。所述第五開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第二工作電壓，所述控制端與所述第二通路端連接在一起，且此連接處定義為第三節點。所述第二偏置電流提供電路連接所述第三節點，且所述第二偏置電流提供電路通過所述第三節點而連接所述第五開關元件從而為所述第五開關元件提供偏置電流以使所述第五開關元件在所述第三節點處產生所述第二偏置電壓。所述第二電壓緩衝電路連接至所述第三節點以緩衝輸出所述第二偏置電壓。
其中，所述下電平移位單元包括第六開關元件和第二源極跟隨電路。所述第六開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第二工作電壓，而所述第二通路端作為所述下電平移位單元的輸出端與所述上電平移位單元相連。所述第二源極跟隨電路連接至所述第六開關元件的控制端，且此連接處定義為第四節點，其中，所述第二源極跟隨電路進一步通過所述第四節點而連接至所述第二偏置電壓提供單元以使得所述第四節點上的電壓跟隨所述第二偏置電壓的變化而變化，從而使得當所述下電平移位單元處於截止狀態時，所述第六開關元件處於非完全截止狀態。
其中，所述第一偏置電流提供電路包括第七開關元件和第八開關元件。所述第七開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述地電壓，所述控制端和所述第二通路端均連接至第一電壓源。所述第八開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一電壓源，所述第一通路端連接至所述地電壓，而所述第二通路端連接至所述第一節點以提供偏置電流至所述第三開關元件。
其中，所述第一電壓緩衝電路包括第一運算放大器、第九開關元件和第十開關元件。所述第一運算放大器包括正輸入端、負輸入端和輸出端，其中，所述負輸入端連接至所述第一節點。所述第九開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二工作電壓，所述第二通路端連接至所述地電壓。所述第十開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一運算放大器的輸出端，所述第一通路端連接至所述第一工作電壓，所述第二通路端連接至所述第九開關元件的第一通路端，其連接處定義為第五節點，且所述第五節點進一步連接所述第一運算放大器的正輸入端。
其中，所述第一源極跟隨電路包括第十一開關元件和第十二開關元件。所述第十一開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一偏置電壓提供單元，所述第一通路端連接至所述第一工作電壓。所述第十二開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端接收所述第一控制信號，所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十一開關元件的第二通路端，且所述第十一開關元件的第二通路端與所述第十二開關元件的第一通路端之間的連接處為所述第二節點，其進一步連接至所述第四開關元件的控制端。
其中，所述上電平移位單元進一步包括第一電容，設置在所述第十二開關元件的控制端和所述第二節點之間。
其中，所述第二偏置電流提供電路包括第十三開關元件和第十四開關元件。所述第十三開關元件包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述控制端和所述第二通路端均連接至第二電壓源。所述第十四開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二電壓源，所述第一通路端連接至所述第一工作電壓，而所述第二通路端連接至所述第三節點以提供偏置電流至所述第五開關元件。
其中，所述第二電壓緩衝電路包括第二運算放大器、第十五開關元件和第十六開關元件。所述第二運算放大器包括正輸入端、負輸入端和輸出端，其中，所述負輸入端連接至所述第三節點。所述第十五開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二運算放大器的輸出端，所述第一通路端連接至所述第一工作電壓。所述第十六開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端和所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十五開關元件的第二通路端，其連接處定義為第六節點，且所述第六節點進一步連接所述第二運算放大器的正輸入端。
其中，所述第二源極跟隨電路包括第十七開關元件和第十八開關元件。所述第十七開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二偏置電路提供單元，所述第一通路端連接至所述第一工作電壓。所述第十八開關元件包括控制端、第一通路端和第二通路端，其中，所述控制端接收所述第一控制信號，所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十七開關元件的第二通路端，且所述第十七開關元件的第二通路端與所述第十八開關元件的第一通路端之間的連接處為所述第四節點，其進一步連接至所述第六開關元件的控制端。
其中，所述下電平移位單元進一步包括第二電容，設置在所述第十八開關元件的控制端和所述第四節點之間。
其中，所述輸出切換電路進一步包括第一緩衝單元和第二緩衝單元。所述第一緩衝單元設置在所述電平移位電路的輸出端與所述第一開關元件的第一通路端之間。所述第二緩衝單元設置在所述第二控制信號與所述第二開關元件的第一通路端之間。
其中，所述第一緩衝單元包括第一反相器和第二反相器。所述第一反相器設置在所述第一工作電壓和所述第二工作電壓之間，其中，所述第一反相器包括輸入端和輸出端，所述第一反相器的輸入端連接至所述電平移位電路的輸出端。所述第二反相器設置在所述第一工作電壓和所述第二工作電壓之間，其中，所述第二反相器包括輸入端和輸出端，所述第二反相器的輸入端連接至所述第一反相器的輸出端，而所述第二反相器的輸出端連接至所述第一開關元件的第一通路端。
其中，所述第二緩衝單元包括第三反相器、第四反相器和第五反相器。所述第三反相器設置在所述第二工作電壓和所述地電壓之間，其中，所述第三反相器包括輸入端和輸出端，所述第三反相器的輸入端接收所述第二控制信號。所述第四反相器設置在所述第二工作電壓和所述地電壓之間，其中，所述第四反相器包括輸入端和輸出端，所述第四反相器的輸入端連接至所述第三反相器的輸出端。所述第五反相器設置在所述第二工作電壓和所述地電壓之間，其中，所述第五反相器包括輸入端和輸出端，所述第五反相器的輸入端連接至所述第四反相器的輸出端，而所述第五反相器的輸出端連接至所述第二開關元件的第一通路端以將所述第二控制信號的反相信號傳輸至所述第二開關元件的第一通路端。
其中，所述第一控制電壓大於所述第二工作電壓與所述第一開關元件的閾值電壓之差；而所述第二控制電壓小於所述第二工作電壓與所述第二開關元件的閾值電壓之和。
本發明的有益效果是：區別于現有技術的情況，本發明的電平移位器能夠使上電平移位單元和下電平移位單元處於非完全截止狀態，從而提供其回應速度；且採用核心器件和第一類型的輸入輸出器件，也會極大地提高其回應速度，提高整個裝置的運作速度，使其適合在高頻狀態下進行工作。
在以下描述中闡述了具體的細節以便充分理解本發明。但是本發明能夠以多種不同於在此描述的其他方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式的限制。
針對背景技術中提到的缺陷，本發明提供一種新的電平移位器。下面將結合附圖和實施方式對本發明作進一步的詳細描述。
請參閱圖1，其繪示為本發明實施例的電平移位器的方框示意圖。如圖1所示，本發明實施例的電平移位器100包括偏置電壓提供電路110、電平移位電路120和輸出切換電路130。
其中，偏置電壓提供電路110包括第一偏置電壓提供單元111和第二偏置電壓提供單元112。第一偏置電壓提供單元111設置在第一工作電壓vddio與地電壓之間，並提供第一偏置電壓；而第二偏置電壓提供112也設置在第一工作電壓vddio與地電壓之間，並提供第二偏置電壓。在本發明實施例中，第一工作電壓vddio可以設置為3.3V。
電平移位電路120包括上電平移位單元121和下電平移位單元122。上電平移位單元121連接第一工作電壓vddio，接收第一控制信號UPB，並根據第一控制信號UPB確定是否導通上電平移位單元121，進而確定是否輸出第一工作電壓vddio；而下電平移位單元122連接第二工作電壓dvdd，接收第一控制信號UPB，並根據第一控制信號UPB確定是否導通下電平移位單元122，進而確定是否輸出第二工作電壓dvdd。其中，第一控制信號UPB是由地電壓和第二工作電壓dvdd所組成的脈寬調製信號。在本發明實施例中，第二工作電壓dvdd可以設置為1.1V。
輸出切換電路130包括開關元件T1~T2。本領域技術人員可以理解的是，以下所介紹的開關元件均分別包括控制端、第一通路端和第二通路端，其中開關元件可以採用電晶體而實現，而開關元件的控制端是指電晶體的柵極，開關元件的第一通路端是指電晶體的源極，而開關元件的第二通路端是指電晶體的漏極。
其中，開關元件T1的控制端接收第一控制電壓Vbp，而其第一通路端接收電平移位電路120的輸出。當電平移位電路120輸出第一工作電壓vddio時，開關元件T1導通，以使輸出切換電路130輸出第一工作電壓vddio；而當電平移位電路120輸出第二工作電壓dvdd時，開關元件T1截止。
開關元件T2的控制端接收第二控制電壓Vbn，而其第一通路端接收第二控制信號DN。其中，第二控制信號DN也是由地電壓和第二工作電壓dvdd所組成的脈寬調製信號，且第二控制信號DN被設計成匹配開關元件T1的操作，以在開關元件T1導通時，開關元件T2截止；而在開關元件T1截止時，開關元件T2導通，以使輸出切換電路300輸出地電壓。在本發明實施例中，第二控制信號DN可以被設計成如下：當第二控制信號DN為地電壓時，開關元件T2截止；而當第二控制信號DN為第二工作電壓dvdd時，開關元件T2導通，以使輸出切換電路130輸出地電壓。
其中，開關元件T1為第一類型開關元件，而開關元件T2為第二類型開關元件，且第一類型開關元件的類型與第二類型開關元件的類型相反。在本發明實施例中，開關元件T1為pMOS電晶體，而開關元件T2為nMOS電晶體。
在本發明中，當上電平移位單元121處於截止狀態時，其進一步接收第一偏置電壓提供單元111所提供的第一偏置電壓，因此，上電平移位單元121處於非完全截止狀態，從而提高了上電平移位單元121的回應速度。而當下電平移位單元122處於截止狀態時，其進一步接收第二偏置電壓提供單元112所提供的第二偏置電壓，因此，下電平移位單元122處於非完全截止狀態，從而提高了下電平移位單元122的回應速度。
也就是說，本發明的電平移位器100是在電平移位電路120之前進一步設計了偏置電壓提供電路110，以提供偏置電壓至電平移位電路120，從而使得電平移位電路120在切換第一工作電壓vddio與第二工作電壓dvdd時，原本應當處於截止狀態的部分元件能夠處於非完全截止狀態，因此在進行切換時，其能快速地進行回應，提高整個裝置的運作速度。請一併參閱圖2，其中，圖2繪示為圖1所示的電平移位器在一實施例中的簡要示意圖。如圖1-2所示，本實施例的的第一偏置電壓提供單元111包括開關元件T3、第一偏置電流提供電路1111和第一電壓緩衝電路1112。
其中，開關元件T3的第一通路端連接第一工作電壓vddio，而其控制端和第二通路端連接在一起，且此連接處可以定義為第一節點A。第一偏置電流提供電路1111連接至第一節點A，且第一偏置電流提供電路1111通過第一節點A而連接開關元件T3從而為開關元件T3提供偏置電流以使開關元件T3在第一節點A處產生第一偏置電壓。而第一電壓緩衝電路1112也連接至第一節點A以緩衝輸出第一偏置電壓。
上電平移位單元121包括開關元件T4和第一源極跟隨電路1210，其中，開關元件T4的第一通路端也連接至第一工作電壓vddio，而第二通路端作為上電平移位單元121的輸出端與下電平移位單元122相連。第一源極跟隨電路1210連接至開關元件T4的控制端，且此連接處可定義為第二節點B，其中，第一源極跟隨電路1210進一步通過第二節點B而連接至第一偏置電壓提供單元111以使得第二節點B上的電壓跟隨第一偏置電壓的變化而變化，從而使得當上電平移位單元121處於截止狀態時，開關元件T4處於非完全截止狀態。
也就是說，在本實施例中，第一偏置電壓提供單元111中的第一偏置電流提供電路1111為開關元件T3提供偏置電流從而使得開關元件T3在第一節點A處產生第一偏置電壓，然後通過第一電壓緩衝電路1112和上電平移位單元121中的第一源極跟隨電路1210而使得第二節點B處的電壓跟隨第一節點A處的第一偏置電壓的變化而變化，因此，當上電平移位單元121處於截止狀態時，開關元件T4能夠處於非完全截止狀態。
相似地，第二偏置電壓提供單元112包括開關元件T5、第二偏置電流提供電路1121和第二電壓緩衝電路1122。其中，開關元件T5的第一通路端連接至第二工作電壓dvdd，而其控制端和第二通路端連接在一起，且此連接處定義為第三節點C。第二偏置電流提供電路1121連接第三節點C，且第二偏置電流提供電路1121通過第三節點C而連接開關元件T5從而為開關元件T5提供偏置電流以使得開關元件T5在第三節點C處產生第二偏置電壓。而第二電壓緩衝電路1122連接至第三節點C以緩衝輸出第二偏置電壓。
下電平移位單位1220包括開關元件T6和第二源極跟隨電路1220。其中，開關元件T6的第一通路端連接至第二工作電壓dvdd，而其第二通路端作為下電平移位單元122的輸出端與上電平移位單元121相連。第二源極跟隨電路1220連接開關元件T6的控制端，且此連接處定義為第四節點D，其中，第二源極跟隨電路1220進一步通過第四節點D而連接至第二偏置電壓提供單元112以使得第四節點D上的電壓跟隨第二偏置電壓的變化而變化，從而使得當所述下電平移位單元處於截止狀態時，開關元件T6處於非完全截止狀態。
具體地，請一併參閱圖3，其中，圖2繪示為圖1-2所示的電平移位器在一實施例中的具體電路示意圖。以下將以圖1-3為例一併介紹本發明。
第一偏置電壓提供電路111中的第一偏置電流提供電路1111包括開關元件T7~T8，而第一電壓緩衝電路包括第一運算放大器11121和開關元件T9~T10。
其中，開關元件T7的第一通路端連接至地電壓，而其控制端和第二通路端連接至第一電壓源V1，即外部提供的電壓來源。開關元件T8的控制端連接至第一電壓源V1，而其第一通路端連接至地電壓。
第一運算放大器11211包括正輸入端、負輸入端和輸出端，其負輸入端連接第一節點A。開關元件T9的控制端連接至第二工作電壓dvdd，而其第二通路端連接至地電壓。開關元件T10的控制端連接至第一運算放大器11211的輸出端，其第一通路端連接至第一工作電壓vddio，而其第二通路端連接至開關元件T9的第一通路端，且其連接處定義為第五節點E。此外，第一運算放大器11211的正輸入端進一步連接至第五節點E。
而上電平移位單元121中的第一源極跟隨電路1210包括開關元件T11和T12。其中，開關元件T11的控制端連接至第一運算放大器11211的輸出端，而其第一通路端連接至第一工作電壓vddio。開關元件T12的控制端接收第一控制信號UPB，其第二通路端連接至地電壓，而其第一通路端連接至開關元件T11的第二通路端，且開關元件T11的第二通路端和開關元件T12的第一通路端之間的連接處為第二節點B，其進一步連接至開關元件T4的控制端。
類似地，第二偏置電壓提供單元112中的第二偏置電流提供電路1121包括開關元件T13和T14，而第二電壓緩衝電路1122包括第二運算放大器11221和開關元件T15和T16。
其中，開關元件T13的第一通路端連接至第一工作電壓vddio，而其控制端和第二通路端均連接至第二電壓源V2，即外部提供的電壓來源。開關元件T14的控制端連接至第二電壓源V2，第一通路端連接至第一工作電壓vddio。第二運算放大器11221包括正輸入端、負輸入端和輸出端，其負輸入端連接至第三節點C。開關元件T15的控制端連接至第二運算放大器11221的輸出端，而其第一通路端連接至第一工作電壓vddio。開關元件T16的控制端和第二通路端連接至地電壓，而其第一通路端連接至開關元件T15的第二通路端，且其連接處定義為第六節點F。此外，第二運算放大器的正輸入端連接至第六節點F。
下電平移位單元122中的第二源極跟隨電路1220包括開關元件T17~T18。其中，開關元件T17的控制端連接至第二運算放大器11221的輸出端，而其第一通路端連接至第一工作電壓vddio。開關元件T18的控制端接收第一控制信號UPB，其第二通路端連接至地電壓，而其第一通路端連接至開關元件T17的第二通路端，且開關元件T17的第二通路端和開關元件T18的第一通路端之間的連接處為第四節點D，其進一步連接至開關元件T6的控制端。
其中，在本實施例中，開關元件T3、T4、T9、T10、T11、T12、T13、T14、T15、T16、T17和T18為第一類型開關元件，即pMOS電晶體；而開關元件T5、T6、T7和T8為第二類型開關元件，即nMOS電晶體。
此外，在本發明實施例中，上電平移位單元121還可進一步包括電容C1，其設置在開關元件T12的控制端和第二節點B之間；類似地，下電平移位單元122也可進一步包括電容C2，其設置在開關元件T18的控制端和第四節點D之間。
輸出切換電路130可進一步包括第一緩衝單元131和第二緩衝單元132。第一緩衝單元131設置在電平移位電路120的輸出端與開關元件T1的第一通路端之間。而第二緩衝單元132設置在第二控制信號DN與開關元件T2的第一通路端之間。
其中，第一緩衝單元131和第二緩衝單元132可以分別採用多個反相器而構成。在本發明實施例中，第一緩衝單元131包括第一反相器1311和第二反相器1312，其中，第一反相器1311和第二反相器1312均設置在第一工作電壓vddio和第二工作電壓dvdd之間，其分別包括輸入端和輸出端，且第一反相器1311和第二反相器1312串聯在一起，且第一反相器1311的輸入端連接至電平移位電路120的輸出端，而第二反相器1312的輸出端連接至開關元件T1的第一通路端，以將電平移位電路120的輸出傳輸至第一開關元件T1的第一通路端。
而第二緩衝單元132包括第三反相器1321、第四反相器1322和第五反相器1323，其中，第三反相器1321、第四反相器1322和第五反相器1323串聯在一起且設置在第二工作電壓dvdd和地電壓之間，其也分別包括輸入端和輸出端。第三反相器1321的輸入端接收第二控制信號DN，第四反相器1322的輸入端連接第三反相器1321的輸出端，而第五反相器1323的輸入端連接第四反相器1322的輸出端，而其輸出端連接至開關元件T2的第一通路端，以將第二控制信號DN的反向信號傳輸至開關元件T2的第一通路端。
在本發明實施例中，第二緩衝單元132中的第三反相器1321、第四反相器1322和第五反相器1323採用核心器件（core device）；開關元件T3、T4、T5、T6以及第一緩衝單元131中的第一反相器1311和第二反相器1312採用第一類型輸入輸出器件（IO device）；而其它的器件，如開關元件T1~T2、T7~T18、第一運算放大器11121和第二運算放大器11221均採用第二類型輸入輸出器件。其中，第一類型輸入輸出器件的驅動電壓低於第二類型輸入輸出器件的驅動電壓。
也就是說，在本發明實施例中，在偏置電壓提供電路110的第一偏置電壓提供單元111中，開關元件T3是第一類型輸入輸出器件，而其它元件均為第二類型輸入輸出器件；對應地，在第二偏置電壓提供單元112中，開關元件T5是第一類型輸入輸出器件，而其它元件均為第二類型輸入輸出器件。在電平移位電路120的上電平移位單元121中，開關元件T4是第一類型輸入輸出器件，而開關元件T11和T12是第二類型輸入輸出器件；對應地，在下電平移位單元122中，開關元件T6是第一類型輸入輸出器件，而開關元件T17和T18是第二類型輸入輸出器件。輸出切換電路130中的開關元件T1和T2採用第二類型輸入輸出器件。第一緩衝單元131中的第一反相器1311和第二反相器1312分別是第一類型輸入輸出器件，而第二緩衝單元132中的第三反相器1321、第四反相器1322和第五反相器1323分別是核心器件。
本領域技術人員可以理解的是，通常地，核心器件的速度較快，驅動能力較強，但是其能夠承受的電壓差較低。而輸入輸出器件的速度較慢，驅動能力較差，但是其能夠承受的電壓差較大。因此，在本發明中，核心器件所需要的驅動電壓較低，但是，其只能工作在較低電壓差的環境中；而輸入輸出器件所需要的驅動電壓較高，但是，其能工作在較高電壓差的環境中。
在本發明實施例中，第一類型輸入輸出器件可以是2.5V的輸入輸出器件，而第二類型輸入輸出器件可以是3.3V的輸入輸出器件。也就是說，第一類型輸入輸出器件只能承受2.5V的電壓差值，但是，其所需要的驅動電壓較低；而第二類型輸入輸出器件能承受3.3V的電壓差值，但是，其所需要的驅動電壓較高。以下將具體介紹上電平移位器的工作原理。請繼續參閱圖1-3，在本發明實施例中，第一電壓源V1為高電壓源，而第二電壓源V2為低電壓源，例如地電壓。因此，在第一電壓源V1的作用下，第一偏置電流提供電路1111中的開關元件T7和T8均導通，流入電流IB流經開關元件T7。
由於開關元件T8導通，因此，地電壓通過導通的開關元件T8對第一節點A進行放電，即導通的開關元件T8會將地電壓傳遞至第一節點A。此時，第一節點A處的電壓為低電壓，即邏輯“0”。而開關元件T3為pMOS電晶體，且其第一通路端連接第一工作電壓vddio（即高電壓），因此，開關元件T3導通，第一工作電壓vddio對開關元件T3進行充電，拉升第一節點A的電壓。
而開關元件T8是一直保持著導通狀態的，因此，地電壓通過導通的開關元件T8對第一節點A進行放電；而第一工作電壓vddio通過導通的開關元件T3對第一節點A進行充電，兩者達到均衡狀態。也就是說，在工作時，第一節點A上會具有一定的電壓，其大於地電壓而小於第一工作電壓vddio。
類似地，在第二電壓源V2的作用下，第二偏置電流提供電路1121中的開關元件T13和T14均導通，通過導通的開關元件T13而流出電流IB。
由於開關元件T14導通，因此，第一工作電壓vddio對第三節點C進行充電，拉升第三節點C處的電壓。當第三節點C處的電壓拉升至一定水準，則開關元件T5導通，第二工作電壓dvdd通過導通的開關元件T5對第三節點C進行放電，兩者達到均衡狀態。因此，在工作時，第三節點C上也會具有一定的電壓，其大於第二工作電壓dvdd（1.1V）而小於第一工作電壓vddio（3.3V）。
另，對於第一偏置電壓提供單元111和上電平移位單元121來說，開關元件T9的控制端是連接至第二工作電壓dvdd（1.1V），因此，開關元件T9應該是處於截止狀態的，其很難被導通。
第五節點E在開始狀態下應該是處於虛地狀態，即“0”電位。由於第一運算放大器11121的正輸入端連接第五節點E，因此，開始狀態下，第一運算放大器11121的正輸入端上的電壓是小於其負輸入端上的電壓，則第一運算放大器112211輸出低電壓，即邏輯“0”電位。則此種狀態時，開關元件T10導通，第一工作電壓vddio通過導通的開關元件T10對第五節點E進行充電，拉升第五節點E處的電壓。
第五節點E處的電壓拉升，則第一運算放大器11121的正輸入端上的電壓同樣進行爬升，即其正輸入端和負輸入端上的電壓差值減小，因此，第一運算放大器11121的輸出端輸出的電壓升高。則開關元件T10的控制端與第一通路端之間的電壓差減小，開關元件T10慢慢截止。理論上，第五節點E、第一運算放大器112211的正輸入端和負輸入端上的電壓應當趨向於一致。
當第一控制信號UPB是處於第二工作電壓dvdd（1.1V）時，如圖3所示，第一源極跟隨電路1210中的開關元件T11~T12所組成的電路與開關元件T9~T10所組成的電路相同。因此，第二節點B與第五節點E類似，其也會具有一定的電壓，也就是說，第二節點B上的電壓應當和第一運算放大器11121的負輸入端上的電壓相同。
此時，由於第二節點B上具有一定的電壓，因此，上電平移位單元121中的開關元件T4處於截止狀態。
相對地，對於第二偏置電壓提供單元111和下電平移位單元121來說，第六節點F在開始狀態下處於虛地狀態，即“0”電位。由於第二運算放大器11221的正輸入端連接第六節點F，因此，開始狀態下，第二運算放大器11221的正輸入端上的電壓小於其負輸入端上的電壓，因此，第二運算放大器11221輸出低電壓。此時，開關元件T15導通，第一工作電壓vddio通過導通的開關元件T15對第六節點F進行充電，拉升第六節點F處的電壓。
第六節點F上的電壓拉升，則第二運算放大器11221的正輸入端上的電壓同樣進行爬升，即其正輸入端和負輸入端上的電壓差值減小。
需要注意的是，由於開關元件T16的控制端是連接至地電壓的，因此，當第六節點F上的電壓拉升至一定水準時，則開關元件T16導通，地電壓通過導通的開關元件T16對第六節點F進行放電，即拉低第六節點F上的電壓。
也就是說，第一工作電壓vddio（3.3V）通過開關元件T15而對第六節點F進行充電，而地電壓通過開關元件T16而對第六節點F進行放電，第二運算放大器11221則根據其負輸入端和正輸入端上的電壓值，而調節開關元件T15的導通程度或者截止程度，其逐漸達到一定的均衡。
在這個過程中，由於第一控制信號UPB是處於第二工作電壓dvdd（1.1V），而開關元件T18的控制端連接第一控制信號UPB，因此，對於開關元件T18來說，其是難以導通的。而開關元件T17與開關元件T15類似，其由第二運算放大器11221的輸出端輸出的電壓來控制的，也就是說，當開關元件T15導通，第一工作電壓vddio對第六節點F進行充電時，開關元件T17也是導通的，第一工作電壓vddio同樣對第四節點D進行充電。但是，需要注意的是，開關元件T17和T18所組成的電路中，其沒有放電路徑（因為開關元件T18連接處於第二工作電壓dvdd的第一控制信號UPB，其處於截止狀態），即第四節點D只會被第一工作電壓vddio經過開關元件T17來進行充電。
也就是說，將第二源極跟隨電路1220中的開關元件T17和T18所組成的電路與開關元件T15和T16所組成的電路相比較可知，開關元件T17和T18所組成的電路只有充電而無放電，而開關元件T15和T16所組成的電路既有充電又有放電，因此，第四節點D上的電壓肯定是大於第六節點F上的電壓。如上所述，第三節點C上的電壓是大於第二工作電壓dvdd（1.1V）而小於第一工作電壓vddio（3.3V），而第六節點F上的電壓趨於與第三節點C上的電壓一致，因此其肯定是大於第二工作電壓dvdd（1.1V）的。而第四節點D上的電壓一定大於第六節點F上的電壓。
因此，對於下電平移位單元122中的開關元件T6來說，儘管其第一通路端是連接第二工作電壓dvdd，但是，其控制端是連接在第四節點D上的。而在這個過程中，第四節點D上會聚集較大的電壓，因此，開關元件T6導通。特別是，開關元件T6是第一類型輸入輸出器件(2.5V IO device)，因此，其並不需要特別高的電壓即可導通。
即，當第一控制信號UPB處於第二工作電壓dvdd（1.1V）時，開關元件T4截止，即電平移位電路120中的上電平移位電路121截止；而開關元件T6導通，即電平移位電路120中的下電平移位電路122導通。因此，電平移位電路120通過導通的開關元件T6輸出第二工作電壓dvdd。
此外，本領域技術人員可以理解的是，在此時，開關元件T4和T6所組成的電路和開關元件T3和T8所組成的電路類似。
具體地，由於開關元件T8在第一電壓源V1的作用下，處於導通狀態，因此，地電壓通過導通的開關元件T8對第一節點A進行放電，第一節點A上的電壓拉低。而如果第一節點A上的電壓拉低到一定水準，則開關元件T3導通，第一工作電壓vddio通過導通的開關元件T3來對第一節點A進行充電，拉升第一節點A上的電壓。第一節點A上的電壓升高，則開關元件T3截止。
也就是說，在這個過程中，第一偏置電流提供電路1111為開關元件T3提供偏置電流，從而使得第一節點A處能夠產生特定的第一偏置電壓，而由於第一節點A也是連接開關元件T3的控制端，因此第一節點A上的第一偏置電壓能夠使開關元件T3是處於非完全截止狀態，一旦第一節點A上的第一偏置電壓減小至一定水準，則第一工作電壓vddio會很快地對第一節點A上的電壓進行補充。換句話說，在這個過程中，會有漏電流流經開關元件T3，來補充第一節點A上的電壓，開關元件T3會非常地靈敏。
同樣地，如上所述，第二節點B上的電壓是跟隨第一節點A的（即第一運算放大器11121的負輸入端上的電壓）第一偏置電壓的變化而進行變化的，因此，與開關元件T3相類似，由於第二節點B上的電壓作用，開關元件T4也是處於非完全截止狀態，有漏電流流經開關元件T4。特別是，開關元件T4和開關元件T3均是第一類型輸入輸出器件（2.5V IO device），因此，其需要的驅動電壓並不高。
當第一控制信號UPB從第二工作電壓dvdd（1.1V）切換至地電壓(0V)時，則第一源極跟隨電路1210中的開關元件T12導通，因此，地電壓通過導通的開關元件T12對第二節點B進行放電，拉低第二節點B處的電壓。
此時，由於第二節點B處的電壓被拉低，則開關元件T4導通。特別是，由於開關元件T4在之前是處於非完全截止狀態，因此，其切換至導通狀態的速度非常快，也就是說，上電平移位單元121的回應速度較快。
此外，由於開關元件T12的控制端和第二節點B之間進一步設置了電容C1，因此，當開關元件T12的控制端接收的第一控制信號UPB從第二工作電壓dvdd切換至地電壓時，即開關元件T12的控制端上的電壓從第二工作電壓dvdd跳變至地電壓，因此，由於電容C1的耦合作用（自舉作用），第二節點B上的電壓也會產生一定地跳變，向地電壓進行變化。也就是說，電容C1的設置會進一步促使第二節點B處的電壓進行放電，拉低第二節點B處的電壓。因此，電容C1的設置可以進一步提高上電平移位單元121的回應速度，使其非受限於開關元件T12的切換速度。
對應地，當第一控制信號UPB從第二工作電壓dvdd（1.1V）切換至地電壓(0V)時，則下電平移位單元122中的開關元件T18導通，因此，地電壓通過導通的開關元件T18進行放電，拉低第四節點D處的電壓。
此時，由於第四節點D處的電壓被拉低，則開關元件T6截止。而開關元件T18的控制端和第四節點D處的電容C2也會進一步地提高下電平移位單元122的回應速度，使其非受限於開關元件T18的切換速度。
也就是說，在第一控制信號UPB處於地電壓時，則開關元件T4導通，即上電平移位單元121導通；而開關元件T6截止，則下電平移位單元122截止。因此，電平移位電路120的輸出端通過導通的開關元件T4而輸出第一工作電壓vddio（3.3V）。
當第一控制信號UPB處於地電壓時，則下電平移位單元122中的開關元件T17和T18所組成的電路與第二偏置電壓提供單元112中的開關元件T15和T16所組成的電路相類似。即，地電壓通過開關元件T18和T16分別對第四節點D和第六節點F進行放電，第一工作電壓vddio通過開關元件T17和T15對第四節點D和第六節點F進行充電。第四節點D上的電壓跟隨第六節點F上的電壓。而第六節點F上的電壓與第二運算放大器11221的負輸入端上的電壓相同，其與正輸入端(即第三節點C)上的電壓趨於一致，即第四節點D上的電壓根據第三節點C上的第二偏置電壓的變化而進行變化。
因此，在此種情況下，電平移位電路120中的開關元件T4（處於導通狀態）和T6（處於截止狀態）所組成的電路與第二偏置電壓提供單元112中的開關元件T14和T5所組成的電路類似。
開關元件T14在第二電壓源V2的作用下導通，第一工作電壓vddio持續地對第三節點C進行充電，拉升第三節點C的電壓。當第三節點C的電壓拉升至一定水準時，開關元件T5導通，第二工作電壓dvdd對第三節點C進行放電，拉低第四節點C的電壓。第四節點C的電壓拉低，開關元件T5截止。由於開關元件T14是一直導通的，因此，充電過程一直進行，第四節點C的電壓會繼續被拉升，依次迴圈。
換句話說，也就是開關元件T5處於非完全截止狀態，第三節點C上的電壓拉升至一定水準，則第二工作電壓dvdd會很快地對第三節點C進行放電，即，開關元件T5是有漏電流流過。
同樣地，由於第四節點D上的電壓是跟隨第三節點C的，因此，類似地，開關元件T6也是處於非完全截止狀態。其中，開關元件T5和T6也是第一類型輸入輸出器件（2.5V IO device）。
因此，本發明實施例中，由於電平移位電路120中的上電平移位單元121或者下電平移位單元122在處於截止狀態時，其會根據偏置電壓提供電路110所提供的偏置電壓，而處於非完全截止狀態，因此，在切換時，其回應速度極快，從而使電平移位電路120在第一工作電壓vddio（3.3V）和第二工作電壓dvdd（1.1V）之間進行快速地切換。
以下將具體地介紹輸出切換電路130的工作原理。
在本發明實施例中，第二控制信號DN也是由地電壓和第二工作電壓dvdd所組成的脈寬調製信號，且第二控制信號DN與第一控制信號UPB相同。
此外，第一控制電壓Vbp應當大於第二工作電壓dvdd與開關元件T1的閾值電壓vthp之差；而第二控制電壓Vbn應當小於第二工作電壓dvdd與開關元件T2的閾值電壓之和。
如上所述，當第一控制信號UPB處於第二工作電壓dvdd（1.1V）時，則電平移位電路200輸出第二工作電壓dvdd；而當第一控制信號UPB處於地電壓時，則電平移位電路200輸出第一工作電壓vddio（3.3V）。
因此，當第一控制信號UPB處於第二工作電壓dvdd時，電平移位電路200輸出第二工作電壓dvdd，然後，電平移位電路200輸出的第二工作電壓dvdd經過第一緩衝單元131中的第一反相器1311和第二反相器1312的兩次反向處理後，第二工作電壓dvdd傳遞至開關元件T1的第一通路端（即，源極）。
開關元件T1的控制端（即，柵極）是連接至第一控制電壓Vbp，而第一控制電壓Vbp是一個固定的電壓值，其應當大於第二工作電壓dvdd與開關元件T1的閾值電壓vthp之差，即Vbp＞dvdd-vthp。
因此，開關元件T1的源極與柵極之間的電壓差為： dvdd-Vbp＜dvdd-(dvdd-vthp)=vthp;
也就是說，開關元件T1的源極與柵極之間的電壓差是小於其閾值電壓vthp的，因此，開關元件T1是截止的。
在此時，第二控制信號DN也是處於第二工作電壓dvdd。而第二控制信號DN其在經過第二緩衝單元132中的第三反相器1321、第四反相器1322和第五反相器1323，出來的是第二控制信號DN的反向信號，其輸出至開關元件T2的第一通路端（即，源極）。同時，由於第三反相器1321、第四反相器1322和第五反相器1323是設置在第二工作電壓dvdd與地電壓之間，因此，在此時，開關元件T2的第一通路端接收的是地電壓。
開關元件T2的控制端（即，柵極）是連接至第二控制電壓Vbn，其也是一個固定電壓值，應當小於第二工作電壓dvdd與開關元件T2的閾值電壓vthn之和，即Vbn＜dvdd+vthn。
因此，開關元件T2的柵極與源極之間的電壓差為： Vbn-0＜dvdd+vthn;
也就是說，在此時，開關元件T2的柵極與源極之間的電壓差肯定是大於其閾值電壓vthn的，因此，開關元件T2是導通的，從而將地電壓傳遞至輸出切換電路300的輸出端Vctrl。
因此，當第一控制信號UPB與第二控制信號DN均是處於第二工作電壓dvdd時，則輸出切換電路300中的開關元件T1截止，而開關元件T2導通，其通過導通的開關元件T2而輸出地電壓。
當第一控制信號UPB處於地電壓時，則電平移位電路200輸出第一工作電壓vddio，因此，開關元件T1的第一通路端接收第一工作電壓vddio。
此時，開關元件T1的源極與柵極之間的電壓差為： vddio-Vbp＜vddio-(dvdd-vthp)=(vddio-dvdd)+vthp；
而第一工作電壓vddio（3.3V）是遠遠大於第二工作電壓dvdd（1.1v）的，因此，此時，開關元件T1導通，而導通的開關元件T1將第一工作電壓vddio（3.3V）傳遞至輸出切換電路300的輸出端Vctrl。
在此時，第二控制信號DN也是處於地電壓的，而開關元件T2的第一通路端接收的是第二控制電壓DN的反向信號，即，第二工作電壓dvdd。
此時，開關元件T2的柵極與源極之間的電壓差為： Vbn-dvdd＜（dvdd+vthn）-dvdd=vthn
也就是說，此時開關元件T2的柵極與源極之間的電壓差小於其閾值電壓vthn，因此，開關元件T2截止。
因此，當第一控制信號UPB與第二控制信號DN均是處於地電壓時，則輸出切換電路300中的開關元件T1導通，而開關元件T2截止，其通過導通的開關元件T1而輸出第一工作電壓vddio（3.3V）。
在本發明實施例中，第一緩衝單元131是由兩個反相器1311和1312而構成的，即偶數個反相器；第二緩衝單元132是由三個反相器1321、1322和1323而構成的，即奇數個反相器；而第一控制信號UPB與第二控制信號DN相同。
但是，本領域技術人員可以理解的是，第一緩衝單元131、第二緩衝單元132、第一控制信號UPB和第二控制信號DN也可以對應地進行改變。例如，第二緩衝單元132採用偶數個反相器而構成，而第二控制信號DN是第一控制信號UPB的反向信號，等等。
此外，由於第二緩衝單元132中的反相器1321、1322、1323是設置在第二工作電壓dvdd（1.1V）與地電壓之間，其需要承受的電壓差較低，因此，反相器1321、1322、1323可以採用核心器件（core device），其回應速度較快。
而第一緩衝單元131中的反相器1311、1312是設置在第一工作電壓vddio（3.3V）與第二工作電壓dvdd（1.1V）之間，其需要承受的電壓差也不高，因此，反相器1311、1312可以採用第一類型的輸入輸出器件，即2.5V的輸入輸出器件（2.5 IO device），其也具有較快的回應速度。
綜上所述，本發明的電平移位器100能夠使上電平移位單元121和下電平移位單元122處於非完全截止狀態，從而提供其回應速度；且採用核心器件和第一類型的輸入輸出器件，也會極大地提高其回應速度，提高整個裝置的運作速度，使其適合在高頻狀態下進行工作。
以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
100 電平移位器 110 偏置電壓提供電路 111 第一偏置電壓提供單元 112 第二偏置電壓提供單元 120 電平移位電路 121 上電平移位單元 122 下電平移位單元 130 輸出切換電路 vddio 第一工作電壓 dvdd 第二工作電壓 UPB 第一控制信號 Vbp 第一控制電壓 Vbn 第二控制電壓 DN 第二控制信號 T1~T18 開關元件 Vctrl 輸出端 1111 第一偏置電流提供電路 1112 第一電壓緩衝電路 1121 第二偏置電流提供電路 1122 第二電壓緩衝電路 1210 第一源極跟隨電路 1220 第二源極跟隨電路 A~F 節點 C1、C2 電容 11121 第一運算放大器 11221 第二運算放大器 131 第一緩衝單元 132 第二緩衝單元 1311 第一反相器 1312 第二反相器 1321 第三反相器 1322 第四反相器 1323 第五反相器 IB 流入電流 V1 第一電壓源 V2 第二電壓源
〔圖1〕是本發明實施例的電平移位器的方框示意圖； 〔圖2〕是圖1所示的電平移位器在一實施例中的簡要示意圖；以及 〔圖3〕是圖1和2所示的電平移位器在一實施例中的具體電路示意圖；

Claims (17)

  1. 一種電平移位器，其特徵在於，包括： 偏置電壓提供電路，其包括： 第一偏置電壓提供單元，其設置在第一工作電壓和地電壓之間，並提供第一偏置電壓； 第二偏置電壓提供單元，其設置在所述第一工作電壓和所述地電壓之間，並提供第二偏置電壓； 電平移位電路，其包括： 上電平移位單元，其接收第一控制信號並連接所述第一工作電壓，其根據所述第一控制信號以確定是否導通所述上電平移位單元，從而確定是否輸出所述第一工作電壓； 下電平移位單元，其接收所述第一控制信號並連接第二工作電壓，其根據所述第一控制信號以確定是否導通所述下電平移位單元，從而確定是否輸出所述第二工作電壓； 輸出切換電路，其包括： 第一開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收第一控制電壓，所述第一通路端接收所述電平移位電路的輸出，當所述電平移位電路輸出所述第一工作電壓時，所述第一開關元件導通，以使所述輸出切換電路輸出所述第一工作電壓；而當所述電平移位電路輸出所述第二工作電壓時，所述第一開關元件截止； 第二開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收第二控制電壓，所述第一通路端接收第二控制信號，所述第二控制信號設計成匹配所述第一開關元件的操作，以在所述第一開關元件導通時，所述第二開關元件截止；而在所述第一開關元件截止時，所述第二開關元件導通，以使所述輸出切換電路輸出所述地電壓；其中，所述第一開關元件為第一類型開關元件，而所述第二開關元件為第二類型開關元件，且所述第一類型開關元件的類型與所述第二類型開關元件的類型相反； 其中，當所述上電平移位單元處於截止狀態時，所述上電平移位單元進一步接收所述第一偏置電壓，以使所述上電平移位單元處於非完全截止狀態；而當所述下電平移位單元處於截止狀態時，所述下電平移位單元進一步接收所述第二偏置電壓，以使所述下電平移位單元處於非完全截止狀態。
  2. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述第一偏置電壓提供單元包括： 第三開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述控制端與所述第二通路端連接在一起，此連接處定義為第一節點； 第一偏置電流提供電路，其連接至所述第一節點，且所述第一偏置電流提供電路通過所述第一節點而連接所述第三開關元件從而為所述第三開關元件提供偏置電流以使所述第三開關在所述第一節點處產生所述第一偏置電壓； 第一電壓緩衝電路，連接至所述第一節點以緩衝輸出所述第一偏置電壓。
  3. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述上電平移位單元包括： 第四開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述第二通路端作為所述上電平移位單元的輸出端與所述下電平移位單元相連； 第一源極跟隨電路，其連接至所述第四開關元件的控制端，且此連接處定義為第二節點，其中，所述第一源極跟隨電路進一步通過所述第二節點而連接至所述第一偏置電壓提供單元以使得所述第二節點上的電壓跟隨所述第一偏置電壓的變化而變化，從而使得當所述上電平移位單元處於截止狀態時，所述第四開關元件處於非完全截止狀態。
  4. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述第二偏置電壓提供單元包括： 第五開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第二工作電壓，所述控制端與所述第二通路端連接在一起，且此連接處定義為第三節點； 第二偏置電流提供電路，其連接所述第三節點，且所述第二偏置電流提供電路通過所述第三節點而連接所述第五開關元件從而為所述第五開關元件提供偏置電流以使所述第五開關元件在所述第三節點處產生所述第二偏置電壓； 第二電壓緩衝電路，連接至所述第三節點以緩衝輸出所述第二偏置電壓。
  5. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述下電平移位單元包括： 第六開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第二工作電壓，而所述第二通路端作為所述下電平移位單元的輸出端與所述上電平移位單元相連； 第二源極跟隨電路，其連接至所述第六開關元件的控制端，且此連接處定義為第四節點，其中，所述第二源極跟隨電路進一步通過所述第四節點而連接至所述第二偏置電壓提供單元以使得所述第四節點上的電壓跟隨所述第二偏置電壓的變化而變化，從而使得當所述下電平移位單元處於截止狀態時，所述第六開關元件處於非完全截止狀態。
  6. 根據申請專利範圍第2項所述的電平移位器，其特徵在於，所述第一偏置電流提供電路包括： 第七開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述地電壓，所述控制端和所述第二通路端均連接至第一電壓源； 第八開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一電壓源，所述第一通路端連接至所述地電壓，而所述第二通路端連接至所述第一節點以提供偏置電流至所述第三開關元件。
  7. 根據申請專利範圍第2項所述的電平移位器，其特徵在於，所述第一電壓緩衝電路包括： 第一運算放大器，其包括正輸入端、負輸入端和輸出端，其中，所述負輸入端連接至所述第一節點； 第九開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二工作電壓，所述第二通路端連接至所述地電壓； 第十開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一運算放大器的輸出端，所述第一通路端連接至所述第一工作電壓，所述第二通路端連接至所述第九開關元件的第一通路端，其連接處定義為第五節點，且所述第五節點進一步連接所述第一運算放大器的正輸入端。
  8. 根據申請專利範圍第3項所述的電平移位器，其特徵在於，所述第一源極跟隨電路包括： 第十一開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第一偏置電壓提供單元，所述第一通路端連接至所述第一工作電壓； 第十二開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收所述第一控制信號，所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十一開關元件的第二通路端，且所述第十一開關元件的第二通路端與所述第十二開關元件的第一通路端之間的連接處為所述第二節點，其進一步連接至所述第四開關元件的控制端。
  9. 根據申請專利範圍第8項所述的電平移位器，其特徵在於，所述上電平移位單元進一步包括： 第一電容，設置在所述第十二開關元件的控制端和所述第二節點之間。
  10. 根據申請專利範圍第4項所述的電平移位器，其特徵在於，所述第二偏置電流提供電路包括： 第十三開關元件，其包括控制端、第一通路端和第二通路端，其中，所述第一通路端連接至所述第一工作電壓，所述控制端和所述第二通路端均連接至第二電壓源； 第十四開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二電壓源，所述第一通路端連接至所述第一工作電壓，而所述第二通路端連接至所述第三節點以提供偏置電流至所述第五開關元件。
  11. 根據申請專利範圍第4項所述的電平移位器，其特徵在於，所述第二電壓緩衝電路包括： 第二運算放大器，其包括正輸入端、負輸入端和輸出端，其中，所述負輸入端連接至所述第三節點； 第十五開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二運算放大器的輸出端，所述第一通路端連接至所述第一工作電壓； 第十六開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端和所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十五開關元件的第二通路端，其連接處定義為第六節點，且所述第六節點進一步連接所述第二運算放大器的正輸入端。
  12. 根據申請專利範圍第5項所述的電平移位器，其特徵在於，所述第二源極跟隨電路包括： 第十七開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端連接至所述第二偏置電路提供單元，所述第一通路端連接至所述第一工作電壓； 第十八開關元件，其包括控制端、第一通路端和第二通路端，其中，所述控制端接收所述第一控制信號，所述第二通路端連接至所述地電壓，而所述第一通路端連接至所述第十七開關元件的第二通路端，且所述第十七開關元件的第二通路端與所述第十八開關元件的第一通路端之間的連接處為所述第四節點，其進一步連接至所述第六開關元件的控制端。
  13. 根據申請專利範圍第12項所述的電平移位器，其特徵在於，所述下電平移位單元進一步包括： 第二電容，設置在所述第十八開關元件的控制端和所述第四節點之間。
  14. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述輸出切換電路進一步包括：第一緩衝單元，其設置在所述電平移位電路的輸出端與所述第一開關元件的第一通路端之間； 第二緩衝單元，其設置在所述第二控制信號與所述第二開關元件的第一通路端之間。
  15. 根據申請專利範圍第14項所述的電平移位器，其特徵在於，所述第一緩衝單元包括： 第一反相器，設置在所述第一工作電壓和所述第二工作電壓之間，其中，所述第一反相器包括輸入端和輸出端，所述第一反相器的輸入端連接至所述電平移位電路的輸出端； 第二反相器，設置在所述第一工作電壓和所述第二工作電壓之間，其中，所述第二反相器包括輸入端和輸出端，所述第二反相器的輸入端連接至所述第一反相器的輸出端，而所述第二反相器的輸出端連接至所述第一開關元件的第一通路端。
  16. 根據申請專利範圍第14項所述的電平移位器，其特徵在於，所述第二緩衝單元包括： 第三反相器，設置在所述第二工作電壓和所述地電壓之間，其中，所述第三反相器包括輸入端和輸出端，所述第三反相器的輸入端接收所述第二控制信號； 第四反相器，設置在所述第二工作電壓和所述地電壓之間，其中，所述第四反相器包括輸入端和輸出端，所述第四反相器的輸入端連接至所述第三反相器的輸出端； 第五反相器，設置在所述第二工作電壓和所述地電壓之間，其中，所述第五反相器包括輸入端和輸出端，所述第五反相器的輸入端連接至所述第四反相器的輸出端，而所述第五反相器的輸出端連接至所述第二開關元件的第一通路端以將所述第二控制信號的反相信號傳輸至所述第二開關元件的第一通路端。
  17. 根據申請專利範圍第1項所述的電平移位器，其特徵在於，所述第一控制電壓大於所述第二工作電壓與所述第一開關元件的閾值電壓之差；而所述第二控制電壓小於所述第二工作電壓與所述第二開關元件的閾值電壓之和。
TW106123616A 2017-06-01 2017-07-14 一種電平移位器 TWI650942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201710404315.6 2017-06-01
CN201710404315.6A CN107404315B (zh) 2017-06-01 2017-06-01 一种电平移位器

Publications (2)

Publication Number Publication Date
TW201904199A TW201904199A (zh) 2019-01-16
TWI650942B true TWI650942B (zh) 2019-02-11

Family

ID=60405091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123616A TWI650942B (zh) 2017-06-01 2017-07-14 一種電平移位器

Country Status (3)

Country Link
US (1) US10340918B2 (zh)
CN (1) CN107404315B (zh)
TW (1) TWI650942B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483436B1 (ko) * 2018-02-08 2022-12-29 주식회사 디비하이텍 버퍼 증폭기
TWI704438B (zh) 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置
US10700683B1 (en) * 2018-08-28 2020-06-30 Qualcomm Incorporated Dynamic power supply shifting
CN110518903B (zh) * 2019-08-22 2020-09-11 长江存储科技有限责任公司 一种电平移位电路
CN112202440B (zh) * 2020-09-15 2022-08-09 广州慧智微电子股份有限公司 一种负压电平转换控制电路和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978870A (en) * 1989-07-19 1990-12-18 Industrial Technology Research Institute CMOS digital level shifter circuit
US6262598B1 (en) * 1999-03-05 2001-07-17 Sharp Kabushiki Kaisha Voltage level shifter
TW201006130A (en) * 2008-07-23 2010-02-01 Holtek Semiconductor Inc Voltage input and output circuit
TW201711392A (zh) * 2015-08-31 2017-03-16 賽普拉斯半導體公司 用於具備隔離之位準移位器的偏壓電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967518B2 (en) * 2002-06-12 2005-11-22 International Rectifier Corporation High voltage level shifting IC with under-ground voltage swing withstanding capability
JP2008225952A (ja) * 2007-03-14 2008-09-25 Ricoh Co Ltd ボルテージレギュレータ
US7868657B1 (en) * 2009-07-22 2011-01-11 Qualcomm, Incorporated High voltage logic circuits
US8436671B2 (en) * 2010-08-19 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters having diode-connected devices for input-output interfaces
CN103324230B (zh) * 2012-03-21 2015-01-21 华润矽威科技（上海）有限公司 电压-电流转换器
TWI508096B (zh) * 2013-08-27 2015-11-11 Mstar Semiconductor Inc 輸出驅動裝置、輸出驅動器以及電位轉換系統
CN106330171B (zh) * 2016-08-26 2019-05-24 成都启臣微电子股份有限公司 基于负压检测和带隙基准的正负压动态偏置电平位移电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978870A (en) * 1989-07-19 1990-12-18 Industrial Technology Research Institute CMOS digital level shifter circuit
US6262598B1 (en) * 1999-03-05 2001-07-17 Sharp Kabushiki Kaisha Voltage level shifter
TW201006130A (en) * 2008-07-23 2010-02-01 Holtek Semiconductor Inc Voltage input and output circuit
TW201711392A (zh) * 2015-08-31 2017-03-16 賽普拉斯半導體公司 用於具備隔離之位準移位器的偏壓電路

Also Published As

Publication number Publication date
US10340918B2 (en) 2019-07-02
US20180351556A1 (en) 2018-12-06
CN107404315B (zh) 2020-08-21
CN107404315A (zh) 2017-11-28
TW201904199A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
TWI650942B (zh) 一種電平移位器
CN105471410B (zh) 具有低时钟功率的触发器
WO2017128772A1 (zh) 移位寄存单元及驱动方法、移位寄存器、栅极驱动电路和显示装置
US7839171B1 (en) Digital level shifter and methods thereof
US8975943B2 (en) Compact level shifter
US20050174158A1 (en) Bidirectional level shifter
JP7429089B2 (ja) 過渡事象の影響を受けないレベルシフタ
EP3089368B1 (en) Driver circuit receiving a regulated pre-driver supply voltage
CN107094012B (zh) 一种电平转换电路及方法
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
TW201336217A (zh) 電壓轉換電路
US20170149435A1 (en) Level shifter and parallel-to-serial converter including the same
WO2020164434A1 (zh) 一种双向电平转换电路和双向电平转换芯片
CN104467796B (zh) 一种限摆率驱动器
US11677388B2 (en) Latch circuits and method of operating a latch circuit
US9735763B1 (en) High voltage input receiver using low-voltage devices
JP2016535487A (ja) ラッチコンパレータ回路および方法
US8816749B2 (en) Level shifter device
TWI547098B (zh) 高速時脈比較器與其方法
CN112671391B (zh) 一种电平转换电路
US20130271181A1 (en) Single power supply logic level shifter circuit
TWI455484B (zh) 電位轉換電路
CN111277261A (zh) 一种电平转换电路
KR100530929B1 (ko) 반도체 소자의 시모스 출력 버퍼 회로
WO2021142697A1 (zh) 时钟信号发生器、片内时钟系统及芯片

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees