TWI648853B - 基於二維半導體的電子器件及其製造方法 - Google Patents

基於二維半導體的電子器件及其製造方法 Download PDF

Info

Publication number
TWI648853B
TWI648853B TW106122360A TW106122360A TWI648853B TW I648853 B TWI648853 B TW I648853B TW 106122360 A TW106122360 A TW 106122360A TW 106122360 A TW106122360 A TW 106122360A TW I648853 B TWI648853 B TW I648853B
Authority
TW
Taiwan
Prior art keywords
region
electrode
doping
gate
dimensional semiconductor
Prior art date
Application number
TW106122360A
Other languages
English (en)
Other versions
TW201813087A (zh
Inventor
楊雯
張日清
夏禹
Original Assignee
華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華為技術有限公司 filed Critical 華為技術有限公司
Publication of TW201813087A publication Critical patent/TW201813087A/zh
Application granted granted Critical
Publication of TWI648853B publication Critical patent/TWI648853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明實施例採用對二維半導體周圍介質的摻雜或者在半導體周圍介質局部填充固體材料形成填充區，利用摻雜區或填充區對二維半導體特性的摻雜效應來實現基於二維半導體的電子器件。本發明實施例對二維半導體的摻雜不是對二維半導體的直接處理，因此能夠有效地降低摻雜過程對二維半導體造成的損傷及由此帶來的器件性能退化，提升摻雜後器件性能的穩定性。

Description

基於二維半導體的電子器件及其製造方法
本發明涉及電子技術領域，特別涉及一種基於二維半導體的電子器件及其製造方法。
新材料、新結構及新技術的應用，如應力矽、高k柵介質、金屬柵、鰭柵場效應電晶體(fin field effect transistor，簡稱FinFET)和超薄溝道場效應電晶體(ultra-thin body field effect transistor，簡稱UTB FET)等的應用，使得電晶體在尺寸不斷縮小的同時還可以實現性能的不斷提升。然而隨著電晶體尺寸的繼續縮小，尤其是在10nm以下的尺寸，現有技術或許已經無法解決器件尺寸的縮小所帶來的器件性能退化的問題。二維半導體材料的出現為器件尺寸的縮小帶來了新的希望。單層或少數層的二維半導體材料擁有原子級的厚度，作為溝道區材料使用時能夠大幅增強柵對溝道的控制力。並且，相比傳統半導體材料，二維半導體材料在小尺寸器件中能夠有效防止短溝道效應的發生。二維半導體材料的多樣性也可以為有不同要求的器件提供多種選擇。因此，二維半導體材料被認為是未來積體電路中有望延續摩爾定律的重要材料。
對於二維半導體材料而言，如過渡金屬硫族化合物(transition metal dichalcogenides，簡稱TMDs)、三硒化二鉍(Bi2Se3)、黑磷等，適當的摻雜不僅能夠根據器件的要求實現載流子濃度和類型的調控，而且能夠有效降低與金屬之間的接觸電阻。然而由於單層及少數層的二維半導體本身的厚度很小(單層MoS2的厚度僅為0.65Å)，傳統的半導體摻雜方法--離子注入已不適用於二維半導體材料。
現有技術的摻雜方法之一是替位式摻雜。通常做法是在二維半導體的生長過程中引入雜質，使雜質原子以替代二維半導體中某些原子的形式存在於二維半導體的晶格當中。例如，用鈮原子替代部分鉬原子，實現二硫化鉬中摻雜鈮原子。替位式摻雜具有穩定的摻雜效果，但會為二維半導體的晶格帶來大量損傷，導致二維半導體的場效應遷移率等電學性能的下降。
現有技術的摻雜方法之二是表面電荷轉移，在二維半導體表面吸附一些特定的氣體、液體分子或固體薄膜，通過吸附的分子與二維半導體之間的電荷轉移實現對二維半導體的摻雜。例如，可以通過二氧化氮(NO2)與二硒化鎢(WSe2)之間的電荷轉移實現對WSe2的p型摻雜，可以通過碳酸銫(Cs2CO3)與二硫化鉬(MoS2)之間的電荷轉移實現對MoS2的n型摻雜。然而，基於表面電荷轉移的摻雜方法容易受到周圍環境的影響，導致摻雜效果不穩定。例如，使用NO2對WSe2摻雜後，表面吸附的NO2在空氣中難以保持穩定，因此會導致摻雜後器件性能的不穩定。而MoS2表面覆蓋的Cs2CO3薄膜在對MoS2溝道有摻雜效應的同時，也會為器件源、漏之間的漏電流提供通道，導致器件漏電流的增加和開關比的減小。
現有技術的摻雜方法之三是採用等離子體對二維半導體進行處理，實現對二維半導體摻雜的效果。例如，採用六氟化硫(SF6)等離子體對MoS2進行處理，可以實現對MoS2的p型摻雜。但是等離子體摻雜的過程對二維半導體表面的化學鍵有損傷作用，因此會對電子器件的電學性能產生負面影響。
因此需要進一步探索新的摻雜方法，在實現對二維半導體中載流子濃度和類型有效調控的同時，降低或消除摻雜對二維半導體電學性能方面的負面影響。
本發明實施例提供了基於二維半導體的電子器件及其製造方法。
第一方面，提供了一種基於二維半導體的電子器件，所述電子器件包括： 絕緣介質層、溝道區、第一電極、第二電極，所述絕緣介質的材料為SiO2或高k介質，所述溝道區為二維半導體層；所述絕緣介質層設置有摻雜區或填充區，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體層具有摻雜效應的固體材料，所述摻雜效應為n型摻雜或p型摻雜；所述二維半導體層位於所述絕緣介質層之上，且所述二維半導體層的至少一部分位於所述摻雜區或所述填充區之上。
結合第一方面，在第一種可實現方式中，所述電子器件為場效應電晶體，所述場效應電晶體還包括重摻雜矽層和柵區，所述重摻雜矽層位於所述絕緣介質層之下；所述第一電極為源極，所述第二電極為漏極，所述柵區包括柵介質和柵電極，所述柵介質位於所述溝道區之上，所述柵電極位於所述柵介質之上。位於溝道區上方的柵區通常也叫做頂柵。
結合第一方面的第一種可能的實現方式，在第二種可實現方式中，所述場效應電晶體為CMOS場效應電晶體；所述溝道區包括第一溝道區和第二溝道區，所述源極包括第一源極和第二源極，所述漏極包括第一漏極和第二漏極，所述柵區包括第一柵區和第二柵區，所述摻雜區包括第一摻雜區和第二摻雜區； 所述第一摻雜區的摻雜類型為n型摻雜，所述第一溝道區位於所述第 一摻雜區之上，所述第一源極和第一漏極位於所述第一溝道區的兩側，所述第一柵區包括第一柵介質和第一柵電極，所述第一柵介質位於所述第一溝道區之上，所述第一柵電極位於所述第一柵介質之上；這部分構成nFET。
所述第二摻雜區的摻雜類型為p型摻雜，所述第二溝道區位於所述第二摻雜區之上，所述第二源極和第二漏極位於所述第二溝道區的兩側，所述第二柵區包括第二柵介質和第二柵電極，所述第二柵介質位於所述第二溝道區之上，所述第二柵電極位於所述第二柵介質之上。這部分構成pFET。
結合第一方面的第一種可能的實現方式，在第三種可實現方式中，所述電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
結合第一方面，在第四種可實現方式中，所述電子器件為薄膜電晶體，所述第一電極為源極，所述第二電極為漏極，所述薄膜電晶體還包括柵電極和絕緣襯底，所述柵電極位於所述絕緣襯底之上，所述絕緣介質層位於所述柵電極之上。第二方面，提供一種製造基於二維半導體的電子器件的方法，包括： 在絕緣介質層形成摻雜區或填充區，所述絕緣介質的材料為SiO2或高k介質，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體具有摻雜效應的固體材料；將二維半導體層轉移至所述絕緣介質層之上；根據所述器件尺寸及所述摻雜區的面積對所述二維半導體進行刻蝕，形成溝道區；在所述刻蝕後的二維半導體兩側形成第一電極和第二電極。
結合第二方面，在第一種可能的實現方式中，所述電子器件為場效 應電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在重摻雜矽層上形成所述絕緣介質層；在所述刻蝕後的二維半導體兩側形成所述第一電極和第二電極之後還包括：在所述溝道區之上形成柵介質；在所述柵介質上形成柵電極；所述第一電極為源極，所述第二電極為漏極。
結合第二方面的第一種可能的實現方式，在第二種可實現方式中，所述電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
結合第二方面，在第三種可能的實現方式中，所述電子器件為薄膜電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在絕緣襯底上形成柵電極，在所述柵電極上形成所述絕緣介質層。
結合第二方面或第二方面的任意一種可能的實現方式，在第四種可能的實現方式中，所述摻雜效應為n型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有氨基的等離子體、氣體和化學試劑，含有鈉離子、鉀離子、氯離子的氣體和溶液(如DCE溶液)，PEI溶液，PTSA溶液，BV溶液，NADH溶液和PVA溶液。
結合第二方面或第二方面的任意一種可能的實現方式，在第五種可能的實現方式中，所述摻雜效應為p型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有O和F的等離子體或氣體，Br2、I2或AuCl3溶液，含有Pt、Ag、Au、Pd或Sc金屬納米顆粒的溶液，F4TCNQ溶液，TCNQ溶液，其中所述含有氧和氟的等離子體：SF6等離子體、CHF3等離子體、CF4等離子體、O2等離子體，所述含有氧和氟的氣體包括臭氧、NO2。
結合第二方面或第二方面的任意一種可能的實現方式，在第六種可 能的實現方式中，在所述絕緣介質層上形成填充區的方法包括：對所述絕緣介質層進行刻蝕得到溝槽，在所述溝槽中填充對所述二維半導體具有摻雜效應的固體材料以形成所述填充區。
結合第二方面的第六種可能的實現方式，在第七種可能的實現方式中，所述摻雜效應為n型摻雜，所述固體材料為Cs2CO3；或所述摻雜效應為p摻雜，所述固體材料為MoO3。
以上任意方面或任意可能的實現方式中，所述二維半導體材料為以下中的任意一種：MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、SnO、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe、Bi2Se3、石墨烯、黑磷、砷烯、銻烯、鍺烯、錫烯和矽烯。
以上任意方面或任意可能的實現方式中，所述高k介質包括以下中的任意一種：Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2、CaO、ZrO2、La2O3、BaO、MgO、HfSiOx、ZrSiOx、HfLaOx、HfZrOx、HfAlOx、LaAlOx、Y2O3、SrO、Si3N4。
以上任意方面或任意可能的實現方式中，所述二維半導體的層數為1-10層。
以上任意方面或任意可能的實現方式中，所述絕緣介質層為均勻的介質薄膜。對於絕緣介質層的製造，本發明只需要採用常規的方法形成均勻的介質薄膜，不需要絕緣介質層具有特殊的結構，工藝簡單，製造成本低。
本發明實施例採用對二維半導體周圍介質的摻雜或者在半導體周圍介質局部填充固體材料形成填充區，利用摻雜區或填充區對二維半導體特性的摻雜效應來實現基於二維半導體的電子器件。本發明實施例對二維半導體的摻雜不是對二維半導體的直接處理，因此能夠有效地降低摻雜過程對二維半導體造成的損傷及由此帶來的器件性能退化，提升摻雜後器件性能的穩定性。
S10~S15、S41~S49、S51~S56、S71~S76、S91~S96、S111~S117‧‧‧步驟
201‧‧‧底柵
202‧‧‧絕緣介質層
203‧‧‧摻雜區
204‧‧‧二維半導體層
205‧‧‧第一電極
206‧‧‧第二電極
207‧‧‧頂柵
301‧‧‧重摻雜矽層
302‧‧‧絕緣介質層
303‧‧‧n型摻雜區域
304‧‧‧重n型摻雜區域
305‧‧‧p型摻雜區域
306‧‧‧重p型摻雜區域
307‧‧‧二維半導體層
3071、3072‧‧‧溝道區
3081、3082‧‧‧源極
3091、3092‧‧‧漏極
3101、3102‧‧‧柵介質
3111、3112‧‧‧柵電極
601‧‧‧重摻雜矽層
602‧‧‧絕緣介質層
603‧‧‧摻雜區
604‧‧‧溝道區
605‧‧‧第一電極
606‧‧‧第二電極
607‧‧‧柵介質
608‧‧‧柵電極
801‧‧‧重摻雜矽層
802‧‧‧絕緣介質層
803‧‧‧摻雜區
804‧‧‧溝道區
805‧‧‧第一電極
806‧‧‧第二電極
807‧‧‧柵介質
808‧‧‧柵電極
1001‧‧‧重摻雜矽層
1002‧‧‧絕緣介質層
1005‧‧‧溝道區
1006‧‧‧第一電極
1007‧‧‧第二電極
1008‧‧‧柵介質
1009‧‧‧柵電極
1003‧‧‧第一填充區
1004‧‧‧第二填充區
1201‧‧‧襯底
1202‧‧‧底柵電極
1203‧‧‧絕緣介質層
1206‧‧‧溝道區
1207‧‧‧第一電極
1208‧‧‧第二電極
1204‧‧‧第一摻雜區
1205‧‧‧第二摻雜區
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹。
圖1是本發明實施例提供的一種製造基於二維半導體的電子器件的流程圖；圖2是本發明實施例提供的一種製造基於二維半導體的電子器件的側視結構示意圖；圖3是本發明實施例提供的CMOS場效應電晶體製造過程對應的側視結構示意圖；圖4是本發明實施例提供的CMOS場效應電晶體的製造方法的流程圖；圖5是本發明實施例提供的柵控P-N結的製造方法的流程圖；圖6是本發明實施例提供的柵控P-N結的製造方法的側視結構示意圖；圖7是本發明實施例柵控P-N結的又一種製造方法的流程圖；圖8是本發明實施例柵控P-N結的又一種製造方法的側視結構示意圖；圖9是本發明實施例提供的又一種製造基於二維半導體的MOSFET的流程圖；圖10是本發明實施例提供的又一種製造基於二維半導體的MOSFET的側視結構示意圖；圖11是本發明實施例提供的製造薄膜電晶體的流程圖；圖12是本發明實施例提供的製造薄膜電晶體的側視結構示意圖在以上各結構示意圖中，構成器件的各部分在圖中的比例不代表其實際比例。
為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。
首先對本申請中可能用到的縮略語、化學式進行定義，如表1所示。
本發明實施例提供一種基於二維半導體的電子器件，包括各種類型的電晶體。圖2(D)展示的與二維半導體相關的電子器件的基本結構，包括：絕緣介質層202、溝道區204、第一電極205、第二電極206。溝道區204位於絕緣介質層202之上，第一電極205和第二電極206位於溝道區204的兩側。若電子器件為場效應電晶體，第一電極205和第二電極206分別為作為器件的源極和漏極。
絕緣介質層的材料為SiO2或高k介質，溝道區204為二維半導體層。絕 緣介質層設置有摻雜區203，摻雜區203含有對二維半導體層具有摻雜效應的摻雜劑。如果不採用對絕緣介質層進行摻雜的方法，也可以在絕緣介質層填充對所述二維半導體具有摻雜效應固體材料，形成填充區203。
高k介質可以為以下中的任意一種：Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2、CaO、ZrO2、La2O3、BaO、MgO、HfSiOx、ZrSiOx、HfLaOx、HfZrOx、HfAlOx、LaAlOx、Y2O3、SrO、Si3N4。摻雜劑則根據器件類型和性能要求不同而不同。這裡所說的絕緣介質層，採用傳統的方法形成的均勻的介質薄膜即可，不需要採用特殊的結構。
二維半導體層的至少一部分位於摻雜區(或填充區)203之上。根據器件類型的不同，溝道區204(二維半導體層)所在的絕緣介質層可能有大面積或部分區域的摻雜或填充。
根據器件類型的不同，在上述基本結構之上，器件可能還包括底柵201和/或頂柵207，在圖2(E)以虛線表示。若同一個基底上包括有多個器件(如場效應電晶體)，則相應的會有多個摻雜區(或填充區)、溝道區、第一電極和第二電極。本發明實施例所說的摻雜效應可以為n型摻雜或p型摻雜，具體根據器件類型和性能的要求決定。通過對二維半導體所在的絕緣介質層的直接摻雜，可以使得摻雜區內含有摻雜劑，這些摻雜劑包括對二維半導體有摻雜效應的分子、離子或官能團等。
參見圖1，製造圖2(D)所示的電子器件的方法包括以下步驟：
S11、在絕緣介質層202形成摻雜區(或填充區)203，如圖2(A)所示。如果是摻雜的話，用傳統的摻雜方法即可。如果是n型摻雜，摻雜源包括但不限於以下中的至少一種：鈉(Na)離子，鉀(K)離子，含有氨基的等離子體、氣體和化學試劑，含有氯(Cl)離子的溶液(如DCE溶液)，PEI溶液，PTSA溶液，BV溶液，NADH溶液，PVA溶液等。如果是p型摻雜，摻雜源包括但不限於以下 中的至少一種：SF6等離子體、CHF3等離子體、CF4等離子體、O2等離子體、臭氧、NO2等含有氧(O)和氟(F)的等離子體和氣體，Br2、I2、AuCl3溶液，含有鉑(Pt)、銀(Ag)、金(Au)、鈀(Pd)、鈧(Sc)等金屬納米顆粒的溶液，F4TCNQ溶液，或TCNQ溶液。
S12、將二維半導體層204轉移至包含有摻雜區或填充區的絕緣介質層之上，如圖2(B)所示。
S13、根據所述器件尺寸及所述摻雜區的面積對所述二維半導體進行刻蝕，形成溝道區，如圖2(C)所示。
S14、在所述刻蝕後的二維半導體兩側形成第一電極205和第二電極206，如圖2(D)所示。
若電子器件帶有底柵，則在步驟S11之前包括：
S10、在底柵201之上形成絕緣介質層202，如圖2(E)所示，底柵201以虛線框表示。
若電子器件帶有頂柵，則在步驟S14之後還包括：
S15、在溝道區(二維半導體層)204上方形成頂柵207，如圖2(E)所示，頂柵207以虛線框表示。頂柵一般包括柵介質和柵電極，通常先在溝道區204上方形成柵介質(圖中未示出)，然後再柵介質上形成柵電極(圖中未示出)。
單層或少數層(通常指2-10層左右)二維半導體材料的厚度僅在原子級，因此周圍介質環境及製造工藝對二維半導體材料特性的影響要遠大于對傳統半導體的影響。以MoS2為例，體材料的MoS2通常表現n型半導體特性，但隨著MoS2厚度的減薄(層數的減小)，環境對MoS2特性的影響逐漸增大。當MoS2厚度降低到一定程度後，在特定的環境(如PMMA等)誘導下可表現出雙極型的導電特性。再比如，少數層黑磷在SiO2襯底上表現為P型(空穴)主導的導電特性，但在黑磷表面覆蓋Cs2CO3後，少數層黑磷逐漸表現出N型(電子)主導的導電特性。針對 二維半導體對其周圍介質環境敏感的特點，本發明實施例通過改變二維半導體周圍的介質環境(例如對二維半導體所在的介質進行摻雜或進行區域性填充)，利用介質與二維半導體介面對二維半導體特性的調製作用來實現對二維半導體的摻雜效應。本發明實施例的基於二維半導體的電子器件，沒有對二維半導體本身直接進行摻雜處理，能夠有效地降低摻雜過程對二維半導體造成的損傷及由此帶來的器件性能退化，提升器件性能的穩定性。
常見的二維半導體材料有：MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、SnO、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe、石墨烯(graphene)、黑磷(black phosphorus)、砷烯(arsenene)、銻烯(antimonene)和鍺烯(germanene)、錫烯(stanene)、矽烯(silicene)等。
下面介紹各種應用場景中的具體實施例。
實施例一
通過對二維半導體所在襯底介質(絕緣介質層)的摻雜實現基於二維半導體的CMOS器件的製造。對襯底介質的摻雜在本實施例中的作用體現在兩方面：1、調控二維半導體溝道中的載流子濃度，以實現對不同的導電類型和器件閾值電壓的控制；2、調控源、漏及其延伸區域中載流子的濃度，以降低溝道與源、漏電極的接觸電阻。
以製造基於二維半導體CMOS場效應電晶體為例，CMOS場效應電晶體包括基於二維半導體的n型場效應電晶體(2D nFET)和p型場效應電晶體(2D pFET)。如圖4所示，製造CMOS場效應電晶體的過程包括：
S41、準備襯底並對襯底進行清洗，如圖3(A)所示，襯底可以包括重摻雜矽層301和位於重摻雜矽層上面的絕緣介質層302。其中重摻雜矽層301作為背電極使用，在器件工作時可以接地，也可以根據需要施加相應的電壓。絕 緣介質層302的材料可以為二氧化矽(SiO2)或高k介質。
S42、為了製造2D nFET，首先對2D nFET所在區域的絕緣襯底(在本例中指絕緣層302)進行n型摻雜，形成n型摻雜區域303，如圖3(B)所示。摻雜源包括但不限於鈉離子，鉀離子，含有氨基的等離子體、氣體和化學試劑，含有氯離子的溶液(如DCE溶液)，PEI溶液，PTSA溶液，BV溶液，NADH溶液，PVA溶液等。摻雜濃度與二維半導體的種類(原本的載流子濃度及類型)、厚度(層數)以及對2D nFET閾值電壓的要求密切相關。本實施例的二維半導體以硒化鎢(WSe2)為例。
S43、對2D nFET的源極、漏極所在的區域進行重n型摻雜，形成重n型摻雜區域304，以降低二維半導體和源極、漏極之間的接觸電阻，如圖3(C)所示。重n型摻雜區域304的面積可以略大於實際源、漏的接觸面積。
S44、對2D pFET所在區域的絕緣襯底進行p型摻雜，形成p型摻雜區305，如圖3(D)所示。摻雜源可以是含氧(O)或含氟(F)的等離子體、氣體，如SF6等離子體、CHF3等離子體、CF4等離子體、O2等離子體、臭氧、NO2等)。摻雜源還可以包括Br2、I2、AuCl3溶液，含有鉑(Pt)、銀(Ag)、金(Au)、鈀(Pd)、鈧(Sc)等金屬納米顆粒的溶液，F4TCNQ溶液，TCNQ溶液。同樣的，摻雜濃度與二維半導體的種類(原本的載流子濃度及類型)、厚度(層數)以及對2D pFET閾值電壓的要求密切相關。n型摻雜區303域和p型摻雜區域305之間要有一定的間隔以達到隔離的目的。
S45、對2D pFET源、漏電極所在的區域進行重p型摻雜，以降低二維半導體和源、漏金屬之間的接觸電阻，形成重p型摻雜區域306，如圖3(E)所示。重p型摻雜區域306的面積要略大於實際2D pFET源、漏的接觸面積。
S46、可選的，如在上述S41-S45步的摻雜過程中為襯底引入了缺陷，可通過退火工藝對缺陷進行修復。
S47、將二維半導體層307轉移至上述經過摻雜的絕緣介質層表面，如圖3(F)所示。二維半導體可以是單層或少數層的(1-10層)。
S48、根據器件尺寸的要求和摻雜區域的面積，採用等離子體刻蝕工藝對二維半導體進行刻蝕，得到溝道區3071和3072，並隔離不同器件的溝道，如圖3(G)所示。對於過渡金屬硫族化合物(TMDs)和石墨烯，可採用O2等離子體進行刻蝕。對其他二維半導體，可根據實際情況選擇刻蝕工藝中採用的等離子體類型。
S49、經過光刻、金屬澱積以及柵介質澱積等工藝步驟形成2D nFET和pFET的源極(3081和3082)、漏極(3091和3092)，頂柵的柵介質(3101和3102)及柵電極(3111和3112)。最終形成的器件結構如圖3(H)所示，左側是nFET，右側是pFET。在圖3(H)中以nFET和pFET的柵電極與源、漏電極採用相同的金屬材料為例，在實際情況中也可採用不同金屬材料。
本發明實施例一提供的CMOS場效應電晶體，如圖3(G)和圖3(H)所示，包括：重摻雜矽層301，絕緣介質層302、第一溝道區3071、第二溝道區3072、第一源極3081、第一漏極3091，第二源極3082、第二漏極3092、第一柵介質3101、第二柵介質3102、第一柵電極3111、第二柵電極3112。絕緣介質層302的材料為SiO2或高k介質，絕緣介質層302設置有第一摻雜區303、第二摻雜區305，第一溝道區3071和第二溝道區3072為二維半導體層。第一摻雜區303的面積大於第一溝道區3071，第二摻雜區305的面積大於第二溝道區3072，第一溝道區3071和第二溝道區3072相互隔離。
第一摻雜區303的摻雜類型為n型摻雜，第一溝道區3071位於第一摻雜區303之上，第一源極3081和第一漏極3091位於第一溝道區3071的兩側，第一柵區包括第一柵介質3101和第一柵電極3111，所述第一柵介質3101位於所述第一溝 道區3071之上，所述第一柵電極3111位於所述第一柵介質3101之上。第一摻雜區303、第一溝道區3071、第一源極3081、第一漏極3091、第一柵介質3101和第一柵電極3111構成了nFET。
第二摻雜區305的摻雜類型為p型摻雜，第二溝道區3072位於第二摻雜區305之上，第二源極3082和第二漏極3092位於第二溝道區3072的兩側，第二柵區包括第二柵介質3102和第二柵電極3112，第二柵介質3102位於第二溝道區3072之上，第二柵電極3112位於第二柵介質3102之上。第二摻雜區305、第二溝道區3072、第二源極3082、第二漏極3092、第二柵介質3102和第二柵電極3112構成了pFET。
與圖2(D)所示結構的區別在於，在圖2(D)所示的結構的基礎之上，絕緣介質層下方有重摻雜矽，通常作為背電極(背柵)使用。另外還有在襯底上左右兩個互補的電晶體，nFET和pFET，各自有溝道區、源極和漏極、頂柵(柵介質和柵電極)。整個溝道區下方均有摻雜區域。
實施例二
通過對襯底絕緣介質的摻雜實現基於二維半導體的柵控P-N結製造。本實施例的二維半導體以MoS2為例進行闡述，但所涉及的方法和應用場景對其它二維半導體材料同樣適用。柵控P-N結的製造過程如圖5所示，包括以下步驟：
S51、襯底的準備及清洗，如圖6(A)所示，同實施例一中的步驟S41。本例中的絕緣介質層以Al2O3為例。
S52、對P-N結的p型區域所在絕緣介質層進行p型摻雜，如圖6(B)所示。p型摻雜源的使用同實施例一中步驟S44和步驟S45。
S53、由於MoS2在Al2O3襯底上顯示n型半導體導電特性，此處省略了 對P-N結的n型區域所在絕緣介質襯底的n型摻雜過程。但對於其他在Al2O3襯底上顯示雙極型導電特性的二維半導體(如WSe2、黑磷等)，或者需要n型摻雜來調節二維半導體中載流子濃度的情況，此處需要增加對P-N結的n型區域所在絕緣介質層進行n型摻雜，摻雜源的使用同實施例一中的步驟S42和步驟S43。與實施例一不同的是，n型摻雜區與p型摻雜區之間無間隔，兩區域應密切相連且介面清晰，以保證P-N結具有良好的電學特性。
類似地，對於在絕緣襯底表面原本顯示p型半導體特性的二維材料(如SnO等)，應把本實施例中步驟S52的區域性p型摻雜變為區域性n型摻雜以形成同質P-N結，n型摻雜源的使用同實施例一中的步驟S42和步驟S43。
S54、將單層或少數層的MoS2轉移至上述Al2O3介質層表面。
S55、根據摻雜區域的面積及對器件尺寸的要求，採用刻蝕工藝對MoS2進行刻蝕得到溝道區，如圖6(C)所示。
S56、通過光刻、金屬澱積、剝離(lift-off)工藝以及介質生長工藝等完成柵控P-N結的源極、漏極，頂柵的柵介質和柵電極，如圖6(D)和圖6(E)所示。
如圖6(E)所示，通過本實施例製造的柵控P-N結，包括：重摻雜矽層601、絕緣介質層602、溝道區604、第一電極605、第二電極606、柵介質607、柵電極608。絕緣介質層602的材料為SiO2或高k介質，溝道區604為二維半導體層；絕緣介質層602設置有摻雜區603，摻雜區603含有對二維半導體層604具有摻雜效應的摻雜劑，若採用的二維半導體材料在絕緣介質層602上顯示n型導電特性，則摻雜區603的摻雜類型為p型摻雜；若採用的二維半導體材料在絕緣介質層602上顯示p型導電特性，則摻雜區603的摻雜類型為n型摻雜。
二維半導體層(溝道區)604位於所述絕緣介質層602之上，二維半 導體層的一部分位於摻雜區603之上，摻雜區603的面積小於所述溝道區604的面積
第一電極605和第二電極606位於所述溝道區604的兩側，作為柵控P-N結的源極和漏極，柵介質607位於溝道區604之上，柵電極608位於柵介質607之上。
實施例三
本實施例通過更換局部襯底介質實現基於二維半導體(以MoS2為例)的柵控P-N結製造。這裡所說的更換局部介質是指對絕緣介質層的局部區域填滿其他對二維半導體具有摻雜效應的固體材料。如圖7所示，製造柵控P-N結的過程包括：
S71、襯底的準備及清洗，如圖8(A)所示。本例中的絕緣介質層以Al2O3為例。
S72、通過光刻工藝定義出P-N結的p型區域並刻蝕掉相應位置的絕緣介質層(Al2O3)，形成溝槽，如圖8(B)所示。
S73、在溝槽中填入誘導MoS2顯示p型導電特性的材料，形成填充區，如圖8(C)所示，該材料在本實施例中為MoO3。實際應用中，還可以採用PMMA、O含量比較高的高k介質等。對於其它二維半導體，溝槽中所需要填入的材料可能會有所不同，應根據實際情況進行選擇。
對於在Al2O3、SiO2以及其它高k介質表面顯示p型導電特性的二維半導體材料(如黑磷等)，應在刻蝕好的溝槽中填入誘導二維半導體顯示n型導電特性的材料。本例中採用Cs2CO3進行填充；對於其它二維半導體材料，溝槽中所填充的材料可能會有所不同，應根據實際情況進行選擇。
S74、將單層或少數層的MoS2轉移至上述襯底表面。
S75、根據上述填充區域的面積及對器件尺寸的要求，採用刻蝕工藝 對MoS2進行刻蝕得到器件的溝道區，如圖8(D)所示。
S76、通過光刻、金屬澱積、剝離工藝(lift-off)以及介質生長工藝等形成柵控P-N結的源極、漏極，頂柵的柵介質和柵電極，如圖8(E)和圖8(F)所示。
如圖8(F)所示，通過本實施例製造的柵控P-N結，包括：重摻雜矽層801、絕緣介質層802、溝道區804、第一電極805、第二電極806、柵介質807、柵電極808。絕緣介質層802的材料為SiO2或高k介質，溝道區804為二維半導體層；絕緣介質層802設置有填充區803，填充區803填充有對二維半導體層804具有摻雜效應的固體材料，若採用的二維半導體材料在絕緣介質層802上顯示n型導電特性，則填充區803對二維半導體的摻雜效應為p型摻雜；若採用的二維半導體材料在絕緣介質層802上顯示p型導電特性，則填充區803對二維半導體的的摻雜效應為n型摻雜。
二維半導體層804位於所述絕緣介質層802之上，二維半導體層的一部分位於摻雜區803之上，摻雜區803的面積小於所述溝道區804的面積
第一電極805和第二電極806位於所述溝道區804的兩側，作為柵控P-N結的源極和漏極，柵介質807位於溝道區804之上，柵電極808位於柵介質807之上。
實施例四
本實施例通過更換局部襯底介質減小MOSFET中金屬/二維半導體(仍然以MoS2為例)的接觸電阻。這裡所說的更換局部介質是指對絕緣介質層的局部區域填滿其它對二維半導體具有摻雜效應的固體材料。如圖9所示，MOSFE的製造過程包括：
S91、襯底的準備及清洗，如圖10(A)所示。本例中的絕緣介質以 Al2O3為例。
S92、通過光刻工藝定義出器件中的金屬/二維半導體接觸區，並採用刻蝕工藝刻蝕掉相應位置的Al2O3，形成溝槽，如圖10(B)所示。
S93、在溝槽中填入對二維半導體有摻雜效應的材料，形成填充區，如圖10(C)所示。對於在Al2O3上顯示n型二維半導體材料，如本例中的MoS2以及WS2等，溝槽中填入可以增大電子濃度的材料，例如Cs2CO3等。對於在Al2O3上顯示p型的二維半導體材料(如黑磷、SnO等)，溝槽中填入可以增大空穴濃度的材料，如MoO3等。
S94、將單層或少數層的MoS2轉移至上述絕緣介質層的表面。
S95、並根據摻雜位置和對器件尺寸的要求，對MoS2的進行刻蝕得到溝道區，如圖10(D)所示。
S96、經過光刻、金屬澱積、剝離工藝以及柵介質澱積工藝等步驟形成器件的源、漏電極、頂柵柵介質及柵電極，如圖10(E)和圖10(F)所示。
如圖10(F)所示，通過本實施例製造的MOSFET，包括：重摻雜矽層1001、絕緣介質層1002、溝道區1005、第一電極1006、第二電極1007、柵介質1008、柵電極1009。絕緣介質層1002的材料為SiO2或高k介質，溝道區1005為二維半導體層；絕緣介質層1002設置有第一填充區1003和第二填充區1004，分別填充有對二維半導體層1005具有摻雜效應的固體材料。
二維半導體層1005位於所述絕緣介質層1002之上，二維半導體層的一部分位於摻雜區1003之上，摻雜區1003的面積小於所述溝道區1005的面積
第一電極1006和第二電極1007位於所述溝道區1005的兩側，作為MOSFET的源極和漏極，柵介質1008位於溝道區1005之上，柵電極1009位於柵介質1008之上。
對於在絕緣介質層上顯示n型導電特性的二維半導體材料，溝槽中填入可以增大電子濃度的材料。對於在絕緣介質層上顯示p型導電特性的二維半導體材料，溝槽中填入可以增大空穴濃度的材料。
實施例五
本實施例通過對二維半導體薄膜電晶體的源、漏接觸所在區域的絕緣介質層進行摻雜以降低薄膜電晶體的源、漏接觸電阻。本實施例的薄膜電晶體，是通過底柵來控制薄膜電晶體的工作的。如圖11所示，基於二維半導體的薄膜電晶體的製造方法包括：
S111、襯底的準備及清洗，如圖12(A)所示。所述襯底材料為絕緣材料，包括玻璃、石英、藍寶石、陶瓷、塑膠、PI、PET等。本實施例中以玻璃襯底為例，這裡的襯底與實施例一至四有所不同。
S112、經過光刻、薄膜澱積等工藝在襯底表面形成薄膜電晶體的底柵電極，如圖12(B)所示。底柵電極可以為金屬材料，如金(Au)、鈦(Ti)、鎳(Ni)、鉑(Pt)等，也可以是ITO。本實施例以ITO為例。
S113、在底柵電極表面澱積柵介質材料，相當於本發明實施例所說的絕緣介質層，如圖12(C)所示。柵介質材料可以是SiO2，也可以是Al2O3、HfO2、ZrO2、TiO2、La2O3等高k材料。本實施例中以HfO2為例。
S114、對薄膜電晶體的源極、漏極接觸所在區域的絕緣介質層進行摻雜以降低薄膜電晶體的源極、漏極接觸電阻，如圖12(D)所示。對於n型薄膜電晶體，應進行n型摻；對於p型薄膜電晶體，應進行p型摻雜。摻雜所使用的摻雜源種類與實施例一相同。本實施例中的二維半導體以WS2為例，因此應對源、漏所在區域的介質進行n型摻雜。
S115、將單層或少數層WS2轉移至上述絕緣介質層的表面。
S116、對二維半導體進行刻蝕得到薄膜電晶體的溝道區，如圖12(E) 所示。
S117、製作源、漏電極，形成薄膜電晶體，如圖12(F)所示。
本實施例製造的薄膜電晶體如圖12(F)所示，包括：襯底1201、底柵電極1202、絕緣介質層(底柵介質)1203、溝道區1206、第一電極1207、第二電極1208。絕緣介質層設置有第一摻雜區1204和第二摻雜區1205，分別位於第一電極1207和第二電極1208的接觸區下方。第一電極1207和第二電極1208作為源極、漏極使用。底柵電極1202位於襯底1201之上，絕緣介質層1203位於底柵電極1202之上，溝道區1206位於絕緣介質層1203之上，第一電極1207和第二電極1208位於溝道區1206的兩側。與前面的實施例不同的是，薄膜電晶體有底柵電極，無頂柵。溝道區1206為二維半導體層，第一摻雜區1204和第二摻雜區1205含有對二維半導體具有摻雜效應的摻雜劑。對於n型薄膜電晶體，摻雜效應為n型摻雜；對於p型薄膜電晶體，摻雜效應為p型摻雜。
以上通過五個不同的實施例分別展示了在不同的應用場景中通過對二維半導體層所在的絕緣介質層進行區域性摻雜或者局部填充不同的固體材料介質，實現對二維半導體材料摻雜的製造過程，實際的應用場景不限於此。另外，以上實施例中涉及到的方法也可以結合使用，如實施例一中通過對源、漏接觸區所在絕緣介質的區域性重摻雜可以達到降低金屬/二維半導體接觸電阻的目的，與實施例四採用的局部介質填充方法具有相似的效果。
本發明通過對二維半導體所在的絕緣介質層進行區域性摻雜或者局部填充不同的固體材料介質，實現對二維半導體材料摻雜具有以下有益效果：
1)相比金屬原子的替位元式摻雜、等離子體摻雜以及傳統的離子注入等摻雜方法，本發明能夠很大程度地減小摻雜對二維半導體材料的損傷，降低摻雜過程在二維半導體材料中引入的缺陷密度。
2)與使用氣態離子進行表面電荷轉移的摻雜方法相比，本發明實施 例不會為器件帶來可靠性方面的類似問題，摻雜後器件的性能可以保持相對穩定。
3)與在二維半導體材料表面增加覆蓋層以實現摻雜的方法相比，本發明能夠有效降低器件源、漏之間漏電流的增加和開關比的減小。
4)方便實現區域性摻雜以及器件閾值電壓的調節。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (31)

  1. 一種基於二維半導體的電子器件，其特徵在於，包括：絕緣介質層、溝道區、第一電極、第二電極，所述絕緣介質的材料為SiO2或高k介質，所述溝道區為二維半導體層；所述絕緣介質層設置有摻雜區或填充區，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體層具有摻雜效應的固體材料，所述摻雜效應為n型摻雜或p型摻雜；所述二維半導體層位於所述絕緣介質層之上，且所述二維半導體層的至少一部分位於所述摻雜區或所述填充區之上；所述第一電極和第二電極位於所述溝道區的兩側；所述電子器件為場效應電晶體，所述場效應電晶體還包括重摻雜矽層和柵區，所述重摻雜矽層位於所述絕緣介質層之下；所述第一電極為源極，所述第二電極為漏極，所述柵區包括柵介質和柵電極，所述柵介質位於所述溝道區之上，所述柵電極位於所述柵介質之上。
  2. 根據請求項1所述的電子器件，其特徵在於，所述電晶體為CMOS場效應電晶體；所述溝道區包括第一溝道區和第二溝道區，所述源極包括第一源極和第二源極，所述漏極包括第一漏極和第二漏極，所述柵區包括第一柵區和第二柵區，所述摻雜區包括第一摻雜區和第二摻雜區；所述第一摻雜區的摻雜類型為n型摻雜，所述第一溝道區位於所述第一摻雜區之上，所述第一源極和第一漏極位於所述第一溝道區的兩側，所述第一柵區包括第一柵介質和第一柵電極，所述第一柵介質位於所述第一溝道區之上，所述第一柵電極位於所述第一柵介質之上；所述第二摻雜區的摻雜類型為p型摻雜，所述第二溝道區位於所述第二摻雜區之上，所述第二源極和第二漏極位於所述第二溝道區的兩側，所述第二柵區包括第二柵介質和第二柵電極，所述第二柵介質位於所述第二溝道區之上，所述第二柵電極位於所述第二柵介質之上。
  3. 根據請求項1所述的電子器件，其特徵在於，所述電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
  4. 根據請求項1的電子器件，其特徵在於，所述電子器件為薄膜電晶體，所述第一電極為源極，所述第二電極為漏極，所述薄膜電晶體還包括柵電極和絕緣襯底，所述柵電極位於所述絕緣襯底之上，所述絕緣介質層位於所述柵電極之上。
  5. 根據請求項1-4任意一項所述的電子器件，其特徵在於，所述二維半導體材料為以下中的任意一種：MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、SnO、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe、Bi2Se3、石墨烯、黑磷、砷烯、銻烯、鍺烯、錫烯和矽烯。
  6. 根據請求項1-4任意一項所述的電子器件，其特徵在於，所述高k介質包括以下中的任意一種：Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2、CaO、ZrO2、La2O3、BaO、MgO、HfSiOx、ZrSiOx、HfLaOx、HfZrOx、HfAlOx、LaAlOx、Y2O3、SrO、Si3N4。
  7. 根據請求項1-4任意一項所述的電子器件，其特徵在於，所述二維半導體的層數為1-10層。
  8. 根據請求項1-4任意一項所述的電子器件，其特徵在於，所述絕緣介質層為均勻的介質薄膜。
  9. 種製造基於二維半導體的電子器件的方法，其特徵在於，所述方法包括：在絕緣介質層形成摻雜區或填充區，所述絕緣介質的材料為SiO2或高k介質，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體具有摻雜效應的固體材料；將二維半導體層轉移至所述絕緣介質層之上；根據所述器件尺寸及所述摻雜區的面積對所述二維半導體進行刻蝕，形成溝道區；在所述刻蝕後的二維半導體兩側形成第一電極和第二電極；所述電子器件為場效應電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在重摻雜矽層上形成所述絕緣介質層；在所述刻蝕後的二維半導體兩側形成所述第一電極和第二電極之後還包括：在所述溝道區之上形成柵介質；在所述柵介質上形成柵電極；所述第一電極為源極，所述第二電極為漏極。
  10. 根據請求項9所述的方法，其特徵在於，所述場效應電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
  11. 根據請求項9所述的方法，其特徵在於，所述電子器件為薄膜電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在絕緣襯底上形成柵電極；在所述柵電極上形成所述絕緣介質層，所述絕緣介質層為均勻的介質薄膜。
  12. 根據請求項9-11任意一項所述的方法，其特徵在於，所述摻雜效應為n型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有氨基的等離子體、氣體和化學試劑，含有鈉離子、鉀離子、氯離子的氣體和溶液，聚乙烯亞胺PEI溶液，對甲苯磺酸PTSA溶液，苄基紫精BV溶液，煙醯胺腺嘌呤二核苷酸NADH溶液和聚乙烯醇PVA溶液。
  13. 根據請求項9-11任意一項所述的方法，其特徵在於，所述摻雜效應為p型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有氧和氟的等離子體或氣體，Br2、I2或AuCl3溶液，含有Pt、Ag、Au、Pd或Sc金屬納米顆粒的溶液，2,3,5,6-四氟-7,7’,8,8’-四氰二甲基對苯醌F4TCNQ溶液，7,7,8,8-四氰基對苯二醌二甲烷TCNQ溶液，其中，所述含有氧和氟的等離子體：SF6等離子體、CHF3等離子體、CF4等離子體、O2等離子體，所述含有氧和氟的氣體包括臭氧、NO2。
  14. 根據請求項9-11任意一項所述的方法，其特徵在於，在所述絕緣介質層上形成填充區的方法包括：對所述絕緣介質層進行刻蝕得到溝槽，在所述溝槽中填充對所述二維半導體具有摻雜效應的固體材料以形成所述填充區。
  15. 根據請求項14所述的方法，其特徵在於，所述摻雜效應為n型摻雜，所述固體材料為Cs2CO3；或所述摻雜效應為p摻雜，所述固體材料為MoO3。
  16. 一種基於二維半導體的電子器件，其特徵在於，包括：絕緣介質層、溝道區、第一電極、第二電極，所述絕緣介質的材料為SiO2或高k介質，所述溝道區為二維半導體層，所述二維半導體層的材料為MoS2或WS2；所述絕緣介質層設置有摻雜區或填充區，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體層具有摻雜效應的固體材料，所述摻雜效應為n型摻雜或p型摻雜；所述二維半導體層位於所述絕緣介質層之上，且所述二維半導體層的至少一部分位於所述摻雜區或所述填充區之上；所述第一電極和第二電極位於所述溝道區的兩側。
  17. 根據請求項16所述的電子器件，其特徵在於，所述電子器件為場效應電晶體，所述場效應電晶體還包括重摻雜矽層和柵區，所述重摻雜矽層位於所述絕緣介質層之下；所述第一電極為源極，所述第二電極為漏極，所述柵區包括柵介質和柵電極，所述柵介質位於所述溝道區之上，所述柵電極位於所述柵介質之上。
  18. 根據請求項17所述的電子器件，其特徵在於，所述電晶體為CMOS場效應電晶體；所述溝道區包括第一溝道區和第二溝道區，所述源極包括第一源極和第二源極，所述漏極包括第一漏極和第二漏極，所述柵區包括第一柵區和第二柵區，所述摻雜區包括第一摻雜區和第二摻雜區；所述第一摻雜區的摻雜類型為n型摻雜，所述第一溝道區位於所述第一摻雜區之上，所述第一源極和第一漏極位於所述第一溝道區的兩側，所述第一柵區包括第一柵介質和第一柵電極，所述第一柵介質位於所述第一溝道區之上，所述第一柵電極位於所述第一柵介質之上；所述第二摻雜區的摻雜類型為p型摻雜，所述第二溝道區位於所述第二摻雜區之上，所述第二源極和第二漏極位於所述第二溝道區的兩側，所述第二柵區包括第二柵介質和第二柵電極，所述第二柵介質位於所述第二溝道區之上，所述第二柵電極位於所述第二柵介質之上。
  19. 根據請求項17所述的電子器件，其特徵在於，所述電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
  20. 根據請求項16的電子器件，其特徵在於，所述電子器件為薄膜電晶體，所述第一電極為源極，所述第二電極為漏極，所述薄膜電晶體還包括柵電極和絕緣襯底，所述柵電極位於所述絕緣襯底之上，所述絕緣介質層位於所述柵電極之上。
  21. 根據請求項16-20任意一項所述的電子器件，其特徵在於，所述高k介質包括以下中的任意一種：Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2、CaO、ZrO2、La2O3、BaO、MgO、HfSiOx、ZrSiOx、HfLaOx、HfZrOx、HfAlOx、LaAlOx、Y2O3、SrO、Si3N4。
  22. 根據請求項16-20任意一項所述的電子器件，其特徵在於，所述二維半導體的層數為1-10層。
  23. 根據請求項16-20任意一項所述的電子器件，其特徵在於，所述絕緣介質層為均勻的介質薄膜。
  24. 一種製造基於二維半導體的電子器件的方法，其特徵在於，所述方法包括：在絕緣介質層形成摻雜區或填充區，所述絕緣介質的材料為SiO2或高k介質，所述摻雜區含有對所述二維半導體層具有摻雜效應的摻雜劑，所述填充區填充有對所述二維半導體具有摻雜效應的固體材料，所述二維半導體層的材料為MoS2或WS2；將二維半導體層轉移至所述絕緣介質層之上；根據所述器件尺寸及所述摻雜區的面積對所述二維半導體進行刻蝕，形成溝道區；在所述刻蝕後的二維半導體兩側形成第一電極和第二電極。
  25. 根據請求項24所述的方法，其特徵在於，所述電子器件為場效應電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在重摻雜矽層上形成所述絕緣介質層；在所述刻蝕後的二維半導體兩側形成所述第一電極和第二電極之後還包括：在所述溝道區之上形成柵介質；在所述柵介質上形成柵電極；所述第一電極為源極，所述第二電極為漏極。
  26. 根據請求項25所述的方法，其特徵在於，所述場效應電晶體為柵控P-N結，所述二維半導體在所述絕緣介質層上顯示n型導電特性，所述摻雜區的摻雜類型為p型摻雜，所述摻雜區的面積小於所述溝道區的面積；或所述二維半導體在所述絕緣介質層上顯示p型導電特性，所述摻雜區的摻雜類型為n型摻雜，所述摻雜區的面積小於所述溝道區的面積。
  27. 根據請求項24所述的方法，其特徵在於，所述電子器件為薄膜電晶體，在絕緣介質層形成摻雜區或填充區之前還包括：在絕緣襯底上形成柵電極；在所述柵電極上形成所述絕緣介質層，所述絕緣介質層為均勻的介質薄膜。
  28. 根據請求項24-27任意一項所述的方法，其特徵在於，所述摻雜效應為n型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有氨基的等離子體、氣體和化學試劑，含有鈉離子、鉀離子、氯離子的氣體和溶液，聚乙烯亞胺PEI溶液，對甲苯磺酸PTSA溶液，苄基紫精BV溶液，煙醯胺腺嘌呤二核苷酸NADH溶液和聚乙烯醇PVA溶液。
  29. 根據請求項24-27任意一項所述的方法，其特徵在於，所述摻雜效應為p型摻雜，所述摻雜劑的摻雜源包括以下中的至少一種：含有氧和氟的等離子體或氣體，Br2、I2或AuCl3溶液，含有Pt、Ag、Au、Pd或Sc金屬納米顆粒的溶液，2,3,5,6-四氟-7,7’,8,8’-四氰二甲基對苯醌F4TCNQ溶液，7,7,8,8-四氰基對苯二醌二甲烷TCNQ溶液，其中，所述含有氧和氟的等離子體：SF6等離子體、CHF3等離子體、CF4等離子體、O2等離子體，所述含有氧和氟的氣體包括臭氧、NO2。
  30. 根據請求項24-27任意一項所述的方法，其特徵在於，在所述絕緣介質層上形成填充區的方法包括：對所述絕緣介質層進行刻蝕得到溝槽，在所述溝槽中填充對所述二維半導體具有摻雜效應的固體材料以形成所述填充區。
  31. 根據請求項30所述的方法，其特徵在於，所述摻雜效應為n型摻雜，所述固體材料為Cs2CO3；或所述摻雜效應為p摻雜，所述固體材料為MoO3。
TW106122360A 2016-07-04 2017-07-04 基於二維半導體的電子器件及其製造方法 TWI648853B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610520971.8A CN106129112B (zh) 2016-07-04 2016-07-04 一种基于二维半导体的电子器件及其制造方法
??201610520971.8 2016-07-04

Publications (2)

Publication Number Publication Date
TW201813087A TW201813087A (zh) 2018-04-01
TWI648853B true TWI648853B (zh) 2019-01-21

Family

ID=57469136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122360A TWI648853B (zh) 2016-07-04 2017-07-04 基於二維半導體的電子器件及其製造方法

Country Status (5)

Country Link
US (1) US11088032B2 (zh)
EP (1) EP3467877A4 (zh)
CN (2) CN106129112B (zh)
TW (1) TWI648853B (zh)
WO (1) WO2018006779A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129112B (zh) * 2016-07-04 2019-04-26 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN109643655B (zh) * 2016-11-24 2022-05-13 华为技术有限公司 场效应晶体管制造方法及场效应晶体管
CN106601815A (zh) * 2016-11-28 2017-04-26 深圳大学 一种环栅结构场效应晶体管及其制备方法
US10134915B2 (en) * 2016-12-15 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D material transistor with vertical structure
US11004957B2 (en) 2017-04-28 2021-05-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing methods of inorganic thin film transistors (TFTs) and flexible display devices
CN107093558A (zh) * 2017-04-28 2017-08-25 武汉华星光电技术有限公司 无机薄膜晶体管的制作方法、柔性显示装置
CN107221564A (zh) * 2017-06-05 2017-09-29 国家纳米科学中心 一种层状二硫化钼场效应晶体管及其制备方法和应用
CN109712961B (zh) * 2017-10-25 2021-11-02 上海新微技术研发中心有限公司 三维集成电路及其制造方法
CN109216483A (zh) * 2017-11-03 2019-01-15 北京纳米能源与系统研究所 单层MoS2同质结、光探测器及其制备方法、电子元件
US10658470B2 (en) * 2017-11-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Device with doped phosphorene and method for doping phosphorene
CN107919388A (zh) * 2017-11-15 2018-04-17 苏州大学 降低二维材料场效应晶体管接触电阻的方法
CN108376711B (zh) * 2018-01-08 2020-07-28 复旦大学 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
CN108666375B (zh) * 2018-04-20 2019-08-13 华中科技大学 一种纳米层状横向同质pn二极管及其制备方法与应用
CN108831928B (zh) * 2018-06-20 2020-07-28 北京大学 一种二维半导体材料负电容场效应晶体管及制备方法
CN109650352A (zh) * 2018-12-28 2019-04-19 电子科技大学 一种p型磷掺杂二维二硒化钨半导体材料及其制备方法
CN109950403B (zh) * 2019-03-29 2024-03-26 中国科学院上海技术物理研究所 一种铁电场调控的二维材料pn结光电探测器及制备方法
CN110736575B (zh) * 2019-10-23 2020-12-15 中国科学院半导体研究所 一种人造突触传感器及其制备方法
KR20210094332A (ko) * 2020-01-21 2021-07-29 삼성전자주식회사 2d 채널을 포함하는 트랜지스터
CN111293085A (zh) * 2020-02-07 2020-06-16 复旦大学 基于二维过渡金属硫族化合物和碲的三维cmos及其制备方法
CN111509086A (zh) * 2020-04-20 2020-08-07 广东工业大学 一种二维非层状β相硫化铟连续薄膜的制备方法和光探测器
CN111811701B (zh) * 2020-07-20 2021-10-29 中国科学院重庆绿色智能技术研究院 一种多级微结构栅薄膜晶体管柔性压力传感器及其制备方法
CN114518186A (zh) * 2020-11-19 2022-05-20 无锡华润上华科技有限公司 电容压力传感器及其制备方法
CN112614896A (zh) * 2020-12-25 2021-04-06 广东省科学院半导体研究所 一种薄膜晶体管及其制备方法
CN112844421B (zh) * 2021-01-18 2022-06-14 厦门大学 一种利用等离子体增强MoS2电催化和/或光电催化性能的方法
CN113008945B (zh) * 2021-02-09 2022-08-23 中国石油大学(华东) 一种摩擦纳米发电机驱动的微型气体检测系统及其制备方法及应用
CN113315507A (zh) * 2021-05-24 2021-08-27 北京科技大学 一种二维材料光控逻辑门
CN113451139B (zh) * 2021-06-23 2022-05-03 复旦大学 一种基于PTFE对TMDCs进行p型掺杂的方法及半导体
CN113571474B (zh) * 2021-07-05 2024-05-31 燕山大学 应变黑磷cmos场效应晶体管及其制备方法
CN113870922A (zh) * 2021-09-28 2021-12-31 哈尔滨工业大学 一种基于GaSe/InSe异质结的光存储、电存储复合型器件及其制备方法
CN114096028B (zh) * 2021-11-09 2024-06-25 清华大学 二维半导体电致发光装置及其制备方法
CN114171392B (zh) * 2021-11-17 2024-03-15 北京大学 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN114472902B (zh) * 2022-01-28 2024-01-26 武汉科技大学 二维层状锑负极材料、二维锑烯材料及其制备方法和应用
CN116314287B (zh) * 2022-11-25 2024-06-18 北京大学 自对准二维半导体轻掺杂漏制备方法及二维半导体晶体管
CN116143552B (zh) * 2022-11-25 2024-03-01 北京大学 具有钇替位掺杂的二维硒化铟半金属/金属材料及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140158988A1 (en) * 2012-12-07 2014-06-12 National Taiwan University Graphene transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566687B2 (en) 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT
US8481372B2 (en) * 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control
US8785911B2 (en) * 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
CN102629577B (zh) 2011-09-29 2013-11-13 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
US9590044B2 (en) * 2013-04-11 2017-03-07 Infineon Technologies Ag Two-dimensional material containing electronic components
KR102256017B1 (ko) * 2014-01-28 2021-05-24 삼성전자주식회사 2차원 반도체의 도핑방법 및 스위칭 소자
KR102201320B1 (ko) * 2014-06-12 2021-01-11 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자소자
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管
US10043990B2 (en) * 2014-07-23 2018-08-07 University Of Utah Research Foundation Dual-gate chemical field effect transistor sensor
KR102245295B1 (ko) * 2014-10-08 2021-04-27 삼성전자주식회사 실리신 물질층 및 이를 포함하는 전자 소자
CN104766888A (zh) * 2015-03-26 2015-07-08 清华大学 高介电常数栅介质复合沟道场效应晶体管及其制备方法
KR102391911B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 이차원 물질을 포함한 반도체 소자
US9847351B2 (en) * 2016-01-26 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN106129112B (zh) * 2016-07-04 2019-04-26 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140158988A1 (en) * 2012-12-07 2014-06-12 National Taiwan University Graphene transistor

Also Published As

Publication number Publication date
CN110299405A (zh) 2019-10-01
WO2018006779A1 (zh) 2018-01-11
CN110299405B (zh) 2021-05-04
CN106129112B (zh) 2019-04-26
US20190139835A1 (en) 2019-05-09
EP3467877A1 (en) 2019-04-10
CN106129112A (zh) 2016-11-16
EP3467877A4 (en) 2019-06-19
US11088032B2 (en) 2021-08-10
TW201813087A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
TWI648853B (zh) 基於二維半導體的電子器件及其製造方法
US9391094B2 (en) Thin-film ambipolar logic
US11211494B2 (en) FinFET transistor
KR101270172B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
US8587075B2 (en) Tunnel field-effect transistor with metal source
EP2887398A1 (en) A bilayer graphene tunneling field effect transistor
US20170162710A1 (en) Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer
US20060001111A1 (en) Semiconductor device
Takechi et al. Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors
US20170162570A1 (en) Complementary Transistor Pair Comprising Field Effect Transistor Having Metal Oxide Channel Layer
US20200328283A1 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
Yoon et al. Sub 30 nm multi-bridge-channel MOSFET (MBCFET) with metal gate electrode for ultra high performance application
Kato et al. Proposal and demonstration of oxide-semiconductor/(Si, SiGe, Ge) bilayer tunneling field effect transistor with type-II energy band alignment
US11309425B2 (en) Field effect transistor having source control electrode, manufacturing method thereof and electronic device
Masahara et al. Demonstration of asymmetric gate-oxide thickness four-terminal FinFETs having flexible threshold voltage and good subthreshold slope
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
US9680030B1 (en) Enhancement-mode field effect transistor having metal oxide channel layer
Chung et al. Monolayer-MoS 2 Stacked Nanosheet Channel with C-type Metal Contact
US20240063256A1 (en) Semiconductor device and method for fabricating same
Chou et al. Status and Performance of Integration Modules Toward Scaled CMOS with Transition Metal Dichalcogenide Channel
KR101420967B1 (ko) 디스플레이 소자의 구동회로에 사용되는 인버터 및 이의 제조 방법
WO2022011679A1 (zh) 无结纳米线场效应晶体管及其制造方法
US20240213370A1 (en) Thin film transistor
Sihapitak et al. P‐6: Study of source‐gated transistor (SGT) for output current enhancement through TCAD simulation