TWI647807B - 內連線結構及其製造方法 - Google Patents

內連線結構及其製造方法 Download PDF

Info

Publication number
TWI647807B
TWI647807B TW106102594A TW106102594A TWI647807B TW I647807 B TWI647807 B TW I647807B TW 106102594 A TW106102594 A TW 106102594A TW 106102594 A TW106102594 A TW 106102594A TW I647807 B TWI647807 B TW I647807B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
substrate
interconnect structure
etching process
layer
Prior art date
Application number
TW106102594A
Other languages
English (en)
Other versions
TW201828437A (zh
Inventor
李鴻志
黃旻暄
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW106102594A priority Critical patent/TWI647807B/zh
Publication of TW201828437A publication Critical patent/TW201828437A/zh
Application granted granted Critical
Publication of TWI647807B publication Critical patent/TWI647807B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種內連線結構，包括基底與導電圖案。導電圖案包括底部。導電圖案的底部設置於基底上。導電圖案在底部的兩側壁上各具有缺口。

Description

內連線結構及其製造方法
本發明是有關於一種導電結構及其製造方法，且特別是有關於一種內連線結構及其製造方法。
隨著半導體產業的發展，當積體電路的積集度增加，晶片的表面無法提供足夠的面積來製作所需的內連線時，多層的內連線設計便逐漸地成為許多積體電路所必須採用的設計方式。
隨著半導體元件逐漸縮小，多層內連線結構中的上層導電元件與其下方的下層導電元件的重疊裕度(overlay window)也會變小，因此容易發生對準偏差。當多層內連線結構中的上層導電元件與其下方的下層導電元件發生對準偏差時，上層導電元件會暴露出其下方的下層導電元件。如此一來，相鄰的兩個上層導電元件會藉由所暴露出的下層導電元件而產生橋接路徑(bridging path)，進而產生電路橋接(circuit bridging)的缺陷。
本發明提供一種內連線結構及其製造方法，其可有效地防止產生電路橋接的缺陷。
本發明提出一種內連線結構，包括基底與導電圖案。導電圖案包括底部。導電圖案的底部設置於基底上。導電圖案在底部的兩側壁上各具有缺口。
依照本發明的一實施例所述，在上述內連線結構中，導電圖案的最小寬度的位置例如是位於缺口處。
依照本發明的一實施例所述，在上述內連線結構中，導電圖案更包括中間部與頂部。中間部位於頂部與底部之間。導電圖案的最大寬度的位置例如是位於中間部。
依照本發明的一實施例所述，在上述內連線結構中，導電圖案的最大寬度的位置例如是正斜率與負斜率的轉變位置。
依照本發明的一實施例所述，在上述內連線結構中，更包括第一阻障層。第一阻障層設置於導電圖案與基底之間。第一阻障層的寬度可大於導電圖案的最小寬度。
依照本發明的一實施例所述，在上述內連線結構中，更包括第一阻障層。第一阻障層設置於導電圖案與基底之間。缺口可位於導電圖案與第一阻障層的界面。
依照本發明的一實施例所述，在上述內連線結構中，更包括介電層。介電層設置於導電圖案兩側的基底上。缺口可位於介電層與導電圖案之間。
本發明提出一種內連線結構的製造方法，包括下列步驟。提供基底。在基底上形成導電圖案。導電圖案包括底部。導電圖案在底部的兩側壁上各具有缺口。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，導電圖案的製造方法包括下列步驟。在基底上形成導電圖案材料層。在導電圖案材料層上形成圖案化罩幕層。以圖案化罩幕層為罩幕，對導電圖案材料層進行第一蝕刻製程。第一蝕刻製程所使用的第一蝕刻氣體包括氯氣(Cl2 )與三氯化硼(BCl3 )。第一蝕刻製程中的三氯化硼的流量小於或等於氯氣的流量。在進行第一蝕刻製程之後，以圖案化罩幕層為罩幕，對導電圖案材料層進行第二蝕刻製程。第二蝕刻製程所使用的第二蝕刻氣體包括氯氣與三氯化硼。第二蝕刻製程中的三氯化硼的流量大於氯氣的流量。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更包括在導電圖案兩側的基底上形成介電層。缺口可位於介電層與導電圖案之間。
基於上述，在本發明所提出的內連線結構及其製造方法中，由於導電圖案在底部的兩側壁上各具有缺口，因此可縮小導電圖案的底部的關鍵尺寸(critical dimension，CD)，以提高導電圖案與其下方的導電元件的重疊裕度，進而可防止產生電路橋接的缺陷。此外，由於導電圖案在底部以外的其他部分具有較大的寬度，進而可保有較大的截面積，因此能夠維持低阻值與低電阻電容延遲(RC delay)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E為本發明一實施例的內連線結構的製造流程剖面圖。
首先，請參照圖1A，提供基底100。基底100可為單層基底或多層基底，且可形成有其他膜層(未繪示)、導電元件(未繪示)或半導體元件(未繪示)於其上。
接著，可選擇性地在基底100上形成阻障材料層102。阻障材料層102的材料例如是Ti、TiN、Ta、TaN或其組合。阻障材料層102的形成方法例如是物理氣相沉積法或化學氣相沉積法。
然後，在阻障材料層102上形成導電圖案材料層104。導電圖案材料層104的材料例如是AlCu、Al或W。導電圖案材料層104的形成方法例如是物理氣相沉積法或化學氣相沉積法。
接下來，可選擇性地在導電圖案材料層104上形成阻障材料層106。阻障材料層106的材料例如是Ti、TiN、Ta、TaN或其組合。阻障材料層106的形成方法例如是物理氣相沉積法或化學氣相沉積法。
之後，在阻障材料層106上形成圖案化罩幕層108。圖案化罩幕層108的材料例如是圖案化光阻層或圖案化硬罩幕層。圖案化光阻層的材料例如是正光阻材料或負光阻材料。圖案化硬罩幕層的材料例如是非晶碳(amorphous carbon)、氮化矽或氧化矽。
再者，請參照圖1B，以圖案化罩幕層108為罩幕，移除部分阻障材料層106，而在導電圖案材料層104上形成阻障層106a。部分阻障材料層106的移除方法例如是以圖案化罩幕層108為罩幕，對阻障材料層106進行蝕刻製程(如，乾式蝕刻製程)。
隨後，以圖案化罩幕層108為罩幕，對導電圖案材料層104進行第一蝕刻製程。在進行第一蝕刻製程之後，在導電圖案材料層104中的蝕刻前緣(etch front)EF的形狀可類似於U形(U-shape)。第一蝕刻製程例如是乾式蝕刻製程。
第一蝕刻製程所使用的第一蝕刻氣體包括氯氣與三氯化硼。第一蝕刻製程中的三氯化硼的流量小於或等於氯氣的流量。第一蝕刻製程中的三氯化硼與氯氣的流量比例如是0.3至1。在一實施例中，第一蝕刻製程中的三氯化硼與氯氣的流量可為0.5至1。
此外，第一蝕刻氣體更包括保護氣體。保護氣體例如是甲烷、氮氣、四氟甲烷、三氟甲烷或其組合。在第一蝕刻製程中，甲烷的流量例如是5 sccm至20 sccm，氮氣的流量例如是5 sccm至20 sccm，四氟甲烷的流量例如是0 sccm至15 sccm，三氟甲烷的流量例如是0 sccm至15 sccm。
另外，在進行第一蝕刻製程時，製程壓力例如是2 mTorr至35 mTorr，射頻電源功率例如是100 W至1500 W，且射頻偏壓功率例如是15 W至500 W。在一實施例中，在進行第一蝕刻製程時，製程壓力例如是4 mTorr至20 mTorr，射頻電源功率例如是400 W至1200 W，且射頻偏壓功率例如是50 W至200 W。
繼之，請參照圖1C，在進行第一蝕刻製程之後，以圖案化罩幕層108為罩幕，對導電圖案材料層104進行第二蝕刻製程，而可在阻障材料層102上形成導電圖案104a。第二蝕刻製程可為蝕刻前緣調整蝕刻製程(etch front modified etch process)。亦即，在進行第二蝕刻製程之後，在導電圖案材料層104中的蝕刻前緣EF的形狀可從U形調整為具有底切(undercutting)的形狀。如此一來，導電圖案104a的整體形狀可類似於瓶狀(bottle shape)。第二蝕刻製程例如是乾式蝕刻製程。此外，在進行第二蝕刻製程時，可選擇性地移除部分阻障材料層102。
第二蝕刻製程所使用的第二蝕刻氣體包括氯氣與三氯化硼。第二蝕刻製程中的三氯化硼的流量大於氯氣的流量。第二蝕刻製程中的三氯化硼與氯氣的流量比例如是1.3至5。在一實施例中，第二蝕刻製程中的三氯化硼與氯氣的流量可為1.5至2.5。
此外，第二蝕刻氣體更包括保護氣體。保護氣體例如是甲烷、氮氣、四氟甲烷、三氟甲烷或其組合。在第二蝕刻製程中，甲烷的流量例如是0 sccm至5 sccm，氮氣的流量例如是5 sccm至20 sccm，四氟甲烷的流量例如是0 sccm至5 sccm，三氟甲烷的流量例如是0 sccm至5 sccm。
另外，在進行第二蝕刻製程時，製程壓力例如是2 mTorr至30 mTorr，射頻電源功率例如是100 W至1500 W，且射頻偏壓功率例如是15 W至200 W。在一實施例中，在進行第二蝕刻製程時，製程壓力例如是2 mTorr至15 mTorr，射頻電源功率例如是500 W至1200 W，且射頻偏壓功率例如是50 W至200 W。
導電圖案104a包括底部BP。導電圖案104a在底部BP的兩側壁上各具有缺口110。藉由缺口110可縮小導電圖案104a的底部BP的關鍵尺寸，以提高導電圖案104a與其下方的導電元件的重疊裕度，進而可防止產生電路橋接的缺陷。導電圖案104a的最小寬度W1的位置例如是位於缺口110處。
導電圖案104a更包括中間部MP與頂部TP。中間部MP位於頂部TP與底部BP之間。導電圖案104a在頂部TP的兩側壁上亦可選擇性地各具有缺口112，但本發明並不以此為限。在另一實施例中，導電圖案104a在頂部TP的兩側壁上亦可不有缺口112。
此外，導電圖案104a的最大寬度W2的位置例如是位於中間部MP。導電圖案104a的最大寬度W2的位置例如是正斜率與負斜率的轉變位置。位於頂部TP的寬度W3可介於最小寬度W1與最大寬度W2之間。在此實施例中，底部BP與中間部MP可約略以最小寬度W1的位置做為分界，頂部TP與中間部MP可約略以寬度W3的位置做為分界，但本發明並不以此為限。
接下來，請參照圖1D，以圖案化罩幕層108為罩幕，移除部分阻障材料層102，而在導電圖案104a與基底100之間形成阻障層102a。部分阻障材料層102的移除方法例如是以圖案化罩幕層108為罩幕，對阻障材料層102進行蝕刻製程(如，乾式蝕刻製程)。阻障層102a的寬度W4可大於導電圖案104a的最小寬度W1。
此外，缺口110可鄰近於導電圖案104a與阻障層102a的界面。舉例來說，缺口110可位於導電圖案104a與阻障層102a的界面。在另一實施例中，當內連線結構不具有阻障層102a時，缺口110可鄰近於導電圖案104a與基底100的界面。舉例來說，缺口110可位於導電圖案104a與基底100的界面。
然後，可移除圖案化罩幕層108。圖案化罩幕層108的移除方法例如是乾式移除法或濕式移除法。舉例來說，圖案化罩幕層108的移除方法可先用氧電漿對圖案化罩幕層108進行灰化(ash)，再用濕式清潔法將灰化後的殘餘物清除。在另一實施例中，當圖案化罩幕層108例如是氮化矽或氧化矽的圖案化硬罩幕層時，可不移除圖案化罩幕層108。
雖然本實施例的導電圖案104a的製造方法是以上述製造方法為例進行說明，但本發明的導電圖案104a的製造方法並不以此為限。
接著，請參照圖1E，在導電圖案104a兩側的基底100上形成介電層114。缺口110可位於介電層114與導電圖案104a之間。此外，介電層114亦可填入部分缺口110中。另外，缺口112可位於介電層114與導電圖案104a之間，且介電層114亦可填入部分缺口112中。另一方面，取決填洞能力的優劣情況，在相鄰兩個導電圖案104a之間的介電層114中可能會形成孔洞116。介電層114的材料例如是氧化矽。介電層114的形成方法例如是化學氣相沉積法。
基於上述實施例可知，由於導電圖案104a在底部BP的兩側壁上各具有缺口110，因此可縮小導電圖案104a的底部BP的關鍵尺寸，以可提高導電圖案104a與其下方的導電元件的重疊裕度，進而可防止產生電路橋接的缺陷。此外，由於導電圖案104a在底部BP以外的其他部分具有較大的寬度，進而可保有較大的截面積，因此能夠維持低阻值與低電阻電容延遲。
以下，藉由圖1E來說明本實施例的內連線結構。此外，本實施例的內連線結構的製造方法雖然是以上述製造方法為例進行說明，但本發明的內連線結構的製造方法並不以此為限。
請參照圖1E，內連線結構包括基底100與導電圖案104a。導電圖案104a包括底部BP。導電圖案104a的底部BP設置於基底100上。導電圖案104a在底部BP的兩側壁上各具有缺口110。導電圖案104a更包括中間部MP與頂部TP。中間部MP位於頂部TP與底部BP之間。導電圖案104a在頂部TP的兩側壁上可選擇性地各具有缺口112。此外，內連線結構更可選擇性地包括阻障層102a、阻障層106a與介電層114中的至少一者。阻障層102a設置於導電圖案104a與基底100之間。阻障層106a設置於導電圖案104a上。介電層114設置於導電圖案104a兩側的基底100上。在相鄰兩個導電圖案104a之間的介電層114中可選擇性地具有孔洞116。另外，內連線結構中的各構件的材料、設置方式、形成方法與功效已於上述圖1A至圖1E的製造方法中進行詳盡地說明，故於此不再贅述。
綜上所述，在上述實施例所提出的內連線結構及其製造方法中，由於導電圖案在底部的兩側壁上各具有缺口，因此可縮小導電圖案的底部的關鍵尺寸，以提高導電圖案與其下方的導電元件的重疊裕度，進而可防止產生電路橋接的缺陷。此外，由於導電圖案在底部以外的其他部分具有較大的寬度，進而可保有較大的截面積，因此能夠維持低阻值與低電阻電容延遲。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
102、106‧‧‧阻障材料層
102a、106a‧‧‧阻障層
104‧‧‧導電圖案材料層
104a‧‧‧導電圖案
108‧‧‧圖案化罩幕層
110、112‧‧‧缺口
114‧‧‧介電層
116‧‧‧孔洞
BP‧‧‧底部
EF‧‧‧蝕刻前緣
MP‧‧‧中間部
TP‧‧‧頂部
W1‧‧‧最小寬度
W2‧‧‧最大寬度
W3、W4‧‧‧寬度
圖1A至圖1E為本發明一實施例的內連線結構的製造流程剖面圖。

Claims (8)

  1. 一種內連線結構，包括：一基底；一導電圖案，包括一底部，其中該導電圖案的該底部設置於該基底上，且該導電圖案在該底部的兩側壁上各具有一缺口；以及一介電層，設置於該導電圖案兩側的該基底上，其中該缺口位於該介電層與該導電圖案之間，在該介電層與該導電圖案之間具有位在該缺口中的空洞，且該介電層的材料包括氧化矽。
  2. 如申請專利範圍第1項所述的內連線結構，其中該導電圖案的一最小寬度的位置位於該缺口處。
  3. 如申請專利範圍第2項所述的內連線結構，其中該導電圖案更包括一中間部與一頂部，該中間部位於該頂部與該底部之間，且該導電圖案的一最大寬度的位置位於該中間部。
  4. 如申請專利範圍第3項所述的內連線結構，其中該導電圖案的該最大寬度的位置為正斜率與負斜率的轉變位置。
  5. 如申請專利範圍第2項所述的內連線結構，更包括一第一阻障層，設置於該導電圖案與該基底之間，其中該第一阻障層的寬度大於該導電圖案的該最小寬度。
  6. 如申請專利範圍第1項所述的內連線結構，更包括一第一阻障層，設置於該導電圖案與該基底之間，其中該缺口位於該導電圖案與該第一阻障層的界面。
  7. 一種內連線結構的製造方法，包括：提供一基底；在該基底上形成一導電圖案，其中該導電圖案包括一底部，且該導電圖案在該底部的兩側壁上各具有一缺口；以及在該導電圖案兩側的該基底上形成一介電層，其中該缺口位於該介電層與該導電圖案之間，在該介電層與該導電圖案之間具有位在該缺口中的空洞，且該介電層的材料包括氧化矽。
  8. 如申請專利範圍第7項所述的內連線結構的製造方法，其中該導電圖案的製造方法包括：在該基底上形成一導電圖案材料層；在該導電圖案材料層上形成一圖案化罩幕層；以該圖案化罩幕層為罩幕，對該導電圖案材料層進行一第一蝕刻製程，其中該第一蝕刻製程所使用的一第一蝕刻氣體包括一氯氣與一三氯化硼，且該第一蝕刻製程中的該三氯化硼的流量小於或等於該氯氣的流量；以及在進行該第一蝕刻製程之後，以該圖案化罩幕層為罩幕，對該導電圖案材料層進行一第二蝕刻製程，其中該第二蝕刻製程所使用的一第二蝕刻氣體包括該氯氣與該三氯化硼，且該第二蝕刻製程中的該三氯化硼的流量大於該氯氣的流量。
TW106102594A 2017-01-24 2017-01-24 內連線結構及其製造方法 TWI647807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106102594A TWI647807B (zh) 2017-01-24 2017-01-24 內連線結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106102594A TWI647807B (zh) 2017-01-24 2017-01-24 內連線結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201828437A TW201828437A (zh) 2018-08-01
TWI647807B true TWI647807B (zh) 2019-01-11

Family

ID=63960367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102594A TWI647807B (zh) 2017-01-24 2017-01-24 內連線結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI647807B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7382049B2 (en) * 2005-08-30 2008-06-03 Via Technologies, Inc. Chip package and bump connecting structure thereof
US7553756B2 (en) * 2005-11-16 2009-06-30 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
US8084850B2 (en) * 2008-07-25 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
TW201523805A (zh) * 2013-12-04 2015-06-16 Taiwan Semiconductor Mfg Co Ltd 半導體裝置封裝體及其形成方法
US9230911B2 (en) * 2013-12-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
US9390965B2 (en) * 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7382049B2 (en) * 2005-08-30 2008-06-03 Via Technologies, Inc. Chip package and bump connecting structure thereof
US7553756B2 (en) * 2005-11-16 2009-06-30 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
US8084850B2 (en) * 2008-07-25 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
TW201523805A (zh) * 2013-12-04 2015-06-16 Taiwan Semiconductor Mfg Co Ltd 半導體裝置封裝體及其形成方法
US9390965B2 (en) * 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US9230911B2 (en) * 2013-12-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same

Also Published As

Publication number Publication date
TW201828437A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI544517B (zh) 半導體裝置的製作方法
US11676821B2 (en) Self-aligned double patterning
TWI390602B (zh) 半導體裝置之製造方法
KR100815186B1 (ko) 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
US20090087992A1 (en) Method of minimizing via sidewall damages during dual damascene trench reactive ion etching in a via first scheme
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
US10204859B2 (en) Interconnect structure and fabricating method thereof
TWI647807B (zh) 內連線結構及其製造方法
CN108400128B (zh) 互连结构及其制造方法
JP2004260001A (ja) 半導体装置の製造方法
KR100838370B1 (ko) 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법
US11784056B2 (en) Self-aligned double patterning
CN112786701A (zh) 半导体结构的形成方法
TWI686912B (zh) 內連線結構及其製造方法
CN108346616B (zh) 内连线结构及其制造方法
TWI767662B (zh) 半導體結構與其製作方法
US11710637B2 (en) Patterning method
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US9922876B1 (en) Interconnect structure and fabricating method thereof
JP2008270522A (ja) 半導体装置の製造方法
TW201631628A (zh) 形成半導體元件的方法
KR20000015113A (ko) 반도체 장치의 콘택홀 형성방법
KR100923763B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2007115889A (ja) 半導体装置の製造方法
JPH08321542A (ja) 接続構造の形成方法、及び半導体装置の製造方法