TWI647447B - 用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體 - Google Patents

用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體 Download PDF

Info

Publication number
TWI647447B
TWI647447B TW103136859A TW103136859A TWI647447B TW I647447 B TWI647447 B TW I647447B TW 103136859 A TW103136859 A TW 103136859A TW 103136859 A TW103136859 A TW 103136859A TW I647447 B TWI647447 B TW I647447B
Authority
TW
Taiwan
Prior art keywords
wafer
output
patterned features
identified
detection
Prior art date
Application number
TW103136859A
Other languages
English (en)
Other versions
TW201525451A (zh
Inventor
喬安 吳
艾莉絲 張
理升 高
賽特亞 庫瑞達
艾倫 派克
瑞哈維 巴布納西
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201525451A publication Critical patent/TW201525451A/zh
Application granted granted Critical
Publication of TWI647447B publication Critical patent/TWI647447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本發明提供用於偵測一晶圓上之可靠性缺陷之方法及系統。一種方法包含獲得由一檢測系統產生之針對一晶圓之輸出。該方法亦包含基於該輸出判定形成於該晶圓上之一或多個經圖案化特徵之一或多個幾何特性。另外，該方法包含基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或多個可靠性缺陷。

Description

用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體
本發明大體而言係關於用於偵測晶圓上之可靠性缺陷之方法及系統。
以下說明及實例並非由於其包含於此章節中而被認為係先前技術。
使用若干不同製作程序在晶圓上形成諸如積體電路(IC)之半導體裝置。在已於晶圓上形成該等裝置之後，通常以電方式測試該等裝置以判定該等裝置是否以恰當方式起作用。最常用測試方法中之一者係洩漏電流或IDDQ測試，亦即，量測增加之洩漏電流以識別一有缺陷晶片。基於洩漏電流之測試用以篩選用於高可靠性應用之裝置。確保晶片之高可靠性之傳統方法係燒機測試。僅藉助電路級模擬對可靠性進行嚴謹研究，而不完全瞭解晶圓級程序變異性影響。
隨著電晶體幾何尺寸不斷縮小，一電晶體之固有洩漏電流極大地增加。此使得極其難以區別無故障IDDQ與有故障IDDQ，此將造成錯誤拒絕(致使良率損失)及錯誤接受(逃逸測試)。由於測試生成之簡單性質，洩漏電流測試僅指示是否存在可靠性缺陷。洩漏電流不與缺陷類型有直接相互關係。因而，無法透徹理解、減輕及解決可靠性問題之根本原因。在製作產品將燒機測試應用於該等產品，而非在組件級以及電晶體級處應用燒機測試。洩漏支配著燒機功率。
相應地，開發不具有上文所闡述之缺點中之一或多者之系統及/或方法將係有利的。
各種實施例之以下說明不應以任何方式解釋為限制隨附申請專利範圍之標的物。
一項實施例係關於一種用於偵測一晶圓上之可靠性缺陷之電腦實施之方法。該方法包含獲得由一檢測系統產生之針對一晶圓之輸出。該方法亦包含基於該輸出判定形成於該晶圓上之一或多個經圖案化特徵之一或多個特性。另外，該方法包含基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或多個可靠性缺陷。藉由一電腦系統執行該等獲得、判定及識別步驟。
可如本文中進一步所闡述來執行上文所闡述之方法。另外，上文所闡述之方法可包含本文中所闡述之(若干)任何其他方法之(若干)任何其他步驟。此外，上文所闡述之該方法可藉由本文中所闡述之該等系統中之任何者來執行。
另一實施例係關於一種儲存可在一電腦系統上執行以執行用於偵測一晶圓上之可靠性缺陷之一電腦實施之方法之程式指令之非暫時性電腦可讀媒體。該電腦實施之方法包含上文所闡述之該方法之該等步驟。可如本文中所闡述來進一步組態該電腦可讀媒體。可如本文中進一步所闡述來執行該電腦實施之方法之該等步驟。另外，可為其執行該等程式指令之該電腦實施之方法可包含本文中所闡述之(若干)任何其他方法之(若干)任何其他步驟。
一額外實施例係關於一種經組態以偵測一晶圓上之可靠性缺陷之系統。該系統包含經組態以產生針對一晶圓之輸出之一檢測子系統。該系統亦包含經組態以執行上文所闡述方法之判定及識別步驟之 一電腦子系統。該系統可如本文中所闡述來進一步組態。
200‧‧‧電腦可讀媒體
202‧‧‧程式指令
204‧‧‧電腦系統
300‧‧‧系統
302‧‧‧檢測子系統
304‧‧‧電腦子系統
306‧‧‧光源
308‧‧‧分束器
310‧‧‧晶圓
312‧‧‧透鏡
314‧‧‧偵測器
316‧‧‧電子柱
318‧‧‧電子束源
320‧‧‧元件
322‧‧‧元件
324‧‧‧偵測器
在閱讀以下詳細說明且在參考附圖時，本發明之其他目標及優點將變得顯而易見。
圖1係圖解說明用於偵測一晶圓上之可靠性缺陷之一電腦實施之方法之一項實施例之一流程圖；圖2係圖解說明一非暫時性電腦可讀媒體之一項實施例之一方塊圖，該非暫時性電腦可讀媒體包含可在一電腦系統上執行以用於執行本文中所闡述之電腦實施之方法中之一或多者之程式指令；及圖3係圖解說明經組態以偵測一晶圓上之缺陷可靠性之一系統之一項實施例之一側視圖之一示意圖。
雖然易於對本發明做出各種修改及替代形式，但以實例之方式在圖式中展示且將在本文中詳細闡述其特定實施例。然而，應理解，圖式及對其之詳細說明並非意欲將本發明限制於所揭示之特定形式，而是相反，本發明意欲涵蓋歸屬於如由隨附申請專利範圍所界定之本發明之精神及範疇內之所有修改、等效形式及替代形式。
現在轉至圖式，應注意各圖並未按比例繪製。特定而言，該等圖之元件中之某些元件之比例被大為放大以強調該等元件之特性。亦應注意，該等圖並未按相同比例繪製。已使用相同元件符號指示可類似地組態之在一個以上之圖中展示之元件。除非本文中另外提及，否則所闡述及所展示之元件中之任何元件可包含任何適合可商業購得之元件。
一般而言，本文中所闡述之實施例提供用以透過晶圓線內洩漏圖徵及導通體電阻指數分析偵測積體電路(IC)可靠性缺陷之新穎性方法。一項實施例係關於一種用於偵測一晶圓上之可靠性缺陷之電腦實 施之方法。本文中所闡述之實施例可用於藉助各種檢測及缺陷再檢測工具(諸如在本文中進一步闡述者)系統地偵測積體電路可靠性缺陷(包含潛伏可靠性缺陷)。另外，本文中所闡述之實施例達成以空前靈敏性及精確性系統地發現洩漏圖徵及互連之潛在故障以有助於使用者加速其過渡至1Xnm及以下技術節點。本文中所闡述之實施例亦可用以形成量化地提取洩漏圖徵及導通體電阻指數之一方法。此外，本文中所闡述之實施例可以諸如KLARF檔案或經編碼檢測結果之任何適合晶圓檢測檔案格式報告可靠性缺陷。
如本文中所使用之術語「設計」及「設計資料」通常係指一IC之實體設計(佈局)以及透過複雜模擬或簡單幾何及布林運算自實體設計導出之資料。該設計可儲存於諸如一GDS或一ASCii檔案之一資料結構、任何其他標準機器可讀檔案、此項技術中已知之任何其他適合檔案及一設計資料庫中。出於所有意圖及目的，術語「GDS」用於一GDSII檔案。此等檔案之其他實例包含GL1及OASIS檔案。本文中所闡述之實施例中所使用之設計可儲存於此整個類別之檔案中之任何者中，而不管資料結構組態、儲存格式或儲存機制如何。
由一標線檢測系統所獲取之一標線之一影像及/或其導出物亦可用作設計之一「代理」或「若干代理」。在使用一設計之本文中所闡述之任何實施例中，此一標線影像或其一導出物可用作設計佈局之一替代物。該設計可包含在共同擁有之Zafar等人於2009年8月4日頒佈之第7,570,796號美國專利及Kulkarni等人於2010年3月9日頒佈之第7,676,077號美國專利中所闡述之任何其他設計資料或設計資料代理，該兩個美國專利如同完整陳述一般以引用方式併入本文中。另外，設計資料可係標準單元庫資料、整合佈局資料、一或多個層之設計資料、設計資料之導出物及全部或部分晶片設計資料。
然而，一般而言，設計資訊或資料無法藉由藉助一晶圓檢測系 統使一晶圓成像而產生。舉例而言，形成於晶圓上之設計圖案可能不會準確地表示晶圓之設計且晶圓檢測系統可能不能夠產生具有充分解析度以使得影像可用以判定關於晶圓之設計之資訊的形成於晶圓上之設計圖案之影像。因此，一般而言，設計資訊或設計資料無法使用一實體晶圓產生。另外，本文中所闡述之「設計」及「設計資料」係指由一半導體裝置設計者在一設計程序中產生且因而在將設計印刷於任何實體晶圓上之前可良好地用於本文中所闡述之實施例中之資訊及資料。
該方法包含獲得由一檢測系統產生之針對一晶圓之輸出。在一項實施例中，該檢測系統係一基於光之檢測系統，且用於產生輸出之檢測系統之一光源係寬頻帶電漿(BBP)光源。因而，本文中所闡述之實施例中所使用之輸出可藉由可通常被認為係BBP晶圓檢測工具之檢測系統產生。以此方式，該檢測工具可係一光學檢測工具。然而，該檢測系統可係一基於電子束之檢測系統。檢測工具可包含此項技術中已知之任何適合之市售基於光或基於電子束之檢測工具。另外，基於光之檢測工具可係一明視場(BF)及/或暗視場(DF)檢測工具。以此方式，本文中所闡述之實施例中所使用之檢測工具不限於BF、DF及/或電子束檢測。換言之，本文中所闡述之實施例獨立於檢測工具平台。
獲得輸出可包含在晶圓上方用光進行掃描並在掃描期間回應於藉由檢測系統偵測到之來自晶圓之光而產生輸出(例如，影像或影像資料)。以此方式，獲得輸出可包含掃描晶圓。然而，獲得輸出未必包含掃描晶圓。舉例而言，獲得輸出可包含(例如，藉由檢測系統)獲得來自其中已儲存了輸出之一儲存媒體之輸出。獲得來自儲存媒體之輸出可以任何適合方式執行，且自其獲得輸出之儲存媒體可包含本文中所闡述之儲存媒體中之任何者。
該方法亦包含基於該輸出判定形成於晶圓上之一或多個經圖案 化特徵之一或多個特性。舉例而言，檢測系統產生之影像、影像資料或任何其他輸出可用於判定在本文中進一步闡述之經圖案化特徵之任何特性中之一或多者。在一項此實例中，一檢測系統產生之影像或影像資料可用於判定形成於晶圓上之一或多個經圖案化特徵之一或多個尺寸。可使用任何適合方法及/或演算法基於檢測系統之輸出判定該一或多個特性。
在某些實施例中，該一或多個經圖案化特徵包含該裝置之一或多個電晶體之一或多個結構，且該一或多個所判定之特性包含一閘極之一尺寸、一源極或汲極之一面積，或一源極或汲極之一周長。以此方式，本文中所闡述之實施例可使用諸如閘極有效通道長度L、寬度W、源極/汲極面積及周長之電晶體幾何尺寸變化而執行。
在一額外實施例中，該一或多個經圖案化特徵包含該裝置之一或多個互連導通體之一或多個結構，且該一或多個所判定之特性包含互連導通體外圍或面積。以此方式，本文中所闡述之實施例可使用諸如導通體外圍及面積之互連導通體幾何尺寸變化而執行。
在某些實施例中，所判定之一或多個特性包含形成於晶圓上之一或多個經圖案化特徵之一或多個特性之一或多個經量測值與用於晶圓之一設計中之一或多個經圖案化特徵之一或多個特性之一或多個設計值之間的一或多個差。舉例而言，可基於如上所述之輸出判定經圖案化特徵之(若干)特性以提供該(等)特性之一或多個經量測值。然後可自可依據如上所述之設計或設計資料中之任何者判定之經設計值減去彼等特性，或反之亦然以判定一或多個特性。另外，可如本文中進一步所闡述地(例如，使用掃描式電子顯微鏡(SEM)影像來進行GDS疊對分析)判定經量測值與經設計值之間的差。
該方法進一步包含基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或 多個可靠性缺陷。在另一實施例中，該識別步驟包含基於一或多個經圖案化特徵之所判定之一或多個特性來判定該裝置之一或多個特性，並判定該裝置之該一或多個特性是否將致使該裝置中之一可靠性缺陷。舉例而言，該(等)經圖案化特徵之一或多個特性可輸入至定義該一或多個特性與該裝置之一或多個特性之間的一關係的一函數或演算法。在一項此實例中，如本文中所闡述地判定之一閘極之W且L可輸入至針對次臨限洩漏電流之一方程式(其可包含此項技術中已知之任何適合方程式)，以判定次臨限洩漏電流對於彼閘極將係多少。在另一此實例中，可如本文中所闡述地判定之一閘極氧化物層之厚度可輸入至針對閘極氧化物洩漏電流之一方程式(其可包含此項技術中已知之任何適合方程式)，以判定閘極氧化物洩漏電流對於包含彼閘極氧化物層之一電晶體將係多少。以此方式，可直接自依據如本文中所闡述之檢測系統輸出判定之該(等)經圖案化特徵之該(等)特性量化地判定該(等)裝置特性。然後可分析針對該(等)經圖案化特徵判定之該(等)裝置特性，以判定彼等經圖案化特徵是否將致使針對該裝置之可靠性問題且因而彼等經圖案化特徵是否係可靠性缺陷。舉例而言，可將針對一經圖案化特徵之次臨限洩漏電流與區分可接受次臨限洩漏電流值與對於該裝置可係有問題的之次臨限洩漏電流值之一臨限值進行比較。具有彼臨限值之有問題側上之值之經圖案化特徵可被識別為可靠性缺陷。可以任何其他適合方式執行基於針對經圖案化特徵判定之該(等)裝置特性來判定哪個經圖案化特徵將致使可靠性缺陷。
識別將致使可靠性缺陷之經圖案化特徵可不必包含基於該(等)經圖案化特徵特性來量化地判定該(等)裝置特性。舉例而言，該方法可包含使用一方法、演算法、函數或方程式基於一或多個裝置特性之可接受值來判定經圖案化特徵之一或多個特性之可接受值。以此方式，當如本文中所闡述地判定該(等)經圖案化特徵特性時，可將其與該等 可接受值進行比較。具有在可接受值之外之(若干)特性之經圖案化特徵可識別為可靠性缺陷，且不具有在可接受特性之外之(若干)特性之經圖案化特徵可不識別為可靠性缺陷。
在一項此實施例中，一或多個經圖案化特徵包含該裝置之一或多個電晶體之一或多個結構，且該裝置之一或多個特性包含洩漏電流。以此方式，本文中所闡述之實施例可集中於電晶體特性變化(諸如上文所闡述者)對洩漏電流之影響。洩漏電流係電晶體級之電流之非期望損失。舉例而言，洩漏電流可由隧穿電子(例如，經由自閘極至通道或自閘極至源極及汲極之直接隧穿)攜載。閘極洩漏可歸因於用於閘極隧穿之超薄閘極氧化物。另外，一高K介電材料可係較厚的以減小閘極氧化物洩漏電流。
洩漏電流取決於摻雜、閘極氧化物厚度、通道臨界尺寸(CD)，以及以一複雜方式之佈局。自裝置物理理論，次臨限「關斷」洩漏電流隨著通道長度減小而增加，且其直接取決於W/L。次臨限「關斷」洩漏電流亦在臨限電壓減小時以指數方式增加，且次臨限「接通」洩漏電流隨溫度減小，而次臨限「關斷」洩漏電流隨溫度增加。另外，佈局具有與洩漏電流之一直接關係。相同閘極W及L但具有不同源極/汲極面積及周長可造成不同洩漏電流。另外，洩漏電流隨著電晶體之數目在較小技術節點中增加而以指數方式增加。
自一處理觀點，洩漏電流高度非線性取決於經歷程序變異性之參數。舉例而言，微影及蝕刻變異性可致使通道L、W/L、W×L、源極之面積(AS)、汲極之面積(AD)、源極之周長(PS)以及汲極之周長(PD)之變異性。另外，微影及蝕刻局部(晶粒內)變異性可致使次臨限洩漏「關斷」電流之總和據此增加。此外，微影及蝕刻變異性可經由臨限電壓直接影響次臨限「接通」及「關斷」電流(短通道效應)。在另一實例中，一閘極氧化物之厚度之變異性可直接影響次臨限"接通" 及「關斷」洩漏電流(經由氧化物之電容)。另外，一閘極氧化物之厚度之變異性可間接影響次臨限「接通」及「關斷」洩漏電流(經由臨限電壓，此乃因臨限電壓取決於氧化物之電容)。在一額外實例中，摻雜濃度及量變曲線之變異性可經由臨限電壓L及基體效應(body effect)間接影響次臨限「接通」及「關斷」洩漏電流。
在另一此實施例中，一或多個經圖案化特徵包含該裝置之一或多個互連導通體之一或多個結構，且該裝置之一或多個特性包含電阻。以此方式，本文中所闡述之實施例可集中於互連導通體特性變化(諸如上文所闡述者)對電阻之影響。導通體係程序敏感型佈局特定互連可靠性元件。導通體CD變化影響其電阻。在一項此實例中，導通體電阻隨導通體剖面面積減小而增加。較高電阻展現一較高早期故障率。另外，導通體頂部與導通體底部相比之不同導通體大小可指示導通體健康性。可根據自底部處之導通體大小減去頂部處之導通體大小來判定導通體之大小差別。此外，斷路故障(無窮大電阻)可由於缺少錨形成而發生。
可根據自晶圓設計中之導通體頂部面積減去在晶圓上量測之導通體頂部面積之差(亦即，△面積(頂部))(可如本文所闡述地判定)除以自晶圓設計中之導通體底部面積減去在晶圓上量測之導通體底部面積之差(亦即，△面積(底部))(可如本文所闡述地判定)來判定一電阻指數。以此方式，電阻指數=△面積(頂部)/△面積(底部)。導通體面積之改變可用於將相對於導通體類型之互連電阻指數繪製成圖。針對其執行本文中所闡述之實施例之互連導通體可包含任何已知互連導通體，諸如經隔離型、經半隔離型、密集型及冗餘型。
自一程序觀點，導通體大小之變異性可由微影及蝕刻之變異性而致使。因而，在某些實施例中，由檢測系統產生並如本文中所闡述地使用之輸出可包含在顯影之後(亦即，在一顯影後檢測(ADI)中)或 在蝕刻之後(亦即，在一蝕刻後檢測(AEI)中)產生之輸出。
在一項實施例中，在該晶圓上之該裝置之製作期間且在該晶圓上之該裝置之該製作完成之前線內執行該方法。以此方式，本文中所闡述之實施例可用於使用諸如BBP晶圓檢測工具及電子束缺陷再檢測工具之各種工具來偵測線內晶圓可靠性缺陷(包含潛伏之可靠性缺陷)。相反，如今，使用者取決於線端測試來發現可靠性問題。然而，本文中所闡述之方法提供將顯著地減小可靠性有關良率學習循環的線內發現解決方案。
與檢測工具之傳統使用情形(例如，實體缺陷偵測)相比，本文中所闡述之實施例亦將檢測工具之能力延伸至可靠性缺陷偵測。舉例而言，通常，晶圓檢測工具用以偵測可由一程序-設計相互作用致使之實體缺陷(諸如，系統性缺陷)，以及由程序變異性致使之隨機缺陷。以此方式，晶圓檢測工具可用於減小受缺陷限制之良率損失。然而，由程序變異性致使之可靠性缺陷亦可影響良率。如本文中所闡述，晶圓檢測工具可適合於偵測影響洩漏及電阻之程序變異性。另外，本文中所闡述之實施例可用於偵測各種程序變異性、全部洩漏組件，以及全部互連組件。因而，本文中所闡述之實施例可用於將晶圓檢測工具能力延伸至可靠性有關良率損失減小。因而，本文中所闡述之實施例可用於減小以及甚至消除由程序變異性致使之一主要問題。
如上文所述及，本文中所闡述之實施例可用於偵測由可在晶片製作期間發生之程序變異性中之諸多者(若非全部)所致使之可靠性缺陷。舉例而言，本文中所闡述之實施例可用於偵測閘極氧化物層中(尤其在矽/氧化物界面處)之缺陷以及可增加洩漏電流、使臨限電壓偏移且致使效能隨時間降級之經陷獲電荷。在另一實例中，本文中所闡述之實施例可用於偵測由快速熱處理(RTP)閘極退火步驟所致使之缺陷及空隙。另外，本文中所闡述之實施例可用於偵測由多晶矽微影、 拋光及蝕刻步驟所致使之經減小通道長度(例如，由於空隙、過度蝕刻等)。在另一實例中，本文中所闡述之實施例可用於偵測由於源極及/或汲極植入物在閘極下方之橫向散佈(例如，由於底切等)(其可由於源極/汲極植入步驟而發生)引起之經減小通道長度。在又一實例中，本文中所闡述之實施例可用於偵測由間隔物沈積及蝕刻程序所致使之缺陷，該等程序控制源極及汲極接近通道之程度(例如，間隔物越窄，源極/汲極越接近閘極通道)。此外，本文中所闡述之實施例可用於偵測由由於RTP源極/汲極步驟引起之經減小通道長度(例如，隨著RTP源極/汲極步驟中之時間或溫度增加，橫向擴散增加，藉此縮小通道長度)所致使之缺陷。另外，本文中所闡述之實施例可用於偵測由淺溝槽蝕刻步驟所致使之缺陷，其可致使將形成缺陷有關洩漏路徑之損壞及/或缺陷。
在另一實施例中，該方法包含：依在其處形成一或多個所識別之經圖案化特徵中之至少一者的該晶圓上之一或多個位置處獲得由一缺陷再檢測系統產生之針對該晶圓之輸出；疊對至少一個所識別之經圖案化特徵之設計資料與由缺陷再檢測系統產生之針對該至少一個所識別之經圖案化特徵之輸出；判定形成於晶圓上之至少一個所識別之經圖案化特徵與至少一個所識別之經圖案化特徵之設計資料之間的一或多個差異；及基於所判定之一或多個差異來判定該至少一個所識別之經圖案化特徵是否係一可靠性缺陷。用於產生針對晶圓之輸出之缺陷再檢測系統可如本文中所進一步闡述地進行組態。舉例而言，缺陷再檢測系統可係一基於電子束之缺陷再檢測系統(亦即，一eDR工具或一SEM)，其可包含任何適合之市售電子束缺陷再檢測系統。將如上所述之裝置物理理論應用於晶圓處理，可自SEM-GDS疊對分析(針對導通體之頂部及/或底部)提取一導通體之△L、△W/L及△面積之數值，且可將晶圓缺陷分類為線前端(FEOL)堆疊處之可靠性缺陷(空 隙、底切、過度蝕刻)。
在又一實施例中，該方法包含判定所識別之一或多個經圖案化特徵之一晶圓級空間分佈。舉例而言，洩漏圖徵及導通體電阻指數可報告及顯示為針對晶圓級空間分佈之一色彩晶粒圖。
在某些實施例中，該方法包含藉由以下方式來產生用於該等判定及識別步驟之在該晶圓上之注意區：將一基於幾何規則之搜尋應用於該晶圓之設計資料；搜尋由該基於幾何規則之搜尋識別之圖案之例項的該設計資料；及指定含有該等圖案之該等例項之該設計資料中之區作為該等注意區。因而，本文中所闡述之實施例可包含一基於幾何規則之搜尋，以基於鑄造裝置參數產生注意區。舉例而言，在於圖1中展示之晶圓洩漏圖徵發現流程之實施例中，設計100可輸入至基於幾何規則之搜尋102。設計100可包含本文中所闡述之設計或設計資料中之任何者。因而，設計可包含裝置參數(鑄造)或設計GDS。可基於本文中所闡述之經圖案化特徵特性中之任何者(諸如，L、W、W/L、PD/PS、AS/AD，或其任何組合)執行基於幾何規則之搜尋。亦可基於針對上文闡述之經圖案化特徵特性中之任何者之裝置規則及/或有關將對晶圓執行之電測試之資訊來執行基於幾何規則之搜尋。舉例而言，基於幾何規則之搜尋可經組態以識別由於推測裝置設計師及/或電測試工程師至少一定程度上關心其可靠性(否則，不需要對其進行測試)而將進行電測試之晶圓上之彼等特徵。亦可基於多層設計資料來執行基於幾何規則之搜尋(使得可在識別所關注圖案時共同考量一個以上層上之經圖案化特徵)。另外，可基於將由經圖案化特徵形成之閘極之類型及/或將由經圖案化特徵形成之互連導通體之類型來執行基於規則之搜尋。
如在圖1中進一步展示，基於幾何規則之搜尋102之結果可用於圖案搜尋104。在此圖案搜尋步驟中，可針對由基於幾何規則之搜尋 識別之圖案來搜尋整個設計或設計資料。因而，可執行圖案搜尋104以搜尋由基於幾何規則之搜尋識別為可能有問題之圖案之多個例項。另外，可執行圖案搜尋以發現一裝置中之POI之全部變化形式。可使用可自KLA-Tencor商業購得之NanoPoint產品或用於對準一個圖案與另一個圖案(例如，對準一晶圓之一影像中之一圖案與一晶圓設計中之一圖案)之任何其他適合方法及/或演算法來執行本文中所闡述之涉及搜尋圖案、圖案匹配或疊對圖案之步驟中之任何者。另外，如在於2010年3月9日頒發給Kulkarni等人之美國專利第7,676,077號中所闡述，可以本文中所闡述之步驟執行對準兩個圖案，該美國專利如同完整陳述一般以引用方式併入本文中。
亦如在圖1中所展示，該方法可包含產生注意區106。該等注意區可係針對形成於晶圓上之晶片之完整堆疊之線前端(FEOL)注意區。注意區可具有使得將其稱為「微注意區」較為適當之一大小。舉例而言，注意區可具有約100nm至約200nm之一大小。如上所述，注意區可係設計中之區以及含有由基於幾何規則之搜尋及圖案搜尋步驟所識別之經圖案化特徵之晶圓上之對應區。
在一額外實施例中，該方法包含藉由搜尋輸出中之圖案來識別對應於晶圓上之注意區的該輸出之部分，且該判定步驟僅針對對應於注意區的該輸出之部分而執行。在本文中所闡述之使用注意區之實施例中，可依據各個注意區報告實施例之結果。在另一實施例中，判定步驟所基於之輸出包含由檢測系統偵測之來自晶圓之局部光強度。例如，實施例可包含依據注意區報告局部強度。另外，每個注意區之原始強度可係用於本文中所闡述之實施例中之晶圓檢測系統之輸出。
在一項此實施例中，該方法可包含如在圖1中所展示之晶圓檢測108，可基於在步驟106中產生之注意區來執行晶圓檢測108。例如，可獲得僅在晶圓之對應於注意區之部分中產生之輸出，且本文中所闡 述之方法使用該輸出。以此方式，可僅針對對應於注意區之輸出執行本文中所闡述之實施例之步驟。可如本文中所闡述地藉助本文中所闡述之晶圓檢測系統中之任何者來進一步執行晶圓檢測步驟108。
如在圖1中進一步展示，該方法可包含對準至設計步驟110。在此步驟中，可執行基於設計之分類(DBC)以產生對應於不同之唯一性關注圖案(POI)之不同分級箱。以此方式，在晶圓上之類似POI之位置處針對晶圓產生之輸出可被分級成相同群組或分級。用於此步驟之POI可係由本文中所闡述之步驟中之任何者識別之或依據測試圖案或結構及依據規則(例如，經由如上所述之基於幾何規則之搜尋)識別之POI中之任何者。另外，本文中所闡述之實施例可包含基於此DBC之結果執行一或多個其他步驟，包含(例如)判定跨越晶圓之分級箱中之任何或多者中之經圖案化特徵之一圖徵分佈。可以任何適合方式(例如，一色彩晶粒圖)輸出如本文中所闡述地判定之一洩漏圖徵及電阻指數分佈。
在另一實施例中，該方法包含選擇一或多個所識別之經圖案化特徵中之至少一者以進行缺陷再檢測。舉例而言，如在圖1中所展示，該方法可包含缺陷取樣112。在此步驟中，可藉由判定所關注圖案中之何者已被識別為可靠性缺陷且然後自如上所述之中之每一者取樣所關注圖案中之一或多者來針對eDR取樣所關注缺陷。另外，在某些例項中，可自分級箱中之每一者取樣一或多個關注圖案，而不管其是否被識別為可靠性缺陷。以此方式，可藉由缺陷再檢測(例如，藉由判定所識別之可靠性缺陷是否果真係可靠性缺陷且反之亦然)來驗證或校正識別步驟之結果。
在某些實施例中，該方法包含獲得針對一或多個所識別之經圖案化特徵中之至少一者的一缺陷再檢測系統之輸出，並基於自缺陷再檢測系統獲得之輸出對至少一個所識別之經圖案化特徵進行分類。舉 例而言，如在圖1中所展示，該方法可包含缺陷再檢測步驟114，可使用本文中所闡述之缺陷再檢測系統中之任何者如本文中所闡述地執行缺陷再檢測步驟114。另外，該方法可包含缺陷分類步驟116，其中可針對在步驟114中再檢測之或在步驟108中偵測之缺陷中之任何者來判定缺陷分類。舉例而言，可將缺陷分類為洩漏有關可靠性缺陷、電的、缺陷、實體缺陷等。如在圖1中進一步展示，該方法可包含對準至設計步驟118，其可包含SEM影像以用以本文中進一步闡述之GDS疊對分析。
在一項實施例中，該方法包含判定所判定之一或多個特性與晶圓之電測試之結果之間的一相互關係。舉例而言，如本文中所闡述地判定之閘極洩漏圖徵及電阻指數可與電測試洩漏電流及電阻資料有直接相互關係。本文中所闡述之實施例提供可靠性缺陷與電測試洩漏電流及互連電阻資料之間的更準確量化關係。舉例而言，如在圖1中所展示，該方法可包含與電測試有相互關係步驟120。此步驟可包含判定與電測試參數之一相互關係。可以任何適合格式(例如，一表格、晶粒圖等)輸出電測試相互關係之結果。圖1中展示之實施例可包含本文中所闡述之(若干)任何其他步驟。
在一額外實施例中，該方法包含基於所識別之一或多個經圖案化特徵判定對針對晶圓執行之一或多個程序之一或多個校正。本文中所闡述之實施例因校正動作而有助於更透徹地理解可靠性問題之根本原因。另外，本文中所闡述之實施例係有利的，此乃因其可判定可減少本文中所闡述之可顯著影響在晶圓製作之裝置之可靠性缺陷之校正動作。舉例而言，隨著洩漏電流增加，需要更大功率操作一IC晶片，藉此不斷提高功率消耗。另外，隨著洩漏電流增加，晶片將產生更多熱，藉此升級環境問題。此外，隨著洩漏電流增加，IC晶片效能將降級，藉此使去除過量熱成為必要，此將增加晶片製作之資本支出。此 外，洩漏電流無法消除且只能以很高代價減小。然而，本文中所闡述之實施例提供偵測諸如洩漏電流之可靠性缺陷並判定用於減小洩漏電流之校正動作之一成本有效解決方案。因而，本文中所闡述之實施例可用於減小晶片功率消耗，減小環境問題，並減小晶片製作之資本支出。
除本文中所闡述之實施例之優點之外，隨著IC之尺寸減小，本文中所闡述之實施例亦提供甚至更加顯著之優點。舉例而言，尺寸變化致使較不可靠電子器件。特定而言，尺寸變化致使更大洩漏電流(包含閘極洩漏電流及次臨限「關斷」洩漏電流)。此外，隨著實體閘極長度隨時間以指數方式減小，閘極氧化物洩漏及次臨限洩漏隨時間以指數方式增加。另外，互連速度正在變成一效能瓶頸(較高電阻、電容)。因而，尺寸相依性效應顯著地影響裝置可靠性。
本文中所闡述之獲得、判定及識別步驟係由可如本文中進一步闡述地經組態之一電腦系統執行。
上文所闡述之方法之實施例中之每一者可包含本文中所闡述之(若干)任何其他方法之(若干)任何其他步驟。此外，上文所闡述之方法之實施例中之每一者可藉由本文中所闡述之系統中之任何者執行。
本文中所闡述之所有方法可包含將該等方法實施例之一或多個步驟之結果儲存於一電腦可讀儲存媒體中。該等結果可包含本文中所闡述之結果中之任何者且可以此項技術中已知之任何方式儲存。儲存媒體可包含本文中所闡述之任何儲存媒體或此項技術中已知之任何其他適合之儲存媒體。在儲存該等結果之後，該等結果可在儲存媒體中存取及由本文中所闡述之方法或系統實施例中之任何者使用、經格式化以顯示給一使用者、由另一軟體模組、方法或系統使用，等等。
一額外實施例係關於儲存可在一電腦系統上執行以執行用於偵測一晶圓上之可靠性缺陷之一電腦實施之方法之程式指令之一非暫時 性電腦可讀媒體。圖2中展示一項此實施例。特定而言，如圖2中所展示，電腦可讀媒體200包含可在電腦系統204上執行之程式指令202。電腦實施之方法包含上文所闡述之方法之步驟。可為其執行該等程式指令之電腦實施之方法可包含本文中所闡述之(若干)任何其他步驟。
實施諸如本文中所闡述之方法的方法之程式指令202可儲存於電腦可讀媒體200上。該電腦可讀媒體可係諸如一磁碟或光碟或一磁帶之一儲存媒體，或此項技術中已知之任何其他適合之非暫時性電腦可讀媒體。
可以包含基於程序之技術、基於組件之技術及/或物件導向之技術以及其他技術之各種方式中之任何者來實施程式指令。舉例而言，可視需要使用ActiveX控制項、C++物件、JavaBeans、Microsoft基礎類別(「MFC」)或其他技術或方法來實施該等程式指令。
該電腦系統可採用各種形式，包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路器具、網際網路器具或其他裝置。一般而言，術語「電腦系統」可廣泛定義為囊括具有一或多個處理器之執行來自一記憶體媒體之指令之任何裝置。電腦系統亦可包含此項技術中已知之任何適合處理器，諸如一平行處理器。另外，電腦系統可包含具有高速處理及軟體之一電腦平台作為一獨立工具或一網路化工具。
一額外實施例係關於經組態以偵測一晶圓上之可靠性缺陷之一系統。在圖3中展示此一系統之一項實施例。系統300包含經組態以產生針對一晶圓之輸出之檢測子系統302，其在此實施例中如本文中進一步闡述地經組態。該系統亦包含經組態以用於執行本文中所闡述之判定及識別步驟之電腦子系統304。電腦子系統可經組態以根據本文中所闡述之實施例中之任何者執行此等步驟。該電腦子系統及該系統可經組態以執行本文中所闡述之(若干)任何其他步驟且可如本文中所 闡述來進一步組態。
檢測子系統可經組態以藉由用光掃描晶圓並在掃描期間偵測來自晶圓之光之針對晶圓之輸出。舉例而言，如在圖3中所展示，檢測子系統包含光源306，其可包含此項技術中已知之任何適合光源。來自光源之光可導引至分束器308，其可經組態以將來自該光源之光導引至晶圓310。該光源可耦合至任何其他適合元件(未展示)，諸如一或多個聚光透鏡、準直透鏡、中繼透鏡、物鏡透鏡、孔徑、光譜濾光器、偏光組件等。如在圖3中所展示，可以一法向入射角將光導引至晶圓。然而，可以包含近乎法向及偏斜入射之任何適合入射角將光導引至晶圓。另外，可以一個以上入射角依序或同時將光或多個光束導引至晶圓。檢測子系統可經組態以依任何適合方式在晶圓上方用光進行掃描。
來自晶圓310之光可在掃描期間由檢測子系統之一或多個通道收集並偵測。舉例而言，自晶圓310以相對接近法向之角度反射之光(亦即，在入射為法向時鏡面反射之光)可通過分束器308到達透鏡312。透鏡312可包含一折射光學元件，如在圖3中所展示。另外，透鏡312可包含一或多個折射光學元件及/或一或多個反射光學元件。由透鏡312所收集之光可聚焦至偵測器314。偵測器314可包含此項技術中已知之任何適合偵測器，諸如一電荷耦合裝置(CCD)或另一類型之成像偵測器。偵測器314經組態以產生回應於由透鏡312收集之經反射光之輸出。因此，透鏡312及偵測器314形成檢測系統之一個通道。檢測子系統之此通道可包含此項技術中已知之任何其他適合光學組件(未展示)。
由於圖3中所展示之檢測子系統經組態以偵測自晶圓鏡面反射之光，因此檢測子系統經組態為一BF檢測子系統。然而，此一檢測子系統亦可經組態用於其他類型之晶圓檢測。舉例而言，圖3中所展示 之檢測子系統亦可包含一或多個其他通道(未展示)。(若干)其他通道可包含組態為一散射光通道之本文中所闡述之光學組件(諸如，一透鏡及一偵測器)中之任何者。可如本文中所闡述而進一步組態透鏡及偵測器。以此方式，檢測子系統亦可經組態用於DF檢測。
電腦子系統304耦合至檢測子系統，以使得可將在掃描期間由(若干)偵測器產生之輸出提供至電腦子系統304。舉例而言，電腦子系統可耦合至偵測器314(例如，藉由圖3中展示之虛線展示之一或多個傳輸媒體，其可包含此項技術中已知之任何適合傳輸媒體)，以使得電腦子系統可接收由偵測器產生之輸出。
電腦子系統可經組態以執行本文中所闡述之(若干)任何步驟。舉例而言，電腦子系統304可經組態用於執行如本文中所闡述之判定及識別步驟。另外，電腦子系統304可經組態以執行本文中所闡述之任何其他步驟。該電腦子系統亦可組態為一有效檢測器，諸如在於2012年2月28日頒佈給Bhaskar等人之美國專利第8,126,255號中所闡述，該美國專利如同完整陳述一般以引用方式併入本文中。
圖3中展示之系統亦可包含經組態以如本文中進一步闡述地產生針對一晶圓之輸出之一缺陷再檢測系統。在圖3展示之系統之實施例中，缺陷再檢測系統展示為一電子束缺陷再檢測系統。然而，缺陷再檢測系統可包含此項技術中已知之任何其他適合缺陷再檢測系統。圖3中展示之缺陷再檢測系統包含耦合至電腦子系統304之電子柱316。因而，缺陷再檢測系統可經由檢測系統之電腦子系統耦合至檢測系統。然而，缺陷再檢測系統亦可包含一電腦子系統且檢測及缺陷再檢測系統之電腦子系統可經耦合以在兩個電腦子系統之間發送資訊。電子腔體及電腦子系統或兩個電腦子系統可以如本文中進一步闡述之此方式耦合(例如，經由一或多個傳輸媒體)。
電子腔體(electron column)包含經組態以產生由一或多個元件320 聚焦至晶圓310之電子之電子束源318。電子束源可包含(例如)一陰極源極或發射極尖端，且一或多個元件320可包含(例如)一槍透鏡、一陽極、一限束孔徑、一閘閥、一束電流選擇孔徑、一物鏡透鏡，以及一掃描子系統，所有此等元件可包含此項技術中已知之任何此等適合元件。自晶圓返回之電子(例如，次級電子)可由一或多個元件322聚焦至偵測器324。一或多個元件322可包含(例如)一掃描子系統，其可係包含在(若干)元件320中之相同掃描子系統。電子腔體可包含此項技術中已知之任何其他適合元件。另外，電子腔體可如在於2014年4月4日頒發給Jiang等人之美國專利第8,664,594號、於2014年4月8日頒發給Kojima等人之美國專利第8,692,204號、於2014年4月15日頒發給Gubbens等人之美國專利第8,698,093號以及於2014年5月6日頒發給MacDonald等人之美國專利第8,716,662號中所闡述地經進一步組態，該等美國專利如同完整陳述一般以引用方式併入本文中。雖然電子腔體在圖3中展示為經組態以使得電子以一傾斜入射角導引至晶圓且以另一傾斜角自晶圓散射，但應理解電子束可以任何適合角度導引至晶圓及自該晶圓散射。
電腦子系統304可如上所述地耦合至偵測器324。偵測器可偵測自晶圓之表面返回之電子，藉此形成晶圓之影像。該等影像可包含本文中所闡述之電子束影像中之任何者。電腦子系統304可經組態以使用該等電子束影像執行本文中所闡述之(若干)任何步驟。
應注意，本文中提供圖3以大體上圖解說明可包含於本文中所闡述之系統實施例中之一檢測系統之一組態。顯而易見地，本文中所闡述之檢測及缺陷再檢測系統組態可經更改以在設計商業檢測及缺陷再檢測系統時正常執行之檢測系統及缺陷再檢測系統之效能最佳化。另外，本文中所闡述之系統可使用諸如可自KLA-Tencor、Milpitas、Calif商業購得之29xx/28xx系列工具之一現有檢測系統及/或現有缺陷 再檢測系統之來實施(例如，藉由將本文中所闡述之功能性添加至一現有檢測或缺陷再檢測系統)。對於某些此等系統，本文中所闡述之方法可提供為系統之選用功能性(例如，除系統之其他功能性之外)。另一選擇係，本文中所闡述之系統可「從頭開始」設計以提供一全新系統。
鑒於此說明，熟習此項技術者將明瞭本發明之各種態樣之進一步修改及替代實施例。舉例而言，提供用於偵測一晶圓上之可靠性缺陷之方法及系統。因此，此說明應視為僅係說明性的，且係出於教示熟習此項技術者實施本發明之一般方式之目的。應理解，本文中所展示及所闡述之本發明之形式應視為目前較佳之實施例。如熟習此項技術者在受益於本發明之此說明之後皆將明瞭，可替代本文中所圖解說明及闡述之彼等元件及材料，可顛倒部件及程序，且可獨立地利用本發明之特定特徵。可在不背離如以下申請專利範圍中所闡述之本發明之精神及範疇之情況下對本文中所闡述之元件做出改變。

Claims (37)

  1. 一種用於偵測一晶圓上之可靠性缺陷之電腦實施之方法，其包括：由一檢測系統藉由以光掃描該晶圓產生針對一晶圓之輸出且在由該檢測系統之該掃描期間偵測來自該晶圓之光，其中在該掃描期間該檢測系統導引來自該檢測系統之一光源之該光至該晶圓，其中在該掃描期間藉由該檢測系統之一或多個通道收集與偵測來自該晶圓之該光，及其中該一或多個通道包含一偵測器，其經組態以回應於來自該晶圓經收集之該光而產生該輸出；基於該輸出判定形成於該晶圓上之一或多個經圖案化特徵之一或多個特性；及基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或多個可靠性缺陷，其中該判定及該識別係由一電腦系統執行，及其中該電腦系統經耦合至該檢測系統，使得在該掃描期間藉由該偵測器所產生之該輸出被提供至該電腦系統。
  2. 如請求項1之方法，其中該檢測系統係一基於光之檢測系統，且其中用於該導引之該檢測系統之該光源係一寬頻帶電漿光源。
  3. 如請求項1之方法，其中該方法係在該晶圓上之該裝置之製作期間且在該晶圓上之該裝置之該製作完成之前線內執行。
  4. 如請求項1之方法，其中該識別包括：基於該一或多個經圖案化特徵之該所判定之一或多個特性來判定該裝置之一或多個特性，並判定該裝置之該一或多個特性是否將導致該裝置中之一可靠性缺陷。
  5. 如請求項4之方法，其中該一或多個經圖案化特徵包括該裝置之一或多個電晶體之一或多個結構，且其中該裝置之該一或多個特性包括洩漏電流。
  6. 如請求項4之方法，其中該一或多個經圖案化特徵包括該裝置之一或多個互連導通體之一或多個結構，且其中該裝置之該一或多個特性包括導通體電阻。
  7. 如請求項1之方法，其中該一或多個經圖案化特徵包括該裝置之一或多個電晶體之一或多個結構，且其中該一或多個所判定之特性包括一閘極之一尺寸、一源極或汲極之一面積、該源極或該汲極之一周長或者其之一組合。
  8. 如請求項1之方法，其中該一或多個經圖案化特徵包括該裝置之一或多個互連導通體之一或多個結構，且其中該一或多個所判定之特性包括互連導通體外圍或面積。
  9. 如請求項1之方法，其中該所判定之一或多個特性包括形成於該晶圓上之該一或多個經圖案化特徵之該一或多個特性之一或多個經量測值與該晶圓之一設計中之該一或多個經圖案化特徵之該一或多個特性之一或多個經設計值之間的一或多個差。
  10. 如請求項1之方法，其進一步包括：在該晶圓上之一或多個位置處獲得由一缺陷再檢測系統產生之針對該晶圓之輸出，該一或多個所識別之經圖案化特徵中之至少一者係形成於該晶圓上之該一或多個位置處；疊對該至少一個所識別之經圖案化特徵之設計資料與由該缺陷再檢測系統產生之針對該至少一個所識別之經圖案化特徵之該輸出；判定形成於該晶圓上之該至少一個所識別之經圖案化特徵與該至少一個所識別之經圖案化特徵之該設計資料之間的一或多個差異；及基於該所判定之一或多個差異來判定該至少一個所識別之經圖案化特徵是否係一可靠性 缺陷。
  11. 如請求項1之方法，其進一步包括判定該所判定之一或多個特性與該晶圓之電測試之結果之間的一相互關係。
  12. 如請求項1之方法，其中該判定步驟所基於之該輸出包括由該檢測系統偵測之來自該晶圓之局部光強度。
  13. 如請求項1之方法，其進一步包括判定該所識別之一或多個經圖案化特徵之一晶圓級空間分佈。
  14. 如請求項1之方法，其進一步包括藉由以下方式來產生用於該等判定及識別步驟之在該晶圓上之注意區：將一基於幾何規則之搜尋應用於該晶圓之設計資料；搜尋藉由該基於幾何規則之搜尋識別之圖案之例項之該設計資料；及指定含有該等圖案之該等例項的該設計資料中之區作為該等注意區。
  15. 如請求項1之方法，其進一步包括藉由搜尋該輸出中之圖案來識別對應於該晶圓上之注意區的該輸出之部分，其中該判定步驟僅針對對應於該等注意區的該輸出之該等部分而執行。
  16. 如請求項1之方法，其進一步包括選擇該一或多個所識別之經圖案化特徵中之至少一者進行缺陷再檢測。
  17. 如請求項1之方法，其進一步包括獲得針對該一或多個所識別之經圖案化特徵中之至少一者的一缺陷再檢測系統之輸出，並基於自該缺陷再檢測系統獲得之該輸出對該至少一個所識別之經圖案化特徵進行分類。
  18. 如請求項1之方法，其進一步包括基於該所識別之一或多個經圖案化特徵判定針對在該晶圓上執行之一或多個程序之一或多個校正。
  19. 一種非暫時性電腦可讀媒體，其儲存可在一電腦系統上執行以執行用於偵測一晶圓上之可靠性缺陷之一電腦實施之方法之程 式指令，其中該電腦實施之方法包括：獲得由一檢測系統產生之針對一晶圓之輸出，其中由該檢測系統藉由以光掃描該晶圓及在該掃描期間由該檢測系統偵測來自該晶圓之光而產生針對該晶圓之該輸出，其中在該掃描期間該檢測系統導引來自該檢測系統之一光源之該光至該晶圓，其中在該掃描期間藉由該檢測系統之一或多個通道收集與偵測來自該晶圓之該光，其中該一或多個通道包含一偵測器，其經組態以回應於來自該晶圓經收集之該光而產生該輸出，及其中該電腦系統經耦合至該檢測系統，使得在該掃描期間藉由該偵測器所產生之該輸出被提供至該電腦系統且由該電腦系統所獲得；基於該輸出判定形成於該晶圓上之一或多個經圖案化特徵之一或多個特性；及基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或多個可靠性缺陷，其中該電腦系統藉由執行儲存於該非暫時性電腦可讀媒體上之該等程式指令而執行該獲得、該判定及該識別。
  20. 一種經組態以偵測一晶圓上之缺陷之系統，其包括：一檢測子系統，其經組態以藉由以光掃描該晶圓及在該掃描期間偵測來自該晶圓之光而產生針對該晶圓之輸出，其中在該掃描期間該檢測子系統導引來自該檢測子系統之一光源之該光至該晶圓，其中在該掃描期間藉由該檢測子系統之一或多個通道收集與偵測來自該晶圓之該光，及其中該一或多個通道包含一偵測器，其經組態以回應於來自該晶圓經收集之該光而產生該輸出；及一電腦子系統，其經耦合至該檢測子系統，使得在該掃描期 間藉由該偵測器所產生之該輸出被提供至該電腦子系統，其中該電腦子系統經組態以用於：基於該輸出判定形成於該晶圓上之一或多個經圖案化特徵之一或多個特性；及基於該所判定之一或多個特性來識別該一或多個經圖案化特徵中之何者將導致形成於該晶圓上之一裝置中之一或多個可靠性缺陷。
  21. 如請求項20之系統，其中該檢測子系統係一基於光之檢測子系統，且其中用於產生該輸出之該檢測子系統之一光源係一寬頻帶電漿光源。
  22. 如請求項20之系統，其中該判定及該識別係在該晶圓上之該裝置之製作期間且在該晶圓上之該裝置之該製作完成之前線內執行。
  23. 如請求項20之系統，其中該識別包括：基於該一或多個經圖案化特徵之該所判定之一或多個特性來判定該裝置之一或多個特性，並判定該裝置之該一或多個特性是否將導致該裝置中之一可靠性缺陷。
  24. 如請求項23之系統，其中該一或多個經圖案化特徵包括該裝置之一或多個電晶體之一或多個結構，且其中該裝置之該一或多個特性包括洩漏電流。
  25. 如請求項23之系統，其中該一或多個經圖案化特徵包括該裝置之一或多個互連導通體之一或多個結構，且其中該裝置之該一或多個特性包括導通體電阻。
  26. 如請求項20之系統，其中該一或多個經圖案化特徵包括該裝置之一或多個電晶體之一或多個結構，且其中該一或多個所判定之特性包括一閘極之一尺寸、一源極或汲極之一面積、該源極 或該汲極之一周長或者其之一組合。
  27. 如請求項20之系統，其中該一或多個經圖案化特徵包括該裝置之一或多個互連導通體之一或多個結構，且其中該一或多個所判定之特性包括互連導通體外圍或面積。
  28. 如請求項20之系統，其中該所判定之一或多個特性包括形成於該晶圓上之該一或多個經圖案化特徵之該一或多個特性之一或多個經量測值與該晶圓之一設計中之該一或多個經圖案化特徵之該一或多個特性之一或多個經設計值之間的一或多個差。
  29. 如請求項20之系統，其中該電腦子系統進一步經組態以在該晶圓上之一或多個位置處獲得由一缺陷再檢測系統產生之針對該晶圓之輸出，該一或多個所識別之經圖案化特徵中之至少一者係形成在該晶圓上之該一或多個位置處；疊對該至少一個所識別之經圖案化特徵之設計資料與由該缺陷再檢測系統產生之針對該至少一個所識別之經圖案化特徵之該輸出；判定形成於該晶圓上之該至少一個所識別之經圖案化特徵與該至少一個所識別之經圖案化特徵之該設計資料之間的一或多個差異；及基於該所判定之一或多個差異來判定該至少一個所識別之經圖案化特徵是否係一可靠性缺陷。
  30. 如請求項20之系統，其中該電腦子系統進一步經組態以判定該所判定之一或多個特性與該晶圓之電測試之結果之間的一相互關係。
  31. 如請求項20之系統，其中該判定步驟所基於之該輸出包括由該檢測子系統偵測之來自該晶圓之局部光強度。
  32. 如請求項20之系統，其中該電腦子系統進一步經組態以判定該所識別之一或多個經圖案化特徵之一晶圓級空間分佈。
  33. 如請求項20之系統，其中該電腦子系統進一步經組態以藉由以 下方式來產生用於該等判定及識別步驟之在該晶圓上之注意區：將一基於幾何規則之搜尋應用於該晶圓之設計資料；搜尋藉由該基於幾何規則之搜尋識別之圖案之例項之該設計資料；及指定含有該等圖案之該等例項的該設計資料中之區作為該等注意區。
  34. 如請求項20之系統，其中該電腦子系統進一步經組態以藉由搜尋該輸出中之圖案來識別對應於該晶圓上之注意區的該輸出之部分，且其中該判定步驟僅針對對應於該等注意區的該輸出之該等部分而執行。
  35. 如請求項20之系統，其中該電腦子系統進一步經組態以選擇該一或多個所識別之經圖案化特徵中之至少一者進行缺陷再檢測。
  36. 如請求項20之系統，其中該電腦子系統進一步經組態以獲得針對該一或多個所識別之經圖案化特徵中之至少一者的一缺陷再檢測系統之輸出，並基於自該缺陷再檢測系統獲得之該輸出對該至少一個所識別之經圖案化特徵進行分類。
  37. 如請求項20之系統，其中該電腦子系統進一步經組態以基於該所識別之一或多個經圖案化特徵判定針對在該晶圓上執行之一或多個程序之一或多個校正。
TW103136859A 2013-10-29 2014-10-24 用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體 TWI647447B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361897115P 2013-10-29 2013-10-29
US61/897,115 2013-10-29
US14/512,446 2014-10-12
US14/512,446 US20150120220A1 (en) 2013-10-29 2014-10-12 Detecting IC Reliability Defects

Publications (2)

Publication Number Publication Date
TW201525451A TW201525451A (zh) 2015-07-01
TWI647447B true TWI647447B (zh) 2019-01-11

Family

ID=52996335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136859A TWI647447B (zh) 2013-10-29 2014-10-24 用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體

Country Status (5)

Country Link
US (1) US20150120220A1 (zh)
KR (1) KR102352702B1 (zh)
IL (1) IL245315B (zh)
TW (1) TWI647447B (zh)
WO (1) WO2015066050A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741688B (zh) * 2020-05-06 2021-10-01 南亞科技股份有限公司 測試陣列結構、晶圓結構與晶圓測試方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150120220A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Detecting IC Reliability Defects
US10712289B2 (en) * 2014-07-29 2020-07-14 Kla-Tencor Corp. Inspection for multiple process steps in a single inspection process
US10030965B2 (en) * 2015-05-08 2018-07-24 Kla-Tencor Corporation Model-based hot spot monitoring
US10935962B2 (en) * 2015-11-30 2021-03-02 National Cheng Kung University System and method for identifying root causes of yield loss
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US10437951B2 (en) 2017-08-23 2019-10-08 International Business Machines Corporation Care area generation by detection optimized methodology
JP6439896B1 (ja) * 2018-08-21 2018-12-19 富士通株式会社 メモリ書き込み制御装置及び不揮発性メモリの不良判定方法
CN111855705B (zh) * 2020-07-28 2023-03-28 哈尔滨工业大学 电子器件中氧化物层辐射诱导缺陷的检测方法
JP7467373B2 (ja) 2021-03-11 2024-04-15 株式会社東芝 欠陥分類装置、方法およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031379A (ja) * 2002-06-21 2004-01-29 Hitachi High-Technologies Corp 電子線を用いた検査方法及び検査装置
US20110170091A1 (en) * 2010-01-11 2011-07-14 Kla-Tencor Corporation Inspection guided overlay metrology
TW201207356A (en) * 2010-06-04 2012-02-16 Asml Netherlands Bv Method & apparatus for measuring a structure on a substrate, method & apparatus for generating a model recipe, and computer program products for implementing such methods & apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469777A (ja) * 1990-07-10 1992-03-04 Dainippon Screen Mfg Co Ltd プリント基板のパターン検査装置
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
JP4034500B2 (ja) 2000-06-19 2008-01-16 株式会社日立製作所 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4876019B2 (ja) * 2007-04-25 2012-02-15 株式会社日立ハイテクノロジーズ 欠陥検査装置およびその方法
JP2009260176A (ja) * 2008-04-21 2009-11-05 Nec Electronics Corp 半導体装置の信頼性予測方法、及びそのプログラム
JP5963453B2 (ja) * 2011-03-15 2016-08-03 株式会社荏原製作所 検査装置
US20150120220A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Detecting IC Reliability Defects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031379A (ja) * 2002-06-21 2004-01-29 Hitachi High-Technologies Corp 電子線を用いた検査方法及び検査装置
US20110170091A1 (en) * 2010-01-11 2011-07-14 Kla-Tencor Corporation Inspection guided overlay metrology
TW201207356A (en) * 2010-06-04 2012-02-16 Asml Netherlands Bv Method & apparatus for measuring a structure on a substrate, method & apparatus for generating a model recipe, and computer program products for implementing such methods & apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741688B (zh) * 2020-05-06 2021-10-01 南亞科技股份有限公司 測試陣列結構、晶圓結構與晶圓測試方法

Also Published As

Publication number Publication date
KR20160077133A (ko) 2016-07-01
IL245315B (en) 2021-04-29
IL245315A0 (en) 2016-06-30
US20150120220A1 (en) 2015-04-30
TW201525451A (zh) 2015-07-01
WO2015066050A1 (en) 2015-05-07
KR102352702B1 (ko) 2022-01-17

Similar Documents

Publication Publication Date Title
TWI647447B (zh) 用於偵測積體電路可靠性缺陷之方法、系統及非暫時性電腦可讀媒體
CN107078073B (zh) 用于工艺窗口特征化的虚拟检验系统
KR102568074B1 (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
TWI648533B (zh) 用於相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之電腦實施方法及經組態以相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之系統
TWI615910B (zh) 以運行時設計資料之使用偵測晶圓上之缺陷
US9201022B2 (en) Extraction of systematic defects
US10483081B2 (en) Self directed metrology and pattern classification
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
US7711514B2 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US7904845B2 (en) Determining locations on a wafer to be reviewed during defect review
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
TWI524079B (zh) 晶片對資料庫的接觸窗檢測方法
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
CN113412485B (zh) 用于选择设计文件的系统、计算机可读媒体及实施方法
US20160110859A1 (en) Inspection method for contact by die to database
KR20170018402A (ko) 인라인 프로세스 제어 툴 및 방법을 위한 포괄적 설계 지침의 추출
TW201941080A (zh) 用於臨界尺寸量測之所關注區域及所關注圖樣產生
Strojwas et al. Design for inspection methodology for fast in-line eBeam defect detection
Chen et al. Detection of Electrical Defects by Distinguish Methodology Using an Advanced E-Beam Inspection System
US20230175983A1 (en) Process window qualification modulation layouts
Lee et al. The analysis method of the DRAM cell pattern hotspot