TWI646415B - 電壓域間之通訊 - Google Patents

電壓域間之通訊 Download PDF

Info

Publication number
TWI646415B
TWI646415B TW103123317A TW103123317A TWI646415B TW I646415 B TWI646415 B TW I646415B TW 103123317 A TW103123317 A TW 103123317A TW 103123317 A TW103123317 A TW 103123317A TW I646415 B TWI646415 B TW I646415B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
processing circuit
processing
parallel
Prior art date
Application number
TW103123317A
Other languages
English (en)
Other versions
TW201508434A (zh
Inventor
福林大衛華特
邁爾斯詹姆士愛德華
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201508434A publication Critical patent/TW201508434A/zh
Application granted granted Critical
Publication of TWI646415B publication Critical patent/TWI646415B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

包括第一電壓域4之積體電路6結合即時時鐘電路12，該即時時鐘電路12經由通訊電路18與第二電壓域內含有之處理電路16通訊。通訊電路18包括位於第一電壓域4內之第一並串轉換電路24、用於在電壓域之間傳遞串列信號之位準轉移電路32及位於該第二電壓域中之第二並串轉換電路26。

Description

電壓域間之通訊
本發明係關於積體電路領域。更特定言之，本發明係關於積體電路內不同電壓域之間之通訊。
已知提供在多個電壓域中操作之積體電路。例如，一個電壓域可經設計用於低功率操作，諸如設計用於即時時鐘。該域可使用未經調節電源及厚的閘極氧化物電晶體。彼積體電路內之其他電壓域之目標可為低動態功率，且因此使用較低的調整電壓，以支援處理器核心。當電壓差增加，且對更低之功率消耗之需要亦增加時，在此等電壓域之間通訊信號出現困難。
從一個態樣可見，本發明提供一種積體電路，該積體電路包含：第一處理電路，該第一處理電路位於第一電壓域內，且經設置以在第一電壓下操作；第二處理電路，該第二處理電路位於第二電壓域內，且經設置以在第二電壓下操作，該第二電壓不同於該第 一電壓；以及通訊電路，該通訊電路耦接至該第一處理電路及耦接至該第二處理電路，且經設置以在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通訊電路包括：第一並串轉換電路，該第一並串轉換電路經設置以在由該第一處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞；位準轉移電路，該位準轉移電路經設置以在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號的電壓位準；以及第二並串轉換電路，該第二並串轉換電路經設置以在由該第二處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞。
本技術認識到在第一電壓域與第二電壓域之間通訊時，藉由使用位準轉移電路之各側上的並串轉換電路來減少需要在具有該位準轉移電路的域之間傳遞之信號的數目可獲得的益處大於對與並串轉換電路有關之額外負擔的補償。
儘管應瞭解第一處理電路可採取多種不同形式，本技術在第一處理電路包含經設置以產生即時時鐘值之即時時鐘電路時特別有用。該等即時時鐘需要連續工作，且因此該等即時時鐘經設計具有低功率。本技術使得與該即時時鐘電 路之專門的低功率電壓域通訊更有效。
應瞭解，在兩個電壓域之間傳遞之多位元信號可採取多種不同形式。在第一處理電路包含即時時鐘電路的情況下，此等多位元信號可包括以下一或更多者：時間信號，該時間信號指示即時值，該即時值待從即時時鐘電路傳遞至第二處理電路；時間設定信號，該時間設定信號指示即時值，該即時時鐘電路待設置為該即時值，且將該時間設定信號從第二處理電路傳遞至即時時鐘電路；警報設置信號，該警報設置信號指示警報值，在該警報值處即時電路觸發警報操作，且將該警報設置信號從第二處理電路傳遞至即時時鐘電路；以及警報信號，該警報信號指示達到警報時間，且將該警報信號從即時時鐘電路傳遞至第二處理電路。
第二處理電路可採取多種不同的形式。在與即時時鐘電路一起使用之情景下，在一些實施例中，第二處理電路具有一或更多個不活動的休眠模式，且即時時鐘電路經設置以在達到預定即時值時觸發第二處理電路中的喚醒反應，以將第二處理電路從不活動模式轉換為活動模式。
為減少橫跨電壓域之信號流量，在一些實施例中，第二處理電路包含陰影時間暫存器，將來自即時時鐘電路之陰影時間值寫入該陰影時間暫存器。第二處理電路可隨後讀取此陰影時間值，而不是不得不讀取來自即時時鐘電路自身之時間值，進而避免將信號傳遞橫跨電壓域邊界之需要。
在一些實施例中，陰影暫存器可獲取定期更新的即時時鐘值之快照，以使得陰影時間值跟蹤即時值。當第二處 理電路處於不活動模式下時，將不會執行該更新信號及跟蹤操作。
即時時鐘電路可為複數個不同處理電路的其他電路提供服務，該等處理電路之每一者可在彼等自身之域中形成，或該等處理電路之每一者可與第一處理電路共享電壓域。在此情況下，其他處理電路之每一者可具有關聯通訊電路用於執行之前討論之並串轉換及位準轉移。因此，可在即時時鐘電路之一個電路中提供使用本技術之介面的多個埠。
在一些實施例中，傳過電壓域之間之介面的多位元信號可經受域邊界之一側上使用之第一編碼與彼域邊界之另一側上使用之第二編碼之間的轉換。例如，在具有低靜態功率和高動態功率之域內可有利地使用格雷(Gray)編碼，以減少信號切換量，然而，在電壓域邊界之另一側上，可使用常規二進位編碼，因為該編碼更直接易於存取，且易於由標準處理技術進行操作。
在一些實施例中，第一電壓域可為未經調節電壓，因為對於很低功率的操作，電壓之調節通常為功率低效。在一些實施例中，第一電壓可源自電荷儲存裝置(諸如電池或超級電容器)，或可藉由能量收集獲得，且該第一處理電路可使用厚閘極氧化物電晶體，因為此等電晶體非常適用於低功率應用。
第二電壓域可為經調節之電壓，因為此許可在第二電壓域內採用諸如動態電壓及頻率縮放之技術。第二電壓通常低於第一電壓。
從另一態樣可見，本發明提供一種積體電路，該積體電路包含：第一處理手段，該第一處理手段用於執行第一處理，且該第一處理手段位於第一電壓域內且經設置以在第一電壓下操作；第二處理手段，該第二處理手段用執行第二處理，且第二處理手段位於第二電壓域內且經設置以在第二電壓下操作，該第二電壓不同於該第一電壓；以及通訊手段，該通訊手段用於在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通信手段包括：第一並串轉換手段，該第一並串轉換手段用於在由該第一處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞；位準轉移手段，該位準轉移手段用於在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號之電壓位準；以及第二並串轉換手段，該第二並串轉換手段用於在由該第二處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞。
從另一態樣可見，本發明提供一種操作積體電路之方法，該方法包含以下步驟： 用位於第一電壓域內且經設置以在第一電壓下操作的第一處理電路執行第一處理；用位於第二電壓域內且經設置以在第二電壓下操作的第二處理電路執行第二處理，該第二電壓不同於該第一電壓；以及在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通訊之步驟包括：在由該第一處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞；在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號之電壓位準；以及在由該第二處理電路處理之並行形式與串列形式之間轉換該一或更多個多位元信號，用於在該第一電壓域與該第二電壓域之間進行傳遞。
從以下結合附圖讀取之說明性實施例的詳細描述將顯而易見上述內容及本發明之其他目標、特徵及優勢。
2‧‧‧積體電路
4‧‧‧第一電壓域
6‧‧‧第二電壓域
8‧‧‧第三電壓域
10‧‧‧喚醒控制電路
12‧‧‧即時時鐘電路
14‧‧‧格雷計數器
16‧‧‧處理電路
18‧‧‧通訊電路
20‧‧‧處理電路
22‧‧‧通訊電路
24‧‧‧陰影時間暫存器/第一並串轉換電路
26‧‧‧第二並串轉換電路
28‧‧‧二進位碼格雷碼變換器/編碼變換器
30‧‧‧格雷碼二進位碼變換器/編碼變換器
32‧‧‧位準轉移電路
34‧‧‧步驟
36‧‧‧步驟
38‧‧‧步驟
40‧‧‧步驟
42‧‧‧步驟
44‧‧‧步驟
46‧‧‧步驟
48‧‧‧步驟
50‧‧‧步驟
52‧‧‧步驟
第1圖示意性地圖示包括多個電壓域之積體電路；第2圖示意性地圖示用於在多個電壓域之間傳遞多位元信號之通訊電路；第3圖為流程圖，該流程圖示意性地圖示將多位元信號從第一域發送至第二域之過程；以及 第4圖為流程圖，該流程圖示意性地圖示將多位元信號從第二域發送至第一域之過程。
第1圖示意性地圖示積體電路2，該積體電路2包括第一電壓域4、第二電壓域6及第三電壓域8。第一電壓域4在源自電荷儲存裝置(諸如電池或超級電容器)之未經調節電源之情況下或藉由能量收集操作，且該第一電壓域4使用厚閘極氧化物電晶體以用於低功率操作。第一電壓域具有針對達成低電流洩露之設計，以允許對該第一電壓域連續通電，但是該第一電壓域遭受相對高的不利的動態功率消耗。第二電壓域6遭受相對高電流洩露，但是具有相對低的動態功率消耗。對第二電壓域供應調節電源，該調節電源可經功率閘控以減少功率消耗。對第二電壓域之電源的功率閘控允許將第二電壓域內的電路置於休眠模式，使用由位於第一電壓域之喚醒控制器10產生之喚醒信號可將該電路從該休眠模式喚醒。
第一電壓域4包括形成有厚閘極氧化物電晶體之即時時鐘電路12。即時時鐘電路12包括用於儲存及更新格雷編碼即時值之格雷計數器14。即時時鐘電路12包括用於儲存格雷編碼警報次數之記憶體，該警報次數與格雷計數器14中之當前的即時值相對比，且在發生匹配時觸發警報或喚醒事件。使用從位於第二電壓域內之處理電路16發送至即時時鐘電路12之多位元時間設定信號設置所儲存之警報次數。
在即時時鐘電路12及處理電路16內提供通訊電路 18。此通訊電路18在第一域4與第二域6使用之不同的操作電壓之間橋接。第一域4之操作電壓高於第二域6之操作電壓。因此，通訊電路18包括稍後將要描述之位準轉移電路。
亦在積體電路2內提供含有其他處理電路20之第三電壓域8。此進一步處理電路20可具有自身關聯的通訊電路22，該進一步處理電路20經由該通訊電路22與即時時鐘電路12通訊。因此，即時時鐘電路12可經由多個埠與不同處理電路16、20通訊。通訊電路22可具有與通訊電路18之形式類似之形式。
位於第二域6內之處理電路16包括陰影時間暫存器24，經由通訊電路18將來自由即時時鐘信號供應之多位元時間值之陰影時間值寫入該陰影時間暫存器24。此多位元時間信號經由通訊電路18傳遞。當處理電路16在活動(例如不在休眠模式)時，則從即時時鐘電路12供給之時鐘更新信號可用於更新陰影時間暫存器24內保持之陰影時間值，以使得處理電路16可從陰影時間暫存器24獲取即時值，而不是要求從即時時鐘電路12自身讀取該時間值。
喚醒控制電路10由達到喚醒時間警報值之即時時鐘電路12觸發，以產生喚醒信號，且經由通訊電路18將該喚醒信號發送至處理電路16。此可作為中斷供應至處理電路16，且觸發該處理電路16退出處理電路16之休眠狀態，且返回活動模式下，在該模式下該處理電路16執行處理。
處理電路16負責經由通訊電路18程式化即時時鐘電路12，且對即時時鐘電路12供應時間設定信號(多位元)、 用於通用警報(多位元)及喚醒警報(多位元)兩者之警報設置以及可能必要的其他參數。即時時鐘電路12將即時時鐘值(多位元)及警報信號以及陰影即時值更新觸發器橫跨通訊電路18傳遞回至處理電路16。
第2圖示意性地更詳細地圖示通訊電路18。在第一電壓域內提供第一並串轉換電路24。在第二電壓域內提供第二並串轉換電路26。第二並串轉換電路26包括用於將二進位值從第二電壓域發送至第一電壓域(使用格雷編碼法)之二進位碼格雷碼變換器28。在第二並串轉換電路26內提供格雷碼二進位碼變換器30，以用於在相反方向上接收信號，亦即接收格雷編碼信號，且將此等信號轉換為在第二電壓域內使用之二進位編碼信號。應瞭解，可在通訊電路18內之另一位置(例如在第一電壓域內)處提供此等編碼變換器28、30。可以多種不同方式(諸如必要時的位元串列方式)執行二進位碼格雷碼轉換。
第2圖圖示包括至少表示喚醒時間及時間值之多位元信號的寬並行信號如何在藉由位準轉移電路32在電壓域之間橫跨介面傳遞之前，將彼等信號轉換為狹窄串列信號。減少需要經由此電壓域介面傳遞之信號的數目減少了與此位準轉移有關的額外負擔，且因此在某種意義上增加效率，此驚人地高於對在介面之任一側上執行並串轉換之需要的補償。
應瞭解，所執行之並串轉換用作製造在多個域間傳遞之較窄的信號。並行信號不必轉換為單一位元串列流，但可簡單地使該並行信號變得更窄，例如32位元並行信號可經 減少至2位元信號，該2位元信號隨後例如經由16個時鐘週期串列地傳輸，以表示原始的32位元信號。
第3圖為流程圖，該流程圖示意性地圖示將多位元信號從第一域傳遞至第二域。在步驟34處，處理等至有資料需要發送。步驟36隨後對此多位元資料執行並串轉換。步驟38將產生之串列資料從第一域位準轉移至第二域。步驟40將在第二域中接收之串列資料從串列形式轉換回並行形式。步驟42將接收之並行資料從該並行資料之格雷編碼轉換為二進位編碼。應瞭解，在一些實施例中，可在域邊界之另一側上執行編碼轉換。
第4圖為流程圖，該流程圖示意性地圖示將多位元信號從第二域傳遞至第一域。在步驟44處，處理等至有資料要發送。步驟46將多位元資料從二進位編碼轉換為格雷編碼。步驟48將並行多位元信號值轉換為串列表示。步驟50執行串列資料從第二電壓域至第一電壓域之位準轉移。步驟52將在第一電壓域中接收之串列資料從串列形式轉換回並行形式。
儘管已參看附圖描述本發明之說明性實施例，應瞭解本發明不限制於彼等精確之實施例，且在不脫離如附加申請專利範圍所界定之本發明之範疇及精神的情況下，熟習此項技術者可實現本發明中的多種變化、添加及修改。

Claims (16)

  1. 一種積體電路，該積體電路包含：第一處理電路，該第一處理電路位於一第一電壓域內，且經設置以在一第一電壓下操作；第二處理電路，該第二處理電路位於一第二電壓域內，且經設置以在一第二電壓下操作，該第二電壓不同於該第一電壓；以及通訊電路，該通訊電路耦接至該第一處理電路及耦接至該第二處理電路，且經設置以在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通訊電路包括：第一並串轉換電路，該第一並串轉換電路經設置以在由該第一處理電路處理之一並行形式與一串列形式之間轉換該一或更多個多位元信號，用於從該第一電壓域傳遞至該第二電壓域；位準轉移電路，該位準轉移電路經設置以在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號的一電壓位準；以及第二並串轉換電路，該第二並串轉換電路經設置以在由該第二處理電路處理之一並行形式與該串列形式之間轉換該一或更多個多位元信號，用於從該第二電壓域傳遞至該第一電壓域，其中該第一並串轉換電路及該第二並串轉換電路之至少一者被配置成在由該第一處理電路用以表示一值之一第一編碼與由該第二處理電路用以表示該值之一第二編碼之間轉換該多位元信號。
  2. 如請求項1所述之積體電路，其中該第一處理電路包含經設置以產生一即時時鐘值之即時時鐘電路。
  3. 如請求項2所述之積體電路，其中該該一或更多個多位元信號包含以下之至少一者：一時間信號，該時間信號指示從該即時時鐘電路傳遞至該第二處理電路之一即時值；一時間設定信號，該時間設定信號指示一即時值，該即時時鐘電路待設置為該即時值，且該時間設定信號從該第二處理電路傳遞至該即時時鐘電路；一警報設置信號，該警報設置信號指示一警報值，在該警報值處該即時時鐘電路待觸發一警報操作，且該警報設置信號從該第二處理電路傳遞至該即時時鐘電路；以及一警報信號，該警報信號指示到達一警報時間，且該警報信號從該即時時鐘電路傳遞至該第二處理電路。
  4. 如請求項2所述之積體電路，其中該第二處理電路具有一或更多個不活動模式，且該即時時鐘信號經設置以在達到一預定即時值時觸發該第二處理電路中之一喚醒反應以將該第二處理電路從該一或更多個不活動模式之一者轉為一活動模式。
  5. 如請求項2所述之積體電路，其中該第二處理電路包含一陰影時間暫存器，將來自該即時時鐘電路之一陰影時間值寫入該陰影時間暫存器中。
  6. 如請求項5所述之積體電路，其中該即時時鐘電路經設置以將一更新信號發送至該陰影時間暫存器，以更新該陰影時間值，以跟蹤該即時值。
  7. 如請求項6所述之積體電路，其中當該第二處理電路在一不活動模式下時，不發送該更新信號。
  8. 如請求項2所述之積體電路，其中該積體電路包含複數個進一步處理電路，該進一步處理電路耦接至該即時時鐘電路，且該進一步處理電路經設置以在不同於該第一電壓域之一電壓域及不同於該第一電壓之一電壓下操作。
  9. 如請求項1所述之積體電路，其中該第一編碼為一格雷編碼且該第二編碼為一二進位編碼。
  10. 如請求項1所述之積體電路，其中該第一電壓為一未經調節電壓。
  11. 如請求項10所述之積體電路，其中該第一電壓來自以下之一者：直接來自電荷儲存裝置；以及來自能量收集。
  12. 如請求項1所述之積體電路，其中該第一處理電路係使用厚閘極氧化物電晶體所形成。
  13. 如請求項1所述之積體電路，其中該第二電壓為一調節電壓。
  14. 如請求項1所述之積體電路，其中該第二電壓低於該第一電壓。
  15. 一種積體電路，該積體電路包含：第一處理手段，該第一處理手段用於執行第一處理，且該第一處理手段位於一第一電壓域內且經設置以在一第一電壓下操作；第二處理手段，該第二處理手段用執行第二處理，且該第二處理手段位於一第二電壓域內且經設置以在一第二電壓下操作，該第二電壓不同於該第一電壓；以及通訊手段，該通訊手段用於在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通信手段包括：第一並串轉換手段，該第一並串轉換手段用於在由該第一處理電路處理之一並行形式與一串列形式之間轉換該一或更多個多位元信號，用於從該第一電壓域傳遞至該第二電壓域；位準轉移手段，該位準轉移手段用於在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號之一電壓位準；以及第二並串轉換手段，該第二並串轉換手段用於在由該第二處理電路處理之一並行形式與一串列形式之間轉換該一或更多個多位元信號，用於從該第二電壓域傳遞至該第一電壓域之間進行傳遞其中該第一並串轉換手段及該第二並串轉換手段之至少一者被配置成在由該第一處理手段用以表示一值之一第一編碼與由該第二處理手段用以表示該值之一第二編碼之間轉換該多位元信號。
  16. 一種操作一積體電路之方法，該方法包含以下步驟：用位於一第一電壓域內且經設置以在一第一電壓下操作的第一處理電路執行第一處理；用位於一第二電壓域內且經設置以在一第二電壓下操作的第二處理電路執行第二處理，該第二電壓不同於該第一電壓；以及在該第一處理電路與該第二處理電路之間通訊一或更多個多位元信號；其中該通訊之步驟包括：在由該第一處理電路處理之一並行形式與一串列形式之間轉換該一或更多個多位元信號，用於從該第一電壓域傳遞至該第二電壓域；在該第一電壓與該第二電壓之間改變該串列形式中的該一或更多個多位元信號之一電壓位準；在由該第二處理電路處理之一並行形式與一串列形式之間轉換該一或更多個多位元信號，用於從該第二電壓域傳遞至該第一電壓域；以及在由該第一處理電路用以表示一值之一第一編碼與由該第二處理電路用以表示該值之一第二編碼之間轉換該多位元信號。
TW103123317A 2013-08-21 2014-07-07 電壓域間之通訊 TWI646415B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??1314938.0 2013-08-21
GBGB1314938.0A GB201314938D0 (en) 2013-08-21 2013-08-21 Communication between voltage domains
GB1315581.7A GB2517512B (en) 2013-08-21 2013-09-02 Communication between voltage domains
??1315581.7 2013-09-02

Publications (2)

Publication Number Publication Date
TW201508434A TW201508434A (zh) 2015-03-01
TWI646415B true TWI646415B (zh) 2019-01-01

Family

ID=49302003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123317A TWI646415B (zh) 2013-08-21 2014-07-07 電壓域間之通訊

Country Status (4)

Country Link
US (1) US9935634B2 (zh)
CN (1) CN104426526B (zh)
GB (2) GB201314938D0 (zh)
TW (1) TWI646415B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10664031B2 (en) * 2016-11-26 2020-05-26 Arm Limited Monitoring circuit and method
DE102018119429A1 (de) * 2018-08-09 2020-02-13 Infineon Technologies Ag Interfaceschaltung
CN109932964B (zh) * 2019-04-13 2022-08-26 青芯半导体科技(上海)有限公司 一种算力芯片及串联算力芯片系统
US11791824B1 (en) * 2022-05-11 2023-10-17 Apple Inc. Voltage domain GPIO control
CN115622553A (zh) * 2022-12-21 2023-01-17 上海海栎创科技股份有限公司 一种电平转换电路及电平转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784627A (en) * 1996-01-24 1998-07-21 Advanced Micro Devices, Inc. Integrated timer for power management and watchdog functions
US20050094036A1 (en) * 2002-02-27 2005-05-05 Tichelaar Johannes Y. Power standby mode circuitry for audiovisual device
US20050184757A1 (en) * 2004-02-25 2005-08-25 Analog Devices, Inc. Signal transfer across a voltage domain boundary
JP2013042278A (ja) * 2011-08-12 2013-02-28 Renesas Electronics Corp 半導体集積回路装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540183A (ja) 1991-08-06 1993-02-19 Seiko Epson Corp リアルタイムクロツク
US8805195B2 (en) * 2007-07-16 2014-08-12 Ciena Corporation High-speed optical transceiver for InfiniBand and Ethernet
IT1304060B1 (it) * 1998-12-29 2001-03-07 St Microelectronics Srl Variatore di livello per circuiteria a tensione d'alimentazionemultipla
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6407579B1 (en) * 2000-01-20 2002-06-18 Koninklijke Philips Electronics N.V. Fast high voltage level shifter with gate oxide protection
US6445210B2 (en) * 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
US6792582B1 (en) * 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US6741115B2 (en) * 2002-06-18 2004-05-25 Ip-First, Llc Digital level shifter for maintaining gate oxide integrity of scaled driver devices
US6600358B1 (en) * 2002-08-02 2003-07-29 National Semiconductor Corporation Elimination of current drain in step-up level shifter when low power domain is off
US7816969B2 (en) * 2002-09-26 2010-10-19 International Business Machines Corporation Level shifter circuit
US7155629B2 (en) 2003-04-10 2006-12-26 International Business Machines Corporation Virtual real time clock maintenance in a logically partitioned computer system
KR101054946B1 (ko) 2005-02-23 2011-08-08 삼성전자주식회사 전압 레벨 조정 기능을 가진 시스템 온 칩 및 전압 레벨 조정 방법
JP5040183B2 (ja) 2006-06-14 2012-10-03 富士ゼロックス株式会社 画像形成装置および定着装置
US7941682B2 (en) 2007-05-09 2011-05-10 Gainspan, Inc. Optimum power management of system on chip based on tiered states of operation
US20090204835A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
KR20100064442A (ko) * 2008-12-05 2010-06-15 한국전자통신연구원 버스 신호의 인코딩, 디코딩 방법 및 장치
US8174288B2 (en) * 2009-04-13 2012-05-08 International Business Machines Corporation Voltage conversion and integrated circuits with stacked voltage domains
US8198916B2 (en) * 2010-08-30 2012-06-12 Freescale Semiconductor, Inc. Digital signal voltage level shifter
US8601288B2 (en) 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
US8468373B2 (en) 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
EP2511791B1 (en) 2011-04-13 2018-06-06 Dialog Semiconductor GmbH Dual input RTC supply generation with replica power path and autonomous mode of operation from the system supply
US9471121B2 (en) 2011-11-14 2016-10-18 Texas Instruments Incorporated Microprocessor based power management system architecture
CN102723755A (zh) * 2012-06-14 2012-10-10 北京华大智宝电子系统有限公司 一种电池组信息采集管理结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784627A (en) * 1996-01-24 1998-07-21 Advanced Micro Devices, Inc. Integrated timer for power management and watchdog functions
US20050094036A1 (en) * 2002-02-27 2005-05-05 Tichelaar Johannes Y. Power standby mode circuitry for audiovisual device
US20050184757A1 (en) * 2004-02-25 2005-08-25 Analog Devices, Inc. Signal transfer across a voltage domain boundary
JP2013042278A (ja) * 2011-08-12 2013-02-28 Renesas Electronics Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US9935634B2 (en) 2018-04-03
GB2517512B (en) 2020-06-17
TW201508434A (zh) 2015-03-01
GB2517512A (en) 2015-02-25
US20150054563A1 (en) 2015-02-26
CN104426526B (zh) 2019-06-07
CN104426526A (zh) 2015-03-18
GB201315581D0 (en) 2013-10-16
GB201314938D0 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
TWI646415B (zh) 電壓域間之通訊
KR101108397B1 (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
KR102151627B1 (ko) Ddr에 호환되는 메모리 시스템들을 위한 자가 최적화된 파워 관리
TWI425348B (zh) 使用保持輸入／輸出裝置之系統單晶片嵌入睡眠模式
US20230251794A1 (en) Buffer circuit with data bit inversion
EP1769314B1 (en) Closed-loop control for performance tuning
US9335814B2 (en) Adaptively controlling low power mode operation for a cache memory
US20050071693A1 (en) Method and circuitry for controlling supply voltage in a data processing system
JP2004220610A (ja) データ処理性能制御方法及び装置
TW201202938A (en) Reducing simultaneous switching outputs using data bus inversion signaling
TWI628538B (zh) 用於功率信號介面的設備、能量管理電路系統及方法
TW200416511A (en) Dynamic voltage transitions
CN104331144A (zh) 一种实现电力终端低功耗的方法
TW200731283A (en) Simplified power-down mode control circuit utilizing active mode operation control signals
KR102170333B1 (ko) 반도체 장치
KR101962781B1 (ko) 디스플레이 구동회로 및 이를 포함하는 전자 장치
TW201334361A (zh) 電源管理系統
TW201541348A (zh) 可攜式電子裝置及其核心交換方法
US8650421B2 (en) Network interface apparatus and related power saving method thereof
US20150261283A1 (en) Communication device
CN109521867B (zh) 一种低功耗的芯片系统及其控制方法
CN113595053A (zh) 一种无时钟待机的低功耗感测芯片
US20100127730A1 (en) Internal charge transfer for circuits
Hesham et al. A call-up for circuit-switched NoCs in the Dark-Silicon Era
JP2004274099A (ja) パケット処理回路