TWI645251B - Substrate processing method, program, computer memory medium and substrate processing system - Google Patents

Substrate processing method, program, computer memory medium and substrate processing system Download PDF

Info

Publication number
TWI645251B
TWI645251B TW105105319A TW105105319A TWI645251B TW I645251 B TWI645251 B TW I645251B TW 105105319 A TW105105319 A TW 105105319A TW 105105319 A TW105105319 A TW 105105319A TW I645251 B TWI645251 B TW I645251B
Authority
TW
Taiwan
Prior art keywords
polymer
hydrophilic polymer
block copolymer
substrate
hydrophilic
Prior art date
Application number
TW105105319A
Other languages
English (en)
Other versions
TW201715295A (zh
Inventor
村松誠
冨田忠利
源島久志
楊元
北野高広
西孝典
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201715295A publication Critical patent/TW201715295A/zh
Application granted granted Critical
Publication of TWI645251B publication Critical patent/TWI645251B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F297/00—Macromolecular compounds obtained by successively polymerising different monomer systems using a catalyst of the ionic or coordination type without deactivating the intermediate polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Robotics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

本發明課題在於在使用包含親水性聚合物與疏水性聚合物的嵌段共聚物之基板處理中，在基板上適宜地形成規定的圖型。
解決手段為，在晶圓(W)上藉由聚苯乙烯膜(404)形成複數個圓形之圖型，接著在晶圓(W)上塗佈嵌段共聚物。使嵌段共聚物經相分離成親水性聚合物(411)與疏水性聚合物(412)。親水性聚合物(411)的分子量的比率係調整成該親水性聚合物(411)排列於對應六方最密堆積結構的位置，聚苯乙烯膜(404)的圓形之圖型的直徑，若將親水性聚合物(411)間的間距設為L0，將親水性聚合物(11)的半徑設為R，係設定為2(L0-R)以下。

Description

基板處理方法、程式、電腦記憶媒體及基板處理系統
本發明係有關於一種使用包含具親水性(極性)之親水性(有極性)聚合物與具疏水性(不具極性)之疏水性(無極性)聚合物的嵌段共聚物的基板處理方法、程式、電腦記憶媒體及基板處理系統。
在例如半導體裝置的製造步驟中，係進行光微影處理，而在晶圓上形成規定的阻劑圖型，該光微影處理係例如依序進行在作為基板的半導體晶圓(下稱「晶圓」)上塗佈阻劑液而形成阻劑膜的阻劑塗佈處理、將該阻劑膜曝光規定之圖型的曝光處理、對經曝光之阻劑膜進行顯像的顯像處理等。其後，以該阻劑圖型為遮罩，進行晶圓上之被處理膜的蝕刻處理，其後進行阻劑膜的去除處理等，而使被處理膜形成規定的圖型。
此外，為達DRAM等的高容量化，而要求構成DRAM內的電容器之孔圖型的高密度化。因此，吾人持續鑽研阻劑圖型的微細化，例如鑽研使光微影處理中的曝光處理的光短波長化。然而，曝光光源的短波長化有技 術上、成本上之極限，現況在於僅以鑽研光的短波長化之方法，並不易形成例如數奈米級之微細的阻劑圖型。
因此，有人提出一種使用由具親水性之聚合物(親水性聚合物)與具疏水性之聚合物(疏水性聚合物)所構成的嵌段共聚物的晶圓處理方法(專利文獻1)。於所述方法中，係於晶圓上，在例如從平面看對應六方最密堆積結構的位置形成孔圖型。具體而言，係於晶圓上，在對應六方最密堆積結構的位置的一部分藉由具親水性的膜形成圓形之圖型作為基底，並在圖型形成後的晶圓上塗佈嵌段共聚物。其後，使嵌段共聚物經相分離成親水性聚合物與疏水性聚合物，則所形成作為基底之具親水性的圓形之圖型即發揮作為導引物之機能，使圓柱狀的親水性聚合物排列成與該圖型之上表面相接。與此同時，以該圓柱狀的親水性聚合物為起點，親水性聚合物即自發且規則性地依序排列在對應六方最密堆積結構的位置。
其後，藉由例如去除親水性聚合物，而在晶圓上藉由疏水性聚合物形成微細的孔圖型。然後，以疏水性聚合物之圖型為遮罩進行被處理膜的蝕刻處理，而使被處理膜形成規定的圖型。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-313568
然而，在例如使用藉由具親水性的膜所形成之圓形之圖型作為導引物時，若導引物的直徑由期望值偏離數nm，則圓柱狀的親水性聚合物便無法適宜地排列於對應六方最密堆積結構的位置。因此，在專利文獻1之方法中需以數nm的精度控制導引物的直徑，而有所謂製程界限極小的問題。
本發明係有鑑於所述事項而完成者，係以在使用包含親水性聚合物與疏水性聚合物的嵌段共聚物之基板處理中，在基板上適宜地形成規定的圖型為目的。
為達成前述之目的，本發明係一種使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的 比率係調整成20%~40%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述聚合物分離步驟中，前述疏水性之塗佈膜的圓形之圖型的直徑係設定為2(L0-R)以下，以在前述疏水性之塗佈膜的圓形之各圖型上分別使圓柱狀的第1親水性聚合物相分離，同時在該各第1親水性聚合物之間，使圓柱狀的第2親水性聚合物相分離，而使前述第1親水性聚合物與前述第2親水性聚合物排列於從平面看對應六方最密堆積結構的位置；L0：相鄰之前述第1親水性聚合物與前述第2親水性聚合物間的間距
R：前述第2親水性聚合物的半徑。
在使用嵌段共聚物之圖型形成中，一般而言，係藉由與親水性聚合物及疏水性聚合物當中，欲控制配置之聚合物的能量差較小的膜於基底形成導引物，並使塗佈於其上的嵌段共聚物進行相分離，而使聚合物自發性地排列於對應導引物的位置。另一方面，本案發明人等獲得以下見解：藉由與欲配置之聚合物的能量差較大的膜形成導引物，由此亦可控制該聚合物的配置。具體而言，可知例如欲控制圓柱狀之親水性聚合物的配置之場合，而藉由與屬欲配置之聚合物之親水性聚合物的能量差較大的膜，即疏水性的膜形成圓形的導引物時，在該導引物上會吸引疏水性聚合物，但由於在嵌段共聚物中以一定的比例存在有親水性聚合物，故親水性聚合物便自發性地排列於 吸引疏水性聚合物之區域的中心部。
本發明係根據此種見解者，係在基板上的規定位置形成疏水性之塗佈膜的圓形之圖型，並於其上塗佈親水性聚合物的分子量經調整成規定之比率的嵌段共聚物，其後使該嵌段共聚物進行相分離。其結果，圓柱狀的親水性聚合物便自發性地排列於對應疏水性之塗佈膜的圓形之圖型的中心的位置。其後，在所述方法中，藉由將疏水性之塗佈膜的圓形之圖型的直徑設為規定的值以下，便可使第2親水性聚合物排列於從平面看對應六方最密堆積結構的位置。因此，藉由將疏水性之塗佈膜的圓形之圖型形成於適宜的位置，便可形成所期望之圖型，亦即在對應六方最密堆積結構的位置排列有第1親水性聚合物與第2親水性聚合物的圖型。而且在本發明中，疏水性之塗佈膜的圓形之圖型的直徑，若將相鄰之第1親水性聚合物與第2親水性聚合物間的間距設為L0，將第2親水性聚合物的半徑設為R，只要為2(L0-R)以下即可，與如專利文獻1所述，為控制圓柱狀的親水性聚合物的配置而使用親水性的膜之場合相比，更可確保極大的製程界限。從而，根據本發明，在使用包含親水性聚合物與疏水性聚合物的嵌段共聚物之基板處理中，可在基板上適宜地形成規定的圖型。
另一觀點之本發明係一種使用包含親水性聚合物與疏水性聚合物的嵌段共聚物對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上 形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成20%~40%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述塗佈膜圖型形成步驟中形成的圓形之圖型係根據以下之(1)~(3)來決定：
(1)前述圓形之圖型的直徑為在前述聚合物分離步驟後排列之親水性聚合物間的期望之間距的0.8~1.5倍
(2)相鄰之最近的前述圓形之圖型間的距離為前述期望之間距的2倍
(3)在以前述圓形之圖型為中心之半徑為前述期望之間距的2√3倍的圓周上配置有至少1個前述圓形之圖型。
又一觀點之本發明係一種使用包含親水性聚合物與疏水性聚合物的嵌段共聚物對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複 數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成20%~40%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述塗佈膜圖型形成步驟中形成的圓形之圖型係配置成具有在前述聚合物分離步驟後排列之親水性聚合物間的期望之間距的2倍的間距的正三角形狀。
前述嵌段共聚物中之前述親水性聚合物的分子量的比率可為32%~34%。
前述親水性聚合物可為聚甲基丙烯酸甲酯，前述疏水性聚合物可為聚苯乙烯。
前述塗佈膜可為聚苯乙烯膜。
根據另一觀點之本發明，係提供一種程式，其係以藉由基板處理系統來執行前述基板處理方法之方式而在控制該基板處理系統之控制部的電腦上運作者。
根據又一觀點之本發明，係提供一種可讀取之電腦記憶媒體，其係用來儲存前述程式。
又一觀點之本發明係一種使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的基板處理系統，其特徵為，具有：阻劑塗佈裝置，係在基板 上塗佈阻劑膜；顯像處理裝置，係對形成於基板上之曝光處理後的阻劑膜進行顯像而形成阻劑圖型；塗佈膜形成裝置，係對前述阻劑圖型形成後之基板形成疏水性之塗佈膜；阻劑去除裝置，係從前述塗佈膜形成後之基板去除前述阻劑圖型；嵌段共聚物塗佈裝置，係對前述阻劑圖型去除後之基板塗佈嵌段共聚物；聚合物分離裝置，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除裝置，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；以前述嵌段共聚物塗佈裝置塗佈之前述嵌段共聚物中之前述親水性聚合物的分子量的比率係以在前述聚合物分離裝置中的相分離後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置的方式調整，藉由前述塗佈膜所形成之圖型為圓形之圖型，該圓形之圖型係根據以下之(1)~(3)來決定：
(1)前述圓形之圖型的直徑為在前述聚合物分離裝置中的相分離後排列之親水性聚合物間的期望之間距的0.8~1.5倍
(2)相鄰之最近的前述圓形之圖型間的距離為前述期望之間距的2倍
(3)在以前述圓形之圖型為中心之半徑為前述期望之間距的2√3倍的圓周上配置有至少1個前述圓形之圖型。
根據本發明，在使用包含親水性聚合物與疏水性聚合物的嵌段共聚物之基板處理中，可在基板上適宜地形成規定的圖型。
1‧‧‧基板處理系統
30‧‧‧顯像裝置
31‧‧‧有機溶劑供給裝置
32‧‧‧抗反射膜形成裝置
33‧‧‧中性層形成裝置
34‧‧‧阻劑塗佈裝置
35‧‧‧塗佈膜形成裝置
36‧‧‧阻劑去除裝置
37‧‧‧嵌段共聚物塗佈裝置
40‧‧‧熱處理裝置
41‧‧‧紫外線照射裝置
42‧‧‧黏著裝置
43‧‧‧周邊曝光裝置
44‧‧‧聚合物分離裝置
300‧‧‧控制部
400‧‧‧抗反射膜
401‧‧‧中性層
402‧‧‧阻劑膜
403‧‧‧阻劑圖型
404‧‧‧聚苯乙烯膜
410‧‧‧嵌段共聚物
411‧‧‧親水性聚合物
412‧‧‧疏水性聚合物
W‧‧‧晶圓
第1圖為表示本實施形態之基板處理系統的構成之概略的平面圖。
第2圖為表示本實施形態之基板處理系統的構成之概略的前視圖。
第3圖為表示本實施形態之基板處理系統的構成之概略的後視圖。
第4圖為說明晶圓處理之主要的步驟的流程圖。
第5圖為表示在晶圓上形成抗反射膜、中性層及阻劑膜之情形的縱剖面說明圖。
第6圖為表示在中性層上形成阻劑圖型之情形的俯視說明圖。
第7圖為表示在中性層上形成阻劑圖型之情形的縱剖面說明圖。
第8圖為表示在阻劑圖型上形成聚苯乙烯膜之情形的縱剖面說明圖。
第9圖為表示在中性層上形成聚苯乙烯膜的圖型之情 形的縱剖面說明圖。
第10圖為表示在晶圓上塗佈嵌段共聚物之情形的縱剖面說明圖。
第11圖為表示使嵌段共聚物經相分離成親水性聚合物與疏水性聚合物之情形的俯視說明圖。
第12圖為表示使嵌段共聚物經相分離成親水性聚合物與疏水性聚合物之情形的縱剖面說明圖。
第13圖為表示聚苯乙烯膜之圖型的直徑與親水性聚合物的配置的關係的俯視說明圖。
第14圖為表示藉由習知方法使圓柱狀的親水性聚合物排列之情形的縱剖面說明圖。
第15圖為表示從相分離後之嵌段共聚物中選擇性地去除親水性聚合物之情形的縱剖面說明圖。
第16圖為表示被處理膜經過蝕刻處理之情形的縱剖面說明圖。
第17圖為表示在中性層上形成其他實施形態之阻劑圖型之情形的俯視說明圖。
第18圖為表示在中性層上形成其他實施形態之阻劑圖型之情形的俯視說明圖。
以下，就本發明之實施形態加以說明。第1圖為表示本實施形態之基板實施處理方法的基板處理系統1的構成之概略的說明圖。第2圖及第3圖為各自示意性 地表示基板處理系統1的內部構成之概略的前視圖與後視圖。本實施形態中的基板處理系統1為例如塗佈顯像處理系統，於本實施形態中，係以使形成於晶圓W之上表面的被處理膜形成規定的圖型之場合為例加以說明。
基板處理系統1係如第1圖所示具有以下構成：一體連接供搬入搬出收納有複數片晶圓W之卡匣C的卡匣站10、與具備對晶圓W實施規定之處理的複數之各種處理裝置的處理站11、與鄰接於處理站11之在與曝光裝置12之間進行晶圓W的收授的介面站13。
卡匣站10設有卡匣載置臺20。卡匣載置臺20設有複數個在對基板處理系統1的外部搬入搬出卡匣C之際，供載置卡匣C的卡匣載置板21。
卡匣站10設有在如第1圖所示朝X方向延伸之搬送路徑22上移動自如的晶圓搬送裝置23。晶圓搬送裝置23朝上下方向及繞鉛直軸(θ方向)均可移動自如，可在各卡匣載置板21上的卡匣C、與後述之處理站11之第3區塊G3的收授裝置之間搬送晶圓W。
處理站11設有具備各種裝置的複數個(例如4個)區塊G1、G2、G3、G4。在例如處理站11的正面側(第1圖之X方向負方向側)設有第1區塊G1，在處理站11的背面側(第1圖之X方向正方向側)設有第2區塊G2。又，在處理站11的卡匣站10側(第1圖之Y方向負方向側)設有第3區塊G3，在處理站11的介面站13側(第1圖之Y方向正方向側)設有第4區塊G4。
例如在第1區塊G1，係如第2圖所示由下方起依序重疊複數個液處理裝置，例如顯像裝置30，係對晶圓W進行顯像處理；作為聚合物去除裝置的有機溶劑供給裝置31，係在晶圓W上供給有機溶劑；抗反射膜形成裝置32，係在晶圓W上形成抗反射膜；中性層形成裝置33，係在晶圓W上塗佈中性劑而形成中性層；阻劑塗佈裝置34，係在晶圓W上塗佈阻劑液而形成阻劑膜；塗佈膜形成裝置35，係在晶圓W上塗佈疏水性之塗佈液而形成疏水性之塗佈膜；阻劑去除裝置36，係在晶圓W上供給阻劑膜的去除液而去除阻劑膜；及嵌段共聚物塗佈裝置37，係在晶圓W上塗佈嵌段共聚物。
例如顯像裝置30、有機溶劑供給裝置31、抗反射膜形成裝置32、中性層形成裝置33、阻劑塗佈裝置34、塗佈膜形成裝置35、阻劑去除裝置36、嵌段共聚物塗佈裝置37係分別沿水平方向並列配置有3個。此外，此等液處理裝置的數量及配置可任意選擇。
又，在此等液處理裝置中，係進行例如在晶圓W上塗佈規定之塗佈液的旋轉塗佈。就旋轉塗佈而言，係例如由塗佈噴嘴對晶圓W上排出塗佈液的同時使晶圓W旋轉，使塗佈液在晶圓W的表面擴散。
此外，以嵌段共聚物塗佈裝置37塗佈於晶圓W上的嵌段共聚物為第1單體與第2單體以直鏈狀聚合之具有第1聚合物(第1單體之聚合物)與第2聚合物(第2單體之聚合物)的高分子(共聚物)。作為第1聚合 物，係使用具親水性(極性)之親水性聚合物；作為第2聚合物，則使用具疏水性(非極性)之疏水性聚合物。於本實施形態中，作為親水性聚合物係使用例如聚甲基丙烯酸甲酯(PMMA)，作為疏水性聚合物則使用例如聚苯乙烯(PS)。又，嵌段共聚物中之親水性聚合物的分子量的比率為約20%~40%，嵌段共聚物中之疏水性聚合物的分子量的比率為約80%~60%。而且，嵌段共聚物係將此等親水性聚合物與疏水性聚合物的共聚物以溶劑調成溶液狀者。
再者，以中性層形成裝置33形成於晶圓W上的中性層，對於親水性聚合物與疏水性聚合物具有中間的親和性。於本實施形態中，作為中性劑係使用例如聚甲基丙烯酸甲酯與聚苯乙烯之隨機共聚物或交替共聚物。以下，所稱「中性」之場合，係指如此對於親水性聚合物與疏水性聚合物具有中間的親和性之意。
例如在第2區塊G2，係如第3圖所示朝上下方向與水平方向並列地設有：熱處理裝置40，供進行晶圓W的熱處理；紫外線照射裝置41，係對晶圓W照射紫外線；黏著裝置42，係對晶圓W進行疏水化處理；周邊曝光裝置43，係對晶圓W的外周部進行曝光；及聚合物分離裝置44，係使以嵌段共聚物塗佈裝置37塗佈於晶圓W上的嵌段共聚物經相分離成親水性聚合物與疏水性聚合物。熱處理裝置40係具有供載置晶圓W並予以加熱的熱板、與供載置晶圓W並予以冷卻的冷卻板，可進行加熱 處理與冷卻處理兩者。此外，聚合物分離裝置44亦為對晶圓W實施熱處理之裝置，其構成係與熱處理裝置40相同。紫外線照射裝置41係具有供載置晶圓W的載置臺、與對載置臺上的晶圓W照射例如波長為172nm之紫外線的紫外線照射部。熱處理裝置40、紫外線照射裝置41、黏著裝置42、周邊曝光裝置43、聚合物分離裝置44的數量及配置可任意選擇。
例如在第3區塊G3，由下方起依序設有複數個收授裝置50、51、52、53、54、55、56。又，在第4區塊G4，由下方起依序設有複數個收授裝置60、61、62。
如第1圖所示由第1區塊G1~第4區塊G4包圍的區域係形成晶圓搬送區域D。在晶圓搬送區域D配置有複數個晶圓搬送裝置70，其具有可朝例如Y方向、X方向、θ方向及上下方向移動自如的搬送臂。晶圓搬送裝置70可在晶圓搬送區域D內移動，將晶圓W搬送至周圍之第1區塊G1、第2區塊G2、第3區塊G3及第4區塊G4內的規定之裝置。
又，在晶圓搬送區域D設有穿梭搬送裝置80，其係在第3區塊G3與第4區塊G4之間線性地搬送晶圓W。
穿梭搬送裝置80可朝例如Y方向線性地移動自如。穿梭搬送裝置80係在支持晶圓W的狀態下沿Y方向移動，在第3區塊G3的收授裝置52與第4區塊G4的 收授裝置62之間搬送晶圓W。
如第1圖所示在第3區塊G3之X方向正方向側的相鄰處設有晶圓搬送裝置100。晶圓搬送裝置100係具有可朝例如X方向、θ方向及上下方向移動自如的搬送臂。晶圓搬送裝置100可在支持晶圓W的狀態下朝上下移動，將晶圓W搬送至第3區塊G3內的各收授裝置。
介面站13設有晶圓搬送裝置110與收授裝置111。晶圓搬送裝置110係具有可朝例如Y方向、θ方向及上下方向移動自如的搬送臂。晶圓搬送裝置110可例如由搬送臂支持晶圓W，在第4區塊G4內的各收授裝置、收授裝置111及曝光裝置12之間搬送晶圓W。
以上之基板處理系統1中，係如第1圖所示設有控制部300。控制部300為例如電腦，具有程式儲存部(未圖示)。程式儲存部中儲存有用來控制基板處理系統1中之晶圓W的處理的程式。又，程式儲存部中亦儲存有用來控制上述之各種處理裝置或搬送裝置等的驅動系統之動作，而實現基板處理系統1之晶圓處理的程式。此外，前述程式係記錄於例如電腦可讀取之硬碟(HD)、軟碟(FD)、光碟(CD)、磁光碟(MO)、記憶卡等可於電腦讀取的記憶媒體H，亦可由該記憶媒體安裝於控制部300。
其次，就使用如以上構成之基板處理系統1所進行的晶圓處理加以說明。第4圖為表示所述晶圓處理之主要的步驟之實例的流程圖。
首先，將收納有複數片晶圓W的卡匣C搬入基板處理系統1的卡匣站10，並藉由晶圓搬送裝置23將卡匣C內的各晶圓W依序搬送至處理站11的收授裝置53。
其次，將晶圓W搬送至熱處理裝置40並經過溫度調節後，搬送至抗反射膜形成裝置32，如第5圖所示在晶圓W上形成抗反射膜400(第4圖之步驟S1)。此外，就本實施形態中的晶圓W，係如所述預先將被處理膜E形成於晶圓W的上表面，抗反射膜400係形成於該被處理膜E的上表面。其後將晶圓W搬送至熱處理裝置40，予以加熱及溫度調節。
其次將晶圓W搬送至中性層形成裝置33，在晶圓W的抗反射膜400上塗佈中性劑，而如第5圖所示形成中性層401(中性層形成步驟；第4圖之步驟S2)。其後將晶圓W搬送至熱處理裝置40，予以加熱及溫度調節。
其次將晶圓W搬送至黏著裝置42，實施黏著處理。其後將晶圓W搬送至阻劑塗佈裝置34，在晶圓W的中性層401上塗佈阻劑液，而如第5圖所示形成阻劑膜402。其後將晶圓W搬送至熱處理裝置40，實施預烘烤處理。其後將晶圓W搬送至周邊曝光裝置43，實施周邊曝光處理。
其次將晶圓W藉由介面站13的晶圓搬送裝置110搬送至曝光裝置12，實施曝光處理。其後將晶圓W 搬送至熱處理裝置40，實施曝光後烘烤處理。其後將晶圓W搬送至顯像裝置30，實施顯像處理。顯像結束後，將晶圓W搬送至熱處理裝置40，實施後烘烤處理。如此一來，便如第6圖、第7圖所示在晶圓W的中性層401上形成阻劑膜402之規定的阻劑圖型403(第4圖之步驟S3)。本實施形態中的阻劑圖型403為直徑Q的圓形之孔部403a排列於從平面看對應六方最密堆積結構的位置之圖型。亦即，各孔部403a的中心間的距離(第6圖的間距P)相同，且相鄰的3個孔部403a配置成正三角形狀。本實施形態中的間距P為例如約80nm。此外，孔部403a的直徑Q係設定成間距P的約0.4倍~0.75倍左右，於本實施形態中，為約間距P的0.75倍之60nm。關於該孔部403a之直徑Q的設定基準係於後述。
其次將晶圓W搬送至塗佈膜形成裝置35。在塗佈膜形成裝置35，係對形成有阻劑圖型403的晶圓W上供給塗佈液。作為塗佈液，係使用具疏水性，換言之，即與嵌段共聚物中的親水性聚合物及疏水性聚合物當中之疏水性聚合物的能量差較小者。此外，於本實施形態中，以塗佈膜形成裝置35塗佈的塗佈液係例如將聚苯乙烯以溶媒調成溶液狀者。藉此，如第8圖所示，即在阻劑圖型403上形成作為疏水性之塗佈膜的聚苯乙烯膜404(第4圖之步驟S4)。此外，於第8圖中，係放大描繪第7圖所示之5處之孔部403a當中的2處之孔部403a。
其次將晶圓W搬送至阻劑去除裝置36。在阻 劑去除裝置36，係將阻劑的去除液供給至晶圓W上，而去除阻劑膜402之阻劑圖型403。作為阻劑的去除液，係使用例如有機胺與極性溶劑的混合溶液。如去除阻劑圖型403，則形成於阻劑圖型403之孔部403a的聚苯乙烯膜404會殘留於中性層401上。其結果，便如第9圖所示，在晶圓W的中性層401上藉由聚苯乙烯膜404，以與阻劑圖型403之孔部403a相同的直徑Q、間距P形成圓形之圖型(塗佈膜圖型形成步驟；第4圖之步驟S5)。從而，聚苯乙烯膜404的圓形之圖型便與阻劑圖型403之孔部403a同樣地呈現排列成相鄰之聚苯乙烯膜404間的間距P為均等的三角形狀之狀態。
其次將晶圓W搬送至嵌段共聚物塗佈裝置37。在嵌段共聚物塗佈裝置37，係如第10圖所示，在晶圓W上塗佈嵌段共聚物410(嵌段共聚物塗佈步驟；第4圖之步驟S6)。
接著將晶圓W搬送至聚合物分離裝置44，以規定的溫度進行熱處理。藉此，晶圓W上的嵌段共聚物410便經相分離成親水性聚合物與疏水性聚合物(聚合物分離步驟；第4圖之步驟S7)。於此，諸如上述，在嵌段共聚物410中親水性聚合物的分子量的比率為20%~40%，疏水性聚合物的分子量的比率為80%~60%。如此一來，便如第11圖所示，以圓柱狀的親水性聚合物411等間隔地排列，疏水性聚合物412包圍親水性聚合物411的四周的方式經相分離。此時，由於在中性層401上形成 有聚苯乙烯膜404，因此，相分離後的疏水性聚合物412便如第12圖所示，被吸引至能量差比中性層401更小的聚苯乙烯膜404上，以與該聚苯乙烯膜404相接的方式排列。另一方面，由於在嵌段共聚物410中以20%~40%的比率存在有親水性聚合物411，因此親水性聚合物411便排列於能量上更穩定的位置。其結果，如第12圖所示，親水性聚合物411係排列於與圓形之聚苯乙烯膜404的中心對應的位置。此時，由於親水性聚合物411與聚苯乙烯膜404的能量差較大，有時會在親水性聚合物411與聚苯乙烯膜404之間形成間隙Z。此外，於第11圖、第12圖中，方便上係將排列於與圓形之聚苯乙烯膜404的中心對應的位置之親水性聚合物的符號設為「411a」，並將除此之外的親水性聚合物的符號設為「411b」。又，以下，將符號「411a」之親水性聚合物稱為第1親水性聚合物，將符號「411b」之親水性聚合物稱為第2親水性聚合物。
又，在圓形之聚苯乙烯膜404以外的區域亦排列有第2親水性聚合物411b，而此時也排列於能量上呈穩定的位置，因此，就其結果，便如第11圖、第12圖所示，排列於相鄰圓形之聚苯乙烯膜404的中間的位置。換言之，係排列於圓形之聚苯乙烯膜404上的各第1親水性聚合物411a之間的位置。此時，相鄰之第1親水性聚合物411a與第2親水性聚合物411b之間的間距L0成為聚苯乙烯膜404間的間距P的一半。其結果，在從平面看對應六方最密堆積結構的位置，以聚苯乙烯膜404圖型的 間距P的一半之間距L0排列有第1親水性聚合物411a及第2親水性聚合物411b之圖型。
此外，間距L0或第1親水性聚合物411a及第2親水性聚合物411b的直徑係由構成嵌段共聚物410之親水性聚合物411與疏水性聚合物412之間的相互作用參數，即χ(chi)參數、或各聚合物的分子量來決定。因此，就聚苯乙烯膜404圖型的間距P，即阻劑圖型403之孔部403a的間距P而言，係根據由預先進行之試驗所求得的間距L0來決定。換言之，係決定嵌段共聚物410中之親水性聚合物411與疏水性聚合物412的比率以獲得期望之間距L0，進而，根據該期望之間距L0來決定間距P。
其次，就阻劑圖型403之孔部403a的直徑Q，即聚苯乙烯膜404的圓形之圖型的直徑Q的設定加以說明。諸如前述，若使嵌段共聚物410經相分離，則在聚苯乙烯膜404的上表面排列有能量差較小的疏水性聚合物412，能量差較大的親水性聚合物411則排列於盡可能不與聚苯乙烯膜404相接的位置。因此，若將直徑Q設得太大，主要會影響第2親水性聚合物411b的配置。就對第2親水性聚合物411b的配置所造成的影響，利用第13圖具體加以說明。
諸如前述，第2親水性聚合物411b係排列於位在聚苯乙烯膜404的中心上之各第1親水性聚合物411a的中間的位置。於所述情況下，就與相鄰之各第1 親水性聚合物411a距離相等的位置而言，若將其範圍限定於3個第1親水性聚合物411a，則如第13圖所示，除連結各第1親水性聚合物411a之直線的中點K1、K2、K3以外，尚可舉出3個第1親水性聚合物411a之重心B的位置。而且，一般而言第2親水性聚合物411b係排列於能量上呈穩定之中點K1、K2、K3的位置。然而，例如如第13圖中虛線的圓所示，聚苯乙烯膜404之圖型的直徑Q若設定成與從平面看位於中點K1、K3的第2親水性聚合物411b重疊，對於第2親水性聚合物411b來說中點K1、K3即非為能量上呈穩定的位置。如此一來，就第2親水性聚合物411b而言，由於能量差減小，非排列於中點K1、K3而是排列於重心B的位置。其結果，親水性聚合物411，與例如在各中點K1、K2、K3排列有第2親水性聚合物411b之第11圖所示之場合相比，係排列於可朝任意方向旋轉30度，且各親水性聚合物411的間距L0成為2√3/3倍的位置。
因此，當第2親水性聚合物411b的半徑為R時，藉由將聚苯乙烯膜404之圖型的直徑Q設為2(L0-R)以下，可使第2親水性聚合物411b排列於各中點K1、K2、K3，由此可使排列後之各親水性聚合物411的間距成為L0。另一方面，欲使排列後之各親水性聚合物411的間距成為L0的2√3/3倍時，若將該L0的2√3/3倍的間距設為L1，只要使聚苯乙烯膜404之圖型的直徑Q大於2(L0-R)且為2(L1-R)以下即可。亦即，根據 直徑Q的設定值，可使各親水性聚合物411排列於對應六方最密堆積結構的位置，同時使該間距在間距L0與間距L1之間變化。
此外，當各親水性聚合物411間的期望之間距為L0時，如上述聚苯乙烯膜404之圖型的直徑Q較佳設為2(L0-R)以下，而本案發明人等致力探討的結果確認，當嵌段共聚物410中之親水性聚合物411的分子量的比率為約20%~40%時，為使各親水性聚合物411穩定地以間距L0排列，聚苯乙烯膜404之圖型的直徑Q更佳設為期望之間距L0的1.5倍以下，若以聚苯乙烯膜404之圖型的間距P為基準，更佳設為間距P的0.75倍以下。因此，本實施形態中的直徑Q係設定為間距P的0.75倍之60nm。
再者，基於使親水性聚合物411以期望之間距L0排列的觀點，對於聚苯乙烯膜404之圖型的直徑Q並無特別設定下限值之必要，但根據本案發明人等確認，聚苯乙烯膜404的圓形之圖型的直徑Q愈小，第12圖所示之第1親水性聚合物411a與聚苯乙烯膜404之間所形成的間隙Z的值愈大。因此，基於使用疏水性聚合物412作為蝕刻之遮罩的觀點，該間隙Z係盡可能小為佳。而且根據本案發明人等確認，為了使該間隙Z成為期望值以下，較佳將直徑Q設為期望之間距L0的約0.8倍以上，若以聚苯乙烯膜404之圖型的間距P為基準，較佳設為間距P的0.4倍以上。由此結果可說是，藉由疏水性聚合物 412形成用來形成孔圖型的蝕刻遮罩時，直徑Q較佳設定為親水性聚合物411之圓柱狀的圖型的期望之間距L0的約0.8倍~1.5倍、或間距P的0.4倍~0.75倍。因此，如本實施形態所述，當期望之間距L0為40nm時，直徑Q只要為約32nm~60nm左右即可，係具有約30nm左右的製程界限。
另一方面，如專利文獻1所揭露，當使用親水性之塗佈膜的圓形之圖型作為用來使親水性聚合物411排列的導引物時，諸如前述相對於圖型之直徑Q的製程界限極小。具體而言，如第14圖所示，藉由親水性之塗佈膜420形成導引物時，相分離後的第1親水性聚合物411a為了以與能量差較小的塗佈膜420相接的方式排列，在直徑Q大於期望之親水性聚合物411的直徑的情況下，會形成愈向下方直徑愈大的截頂錐形。而且，當直徑Q過大時，第1親水性聚合物411a會形成未露出於疏水性聚合物412之上表面的略截頂錐形。在所述情況下，在以疏水性聚合物412為遮罩的蝕刻中，無法將被處理膜E加工成期望的尺寸。因此，直徑Q需設為與相分離後之圓柱狀的親水性聚合物411的直徑約略相同或其以下。然而，一般而言，阻劑圖型403的尺寸(CD：Critical Dimension)會存在有5nm左右之不易避免的誤差，而親水性聚合物411的直徑為約20nm~30nm左右，因此，相對於親水性聚合物411的直徑，此誤差大到不容忽視。由此，當形成塗佈膜420之際，相對於直徑Q幾乎無製程界 限，極不易配合親水性聚合物411的直徑來控制塗佈膜420的直徑Q。此製程界限的差為在本實施形態中使用聚苯乙烯膜404作為用來使第1親水性聚合物411a排列之導引物的理由。
以聚合物分離裝置44使嵌段共聚物410相分離後，將晶圓W搬送至紫外線照射裝置41。在紫外線照射裝置41，係對晶圓W照射紫外線，以此切斷屬親水性聚合物411之聚甲基丙烯酸甲酯的鍵結鏈，並使屬疏水性聚合物412的聚苯乙烯進行交聯反應(第4圖之步驟S8)。
其次將晶圓W搬送至有機溶劑供給裝置31。在有機溶劑供給裝置31，係對晶圓W供給具有極性的有機溶劑(極性有機溶劑)。作為極性有機溶劑，係使用例如IPA(異丙醇)等。藉此，經紫外線照射而切斷鍵結鏈的親水性聚合物411被有機溶劑溶解，而從晶圓W選擇性地去除親水性聚合物411(聚合物去除步驟。第4圖之步驟S9)。其結果，如第15圖所示，藉由疏水性聚合物412形成孔圖型430。
其後將晶圓W藉由晶圓搬送裝置70搬送至收授裝置50，其後藉由卡匣站10的晶圓搬送裝置23搬送至規定的卡匣載置板21的卡匣C。
其後，將卡匣C搬送至設於基板處理系統1之外部的蝕刻處理裝置(未圖示)，以疏水性聚合物412作為遮罩，對中性層401、抗反射膜400及被處理膜E實 施蝕刻處理。藉此，如第16圖所示，於被處理膜E即轉印有孔圖型430(第4圖之步驟S10)。此外，於蝕刻之際，在藉由第1親水性聚合物411a形成的孔圖型430內係殘留有疏水性聚合物412及聚苯乙烯膜404，但藉由適宜地調整間隙Z或聚苯乙烯膜404的厚度，可進行與第2親水性聚合物411b所對應之孔圖型430無差異的加工。作為蝕刻處理裝置，係採用例如RIE(Reactive Ion Eching)裝置。亦即，在蝕刻處理裝置中，係進行藉由反應性氣體(蝕刻氣體)或離子、自由基對親水性聚合物或抗反射膜等被處理膜進行蝕刻的乾式蝕刻。
其後，對晶圓W再度實施蝕刻處理，以去除晶圓W上的疏水性聚合物412或中性層401及抗反射膜400。其後，將晶圓W從蝕刻處理裝置中搬出即完成一系列的晶圓處理。
根據以上的實施形態，由於係在晶圓W上形成屬疏水性膜之聚苯乙烯膜404的圓形之圖型，接著塗佈嵌段共聚物410，其後使該嵌段共聚物410進行相分離，因此，在對應聚苯乙烯膜404的圓形之圖型的中心的位置，自發性地排列有圓柱狀的第1親水性聚合物411a。此時，藉由將聚苯乙烯膜404之圖型的直徑Q設定成2(L0-R)以下，在各第1親水性聚合物411a的中間的位置便自發性地排列有第2親水性聚合物411b。其結果，親水性聚合物411便以形成於晶圓W上之各聚苯乙烯膜404的間距P的一半之間距L0，排列於從平面看對應六方 最密堆積結構的位置。因此，與為了控制圓柱狀的親水性聚合物411的配置而使用親水性的膜之場合相比，直徑Q的尺寸可確保極大之製程界限，同時可在晶圓W上適宜地形成規定的圖型。
又，根據所述方法，聚苯乙烯膜404的圓形之圖型的直徑Q亦可設為嵌段共聚物410之相分離後的親水性聚合物411間的期望之間距L0的0.8~1.5倍。
另外，將聚苯乙烯膜404作為第1親水性聚合物411a的導引物時，藉由聚苯乙烯膜404之圖型的直徑Q的設定，可限定排列於各第1親水性聚合物411a之間的第2親水性聚合物411b的配置，因此，在步驟S7中使嵌段共聚物410進行相分離之際，可迅速地決定第2親水性聚合物411b的排列。亦即，如專利文獻1所述，在以親水性之塗佈膜420作為導引物使親水性聚合物411排列時，係首先在塗佈膜420上排列第1親水性聚合物411a後，以填埋第1親水性聚合物411a之間的方式排列第2親水性聚合物411b。這是因為，當與嵌段共聚物410相接之形成於晶圓W面的膜為親水性的塗佈膜420與中性層401時，由能量的觀點而言，在中性層401的任何位置皆可以排列第2親水性聚合物411b之故。因此，為了決定第2親水性聚合物411b的排列，需首先在塗佈膜420上形成圓柱狀的第1親水性聚合物411a。因此，用於相分離之熱處理所需要的時間亦增長，由此導致晶圓處理的產率降低。
相對於此，於本實施形態中，例如在第13圖所示之直徑Q的聚苯乙烯膜404的圓形之圖型的內側並未排列有能量差較大的第2親水性聚合物411b。亦即，第2親水性聚合物411b係自發地排列於各中點K1、K2、K3或重心B的任意位置。而且，諸如上述，藉由適宜地設定直徑Q，可將第2親水性聚合物411b的配置誘導至中點K1、K2、K3。其結果，可迅速地確定第2親水性聚合物411b的排列，藉此，可縮短用於相分離之熱處理所需要的時間，由此可提升晶圓處理的產率。
此外，在以上的實施形態中，親水性聚合物的分子量的比率為約20%~40%，而根據本案發明人等確認，基於使第1親水性聚合物411a與聚苯乙烯膜404之間所形成的間隙Z的值成為期望值之觀點，更佳的是將嵌段共聚物410中之親水性聚合物411的分子量的比率設為32%~34%，並將疏水性聚合物412的分子量的比率設為68%~66%。具體加以說明，在將聚苯乙烯膜404的圓形之圖型作為導引物時，若為達相分離而對嵌段共聚物410實施熱處理，則親水性聚合物411會首先朝屬未與聚苯乙烯膜404相接且能量上呈穩定的位置之聚苯乙烯膜404的中心部上方移動。亦即，如第12圖所示，形成在疏水性聚合物412的海中漂浮有第1親水性聚合物411a的島般的狀態。另一方面，若在中點K1、K2、K3排列第2親水性聚合物411b，聚苯乙烯膜404之中心部上方的第1親水性聚合物411a便以與相鄰之第2親水性聚合物411b之 間的距離成一定的方式(能量上呈穩定的方式)，第1親水性聚合物411a之上表面的直徑縮小，全體變化為略呈圓柱形。而且，即使第1親水性聚合物411a之上表面的直徑縮小，第1親水性聚合物411a的島的體積也不會變化，因此，上表面的直徑縮小的分量便沿晶圓W的厚度方向朝下方移動。亦即，根據第1親水性聚合物411a沿晶圓W的厚度方向朝下方移動的程度來決定間隙Z的值。而且，第1親水性聚合物411a的島的體積為決定第1親水性聚合物411a沿晶圓W的厚度方向朝下方移動多少的要因之一，而且，該第1親水性聚合物411a的島的體積係取決於嵌段共聚物410中之親水性聚合物的分子量的比率。從而，藉由調整嵌段共聚物410中之親水性聚合物的分子量的比率，可調整間隙Z的值，根據本案發明人等，諸如上述，較佳設為32%~34%。
又，作為決定間隙Z的要因，除嵌段共聚物410中之親水性聚合物的分子量的比率外，尚可舉出在步驟S6中所形成之嵌段共聚物410的膜厚，根據本案發明人等確認，該膜厚較佳設為親水性聚合物411間的期望之間距L0的約0.4~0.6倍左右。
在以上的實施形態中，係將發揮作為導引物之機能的圓形之聚苯乙烯膜404配置成正三角形狀，而在使親水性聚合物411排列於從平面看對應六方最密堆積結構的位置時，聚苯乙烯膜404的配置則不限定於本實施形態的內容。例如如第17圖所示，在構成六方最密堆積結 構之相鄰的7個座標U1~U7當中，例如即使使位於其中心的U7之座標的孔部403a缺損而未於座標U7形成聚苯乙烯膜404時，若在步驟S7中使嵌段共聚物410進行相分離，亦與第11圖所示之場合同樣地在對應六方最密堆積結構的位置以期望之間距L0排列有親水性聚合物411。這是因為，藉由將嵌段共聚物410中之親水性聚合物411的分子量的比率設為約20%~40%，彼此相鄰的親水性聚合物411即自發性地發生相分離而排列於等間隔的位置，即能量上呈穩定的位置之故。
同樣地，例如使第17圖之座標U7所屬之沿X方向排列之孔部403a的全部缺損，例如如第18圖所示，即使依循將沿Y方向相鄰之孔部403a間的間距設定為沿X方向相鄰之孔部403a的間距P的√3倍之矩形的圖型形成聚苯乙烯膜404，也與第11圖所示之場合同樣地，親水性聚合物411係排列成六方最密堆積結構狀。因此，在對應六方最密堆積結構的位置以期望之間距L0排列親水性聚合物411之際，只要將相鄰之最近的孔部403a之間的間距P設定為親水性聚合物411的期望之間距L0的2倍，而且在以任意之孔部403a為中心之半徑為間距L0的2√3倍的圓周上配置至少1個孔部403a即可。
在以上的實施形態中，係形成具有孔部403a的阻劑圖型403後，在阻劑圖型403上塗佈聚苯乙烯膜404，其後去除阻劑圖型403而在中性層401上形成聚苯 乙烯膜404的圓形之圖型，惟聚苯乙烯膜404的圓形之圖型的形成方法不限定於本實施形態的內容。例如，亦可藉由在中性層401上塗佈聚苯乙烯膜404，接著在聚苯乙烯膜404上形成阻劑圖型403，並以該阻劑圖型403作為遮罩對聚苯乙烯膜404進行蝕刻，而在中性層401上形成聚苯乙烯膜404的圖型。
在以上的實施形態中，係以對晶圓W上的被處理膜E轉印阻劑圖型403之場合為例進行說明，惟對於例如對晶圓W實施蝕刻，而在晶圓W上轉印球狀之圖型的場合亦可適用。
在以上的實施形態中，步驟S5之阻劑圖型403的去除、及步驟S9之親水性聚合物411的去除係藉由所謂的濕式處理來進行，惟去除阻劑圖型403或親水性聚合物411的手法不限定於本實施形態，亦可使用例如上述之乾式蝕刻等。亦即，亦可使用乾式蝕刻之裝置來替代阻劑去除裝置36或作為聚合物去除裝置的有機溶劑供給裝置31。
以上，既已參照附圖同時對本發明之較佳實施形態加以說明，惟本發明不限定於所述各例。應明瞭只要是本領域具有通常知識者，在申請專利範圍所記載的思想範疇內可思及各種的變更例或修正例，並應瞭解彼等亦理所當然地屬於本發明之技術範圍。本發明不限於此例而可採用各種的形態。本發明在基板為晶圓以外之FPD(平板顯示器)、光罩用之倍縮光罩等的其他基板時亦可適用。
[產業上可利用性]
本發明係在例如使用包含具親水性之親水性聚合物與具疏水性之疏水性聚合物的嵌段共聚物對基板進行處理時係屬有用。

Claims (8)

  1. 一種基板處理方法，其係使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成32%~34%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述聚合物分離步驟中，前述疏水性之塗佈膜的圓形之圖型的直徑係設定為2(L0-R)以下，以在前述疏水性之塗佈膜的圓形之各圖型上分別使圓柱狀的第1親水性聚合物相分離，同時在該各第1親水性聚合物之間，使圓柱狀的第2親水性聚合物相分離，而使前述第1親水性聚合物與前述第2親水性聚合物排列於從平面看對應六方最 密堆積結構的位置；L0：相鄰之前述第1親水性聚合物與前述第2親水性聚合物間的間距R：前述第2親水性聚合物的半徑。
  2. 一種基板處理方法，其係使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成32%~34%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述塗佈膜圖型形成步驟中形成的圓形之圖型係根據以下之(1)、(2)及(3)來決定：(1)前述圓形之圖型的直徑為在前述聚合物分離步 驟後排列之親水性聚合物間的期望之間距的0.8~1.5倍(2)相鄰之最近的前述圓形之圖型間的距離為前述期望之間距的2倍(3)在以前述圓形之圖型為中心之半徑為前述期望之間距的2√3倍的圓周上配置有至少1個前述圓形之圖型。
  3. 一種基板處理方法，其係使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的方法，其特徵為，具有：中性層形成步驟，係在前述基板上形成中性層；塗佈膜圖型形成步驟，係在前述中性層形成步驟後之基板上的規定位置，藉由疏水性之塗佈膜形成複數個圓形之圖型；嵌段共聚物塗佈步驟，係在形成有前述塗佈膜之圖型的基板上塗佈前述嵌段共聚物；聚合物分離步驟，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除步驟，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成32%~34%，以在前述聚合物分離步驟後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述塗佈膜圖型形成步驟中形成的圓形之圖型係配 置成具有在前述聚合物分離步驟後排列之親水性聚合物間的期望之間距的2倍的間距的正三角形狀。
  4. 如請求項1~3中任一項之基板處理方法，其中前述親水性聚合物為聚甲基丙烯酸甲酯，前述疏水性聚合物為聚苯乙烯。
  5. 如請求項1~3中任一項之基板處理方法，其中前述疏水性之塗佈膜為聚苯乙烯膜。
  6. 一種程式，其係以藉由基板處理系統來執行如請求項1~5中任一項之基板處理方法之方式而在控制該基板處理系統之控制部的電腦上運作者。
  7. 一種可讀取之電腦記憶媒體，其係用來儲存如請求項6之程式。
  8. 一種基板處理系統，其係使用包含親水性聚合物與疏水性聚合物的嵌段共聚物，對基板進行處理的基板處理系統，其特徵為，具有：阻劑塗佈裝置，係在基板上塗佈阻劑膜；顯像處理裝置，係對形成於基板上之曝光處理後的阻劑膜進行顯像而形成阻劑圖型；塗佈膜形成裝置，係對前述阻劑圖型形成後之基板形成疏水性之塗佈膜；阻劑去除裝置，係從前述塗佈膜形成後之基板去除前述阻劑圖型；嵌段共聚物塗佈裝置，係對前述阻劑圖型去除後之基板塗佈嵌段共聚物； 聚合物分離裝置，係使前述之嵌段共聚物經相分離成前述親水性聚合物與前述疏水性聚合物；及聚合物去除裝置，係從前述相分離之嵌段共聚物中選擇性地去除前述親水性聚合物；前述嵌段共聚物中之前述親水性聚合物的分子量的比率係調整成32%~34%，以在前述聚合物分離裝置中的相分離後使前述親水性聚合物排列於從平面看對應六方最密堆積結構的位置，在前述聚合物分離裝置中，前述疏水性之塗佈膜的圓形之圖型的直徑係設定為2(L0-R)以下，以在前述疏水性之塗佈膜的圓形之各圖型上分別使圓柱狀的第1親水性聚合物相分離，同時在該各第1親水性聚合物之間，使圓柱狀的第2親水性聚合物相分離，而使前述第1親水性聚合物與前述第2親水性聚合物排列於從平面看對應六方最密堆積結構的位置；L0：相鄰之前述第1親水性聚合物與前述第2親水性聚合物間的間距R：前述第2親水性聚合物的半徑。
TW105105319A 2015-03-05 2016-02-23 Substrate processing method, program, computer memory medium and substrate processing system TWI645251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015043551A JP6267143B2 (ja) 2015-03-05 2015-03-05 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2015-043551 2015-03-05

Publications (2)

Publication Number Publication Date
TW201715295A TW201715295A (zh) 2017-05-01
TWI645251B true TWI645251B (zh) 2018-12-21

Family

ID=56847443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105319A TWI645251B (zh) 2015-03-05 2016-02-23 Substrate processing method, program, computer memory medium and substrate processing system

Country Status (5)

Country Link
US (1) US10329144B2 (zh)
JP (1) JP6267143B2 (zh)
KR (1) KR102510734B1 (zh)
TW (1) TWI645251B (zh)
WO (1) WO2016140031A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102031825B1 (ko) * 2018-03-07 2019-10-15 한국과학기술원 용액재료의 자발적 상분리와 선택적 젖음을 이용한 미세패턴 제조방법
JP7133451B2 (ja) * 2018-11-30 2022-09-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426845A (zh) * 2012-09-07 2014-07-01 Tokyo Electron Ltd 基板處理方法、程式、電腦記憶媒體及基板處理系統

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168284B2 (en) * 2005-10-06 2012-05-01 Wisconsin Alumni Research Foundation Fabrication of complex three-dimensional structures based on directed assembly of self-assembling materials on activated two-dimensional templates
JP5414011B2 (ja) 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
JP4654279B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造を有する高分子薄膜およびパターン基板の製造方法
JP4654280B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造体の製造方法
US8993060B2 (en) * 2008-11-19 2015-03-31 Seagate Technology Llc Chemical pinning to direct addressable array using self-assembling materials
JP5281386B2 (ja) * 2008-12-22 2013-09-04 株式会社日立製作所 高分子薄膜及びパターン媒体並びにこれらの製造方法
US9478429B2 (en) * 2012-03-13 2016-10-25 Massachusetts Institute Of Technology Removable templates for directed self assembly
JP6081728B2 (ja) * 2012-07-30 2017-02-15 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2014063908A (ja) * 2012-09-21 2014-04-10 Tokyo Electron Ltd 基板処理システム
JP6141144B2 (ja) * 2012-10-02 2017-06-07 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
CN105051863B (zh) * 2013-03-15 2017-09-05 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法
US10884333B2 (en) * 2013-08-06 2021-01-05 Asml Netherlands B.V. Method of designing lithography features by self-assembly of block copolymer
KR20160084437A (ko) * 2013-11-08 2016-07-13 에이에스엠엘 네델란즈 비.브이. 지향성 자가­조립을 위해 가이딩 템플릿을 생성하는 방법론
KR20150101875A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US20160122580A1 (en) * 2014-10-30 2016-05-05 Az Electronic Materials (Luxembourg) S.A.R.L. Defect reduction methods and composition for via formation in directed self-assembly patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426845A (zh) * 2012-09-07 2014-07-01 Tokyo Electron Ltd 基板處理方法、程式、電腦記憶媒體及基板處理系統

Also Published As

Publication number Publication date
JP6267143B2 (ja) 2018-01-24
KR20170122199A (ko) 2017-11-03
JP2016163010A (ja) 2016-09-05
TW201715295A (zh) 2017-05-01
US10329144B2 (en) 2019-06-25
WO2016140031A1 (ja) 2016-09-09
KR102510734B1 (ko) 2023-03-15
US20180065843A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
TWI549161B (zh) 基板處理方法、電腦程式產品、電腦記憶媒體及基板處理系統
TWI645251B (zh) Substrate processing method, program, computer memory medium and substrate processing system
JP6072644B2 (ja) 紫外線照射装置、基板処理方法、プログラム及びコンピュータ記憶媒体
TWI572989B (zh) 基板處理方法、程式、電腦記錄媒體及基板處理系統
JP5881565B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP6081728B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
TW201446637A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
JP5837525B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
TWI719228B (zh) 微光刻中的基板加載
WO2014046241A1 (ja) 基板処理システム
JP6494446B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
TWI723052B (zh) 基板處理方法、程式及電腦記憶媒體
JP5847738B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
TW201729910A (zh) 基板處理方法、程式及電腦記憶媒體