KR20170122199A - 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 - Google Patents

기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20170122199A
KR20170122199A KR1020177024151A KR20177024151A KR20170122199A KR 20170122199 A KR20170122199 A KR 20170122199A KR 1020177024151 A KR1020177024151 A KR 1020177024151A KR 20177024151 A KR20177024151 A KR 20177024151A KR 20170122199 A KR20170122199 A KR 20170122199A
Authority
KR
South Korea
Prior art keywords
polymer
hydrophilic polymer
block copolymer
substrate
coating film
Prior art date
Application number
KR1020177024151A
Other languages
English (en)
Other versions
KR102510734B1 (ko
Inventor
마코토 무라마츠
다다토시 도미타
히사시 겐지마
겐 유
다카히로 기타노
다카노리 니시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170122199A publication Critical patent/KR20170122199A/ko
Application granted granted Critical
Publication of KR102510734B1 publication Critical patent/KR102510734B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F297/00—Macromolecular compounds obtained by successively polymerising different monomer systems using a catalyst of the ionic or coordination type without deactivating the intermediate polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Robotics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

친수성 폴리머(411)와 소수성 폴리머(412)를 포함하는 블록 공중합체를 이용한 기판 처리 방법은 폴리머 분리 공정을 포함하고, 블록 공중합체에서의 친수성 폴리머의 분자량의 비율은, 폴리머 분리 공정 후에 친수성 폴리머(411)가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고, 폴리머 분리 공정에서는, 소수성의 도포막에 의한 원형상의 각 패턴(404) 상에 원기둥형의 제1 친수성 폴리머(411a)를 각각 상분리시키며, 각 제1 친수성 폴리머(411a) 사이에, 원기둥형의 제2 친수성 폴리머(411b)를 상분리시키고, 제1 친수성 폴리머(411a)와 제2 친수성 폴리머(411b)가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록, 원형상의 패턴(404)의 직경이 정해져 있다.

Description

기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
(관련 출원의 상호 참조)
본원은 2015년 3월 5일에 일본국에 출원된 특허 출원 제2015-043551호에 기초하여, 우선권을 주장하며, 그 내용을 이곳에 원용한다.
본 발명은 친수성(극성)을 갖는 친수성(유극성) 폴리머와 소수성을 갖는(극성을 갖지 않는) 소수성(무극성) 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템에 관한 것이다.
예컨대 반도체 디바이스의 제조 공정에서는, 예컨대 기판으로서의 반도체 웨이퍼(이하, 「웨이퍼」라고 함) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 상기 레지스트막에 미리 정해진 패턴을 노광하는 노광 처리, 노광된 레지스트막을 현상하는 현상 처리 등을 순차 행하는 포토리소그래피 처리가 행해지고, 웨이퍼 상에 미리 정해진 레지스트 패턴이 형성된다. 그리고, 이 레지스트 패턴을 마스크로 하여, 웨이퍼 상의 피처리막의 에칭 처리가 행해지고, 그 후 레지스트막의 제거 처리 등이 행해지고, 피처리막에 미리 정해진 패턴이 형성된다.
그런데, DRAM 등의 고용량화를 위해, DRAM 내의 커패시터를 구성하는 홀 패턴의 고밀도화가 요구되고 있다. 이 때문에, 레지스트 패턴이 미세화가 진행되고 있고, 예컨대 포토리소그래피 처리에서의 노광 처리의 광을 단파장화하는 것이 진행되고 있다. 그러나, 노광 광원의 단파장화에는 기술적, 비용적인 한계가 있어, 광의 단파장화를 진행시키는 방법만으로는, 예컨대 수 나노미터 오더의 미세한 레지스트 패턴을 형성하는 것이 곤란한 상황에 있다.
그래서, 친수성을 갖는 폴리머(친수성 폴리머)와 소수성을 갖는 폴리머(소수성 폴리머)로 구성된 블록 공중합체를 이용한 웨이퍼 처리 방법이 제안되어 있다(특허문헌 1). 이러한 방법에서는, 웨이퍼 상에, 예컨대 평면에서 보아 육방 최밀 구조에 대응하는 위치에 홀 패턴이 형성된다. 구체적으로는, 웨이퍼 상에, 육방 최밀 구조에 대응하는 위치의 일부에 친수성을 갖는 막에 의해 원형의 패턴을 하지로서 형성하고, 패턴 형성 후의 웨이퍼 상에 블록 공중합체를 도포한다. 그리고, 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시키면, 하지로서 형성하고 있던 친수성을 갖는 원형의 패턴이 가이드로서 기능하여, 상기 패턴의 상면에 접하도록 원기둥형의 친수성 폴리머가 배열된다. 그와 함께, 이 원기둥형의 친수성 폴리머를 기점으로 하여, 육방 최밀 구조에 대응하는 위치에 친수성 폴리머가 자율적 또한 규칙적으로 순차 배열된다.
그 후, 예컨대 친수성 폴리머를 제거함으로써, 웨이퍼 상에 소수성 폴리머에 의해 미세한 홀 패턴이 형성된다. 그리고, 소수성 폴리머의 패턴을 마스크로 하여 피처리막의 에칭 처리가 행해지고, 피처리막에 미리 정해진 패턴이 형성된다.
특허문헌 1: 일본국 특허 공개 제2007-313568호
그러나, 예컨대 친수성을 갖는 막에 의해 형성된 원형의 패턴을 가이드로서 이용하는 경우, 가이드의 직경이 원하는 값으로부터 수 ㎚ 어긋나면, 원기둥형의 친수성 폴리머가 육방 최밀 구조에 대응하는 위치에 적절히 배열되지 않게 되어 버린다. 그 때문에, 특허문헌 1의 방법에서는 가이드의 직경을 수 ㎚의 정밀도로 제어할 필요가 있어, 프로세스 마진이 매우 작다고 하는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리에서, 기판 상에 미리 정해진 패턴을 적절히 형성하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해, 본 발명의 일양태는, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 방법으로서, 상기 기판 상에 중성층을 형성하는 중성층 형성 공정과, 상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과, 상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과, 상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과, 상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정을 포함하고 있다. 그리고 상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고, 상기 폴리머 분리 공정에서, 상기 소수성의 도포막에 의한 원형상의 각 패턴 상에 원기둥형의 제1 친수성 폴리머를 각각 상분리시키며, 상기 각 제1 친수성 폴리머 사이에, 원기둥형의 제2 친수성 폴리머를 상분리시키고, 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록, 상기 소수성의 도포막에 의한 원형상의 패턴의 직경은, 2(L0-R) 이하로 설정되어 있다. L0: 인접하는 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머 사이의 피치, R: 상기 제2 친수성 폴리머의 반경
블록 공중합체를 이용한 패턴 형성에서는, 일반적으로, 친수성 폴리머 및 소수성 폴리머 중, 배치를 제어하고자 하는 폴리머와의 에너지차가 작은 막에 의해 하지에 가이드를 형성하고, 그 위에 도포한 블록 공중합체를 상분리시킴으로써, 가이드에 대응하는 위치에 자율적으로 폴리머를 배열시킨다. 한편 본 발명자들은, 배치시키고자 하는 폴리머와는 에너지차가 큰 막에 의해 가이드를 형성함으로써도, 상기 폴리머의 배치를 제어할 수 있다고 하는 지견을 얻었다. 구체적으로는, 예컨대 원기둥형의 친수성 폴리머의 배치를 제어하는 경우, 배치시키고자 하는 폴리머인 친수성 폴리머와는 에너지차가 큰 막, 즉 소수성의 막에 의해 원형상의 가이드를 형성한 경우, 상기 가이드 상에는 소수성 폴리머가 가까이 당겨지지만, 블록 공중합체 중에는 일정한 비율로 친수성 폴리머가 존재하기 때문에, 소수성 폴리머가 가까이 당겨진 영역의 중심부에 자율적으로 친수성 폴리머가 배열되는 것을 알 수 있다.
본 발명은 이러한 지견에 기초하는 것이며, 기판 상의 미리 정해진 위치에 소수성의 도포막에 의한 원형상의 패턴을 형성하고, 그 위에, 친수성 폴리머의 분자량이 미리 정해진 비율로 조정된 블록 공중합체를 도포하고, 그 후 상기 블록 공중합체를 상분리시킨다. 그 결과, 소수성의 도포막에 의한 원형상의 패턴의 중심에 대응하는 위치에 원기둥형의 친수성 폴리머가 자율적으로 배열된다. 그리고, 이러한 방법에서는, 소수성의 도포막에 의한 원형상의 패턴의 직경을 미리 정해진 값 이하로 함으로써, 평면에서 보아 육방 최밀 구조에 대응하는 위치에 제2 친수성 폴리머를 배열시킬 수 있게 된다. 그 때문에, 소수성의 도포막에 의한 원형상의 패턴을 적절한 위치에 형성함으로써, 원하는 패턴, 즉 육방 최밀 구조에 대응하는 위치에 제1 친수성 폴리머와 제2 친수성 폴리머가 배열된 패턴을 형성할 수 있다. 그리고 본 발명에서는, 소수성의 도포막에 의한 원형상의 패턴의 직경은, 인접하는 제1 친수성 폴리머와 제2 친수성 폴리머 사이의 피치를 L0, 제2 친수성 폴리머의 반경을 R이라고 하면, 2(L0-R) 이하이면 좋고, 특허문헌 1과 같이, 원기둥형의 친수성 폴리머의 배치를 제어하기 위해 친수성의 막을 이용하는 경우와 비교하여, 매우 큰 프로세스 마진을 확보할 수 있다. 따라서 본 발명에 따르면, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리에서, 기판 상에 미리 정해진 패턴을 적절하게 형성할 수 있다.
다른 관점에 따른 본 발명의 일양태는, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 방법으로서, 상기 기판 상에 중성층을 형성하는 중성층 형성 공정과, 상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과, 상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과, 상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과, 상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정을 포함하고, 상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고, 상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 이하의 (1)∼(3)에 기초하여 정해진다.
(1) 상기 원형상의 패턴의 직경은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 0.8∼1.5배이다.
(2) 인접하는 가장 가까운 상기 원형상의 패턴 사이의 거리는, 상기 원하는 피치의 2배이다.
(3) 상기 원형상의 패턴을 중심으로 한, 반경이 상기 원하는 피치의 2√3배의 원주 상에, 적어도 하나의 상기 원형상의 패턴이 배치된다.
또 다른 관점에 따른 본 발명의 일양태는, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 방법으로서, 상기 기판 상에 중성층을 형성하는 중성층 형성 공정과, 상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과, 상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과, 상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과, 상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정을 포함하고 있다. 그리고 상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고, 상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 2배의 피치를 갖는 정삼각 형상으로 배치되어 있다.
다른 관점에 따른 본 발명의 일양태는, 상기한 각 기판을 처리하는 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램이 저장된 컴퓨터 판독 가능한 기억 매체이다.
또 다른 관점에 따른 본 발명의 일양태는, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 시스템으로서, 기판 상에 레지스트막을 도포하는 레지스트 도포 장치와, 기판 상에 형성된 노광 처리 후의 레지스트막을 현상하여 레지스트 패턴을 형성하는 현상 처리 장치와, 상기 레지스트 패턴 형성 후의 기판에 대하여 소수성의 도포막을 형성하는 도포막 형성 장치와, 상기 도포막 형성 후의 기판으로부터 상기 레지스트 패턴을 제거하는 레지스트 제거 장치와, 상기 레지스트 패턴 제거 후의 기판에 대하여 블록 공중합체를 도포하는 블록 공중합체 도포 장치와, 상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 장치와, 상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 장치를 가지고 있다. 그리고 상기 블록 공중합체 도포 장치로 도포되는 상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 장치에서의 상분리 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 조정되고, 상기 도포막에 의해 형성되는 패턴은 원형상의 패턴이고, 상기 원형상의 패턴은, 이하의 (1)∼(3)에 기초하여 정해진다.
(1) 상기 원형상의 패턴의 직경은, 상기 폴리머 분리 장치에서의 상분리 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 0.8∼1.5배이다.
(2) 인접하는 가장 가까운 상기 원형상의 패턴 사이의 거리는, 상기 원하는 피치의 2배이다.
(3) 상기 원형상의 패턴을 중심으로 한, 반경이 상기 원하는 피치의 2√3배의 원주 상에, 적어도 하나의 상기 원형상의 패턴이 배치된다.
본 발명에 따르면, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리에서, 기판 상에 미리 정해진 패턴을 적절하게 형성할 수 있다.
도 1은 본 실시형태에 따른 기판 처리 시스템의 구성의 개략을 나타내는 평면도이다.
도 2는 본 실시형태에 따른 기판 처리 시스템의 구성의 개략을 나타내는 정면도이다.
도 3은 본 실시형태에 따른 기판 처리 시스템의 구성의 개략을 나타내는 배면도이다.
도 4는 웨이퍼 처리의 주된 공정을 설명한 흐름도이다.
도 5는 웨이퍼 상에 반사 방지막, 중성층 및 레지스트막이 형성된 모습을 나타내는 종단면의 설명도이다.
도 6은 중성층 상에 레지스트 패턴이 형성된 모습을 나타내는 평면에서 본 설명도이다.
도 7은 중성층 상에 레지스트 패턴이 형성된 모습을 나타내는 종단면의 설명도이다.
도 8은 레지스트 패턴 상에 폴리스티렌막이 형성된 모습을 나타내는 종단면의 설명도이다.
도 9는 중성층 상에 폴리스티렌막에 의한 패턴이 형성된 모습을 나타내는 종단면의 설명도이다.
도 10은 웨이퍼 상에 블록 공중합체가 도포된 모습을 나타내는 종단면의 설명도이다.
도 11은 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시킨 모습을 나타내는 평면의 설명도이다.
도 12는 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시킨 모습을 나타내는 종단면의 설명도이다.
도 13은 폴리스티렌막의 패턴의 직경과 친수성 폴리머의 배치의 관계를 나타내는 평면의 설명도이다.
도 14는 종래의 방법에 따라 원기둥형의 친수성 폴리머를 배열시킨 모습을 나타내는 종단면의 설명도이다.
도 15는 상분리 후의 블록 공중합체로부터 친수성 폴리머를 선택적으로 제거한 모습을 나타내는 종단면의 설명도이다.
도 16은 피처리막이 에칭 처리된 모습을 나타내는 종단면의 설명도이다.
도 17은 중성층 상에 다른 실시형태에 따른 레지스트 패턴이 형성된 모습을 나타내는 평면에서 본 설명도이다.
도 18은 중성층 상에 다른 실시형태에 따른 레지스트 패턴이 형성된 모습을 나타내는 평면에서 본 설명도이다.
이하, 본 발명의 실시형태에 대해서 설명한다. 도 1은 본 실시형태에 따른 기판 처리 방법을 실시하는 기판 처리 시스템(1)의 구성의 개략을 나타내는 설명도이다. 도 2 및 도 3은 각각 기판 처리 시스템(1)의 내부 구성의 개략을 모식적으로 나타내는, 정면도와 배면도이다. 본 실시형태에서의 기판 처리 시스템(1)은, 예컨대 도포 현상 처리 시스템이며, 본 실시형태에서는, 웨이퍼(W)의 상면에 형성된 피처리막에 미리 정해진 패턴을 형성하는 경우를 예로 하여 설명한다.
기판 처리 시스템(1)은, 도 1에 나타내는 바와 같이 복수매의 웨이퍼(W)를 수용한 카세트(C)가 반입출되는 카세트 스테이션(10)과, 웨이퍼(W)에 미리 정해진 처리를 실시하는 복수의 각종 처리 장치를 구비한 처리 스테이션(11)과, 처리 스테이션(11)에 인접하는 노광 장치(12)와의 사이에서 웨이퍼(W)의 전달을 행하는 인터페이스 스테이션(13)을 일체로 접속한 구성을 가지고 있다.
카세트 스테이션(10)에는, 카세트 배치대(20)가 마련되어 있다. 카세트 배치대(20)에는, 기판 처리 시스템(1)의 외부에 대하여 카세트(C)를 반입출할 때에, 카세트(C)를 배치하는 카세트 배치판(21)이 복수개 마련되어 있다.
카세트 스테이션(10)에는, 도 1에 나타내는 바와 같이 X 방향으로 연장되는 반송로(22) 상을 이동 가능한 웨이퍼 반송 장치(23)가 마련되어 있다. 웨이퍼 반송 장치(23)는, 상하 방향 및 연직축 둘레(θ 방향)로도 이동 가능하여, 각 카세트 배치판(21) 상의 카세트(C)와, 후술하는 처리 스테이션(11)의 제3 블록(G3)의 전달 장치 사이에서 웨이퍼(W)를 반송할 수 있다.
처리 스테이션(11)에는, 각종 장치를 구비한 복수개 예컨대 4개의 블록(G1, G2, G3, G4)이 마련되어 있다. 예컨대 처리 스테이션(11)의 정면측(도 1의 X 방향 부방향측)에는, 제1 블록(G1)이 마련되고, 처리 스테이션(11)의 배면측(도 1의 X 방향 정방향측)에는, 제2 블록(G2)이 마련되어 있다. 또한, 처리 스테이션(11)의 카세트 스테이션(10)측(도 1의 Y 방향 부방향측)에는, 제3 블록(G3)이 마련되고, 처리 스테이션(11)의 인터페이스 스테이션(13)측(도 1의 Y 방향 정방향측)에는, 제4 블록(G4)이 마련되어 있다.
예컨대 제1 블록(G1)에는, 도 2에 나타내는 바와 같이 복수의 액처리 장치, 예컨대 웨이퍼(W)를 현상 처리하는 현상 장치(30), 웨이퍼(W) 상에 유기 용제를 공급하는, 폴리머 제거 장치로서의 유기 용제 공급 장치(31), 웨이퍼(W) 상에 반사 방지막을 형성하는 반사 방지막 형성 장치(32), 웨이퍼(W) 상에 중성제를 도포하여 중성층을 형성하는 중성층 형성 장치(33), 웨이퍼(W) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 장치(34), 웨이퍼(W) 상에 소수성의 도포액을 도포하여 소수성의 도포막을 형성하는 도포막 형성 장치(35), 웨이퍼(W) 상에 레지스트막의 제거액을 공급하여 레지스트막을 제거하는 레지스트 제거 장치(36), 웨이퍼(W) 상에 블록 공중합체를 도포하는 블록 공중합체 도포 장치(37)가 아래서부터 순서대로 중첩되어 있다.
예컨대 현상 장치(30), 유기 용제 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 도포막 형성 장치(35), 레지스트 제거 장치(36), 블록 공중합체 도포 장치(37)는, 각각 수평 방향으로 3개 배열되어 배치되어 있다. 또한, 이들 액처리 장치의 수나 배치는, 임의로 선택할 수 있다.
또한, 이들 액처리 장치에서는, 예컨대 웨이퍼(W) 상에 미리 정해진 도포액을 도포하는 스핀 코팅이 행해진다. 스핀 코팅에서는, 예컨대 도포 노즐로부터 웨이퍼(W) 상에 도포액을 토출하며, 웨이퍼(W)를 회전시켜, 도포액을 웨이퍼(W)의 표면에 확산시킨다.
또한, 블록 공중합체 도포 장치(37)로 웨이퍼(W) 상에 도포되는 블록 공중합체는 제1 모노머와 제2 모노머가 직쇄형으로 중합된, 제1 폴리머(제1 모노머의 중합체)와 제2 폴리머(제2 모노머의 중합체)를 갖는 고분자(공중합체)이다. 제1 폴리머로서는, 친수성(극성)을 갖는 친수성 폴리머가 이용되고, 제2 폴리머로서는, 소수성(비극성)을 갖는 소수성 폴리머가 이용된다. 본 실시형태에서는, 친수성 폴리머로서 예컨대 폴리메타크릴산메틸(PMMA)이 이용되고, 소수성 폴리머로서는 예컨대 폴리스티렌(PS)이 이용된다. 또한, 블록 공중합체에서의 친수성 폴리머의 분자량의 비율은 약 20％∼40％이고, 블록 공중합체에서의 소수성 폴리머의 분자량의 비율은 약 80％∼60％이다. 그리고, 블록 공중합체는, 이들 친수성 폴리머와 소수성 폴리머의 공중합체를 용제에 의해 용액형으로 한 것이다.
또한, 중성층 형성 장치(33)로 웨이퍼(W) 상에 형성되는 중성층은, 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 갖는다. 본 실시형태에서는, 중성제로서 예컨대 폴리메타크릴산메틸과 폴리스티렌의 랜덤 공중합체나 교대 공중합체가 이용된다. 이하에서, 「중성」이라고 하는 경우는, 이와 같이 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 갖는 것을 의미한다.
예컨대 제2 블록(G2)에는, 도 3에 나타내는 바와 같이 웨이퍼(W)의 열 처리를 행하는 열 처리 장치(40), 웨이퍼(W)에 대하여 자외선을 조사하는 자외선 조사 장치(41), 웨이퍼(W)를 소수화 처리하는 어드히젼 장치(42), 웨이퍼(W)의 외주부를 노광하는 주변 노광 장치(43), 블록 공중합체 도포 장치(37)로 웨이퍼(W) 상에 도포된 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시키는 폴리머 분리 장치(44)가 상하 방향과 수평 방향으로 배열되어 마련되어 있다. 열 처리 장치(40)는, 웨이퍼(W)를 배치하여 가열하는 열판과, 웨이퍼(W)를 배치하여 냉각하는 냉각판을 가지고, 가열 처리와 냉각 처리의 양방을 행할 수 있다. 또한, 폴리머 분리 장치(44)도 웨이퍼(W)에 대하여 열 처리를 실시하는 장치이고, 그 구성은 열 처리 장치(40)와 동일하다. 자외선 조사 장치(41)는, 웨이퍼(W)를 배치하는 배치대와, 배치대 상의 웨이퍼(W)에 대하여, 예컨대 파장이 172 ㎚인 자외선을 조사하는 자외선 조사부를 가지고 있다. 열 처리 장치(40), 자외선 조사 장치(41), 어드히젼 장치(42), 주변 노광 장치(43), 폴리머 분리 장치(44)의 수나 배치는, 임의로 선택할 수 있다.
예컨대 제3 블록(G3)에는, 복수의 전달 장치(50, 51, 52, 53, 54, 55, 56)가 아래서부터 순서대로 마련되어 있다. 또한, 제4 블록(G4)에는, 복수의 전달 장치(60, 61, 62)가 아래서부터 순서대로 마련되어 있다.
도 1에 나타내는 바와 같이 제1 블록(G1)∼제4 블록(G4)에 둘러싸인 영역에는, 웨이퍼 반송 영역(D)이 형성되어 있다. 웨이퍼 반송 영역(D)에는, 예컨대 Y 방향, X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 갖는다, 웨이퍼 반송 장치(70)가 복수개 배치되어 있다. 웨이퍼 반송 장치(70)는, 웨이퍼 반송 영역(D) 내를 이동하여, 주위의 제1 블록(G1), 제2 블록(G2), 제3 블록(G3) 및 제4 블록(G4) 내의 미리 정해진 장치에 웨이퍼(W)를 반송할 수 있다.
또한, 웨이퍼 반송 영역(D)에는, 제3 블록(G3)과 제4 블록(G4) 사이에서 직선적으로 웨이퍼(W)를 반송하는 셔틀 반송 장치(80)가 마련되어 있다.
셔틀 반송 장치(80)는, 예컨대 Y 방향으로 직선적으로 이동 가능하게 되어 있다. 셔틀 반송 장치(80)는, 웨이퍼(W)를 지지한 상태로 Y 방향으로 이동하고, 제3 블록(G3)의 전달 장치(52)와 제4 블록(G4)의 전달 장치(62) 사이에서 웨이퍼(W)를 반송할 수 있다.
도 1에 나타내는 바와 같이 제3 블록(G3)의 X 방향 정방향측의 옆에는, 웨이퍼 반송 장치(100)가 마련되어 있다. 웨이퍼 반송 장치(100)는, 예컨대 X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 가지고 있다. 웨이퍼 반송 장치(100)는, 웨이퍼(W)를 지지한 상태로 상하로 이동하여, 제3 블록(G3) 내의 각 전달 장치에 웨이퍼(W)를 반송할 수 있다.
인터페이스 스테이션(13)에는, 웨이퍼 반송 장치(110)와 전달 장치(111)가 마련되어 있다. 웨이퍼 반송 장치(110)는, 예컨대 Y 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 가지고 있다. 웨이퍼 반송 장치(110)는, 예컨대 반송 아암에 웨이퍼(W)를 지지하여, 제4 블록(G4) 내의 각 전달 장치, 전달 장치(111) 및 노광 장치(12) 사이에서 웨이퍼(W)를 반송할 수 있다.
이상의 기판 처리 시스템(1)에는, 도 1에 나타내는 바와 같이 제어부(300)가 마련되어 있다. 제어부(300)는, 예컨대 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 기판 처리 시스템(1)에서의 웨이퍼(W)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 전술한 각종 처리 장치나 반송 장치 등의 구동계의 동작을 제어하여, 기판 처리 시스템(1)에서의 웨이퍼 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한, 상기 프로그램은, 예컨대 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터로 판독 가능한 기억 매체(H)에 기록되어 있던 것으로서, 그 기억 매체로부터 제어부(300)에 인스톨된 것이어도 좋다.
다음에, 이상과 같이 구성된 기판 처리 시스템(1)을 이용하여 행해지는 웨이퍼 처리에 대해서 설명한다. 도 4는 이러한 웨이퍼 처리의 주된 공정의 예를 나타내는 흐름도이다.
먼저, 복수의 웨이퍼(W)를 수납한 카세트(C)가, 기판 처리 시스템(1)의 카세트 스테이션(10)에 반입되고, 웨이퍼 반송 장치(23)에 의해 카세트(C) 내의 각 웨이퍼(W)가 순차 처리 스테이션(11)의 전달 장치(53)에 반송된다.
다음에 웨이퍼(W)는, 열 처리 장치(40)에 반송되어 온도 조절된 후, 반사 방지막 형성 장치(32)에 반송되어, 도 5에 나타내는 바와 같이 웨이퍼(W) 상에 반사방지막(400)이 형성된다(도 4의 공정 S1). 또한, 본 실시형태에서의 웨이퍼(W)에는, 이미 서술한 바와 같이 미리 피처리막(E)이 웨이퍼(W)의 상면에 형성되어 있고, 반사 방지막(400)은 이 피처리막(E)의 상면에 형성된다. 그 후 웨이퍼(W)는, 열 처리 장치(40)에 반송되고, 가열되어, 온도 조절된다.
다음에 웨이퍼(W)는, 중성층 형성 장치(33)에 반송되고, 웨이퍼(W)의 반사 방지막(400) 상에 중성제가 도포되어, 도 5에 나타내는 바와 같이 중성층(401)이 형성된다(중성층 형성 공정. 도 4의 공정 S2). 그 후 웨이퍼(W)는, 열 처리 장치(40)에 반송되고, 가열되어, 온도 조절된다.
다음에 웨이퍼(W)는, 어드히젼 장치(42)에 반송되고, 어드히젼 처리된다. 그 후 웨이퍼(W)는, 레지스트 도포 장치(34)에 반송되고, 웨이퍼(W)의 중성층(401) 상에 레지스트액이 도포되어, 도 5에 나타내는 바와 같이 레지스트막(402)이 형성된다. 그 후 웨이퍼(W)는, 열 처리 장치(40)에 반송되고, 프리베이크 처리된다. 그 후 웨이퍼(W)는, 주변 노광 장치(43)에 반송되고, 주변 노광 처리된다.
다음에 웨이퍼(W)는, 인터페이스 스테이션(13)의 웨이퍼 반송 장치(110)에 의해 노광 장치(12)에 반송되고, 노광 처리된다. 그 후 웨이퍼(W)는, 열 처리 장치(40)에 반송되고, 노광 후 베이크 처리된다. 그 후 웨이퍼(W)는, 현상 장치(30)에 반송되고, 현상 처리된다. 현상 종료 후, 웨이퍼(W)는, 열 처리 장치(40)에 반송되고, 포스트 베이크 처리된다. 이렇게 하여, 도 6, 도 7에 나타내는 바와 같이 웨이퍼(W)의 중성층(401) 상에 레지스트막(402)에 의한 미리 정해진 레지스트 패턴(403)이 형성된다(도 4의 공정 S3). 본 실시형태에서의 레지스트 패턴(403)은, 직경(Q)이 원형상인 홀부(403a)가, 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열된 패턴이다. 즉, 각 홀부(403a)의 중심 사이의 거리[도 6의 피치(P)]는 동일하며, 인접하는 3개의 홀부(403a)는 정삼각 형상으로 배치되어 있다. 본 실시형태에서의 피치(P)는, 예컨대 약 80 ㎚이다. 또한, 홀부(403a)의 직경(Q)은 피치(P)의 대략 0.4배∼0.75배 정도로 설정되어 있고, 본 실시형태에서는, 대략 피치(P)의 0.75배의 60 ㎚이다. 이 홀부(403a)의 직경(Q)의 설정 근거에 대해서는 후술한다.
다음에 웨이퍼(W)는, 도포막 형성 장치(35)에 반송된다. 도포막 형성 장치(35)에서는, 레지스트 패턴(403)이 형성된 웨이퍼(W) 상에 도포액이 공급된다. 도포액으로서는, 소수성을 갖는, 바꾸어 말하면, 블록 공중합체 중의 친수성 폴리머와 소수성 폴리머 중, 소수성 폴리머와의 에너지차가 작은 것이 이용된다. 또한, 본 실시형태에서, 도포막 형성 장치(35)로 도포되는 도포액은, 예컨대 폴리스티렌을 용매에 의해 용액형으로 한 것이다. 이에 의해, 도 8에 나타내는 바와 같이, 레지스트 패턴(403) 상에 소수성의 도포막으로서, 폴리스티렌막(404)이 형성된다(도 4의 공정 S4). 또한, 도 8에서는, 도 7에 나타내는 5부분의 홀부(403a) 중, 2부분의 홀부(403a)를 확대하여 묘화하고 있다.
다음에 웨이퍼(W)는, 레지스트 제거 장치(36)에 반송된다. 레지스트 제거 장치(36)에서는, 레지스트의 제거액이 웨이퍼(W) 상에 공급되어, 레지스트막(402)에 의한 레지스트 패턴(403)이 제거된다. 레지스트의 제거액으로서는, 예컨대 유기 아민과 극성 용제의 혼합 용액이 이용된다. 레지스트 패턴(403)이 제거되면, 레지스트 패턴(403)의 홀부(403a)에 형성되어 있던 폴리스티렌막(404)이 중성층(401) 상에 남는다. 그 결과, 도 9에 나타내는 바와 같이, 웨이퍼(W)의 중성층(401) 상에 폴리스티렌막(404)에 의해, 레지스트 패턴(403)의 홀부(403a)와 동일한 직경(Q), 피치(P)로 원형상의 패턴이 형성된다(도포막 패턴 형성 공정. 도 4의 공정 S5). 따라서, 폴리스티렌막(404)에 의한 원형상의 패턴은, 레지스트 패턴(403)의 홀부(403a)와 마찬가지로, 인접하는 폴리스티렌막(404) 사이의 피치(P)가 균일한 삼각 형상으로 배열된 상태가 된다.
다음에 웨이퍼(W)는, 블록 공중합체 도포 장치(37)에 반송된다. 블록 공중합체 도포 장치(37)에서는, 도 10에 나타내는 바와 같이, 웨이퍼(W) 상에 블록 공중합체(410)가 도포된다(블록 공중합체 도포 공정. 도 4의 공정 S6).
다음에 웨이퍼(W)는, 폴리머 분리 장치(44)에 반송되고, 미리 정해진 온도로 열 처리가 행해진다. 이에 의해, 웨이퍼(W) 상의 블록 공중합체(410)가, 친수성 폴리머와 소수성 폴리머로 상분리된다(폴리머 분리 공정. 도 4의 공정 S7). 여기서, 전술한 바와 같이, 블록 공중합체(410)에서 친수성 폴리머의 분자량의 비율은 20％∼40％이고, 소수성 폴리머의 분자량의 비율은 80％∼60％이다. 그렇게 되면, 도 11에 나타내는 바와 같이, 원기둥 형상의 친수성 폴리머(411)가 등간격으로 배열되고, 친수성 폴리머(411)의 주위를 소수성 폴리머(412)가 둘러싸도록 상분리한다. 이때, 중성층(401) 상에 폴리스티렌막(404)이 형성되어 있기 때문에, 상분리 후의 소수성 폴리머(412)는, 도 12에 나타내는 바와 같이, 중성층(401)보다 에너지차가 작은 폴리스티렌막(404) 상에 가까이 당겨져, 상기 폴리스티렌막(404)과 접하도록 배열된다. 한편, 블록 공중합체(410)에는 20％∼40％의 비율로 친수성 폴리머(411)가 존재하기 때문에, 친수성 폴리머(411)는, 에너지적으로 보다 안정된 위치에 배열된다. 그 결과, 도 12에 나타내는 바와 같이, 친수성 폴리머(411)는, 원형상의 폴리스티렌막(404)의 중심과 대응하는 위치에 배열한다. 이때, 친수성 폴리머(411)는 폴리스티렌막(404)과의 에너지차가 크기 때문에, 친수성 폴리머(411)와 폴리스티렌막(404) 사이에는 간극(Z)이 형성되는 경우가 있다. 또한, 도 11, 도 12에서는, 편의상, 원형상의 폴리스티렌막(404)의 중심과 대응하는 위치에 배열되는 친수성 폴리머의 부호를 「411a」, 그 이외의 친수성 폴리머의 부호를 「411b」라고 하고 있다. 또한, 이하에서는, 부호 「411a」의 친수성 폴리머를 제1 친수성 폴리머, 부호 「411b」의 친수성 폴리머를 제2 친수성 폴리머라고 한다.
또한, 원형상의 폴리스티렌막(404) 이외의 영역에서도 제2 친수성 폴리머(411b)가 배열되지만, 이 경우도 에너지적으로 안정된 위치에 배열되기 때문에, 결과로서, 도 11, 도 12에 나타내는 바와 같이, 인접하는 원형상의 폴리스티렌막(404)의 중간의 위치에 배열된다. 바꾸어 말하면, 원형상의 폴리스티렌막(404) 상의 각 제1 친수성 폴리머(411a) 사이의 위치에 배열된다. 이때, 인접하는 제1 친수성 폴리머(411a)와 제2 친수성 폴리머(411b) 사이의 피치(L0)는, 폴리스티렌막(404) 사이의 피치(P)의 절반이 된다. 그 결과, 평면에서 보아 육방 최밀 구조에 대응하는 위치에, 폴리스티렌막(404) 패턴의 피치(P)의 절반의 피치(L0)로, 제1 친수성 폴리머(411a) 및 제2 친수성 폴리머(411b)의 패턴이 배열된다.
또한, 피치(L0)나 제1 친수성 폴리머(411a) 및 제2 친수성 폴리머(411b)의 직경은, 블록 공중합체(410)를 구성하는 친수성 폴리머(411)와 소수성 폴리머(412) 사이의 상호 작용 파라미터인 χ(카이) 파라미터나, 각 폴리머의 분자량에 따라 정해진다. 따라서, 폴리스티렌막(404) 패턴의 피치(P), 즉, 레지스트 패턴(403)의 홀부(403a)의 피치(P)에 대해서는, 미리 행해지는 시험에 의해 구해지는 피치(L0)에 기초하여 정해진다. 바꾸어 말하면, 원하는 피치(L0)를 얻을 수 있도록 블록 공중합체(410)에서의 친수성 폴리머(411)와 소수성 폴리머(412)의 비율을 결정하고, 그 뒤에, 이 원하는 피치(L0)에 기초하여 피치(P)를 결정한다.
다음에, 레지스트 패턴(403)의 홀부(403a)의 직경(Q), 즉 폴리스티렌막(404)에 의한 원형상의 패턴의 직경(Q)의 설정에 대해서 설명한다. 이미 서술한 바와 같이, 블록 공중합체(410)를 상분리시키면, 폴리스티렌막(404)의 상면에는 에너지차가 작은 소수성 폴리머(412)가 배열되고, 에너지차가 큰 친수성 폴리머(411)는, 극력 폴리스티렌막(404)과 접하지 않는 위치에 배열된다. 그 때문에, 직경(Q)을 과대하게 설정하면, 주로 제2 친수성 폴리머(411b)의 배치에 영향이 생긴다. 제2 친수성 폴리머(411b)의 배치에의 영향에 대해서, 도 13을 이용하여 구체적으로 설명한다.
이미 서술한 바와 같이, 제2 친수성 폴리머(411b)는, 폴리스티렌막(404)의 중심 상에 위치하는 각 제1 친수성 폴리머(411a)의 중간의 위치에 배열된다. 이러한 경우, 인접하는 각 제1 친수성 폴리머(411a)와 거리가 같아지는 위치로서는, 그 범위를 3개의 제1 친수성 폴리머(411a)로 한정하면, 도 13에 나타내는 바와 같이, 각 제1 친수성 폴리머(411a)를 연결한 직선의 중점(K1, K2, K3) 외에, 3개의 제1 친수성 폴리머(411a)의 무게 중심(B)의 위치를 들 수 있다. 그리고 통상은, 에너지적으로 안정된 중점(K1, K2, K3)의 위치에 제2 친수성 폴리머(411b)가 배열된다. 그러나, 예컨대 도 13에 파선의 원으로 나타내는 바와 같이, 폴리스티렌막(404)의 패턴의 직경(Q)이, 평면에서 보아 중점(K1, K3)에 위치하는 제2 친수성 폴리머(411b)와 중복하도록 설정되어 있으면, 제2 친수성 폴리머(411b)에서는 중점(K1, K3)은 에너지적으로 안정된 위치가 아니게 된다. 그렇게 되면, 제2 친수성 폴리머(411b)는, 에너지차를 작게 하기 위해, 중점(K1, K3)에 배열되는 것이 아니라 무게 중심(B)의 위치에 배열된다. 그 결과, 친수성 폴리머(411)는, 예컨대 각 중점(K1, K2, K3)에 제2 친수성 폴리머(411b)가 배열된 도 11에 나타내는 경우와 비교하여, 임의의 방향으로 30도 회전하고, 또한, 각 친수성 폴리머(411)의 피치(L0)가 2√3/3배가 되는 위치에 배열된다.
따라서, 제2 친수성 폴리머(411b)의 반경이 R인 경우, 폴리스티렌막(404)의 패턴의 직경(Q)을 2(L0-R) 이하로 함으로써, 각 중점(K1, K2, K3)에 제2 친수성 폴리머(411b)를 배열시키고, 이에 의해 배열 후의 각 친수성 폴리머(411)의 피치를 L0으로 할 수 있다. 한편, 배열 후의 각 친수성 폴리머(411)의 피치를 L0의 2√3/3배로 하고자 하는 경우는, 이 L0의 2√3/3배의 피치를 L1이라고 하면, 폴리스티렌막(404)의 패턴의 직경(Q)을 2(L0-R)보다 크고 2(L1-R) 이하로 하면 좋다. 즉, 직경(Q)의 설정값에 따라, 각 친수성 폴리머(411)를 육방 최밀 구조에 대응하는 위치에 배열시키면서, 그 피치를 피치(L0)와 피치(L1) 사이에서 변화시킬 수 있다.
또한, 각 친수성 폴리머(411) 사이의 원하는 피치가 L0인 경우, 전술한 바와 같이 폴리스티렌막(404)의 패턴의 직경(Q)은, 2(L0-R) 이하로 하는 것이 바람직하지만, 본 발명자들이 예의 조사한 결과, 블록 공중합체(410)에서의 친수성 폴리머(411)의 분자량의 비율은 약 20％∼40％인 경우, 안정적으로 피치(L0)로 각 친수성 폴리머(411)를 배열시키기 위해서는, 폴리스티렌막(404)의 패턴의 직경(Q)은, 원하는 피치(L0)의 1.5배 이하, 폴리스티렌막(404)의 패턴의 피치(P)를 기준으로 하면, 피치(P)의 0.75배 이하로 하는 것이 보다 바람직한 것이 확인되었다. 따라서, 본 실시형태에서의 직경(Q)은, 피치(P)의 0.75배의 60 ㎚로 설정되어 있다.
또한, 원하는 피치(L0)로 친수성 폴리머(411)를 배열시킨다고 하는 관점에서는, 폴리스티렌막(404)의 패턴의 직경(Q)에 대해서는 특별히 하한값을 마련할 필요는 없지만, 본 발명자들에 따르면, 폴리스티렌막(404)에 의한 원형상의 패턴의 직경(Q)을 작게 할수록, 도 12에 나타내는, 제1 친수성 폴리머(411a)와 폴리스티렌막(404) 사이에 형성되는 간극(Z)의 값이 커지는 것이 확인되어 있다. 그 때문에, 소수성 폴리머(412)를 에칭의 마스크로서 이용하는 관점에서는, 이 간극(Z)은 극력 작은 것이 바람직하다. 그리고 본 발명자들에 따르면, 이 간극(Z)을 원하는 값 이하로 하기 위해서는, 직경(Q)을 원하는 피치(L0)의 대략 0.8배 이상, 폴리스티렌막(404)의 패턴의 피치(P)를 기준으로 하면, 피치(P)의 0.4배 이상으로 하는 것이 바람직한 것이 확인되어 있다. 이 결과로부터, 홀 패턴을 형성하기 위한 에칭 마스크를 소수성 폴리머(412)에 의해 형성하는 경우에는, 직경(Q)은, 친수성 폴리머(411)에 의한 원기둥형의 패턴의 원하는 피치(L0)의 대략 0.8배∼1.5배, 또는 피치(P)의 0.4배∼0.75배로 설정하는 것이 바람직하다고 할 수 있다. 따라서, 본 실시형태와 같이, 원하는 피치(L0)가 40 ㎚인 경우, 직경(Q)은 대략 32 ㎚∼60 ㎚ 정도이면 좋고, 대략 30 ㎚ 정도의 프로세스 마진을 가지고 있다.
그 한편, 특허문헌 1에 개시된 바와 같이, 친수성 폴리머(411)를 배열시키기 위한 가이드로서 친수성의 도포막에 의한 원형상의 패턴을 이용한 경우, 이미 서술한 바와 같이 패턴의 직경(Q)에 대한 프로세스 마진이 매우 작다. 구체적으로는, 도 14에 나타내는 바와 같이, 친수성의 도포막(420)에 의해 가이드를 형성한 경우, 상분리 후의 제1 친수성 폴리머(411a)는 에너지차가 작은 도포막(420)과 접하도록 배열되기 때문에, 직경(Q)이 원하는 친수성 폴리머(411)의 직경보다 큰 경우는, 아래를 향하여 직경이 넓어지는 원추대 형상으로 되어 버린다. 그리고, 직경(Q)이 과대한 경우, 제1 친수성 폴리머(411a)가 소수성 폴리머(412)의 상면에 노출하지 않는, 대략 원추대 형상으로 되어 버린다. 이러한 경우, 소수성 폴리머(412)를 마스크로 한 에칭에서, 원하는 치수로 피처리막(E)을 가공할 수 없다. 따라서, 직경(Q)은 상분리 후의 원기둥형의 친수성 폴리머(411)의 직경과 대략 동일하거나 그 이하로 할 필요가 있다. 그러나, 일반적으로, 레지스트 패턴(403)의 치수(CD: Critical Dimension)에는 5 ㎚ 정도의 피하기 어려운 오차가 존재하지만, 친수성 폴리머(411)의 직경은 대략 20 ㎚∼30 ㎚ 정도이기 때문에, 친수성 폴리머(411)의 직경에 대해서는, 이 오차를 무시할 수 없을 정도로 크다. 그 때문에, 도포막(420)을 형성할 때, 직경(Q)에 대한 프로세스 마진이 거의 없어, 친수성 폴리머(411)의 직경에 맞추어 도포막(420)의 직경(Q)을 제어하는 것은 매우 곤란해진다. 이 프로세스 마진의 차가, 본 실시형태에서, 제1 친수성 폴리머(411a)를 배열시키기 위한 가이드로서, 폴리스티렌막(404)을 이용하는 이유이다.
폴리머 분리 장치(44)로 블록 공중합체(410)를 상분리시킨 후, 웨이퍼(W)는, 자외선 조사 장치(41)에 반송된다. 자외선 조사 장치(41)에서는, 웨이퍼(W)에 자외선을 조사함으로써, 친수성 폴리머(411)인 폴리메타크릴산메틸의 결합쇄를 절단하며, 소수성 폴리머(412)인 폴리스티렌을 가교 반응시킨다(도 4의 공정 S8).
다음에 웨이퍼(W)는, 유기 용제 공급 장치(31)에 반송된다. 유기 용제 공급 장치(31)에서는, 웨이퍼(W)에 극성을 갖는 유기 용제(극성 유기 용제)가 공급된다. 극성 유기 용제로서는, 예컨대 IPA(이소프로필알코올) 등이 이용된다. 이에 의해, 자외선 조사로 결합쇄가 절단된 친수성 폴리머(411)가 유기 용제에 의해 용해되고, 웨이퍼(W)로부터 친수성 폴리머(411)가 선택적으로 제거된다(폴리머 제거 공정. 도 4의 공정 S9). 그 결과, 도 15에 나타내는 바와 같이, 소수성 폴리머(412)에 의해 홀 패턴(430)이 형성된다.
그 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 전달 장치(50)에 반송되고, 그 후 카세트 스테이션(10)의 웨이퍼 반송 장치(23)에 의해 미리 정해진 카세트 배치판(21)의 카세트(C)에 반송된다.
그 후, 카세트(C)는 기판 처리 시스템(1)의 외부에 마련된 에칭 처리 장치(도시하지 않음)에 반송되고, 소수성 폴리머(412)를 마스크로 하여, 중성층(401), 반사 방지막(400) 및 피처리막(E)이 에칭 처리된다. 이에 의해, 도 16에 나타내는 바와 같이, 피처리막(E)에 홀 패턴(430)이 전사된다(도 4의 공정 S10). 또한 에칭 시, 제1 친수성 폴리머(411a)에 의해 형성된 홀 패턴(430) 내에는, 소수성 폴리머(412) 및 폴리스티렌막(404)이 남아 있지만, 간극(Z)이나 폴리스티렌막(404)의 두께를 적절하게 조정함으로써, 제2 친수성 폴리머(411b)에 대응하는 홀 패턴(430)과 차가 없는 가공을 행할 수 있다. 에칭 처리 장치로서는, 예컨대 RIE(Reactive Ion Eching) 장치가 이용된다. 즉, 에칭 처리 장치에서는, 반응성의 기체(에칭 가스)나 이온, 라디칼에 의해, 친수성 폴리머나 반사 방지막이라고 하는 피처리막을 에칭하는 드라이 에칭이 행해진된다.
그 후, 웨이퍼(W)가 재차 에칭 처리되어, 웨이퍼(W) 상의 소수성 폴리머(412)나 중성층(401) 및 반사 방지막(400)이 제거된다. 그 후, 웨이퍼(W)가 에칭 처리 장치로부터 반출되어 일련의 웨이퍼 처리가 종료한다.
이상의 실시형태에 따르면, 웨이퍼(W) 상에, 소수성의 막인 폴리스티렌막(404)에 의한 원형상의 패턴을 형성하고, 이어서 블록 공중합체(410)를 도포하고, 그 후 상기 블록 공중합체(410)를 상분리시키기 때문에, 폴리스티렌막(404)에 의한 원형상의 패턴의 중심에 대응하는 위치에, 원기둥형의 제1 친수성 폴리머(411a)가 자율적으로 배열된다. 이때, 폴리스티렌막(404)의 패턴의 직경(Q)을 2(L0-R) 이하로 설정함으로써, 각 제1 친수성 폴리머(411a)의 중간의 위치에는, 제2 친수성 폴리머(411b)가 자율적으로 배열된다. 그 결과, 친수성 폴리머(411)가, 웨이퍼(W) 상에 형성한 각 폴리스티렌막(404)의 피치(P)의 절반의 피치(L0)로, 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열된다. 따라서, 원기둥형의 친수성 폴리머(411)의 배치를 제어하기 위해 친수성의 막을 이용하는 경우와 비교하여, 직경(Q)의 치수에 매우 큰 프로세스 마진을 확보하면서, 웨이퍼(W) 상에 미리 정해진 패턴을 적절하게 형성할 수 있다.
또한, 이러한 방법에 따르면, 폴리스티렌막(404)에 의한 원형상의 패턴의 직경(Q)은, 블록 공중합체(410)의 상분리 후의 친수성 폴리머(411) 사이의 원하는 피치(L0)의 0.8∼1.5배로 하여도 좋다.
또한, 폴리스티렌막(404)을 제1 친수성 폴리머(411a)의 가이드로 하는 경우, 폴리스티렌막(404)의 패턴의 직경(Q)의 설정에 의해, 각 제1 친수성 폴리머(411a) 사이에 배열되는 제2 친수성 폴리머(411b)의 배치를 한정할 수 있기 때문에, 공정 S7에서 블록 공중합체(410)를 상분리시킬 때에, 조속하게 제2 친수성 폴리머(411b)의 배열이 결정된다. 즉, 특허문헌 1과 같이, 친수성의 도포막(420)을 가이드로 하여 친수성 폴리머(411)를 배열시키는 경우, 먼저 도포막(420) 상에 제1 친수성 폴리머(411a)가 배열된 후, 제1 친수성 폴리머(411a) 사이를 매립하도록, 제2 친수성 폴리머(411b)가 배열된다. 이것은, 블록 공중합체(410)와 접하는 웨이퍼(W)면에 형성되어 있는 막이, 친수성의 도포막(420)과 중성층(401)인 경우, 에너지적인 관점에서, 중성층(401)의 어떠한 위치에도 제2 친수성 폴리머(411b)가 배열되는 것이 가능하기 때문이다. 따라서, 제2 친수성 폴리머(411b)의 배열이 결정되기 위해서는, 먼저 도포막(420) 상에 원기둥형의 제1 친수성 폴리머(411a)가 형성될 필요가 있다. 그 때문에, 상분리를 위한 열 처리에 요하는 시간도 길어져, 결과로서 웨이퍼 처리의 스루풋이 저하하여 버린다.
그에 대하여, 본 실시형태에서는, 예컨대 도 13에 나타내는, 직경(Q)의 폴리스티렌막(404)에 의한 원형상의 패턴의 내측에는, 에너지차가 큰 제2 친수성 폴리머(411b)는 배열되지 않는다. 즉, 제2 친수성 폴리머(411b)는, 자연히 각 중점(K1, K2, K3) 또는 무게 중심(B) 중 어느 하나의 위치에 배열된다. 그리고, 전술한 바와 같이, 직경(Q)을 적절하게 설정함으로써, 제2 친수성 폴리머(411b)의 배치를 중점(K1, K2, K3)으로 유도하는 것이 가능하다. 그 결과, 제2 친수성 폴리머(411b)의 배열이 조속하게 결정되고, 이것에 의해, 상분리를 위한 열 처리에 요하는 시간을 단축하여, 결과로서 웨이퍼 처리의 스루풋을 향상시킬 수 있다.
또한, 이상의 실시형태에서는, 친수성 폴리머의 분자량의 비율은 약 20％∼40％이지만, 본 발명자들에 따르면, 제1 친수성 폴리머(411a)와 폴리스티렌막(404) 사이에 형성되는 간극(Z)의 값을 원하는 값으로 한다고 하는 관점에서는, 블록 공중합체(410)에서의 친수성 폴리머(411)의 분자량의 비율을 32％∼34％로 하고, 소수성 폴리머(412)의 분자량의 비율을 68％∼66％로 하는 것이 보다 바람직한 것이 확인되어 있다. 구체적으로 설명하면, 폴리스티렌막(404)에 의한 원형상의 패턴을 가이드로 하는 경우, 상분리를 위해 블록 공중합체(410)를 열 처리하면, 친수성 폴리머(411)는 폴리스티렌막(404)과 접촉하지 않고 또한 에너지적으로 안정된 위치인, 폴리스티렌막(404)의 중심부 상방으로 먼저 이동한다. 즉, 도 12에 나타내는 바와 같이, 소수성 폴리머(412)의 바다 속에, 제1 친수성 폴리머(411a)의 섬이 부유한 것 같은 상태로 된다. 그 한편, 중점(K1, K2, K3)에 제2 친수성 폴리머(411b)가 배열되면, 폴리스티렌막(404)의 중심부 상방의 제1 친수성 폴리머(411a)는, 인접하는 제2 친수성 폴리머(411b)와의 사이의 거리가 일정해지도록(에너지적으로 안정되도록), 제1 친수성 폴리머(411a)의 상면의 직경은 축소하고, 전체로서, 대략 원기둥 형상으로 변화한다. 그리고, 제1 친수성 폴리머(411a)의 상면의 직경이 축소하여도, 제1 친수성 폴리머(411a)의 섬의 체적은 변화하지 않기 때문에, 상면의 직경이 축소한 분은 웨이퍼(W)의 두께 방향의 하향으로 이동한다. 즉, 제1 친수성 폴리머(411a)에서의 웨이퍼(W)의 두께 방향의 하향으로의 이동의 정도에 따라, 간극(Z)의 값이 정해진다. 그리고, 제1 친수성 폴리머(411a)의 섬의 체적은, 제1 친수성 폴리머(411a)가 웨이퍼(W)의 두께 방향의 하향으로 어느 정도 이동하는지를 결정하는 요인의 하나이며, 또한, 이 제1 친수성 폴리머(411a)의 섬의 체적은, 블록 공중합체(410)에서의 친수성 폴리머의 분자량의 비율에 의존한다. 따라서, 블록 공중합체(410)에서의 친수성 폴리머의 분자량의 비율을 조정함으로써 간극(Z)의 값을 조정할 수 있고, 본 발명자들에 따르면, 전술한 바와 같이, 32％∼34％로 하는 것이 바람직하다.
또한, 간극(Z)을 결정하는 요인으로서는, 블록 공중합체(410)에서의 친수성 폴리머의 분자량의 비율 외에, 공정 S6에서 형성되는 블록 공중합체(410)의 막 두께를 들 수 있지만, 본 발명자들에 따르면 이 막 두께는, 친수성 폴리머(411) 사이의 원하는 피치(L0)의 대략 0.4∼0.6배 정도로 하는 것이 바람직한 것이 확인되어 있다.
이상의 실시형태에서는, 가이드로서 기능하는 원형상의 폴리스티렌막(404)을 정삼각 형상으로 배치하였지만, 친수성 폴리머(411)를 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열시키는 데 있어서, 폴리스티렌막(404)의 배치는 본 실시형태의 내용에 한정되지 않는다. 예컨대 도 17에 나타내는 바와 같이, 육방 최밀 구조를 구성하는 인접하는 7개의 좌표(U1∼U7) 중, 예컨대 그 중심에 위치하는 U7의 좌표의 홀부(403a)를 결손시킴으로써, 좌표(U7)에 폴리스티렌막(404)이 형성되지 않는 경우라도, 공정 S7에서 블록 공중합체(410)를 상분리시키면, 도 11에 나타내는 경우와 같이, 육방 최밀 구조에 대응하는 위치에 원하는 피치(L0)로 친수성 폴리머(411)가 배열된다. 이것은, 블록 공중합체(410)에서의 친수성 폴리머(411)의 분자량의 비율을 약 20％∼40％로 함으로써, 서로 인접하는 친수성 폴리머(411)는, 등간격의 위치, 즉 에너지적으로 안정된 위치에 자율적으로 상분리하여 배열되기 때문이다.
마찬가지로, 예컨대 도 17의 좌표(U7)가 속하는, X 방향으로 배열되는 홀부(403a)의 전부를 결손시켜, 예컨대 도 18에 나타내는 바와 같이, Y 방향에 인접하는 홀부(403a) 사이의 피치를, X 방향에 인접하는 홀부(403a)의 피치(P)의 √3배로 설정한 직사각 형상의 패턴에 따라 폴리스티렌막(404)을 형성하여도, 도 11에 나타내는 경우와 같이 친수성 폴리머(411)가 육방 최밀 구조형으로 배열된다. 따라서, 육방 최밀 구조에 대응하는 위치에 원하는 피치(L0)로 친수성 폴리머(411)를 배열시키는 데 있어서는, 인접하는 가장 가까운 홀부(403a)와의 사이의 피치(P)를, 친수성 폴리머(411)기 원하는 피치(L0)의 2배로 설정하고, 또한 임의의 홀부(403a)를 중심으로 한, 반경이 피치(L0)의 2√3배인 원주 상에, 적어도 하나의 홀부(403a)가 배치되도록 하면 좋다.
이상의 실시형태에서는, 홀부(403a)를 갖는 레지스트 패턴(403)을 형성한 후, 레지스트 패턴(403) 상에 폴리스티렌막(404)을 도포하고, 그 후 레지스트 패턴(403)을 제거함으로써 중성층(401) 상에 폴리스티렌막(404)에 의한 원형상의 패턴을 형성하였지만, 폴리스티렌막(404)에 의한 원형상의 패턴의 형성 방법은 본 실시형태의 내용에 한정되는 것이 아니다. 예컨대, 중성층(401) 상에 폴리스티렌막(404)을 도포하고, 이어서 폴리스티렌막(404) 상에 레지스트 패턴(403)을 형성하고, 이 레지스트 패턴(403)을 마스크로 하여 폴리스티렌막(404)을 에칭함으로써, 중성층(401) 상에 폴리스티렌막(404)에 의한 패턴을 형성하여도 좋다.
이상의 실시형태에서는, 웨이퍼(W) 상의 피처리막(E)에 대하여 레지스트 패턴(403)을 전사하는 경우를 예로 설명하였지만, 예컨대 웨이퍼(W)에 대하여 에칭을 실시하여, 웨이퍼(W) 상에 볼형의 패턴을 전사하는 경우에도 적용할 수 있다.
이상의 실시형태에서는, 공정 S5에서의 레지스트 패턴(403)의 제거 및 공정 S9에서의 친수성 폴리머(411)의 제거는, 소위 웨트 처리에 의해 행하였지만, 레지스트 패턴(403)이나 친수성 폴리머(411)를 제거하는 방법은 본 실시형태에 한정되는 것이 아니며, 예컨대 전술한 드라이 에칭 등을 이용하여도 좋다. 즉, 레지스트 제거 장치(36)나 폴리머 제거 장치로서의 유기 용제 공급 장치(31) 대신에, 드라이 에칭의 장치를 이용하여도 좋다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 대해서 설명하였지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 청구범위에 기재된 사상의 범주 내에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 분명하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 양해된다. 본 발명은 이 예에 한정되지 않고 여러 가지의 양태를 채용할 수 있는 것이다. 본 발명은 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용의 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.
본 발명은 예컨대 친수성을 갖는 친수성 폴리머와 소수성을 갖는 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리할 때에 유용하다.
1: 기판 처리 시스템 30: 현상 장치
31: 유기 용제 공급 장치 32: 반사 방지막 형성 장치
33: 중성층 형성 장치 34: 레지스트 도포 장치
35: 도포막 형성 장치 36: 레지스트 제거 장치
37: 블록 공중합체 도포 장치 40: 열 처리 장치
41: 자외선 조사 장치 42: 어드히젼 장치
43: 주변 노광 장치 44: 폴리머 분리 장치
300: 제어부 400: 반사 방지막
401: 중성층 402: 레지스트막
403: 레지스트 패턴 404: 폴리스티렌막
410: 블록 공중합체 411: 친수성 폴리머
412: 소수성 폴리머 W: 웨이퍼

Claims (10)

  1. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 방법으로서,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 폴리머 분리 공정에서, 상기 소수성의 도포막에 의한 원형상의 각 패턴 상에 원기둥형의 제1 친수성 폴리머를 각각 상분리시키며, 상기 각 제1 친수성 폴리머 사이에, 원기둥형의 제2 친수성 폴리머를 상분리시키고, 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록, 상기 소수성의 도포막에 의한 원형상의 패턴의 직경은, 2(L0-R)[L0: 인접하는 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머 사이의 피치, R: 상기 제2 친수성 폴리머의 반경] 이하로 설정되는 것인, 기판 처리 방법.
  2. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 방법으로서,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 이하의 (1)∼(3)에 기초하여 정해지는 것인, 기판 처리 방법.
    (1) 상기 원형상의 패턴의 직경은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 0.8∼1.5배임.
    (2) 인접하는 가장 가까운 상기 원형상의 패턴 사이의 거리는, 상기 원하는 피치의 2배임.
    (3) 상기 원형상의 패턴을 중심으로 한, 반경이 상기 원하는 피치의 2√3배의 원주 상에, 적어도 하나의 상기 원형상의 패턴이 배치됨.
  3. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 방법으로서,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 2배의 피치를 갖는 정삼각 형상으로 배치되는 것인, 기판 처리 방법.
  4. 제1항에서,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 32％∼34％인 것인, 기판 처리 방법.
  5. 제1항에서,
    상기 친수성 폴리머는 폴리메타크릴산메틸이고,
    상기 소수성 폴리머는 폴리스티렌인 것인, 기판 처리 방법.
  6. 제1항에서,
    상기 소수성의 도포막은, 폴리스티렌막인 것인, 기판 처리 방법.
  7. 기판 처리 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램이 저장된 컴퓨터 판독 가능한 기억 매체로서,
    상기 기판 처리 방법은,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 폴리머 분리 공정에서, 상기 소수성의 도포막에 의한 원형상의 각 패턴 상에 원기둥형의 제1 친수성 폴리머를 각각 상분리시키며, 상기 각 제1 친수성 폴리머 사이에, 원기둥형의 제2 친수성 폴리머를 상분리시키고, 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록, 상기 소수성의 도포막에 의한 원형상의 패턴의 직경은, 2(L0-R)[L0: 인접하는 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머 사이의 피치, R: 상기 제2 친수성 폴리머의 반경] 이하로 설정되는 것인, 컴퓨터 판독 가능한 기억 매체.
  8. 기판 처리 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램이 저장된 컴퓨터 판독 가능한 기억 매체로서,
    상기 기판 처리 방법은,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 이하의 (1)∼(3)에 기초하여 정해지는 것인, 컴퓨터 판독 가능한 기억 매체.
    (1) 상기 원형상의 패턴의 직경은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 0.8∼1.5배임.
    (2) 인접하는 가장 가까운 상기 원형상의 패턴 사이의 거리는, 상기 원하는 피치의 2배임.
    (3) 상기 원형상의 패턴을 중심으로 한, 반경이 상기 원하는 피치의 2√3배인 원주 상에, 적어도 하나의 상기 원형상의 패턴이 배치됨.
  9. 기판 처리 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램이 저장된 컴퓨터 판독 가능한 기억 매체로서,
    상기 기판 처리 방법은,
    상기 기판 상에 중성층을 형성하는 중성층 형성 공정과,
    상기 중성층 형성 공정 후의 기판 상의 미리 정해진 위치에, 소수성의 도포막에 의해 원형상의 패턴을 복수개 형성하는 도포막 패턴 형성 공정과,
    상기 도포막의 패턴이 형성된 기판 상에 상기 블록 공중합체를 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 공정과,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 공정
    을 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 공정 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 도포막 패턴 형성 공정에서 형성되는 원형상의 패턴은, 상기 폴리머 분리 공정 후에 배열되는 친수성 폴리머 사이의 원하는 피치의 2배의 피치를 갖는 정삼각 형상으로 배치되는 것인, 컴퓨터 판독 가능한 기억 매체.
  10. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 시스템으로서,
    기판 상에 레지스트막을 도포하는 레지스트 도포 장치와,
    기판 상에 형성된 노광 처리 후의 레지스트막을 현상하여 레지스트 패턴을 형성하는 현상 처리 장치와,
    상기 레지스트 패턴 형성 후의 기판에 대하여 소수성의 도포막을 형성하는 도포막 형성 장치와,
    상기 도포막 형성 후의 기판으로부터 상기 레지스트 패턴을 제거하는 레지스트 제거 장치와,
    상기 레지스트 패턴 제거 후의 기판에 대하여 블록 공중합체를 도포하는 블록 공중합체 도포 장치와,
    상기 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 장치와,
    상기 상분리된 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 장치
    를 포함하고,
    상기 블록 공중합체에서의 상기 친수성 폴리머의 분자량의 비율은, 상기 폴리머 분리 장치에서의 상분리 후에 상기 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록 20％∼40％로 조정되고,
    상기 폴리머 분리 장치에서, 상기 소수성의 도포막에 의한 원형상의 각 패턴 상에 원기둥형의 제1 친수성 폴리머를 각각 상분리시키며, 상기 각 제1 친수성 폴리머 사이에, 원기둥형의 제2 친수성 폴리머를 상분리시키고, 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머가 평면에서 보아 육방 최밀 구조에 대응하는 위치에 배열되도록, 상기 소수성의 도포막에 의한 원형상의 패턴의 직경은, 2(L0-R)[L0: 인접하는 상기 제1 친수성 폴리머와 상기 제2 친수성 폴리머 사이의 피치, R: 상기 제2 친수성 폴리머의 반경] 이하로 설정되는 것인, 기판 처리 시스템.
KR1020177024151A 2015-03-05 2016-02-10 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 KR102510734B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015043551A JP6267143B2 (ja) 2015-03-05 2015-03-05 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JPJP-P-2015-043551 2015-03-05
PCT/JP2016/053988 WO2016140031A1 (ja) 2015-03-05 2016-02-10 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
KR20170122199A true KR20170122199A (ko) 2017-11-03
KR102510734B1 KR102510734B1 (ko) 2023-03-15

Family

ID=56847443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177024151A KR102510734B1 (ko) 2015-03-05 2016-02-10 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템

Country Status (5)

Country Link
US (1) US10329144B2 (ko)
JP (1) JP6267143B2 (ko)
KR (1) KR102510734B1 (ko)
TW (1) TWI645251B (ko)
WO (1) WO2016140031A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106099A (ko) * 2018-03-07 2019-09-18 한국과학기술원 용액재료의 자발적 상분리와 선택적 젖음을 이용한 미세패턴 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133451B2 (ja) * 2018-11-30 2022-09-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007313568A (ja) 2006-05-23 2007-12-06 Kyoto Univ 微細構造体、パターン媒体、及びそれらの製造方法
JP2010056257A (ja) * 2008-08-28 2010-03-11 Hitachi Ltd 微細構造体の製造方法
JP2010123239A (ja) * 2008-11-19 2010-06-03 Seagate Technology Llc 直接アドレス指定可能アレイへの自己集合化材料を用いた化学的ピニング
JP2010144120A (ja) * 2008-12-22 2010-07-01 Kyoto Univ 高分子薄膜及びパターン媒体並びにこれらの製造方法
WO2014038420A1 (ja) * 2012-09-07 2014-03-13 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168284B2 (en) * 2005-10-06 2012-05-01 Wisconsin Alumni Research Foundation Fabrication of complex three-dimensional structures based on directed assembly of self-assembling materials on activated two-dimensional templates
JP4654279B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造を有する高分子薄膜およびパターン基板の製造方法
US9478429B2 (en) * 2012-03-13 2016-10-25 Massachusetts Institute Of Technology Removable templates for directed self assembly
JP6081728B2 (ja) * 2012-07-30 2017-02-15 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2014063908A (ja) * 2012-09-21 2014-04-10 Tokyo Electron Ltd 基板処理システム
JP6141144B2 (ja) * 2012-10-02 2017-06-07 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9666443B2 (en) * 2013-03-15 2017-05-30 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US10884333B2 (en) * 2013-08-06 2021-01-05 Asml Netherlands B.V. Method of designing lithography features by self-assembly of block copolymer
WO2015067433A1 (en) * 2013-11-08 2015-05-14 Asml Netherlands B.V. Methodology to generate a guiding template for directed self-assembly
KR20150101875A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US20160122580A1 (en) * 2014-10-30 2016-05-05 Az Electronic Materials (Luxembourg) S.A.R.L. Defect reduction methods and composition for via formation in directed self-assembly patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007313568A (ja) 2006-05-23 2007-12-06 Kyoto Univ 微細構造体、パターン媒体、及びそれらの製造方法
JP2010056257A (ja) * 2008-08-28 2010-03-11 Hitachi Ltd 微細構造体の製造方法
JP2010123239A (ja) * 2008-11-19 2010-06-03 Seagate Technology Llc 直接アドレス指定可能アレイへの自己集合化材料を用いた化学的ピニング
JP2010144120A (ja) * 2008-12-22 2010-07-01 Kyoto Univ 高分子薄膜及びパターン媒体並びにこれらの製造方法
WO2014038420A1 (ja) * 2012-09-07 2014-03-13 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2014053439A (ja) * 2012-09-07 2014-03-20 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106099A (ko) * 2018-03-07 2019-09-18 한국과학기술원 용액재료의 자발적 상분리와 선택적 젖음을 이용한 미세패턴 제조방법

Also Published As

Publication number Publication date
US10329144B2 (en) 2019-06-25
WO2016140031A1 (ja) 2016-09-09
US20180065843A1 (en) 2018-03-08
JP2016163010A (ja) 2016-09-05
JP6267143B2 (ja) 2018-01-24
TWI645251B (zh) 2018-12-21
KR102510734B1 (ko) 2023-03-15
TW201715295A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
KR101932804B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
KR20170122199A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP5881565B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP5823424B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR20160025515A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
US9741583B2 (en) Substrate treatment method, computer readable storage medium and substrate treatment system
JP5837525B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
WO2014046241A1 (ja) 基板処理システム
JP6494446B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
KR102657313B1 (ko) 기판 처리 방법 및 컴퓨터 기억 매체
JP5847738B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JPWO2017221683A1 (ja) 基板処理方法、読み取り可能なコンピュータ記憶媒体及び基板処理システム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant