TWI642933B - 電子裝置、蓋結構及封裝結構 - Google Patents

電子裝置、蓋結構及封裝結構 Download PDF

Info

Publication number
TWI642933B
TWI642933B TW106118731A TW106118731A TWI642933B TW I642933 B TWI642933 B TW I642933B TW 106118731 A TW106118731 A TW 106118731A TW 106118731 A TW106118731 A TW 106118731A TW I642933 B TWI642933 B TW I642933B
Authority
TW
Taiwan
Prior art keywords
electronic device
aperture
cover structure
curvature
curved surface
Prior art date
Application number
TW106118731A
Other languages
English (en)
Other versions
TW201827817A (zh
Inventor
Yung-Yi Chang
張永宜
Hsun-Wei Chan
詹勳偉
Ching-Han Huang
黃敬涵
Original Assignee
Advanced Semiconductor Engineering, Inc.
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering, Inc., 日月光半導體製造股份有限公司 filed Critical Advanced Semiconductor Engineering, Inc.
Priority to CN201710610613.0A priority Critical patent/CN107884441B/zh
Publication of TW201827817A publication Critical patent/TW201827817A/zh
Application granted granted Critical
Publication of TWI642933B publication Critical patent/TWI642933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0011—Sample conditioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0027—General constructional details of gas analysers, e.g. portable test equipment concerning the detector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Combustion & Propulsion (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種電子裝置，其包括：一訊號轉換器，其包括一感測區域；及一覆蓋結構，其覆蓋該訊號轉換器。該覆蓋結構包括一護罩部分且界定至少一個孔隙。該護罩部分覆蓋該感測區域。該孔隙包括一第一彎曲表面及較該第一彎曲表面遠離該感測區域之一第二彎曲表面，且該第一彎曲表面之一第一曲率的一第一中心與該第二彎曲表面之一第二曲率的一第二中心位在不同位置處。

Description

電子裝置、蓋結構及封裝結構
本發明係關於電子裝置、蓋結構及封裝結構之領域，且更特定言之，係關於具有供空氣流動穿過之孔隙的電子裝置、蓋結構及封裝結構。
氣體感測器可具有用於感測待測試氣體之濃度的感測區域。然而，水分或微粒物質可能影響氣體感測器之靈敏度。
在一或多個實施例中，一種電子裝置包括：一訊號轉換器，其包括一感測區域；及一覆蓋結構，其覆蓋該訊號轉換器。該覆蓋結構包括一護罩部分且界定至少一個孔隙。該護罩部分覆蓋該感測區域。該孔隙包括一第一彎曲表面及較該第一彎曲表面遠離該感測區域之一第二彎曲表面，且該第一彎曲表面之一第一曲率的一第一中心與該第二彎曲表面之一第二曲率的一第二中心位在不同位置處。 在一或多個實施例中，一種蓋結構包括一主體，其包括一護罩部分且界定圍繞該護罩部分之至少一個孔隙。各孔隙具有一第一表面及與該第一表面相對之一第二表面，且該第一表面之一第一曲率的一第一中心與該第二表面之一第二曲率的一第二中心位在不同位置處。 在一或多個實施例中，一種封裝結構包括：一載體；一晶粒，其包括鄰近於該晶粒之一表面而安置之一感測區域；及一覆蓋結構，其附接至該載體。該覆蓋結構形成容納該晶粒之一容納空間。該覆蓋結構包括一護罩部分且界定至少一個孔隙。該護罩部分覆蓋該感測區域。該孔隙包括一第一彎曲表面及較該第一彎曲表面遠離該感測區域之一第二彎曲表面，且該第一彎曲表面之一第一曲率大於該第二彎曲表面之一第二曲率。
為了保護氣體感測器裝置之基板上的感測器之感測區域，頂蓋或蓋可用以覆蓋感測器及接觸基板以形成容納空間。頂蓋或蓋可界定感測器上方之孔隙，使得待測試之氣體經由孔隙進入容納空間且接著接觸感測區域，且接著感測器之感測區域可感測待測試氣體之濃度。然而，單個孔隙可由於(例如)低氣流而引起低靈敏度。此外，當單個孔隙在感測器區域之中心上方時，周圍環境中之微粒物質可接觸且染污感測區域。 為了解決此等問題，頂蓋或蓋經設計以界定不同種類之圖案或不同類型之孔隙。然而，在不同設計中，進入容納空間之氣體經由各種孔隙遵循的路徑長度可不同，此可引起感測區域之低反應效率。此外，複雜圖案或複雜的類型孔隙可使製造更困難。 為了解決上述問題，本發明提供一種具有含有護罩部分及至少一個孔隙之頂蓋或蓋的改良型電子裝置。在一或多個實施例中，護罩部分可覆蓋（Cover）或上覆（Overlie）於感測區域，且孔隙可具有接近感測區域之第一彎曲表面、及較第一彎曲表面遠離感測區域之第二彎曲表面。第一彎曲表面之第一曲率（Curvature）的第一中心與第二彎曲表面之第二曲率的第二中心在不同位置處。護罩部分可覆蓋感測區域以便保持感測器區域不被污染。此外，孔隙可具有凸面邊界及凹面邊界(例如，大體上呈現腎狀)，其可對應於大孔隙空間，且此組態可相比其他組態使製造更簡單或更加成本低。此外，可使進入容納空間之氣體的路徑長度大體上相等，藉此可導致感測區域之高反應效率。 圖1說明根據本發明之一或多個實施例的電子裝置1之頂部立體圖。圖2說明沿著圖1之線A-A截取之電子裝置1的截面視圖。在圖1及圖2之說明中，電子裝置1可為封裝結構，且可包括至少一個訊號轉換器（Transducer）12、載體2及覆蓋結構（Covering Structure）3。訊號轉換器12可為諸如感測器晶粒之半導體晶粒，且可安置於載體2上且電連接至載體2。訊號轉換器12具有第一表面121、感測區域14及一層金屬氧化物141。感測區域14在此實施例中鄰近於訊號轉換器12之第一表面121而安置，且金屬氧化物141在此實施例中安置於感測區域14上。在一或多個實施例中，電子裝置1可包括多個訊號轉換器12，諸如四個訊號轉換器12。 在圖1及圖2中所說明之實施例中，可藉由塗覆具有散佈於感測區域14上之金屬氧化物顆粒(例如，氧化錫(SnO2 )顆粒)的黏著劑，且接著固化黏著劑以便形成金屬氧化物141之層來形成金屬氧化物141。此外，電子裝置1可進一步包括加熱器(圖中未示)。以下描述訊號轉換器12之操作的實例。當待測試氣體(例如，二氧化碳(CO2 )氣體)接觸金屬氧化物141時，化學反應可發生。金屬氧化物141之負氧離子可離開金屬氧化物141，且氣體之正離子可附接至感測區域14之金屬離子。同時，可增大感測區域14中之電子密度且可減小感測區域14之電阻。因此，將增大感測區域14之導電性。待測試氣體之濃度可影響感測區域14之導電性。待測試氣體之特定濃度可對應於感測區域14之導電性的特定量。因此，可自對應於感測區域14之導電性的值(例如，訊號轉換器12之輸出電壓)判定待測試氣體之濃度。應注意，感測區域14之導電性的改變可反映待測試氣體之濃度，且可調整訊號轉換器12之組態以偵測待測試氣體之組合物或種類。不同種類之金屬氧化物141可以不同方式適合於感測不同種類之待測試氣體。當移除待測試氣體後，可藉由加熱器將感測區域14加熱至約200℃至約300℃範圍內之溫度。因此，周圍空氣中之氧氣可與感測區域14之金屬離子組合以形成金屬氧化物141。亦即，金屬氧化物141再次呈現初始狀態。 載體2可承載訊號轉換器12。載體2可為引線框（Leadframe）且可包括晶粒腳座（Die Paddle）21、引線（Lead）22、連接桿23及密封體24。密封體24之第一部分241可安置於晶粒腳座21與引線22之間，使得晶粒腳座21與引線22自彼此絕緣。密封體24之第二部分242可安置於引線22上以形成支撐壁。如圖2中所示，晶粒腳座21之第一表面211、密封體24之第一部分241的第一表面2411與引線22之第一表面221可大體上共平面。晶粒腳座21之第一表面211及引線22之第一表面221可自密封體24之第一部分241的第一表面2411暴露。晶粒腳座21之第二表面212、密封體24之第一部分241的第二表面2412與引線22之第二表面222可大體上共平面。晶粒腳座21之第二表面212及引線22之第二表面222可自密封體24之第一部分241的第二表面2412暴露。訊號轉換器12可安置於晶粒腳座21之第一表面211 (例如，黏附至第一表面211)，且可經由一或多個接合線16電連接至引線22之第一表面221。密封體24之第二部分242 (支撐壁)可自引線22突起，使得支撐壁242支撐覆蓋結構3。第二部分242 (支撐壁)之至少一部分的厚度T1 可(例如)大於或等於約0.1毫米(mm)，諸如大於或等於約0.15 mm、大於或等於約0.18 mm或大於或等於約0.2 mm。 連接桿23可(例如)在製造製程期間連接電子裝置1之引線22與相鄰電子裝置(圖中未示)之引線，且可在單體化製程(例如，切割製程)之後仍然為電子裝置1之部分。連接桿23可自密封體24之第一部分241的外表面2413暴露。在一或多個實施例中，密封體24之第一部分241的外表面2413可與密封體24之第二部分242 (支撐壁)的外表面2421大體上共平面。第一部分241之外表面2413及第二部分242 (支撐壁)之外表面2421可形成載體2之最外周邊表面。在一或多個實施例中，晶粒腳座21、引線22及連接桿23可包括類似或相同材料(例如，金屬，諸如銅)；且密封體24可包括模製化合物（Molding Compound），諸如環氧樹脂（Epoxy）。 覆蓋結構3可附接至載體2以形成容納空間10用於容納訊號轉換器12，且可覆蓋訊號轉換器12。如圖1及圖2中所說明，覆蓋結構3可為蓋結構（Lid structure）或頂蓋結構（Cap Structure），且可包括主體30及至少一個支撐壁32。主體30可具有護罩部分34且可界定至少一個孔隙36，孔隙36鄰近於護罩部分34、或可能結合另外一或多個孔隙界定護罩部分34、或可能結合另外一或多個孔隙圍繞護罩部分34。護罩部分34大體上由一或多個孔隙36界定。護罩部分34可安置於感測區域14上方且可有助於覆蓋及保護感測區域14免於污染。護罩部分34之大小可大於感測區域14之大小(例如，護罩部分34之最大表面可具有比感測區域14之表面積大的表面積)。孔隙36可允許待測試之氣體穿過，使得待測試氣體可經由孔隙36進入容納空間10且接著接觸感測區域14。 孔隙36可貫穿主體30，且可具有第一彎曲表面361及第二彎曲表面362。第一彎曲表面361可比第二彎曲表面362更接近感測區域14。如圖1及圖2中所描繪，主體30可界定可安置於護罩部分34之不同側上的兩個孔隙36。兩個孔隙36可彼此對稱，且兩個孔隙36之第一彎曲表面361可界定護罩部分34之至少一部分。 支撐壁32可自主體30之周邊垂直地延伸。支撐壁32之至少一部分的厚度T2 大於或等於約0.1 mm，諸如大於或等於約0.15 mm、大於或等於約0.18 mm或大於或等於約0.2 mm。支撐壁32可具有為覆蓋結構3之最外周邊表面的外表面321。支撐壁32之外表面321可與密封體24之第一部分241的外表面2413及密封體24之第二部分242 (支撐壁)的外表面2421 (載體2之最外周邊表面)大體上共平面。覆蓋結構3及載體2可在製造製程期間藉由同時切割二側而形成，或可藉由單個切割製程而形成。電子裝置1之最外周邊表面可為大體上平坦表面。在一或多個實施例中，覆蓋結構3 (主體30及支撐壁32)之材料可為塑膠，且可藉由射出模製（Injection Molding）而形成。 如圖1及圖2中所說明，覆蓋結構3之支撐壁32可附接至載體2之密封體24的第二部分242 (支撐壁)，使得支撐壁32及第二部分242界定容納空間10。然而，在一或多個實施例中，容納空間10可由支撐壁32界定且並不由第二部分242界定，或由第二部分242界定且並不由支撐壁32界定。 圖3說明根據本發明之一或多個實施例的圖2中所描繪之載體2及訊號轉換器12的頂部立體圖。在圖3中，覆蓋結構3 (圖1及圖2)被描繪為已移除。載體2可包括四個第二部分242 (支撐壁)、及在各兩個第二部分242之間的彎曲腔室部分（Curved Chamber Portion）26。此可有利於密封體24之製造。彎曲腔室部分26可安置於密封體24之第二部分242的轉角處。 圖4說明根據本發明之一或多個實施例的圖1及圖2中所描繪之覆蓋結構3的底部立體圖。如圖4中所示，覆蓋結構3可具有四個支撐壁32，及在各兩個支撐壁32之間的彎曲腔室部分38。此可有利於覆蓋結構3之製造。彎曲腔室部分38可安置於覆蓋結構3之轉角處。
圖5說明圖1中所描繪之電子裝置1的俯視圖。如圖5中所示，電子裝置1自俯視觀之可大體上為矩形。覆蓋結構3之主體30亦自俯視觀之可為大體上矩形。然而，在一些實施例中，電子裝置1或覆蓋結構3之主體30自俯視觀之可具有不同形狀，諸如橢圓形。如圖5中亦所展示，孔隙36可具有不同形狀之邊界。在圖5之實例中，孔隙36各自具有凸面邊界及凹面邊界(例如，腎狀)，且第一彎曲表面361之第一曲率(Curvature)大於第二彎曲表面362之第二曲率。更一般而言，第一彎曲表面361之第一曲率可不同於第二彎曲表面362之第二曲率。此外，第一彎曲表面361之第一曲率的第一中心C1可與第二彎曲表面362之第二曲率的第二中心C2在不同位置處。亦即，第一曲率之第一中心C1與第二曲率之第二中心C2可為不同點，且在第一彎曲表面361之第一曲率的第一中心C1與第二彎曲表面362之第二曲率的第二中心C2之間存在一段距離。在一或多個實施例中，第一曲率之第一中心C1位於第一彎曲表面361與第二曲率之第二中心C2之間。
孔隙36之形狀(例如，圖5之腎狀)可對應於大孔隙空間。此組態相比於其他形狀可減小製造複雜性。此外，進入容納空間10中及至感測區域14之氣體的路徑長度大體上相等，此可導致感測區域14之高反應效率。此外，間隙G可在兩個孔隙36之間，且間隙之最小寬度可大於或等於約0.1mm，此可便於製造覆蓋結構3。
圖6說明圖1之電子裝置1的底部立體圖。如圖6中所示，晶粒腳座21之第二表面212及引線22之第二表面222可自密封體24之第一部分241的第二表面2412暴露(例如，用於外部連接)。
圖7說明根據本發明之一或多個實施例的電子裝置1a之橫截面圖。電子裝置1a在某些方面類似於圖2中所展示之電子裝置1，且並不進一步描述相同編號之組件。在圖7中，載體2a可包括可承載訊號轉換器12之基板20 (諸如有機基板、無機基板或陶瓷基板)，且可具有第一表面201、與第一表面相對之第二表面202、及在第一表面201與第二表面202之間延伸的最外周邊表面203。一或多個接合線16可接合至載體2a之第一表面201，且覆蓋結構3之支撐壁32可附接至載體2a之第一表面201。此外，覆蓋結構3之最外周邊表面321可與載體2a之最外周邊表面203大體上共平面。容納空間10可由覆蓋結構3之支撐壁32所界定。 圖8說明根據本發明之一或多個實施例的電子裝置1b之橫截面圖。電子裝置1b在某些方面類似於圖2中所展示之電子裝置1，且並不進一步描述相同編號之組件。在圖8中，覆蓋結構3b可為均一厚度之板，且可具有第二表面302及最外周邊表面303。密封體24之第二部分242 (支撐壁)可延伸於接合線16之最高部分上方，且可附接至第二表面302以便支撐覆蓋結構3。此外，覆蓋結構3b之最外周邊表面303可與密封體24之第一部分241的外表面2413及載體2之第二部分242 (支撐壁)的外表面2421大體上共平面。容納空間10可由載體2之第二部分242所界定。 圖9說明根據本發明之一或多個實施例的電子裝置1c之俯視圖。電子裝置1c在某些方面類似於圖5中所展示之電子裝置1，且並不進一步描述相同編號之組件。在圖9中，孔隙36比圖5中之電子裝置1的孔隙36更接近彼此，使得電子裝置1c之總體尺寸(例如，表面積或總體積)小於電子裝置1之相對應尺寸。在圖9中，孔隙36中之每一者的一部分安置於訊號轉換器12之一部分上方，使得自俯視觀之，訊號轉換器12之該部分暴露。亦即，覆蓋結構3之護罩部分34可能並不完全地覆蓋整個訊號轉換器12。 圖10說明根據本發明之一或多個實施例的電子裝置1d之俯視圖。電子裝置1d在某些方面類似於圖9中所展示之電子裝置1c，且並不進一步描述相同編號之組件。在圖10中，孔隙36比圖9中所描繪之電子裝置1c的孔隙36更接近彼此，使得電子裝置1d之尺寸小於電子裝置1c之相對應尺寸。如圖10中所示，孔隙36中之每一者的一部分可安置於訊號轉換器12之一部分及感測區域14之一部分上方，使得自俯視觀之，訊號轉換器12之該部分及感測區域14之該部分暴露。亦即，覆蓋結構3之護罩部分34可能不完全地覆蓋整個訊號轉換器12及整個感測區域14。另外，藉助於非限制性說明，圖10說明電子裝置1d及覆蓋結構3之主體30自俯視觀之可為大體上圓形或橢圓形。 圖11說明根據本發明之一或多個實施例的電子裝置1e之俯視圖。電子裝置1e在某些方面類似於圖9中所展示之電子裝置1c，且並不進一步描述相同編號之組件。在圖11中，電子裝置1e包括四個訊號轉換器12，具有相對應四個覆蓋結構3及框架35。框架35可包括彼此交錯之複數個連接桿351。覆蓋結構3中之每一者的周邊可連接四個連接桿351。另外，各覆蓋結構3之主體30作為非限制性實例自俯視觀之係為大體上圓形或橢圓形。 圖12說明根據本發明之一或多個實施例的電子裝置1f之俯視圖。電子裝置1f在某些方面類似於圖5中所展示之電子裝置1，且並不進一步描述相同編號之組件。在圖12中，孔隙36a具有相比於圖5中所描繪及上文所描述之孔隙36的不同形狀。如圖12中所示，覆蓋結構3可包括具有環圈之一部分的形狀之一個孔隙36。 圖13說明根據本發明之一或多個實施例的電子裝置1g之俯視圖。電子裝置1g在某些方面類似於圖5中所展示之電子裝置1，且並不進一步描述相同編號之組件。在圖13中，電子裝置1g之孔隙36b的第一表面361b可為大體上平坦表面而非彎曲表面。 圖14說明根據本發明之一或多個實施例的電子裝置1h之俯視圖。電子裝置1h在某些方面類似於圖13中所展示之電子裝置1g，且並不進一步描述相同編號之組件。在圖14中，電子裝置1h之孔隙36c的第一表面361c可為具有彎曲末端之大體上平坦表面。 圖15說明根據本發明之一或多個實施例的電子裝置1i之俯視圖。電子裝置1i在某些方面類似於圖13中所展示之電子裝置1g，且並不進一步描述相同編號之組件。在圖15中，圖15中之電子裝置1i的孔隙36d之第一表面361d及第二表面362d為大體上平坦的表面，而非彎曲的。如圖15中所示，第二表面362d可與第一表面361d大體上平行。 圖16說明根據本發明之一或多個實施例的電子裝置1j之俯視圖。電子裝置1j在某些方面類似於圖15中所展示之電子裝置1i，且並不進一步描述相同編號之組件。在圖16中，電子裝置1j之孔隙36e的第一表面361e及第二表面362e可各為具有彎曲末端之大體上平坦表面。 圖17說明根據本發明之一或多個實施例的電子裝置1k之俯視圖。電子裝置1k在某些方面類似於圖15中所展示之電子裝置1i，且並不進一步描述相同編號之組件。在圖17中，除了第一表面361f及第二表面362f以外，孔隙36f亦包括兩個第三表面363及兩個第四表面364。第三表面363可大體上垂直於第二表面362f。第四表面364可為彎曲表面且可連接第一表面361f與第三表面363。如圖17中所示，第四表面364可大體上為半圓，且孔隙36f可界定大體上"B"狀周邊。 圖18說明根據本發明之一或多個實施例的電子裝置1m之俯視圖。電子裝置1m在某些方面類似於圖17中所展示之電子裝置1k，且並不進一步描述相同編號之組件。在圖18中，除了第一表面361g及第二表面362g以外，孔隙36亦進一步包括第五表面365。第五表面365可大體上垂直於第三表面363，且可大體上平行於第二表面362g。第五表面365可連接第一表面361g與第三表面363。如圖18中所示，孔隙36g之第一表面361g可大體上呈U形狀。 圖19至圖24說明一種用於製造根據本發明之一或多個實施例的電子裝置之方法。參考圖19，設置載體條4。載體條4可包括複數個載體單元2'。載體單元2'中之每一者可類似於圖2中所展示之載體2。載體單元2'可藉由連接桿23連接至彼此。 參考圖20，展示載體條4之俯視圖。可以陣列方式配置載體單元2'。在載體單元2'中，密封體24之第二部分242的轉角2422可不同於其他轉角，諸如具有平坦部分且轉角2422可用於定位。 參考圖21，設置訊號轉換器12於載體單元2'上。應注意，在一個載體單元2'上可能存在一個訊號轉換器12，或在一個載體單元2'上可能存在多個(例如，四個)訊號轉換器12。接著，訊號轉換器12可藉由接合線16電連接至載體單元2'。 參考圖22，附接(例如，黏附)覆蓋結構條5至載體條4。覆蓋結構條5包括以陣列方式配置之覆蓋結構單元3'。覆蓋結構單元3'中之每一者可類似於圖2中所展示之覆蓋結構3。在一或多個實施例中，可藉由射出模製形成覆蓋結構條5。覆蓋結構單元3'之支撐壁32可附接至載體單元2'之密封體24的第二部分242 (支撐壁)。 參考圖23，顯示附接於載體條4上之覆蓋結構條5的俯視圖。可以陣列方式配置覆蓋結構單元3'。 參考圖24，可進行單體化製程以獲得多個電子裝置1，諸如圖1中所展示之該等裝置。在一個實施例中，可藉由沿著切割線50切割(例如，刀片切割或雷射切割)來進行單體化製程。可沿著切割線50一起(例如，連續的垂直方向切割動作)切割覆蓋結構條5及載體條4，使得如圖1及圖2之實例中所示，支撐壁32之外表面321可大體上與密封體24之第一部分241的外表面2413及密封體24之第二部分242 (支撐壁)的外表面2421 (載體2之最外周邊表面)共平面。 除非另外規定，否則諸如「上面」、「下方」、「向上」、「左邊」、「右邊」、「向下」、「頂部」、「底部」、「垂直」、「水平」、「側」、「較高」、「下部」、「上部」、「上方」、「下面」等空間描述係相對於圖中所示之定向加以指示。應理解，本文中所使用之空間描述僅出於說明之目的，且本文中所描述之結構的實際實施可以任何定向或方式在空間上予以配置，其限制條件為本發明之實施例的優點不因此配置而有偏差。 如本文中所使用，詞語「近似地」、「實質上」、「實質的」及「約」用以描述及說明小變化。當與事件或情形結合使用時，術語可指代事件或情形明確發生之情況及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，該等詞語可指小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。舉例而言，若兩個數值之間的差小於或等於該等值之平均值的±10% (諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%)，則可認為該兩個數值「大體上」相同。 若兩個表面之間的移位不大於5 μm、不大於2 μm、不大於1 μm或不大於0.5 μm，則可認為兩個表面共平面或大體上共平面。關於兩個邊緣或表面之術語「大體上平行」可指沿著線或沿著平面放置，其中兩個邊緣或表面之間的角度移位小於或等於10°，諸如小於或等於5°、小於或等於3°、小於或等於2°或小於或等於1°。係指兩個組件的術語「大體上垂直」可指兩個組件之間的小於或等於90°之±10°的變化範圍，諸如小於或等於±5°、小於或等於±3°、小於或等於±2°，小於或等於±1°。 另外，有時在本文中按範圍格式呈現量、比率及其他數值。應理解，此類範圍格式係為便利及簡潔起見而使用，且應靈活地理解為不僅包括明確指定為範圍限制之數值，而且包括涵蓋於彼範圍內之所有個別數值或子範圍，如同明確指定每一數值及子範圍一般。 儘管已參考本發明之特定實施例描述且說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定之本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。說明可不必按比例繪製。歸因於製造程序及容限，本發明中之藝術再現與實際設備之間可能存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改均意欲處於此處所附之申請專利範圍的範疇內。儘管已參考按特定次序所執行之特定操作描述本文中所揭示之方法，但應理解，可在不脫離本發明之教示的情況下組合、細分，或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作的次序及分組並非本發明之限制。
1‧‧‧電子裝置
1a‧‧‧電子裝置
1b‧‧‧電子裝置
1c‧‧‧電子裝置
1d‧‧‧電子裝置
1e‧‧‧電子裝置
1f‧‧‧電子裝置
1g‧‧‧電子裝置
1h‧‧‧電子裝置
1i‧‧‧電子裝置
1j‧‧‧電子裝置
1k‧‧‧電子裝置
1m‧‧‧電子裝置
2‧‧‧載體
2'‧‧‧載體單元
2a‧‧‧載體
3‧‧‧覆蓋結構
3'‧‧‧覆蓋結構單元
3b‧‧‧覆蓋結構
4‧‧‧載體條
5‧‧‧覆蓋結構條
10‧‧‧容納空間
12‧‧‧訊號轉換器
14‧‧‧感測區域
16‧‧‧接合線
20‧‧‧基板
21‧‧‧晶粒腳座
22‧‧‧引線
23‧‧‧連接桿
24‧‧‧密封體
26‧‧‧彎曲腔室部分
30‧‧‧主體
32‧‧‧支撐壁
34‧‧‧護罩部分
35‧‧‧框架
36‧‧‧孔隙
36a‧‧‧孔隙
36b‧‧‧孔隙
36c‧‧‧孔隙
36d‧‧‧孔隙
36e‧‧‧孔隙
36f‧‧‧孔隙
36g‧‧‧孔隙
38‧‧‧彎曲腔室部分
50‧‧‧切割線
121‧‧‧第一表面
141‧‧‧金屬氧化物
201‧‧‧第一表面
202‧‧‧第二表面
203‧‧‧最外周邊表面
211‧‧‧第一表面
212‧‧‧第二表面
221‧‧‧第一表面
222‧‧‧第二表面
241‧‧‧第一部分
242‧‧‧第二部分
302‧‧‧第二表面
303‧‧‧最外周邊表面
321‧‧‧最外周邊表面
351‧‧‧連接桿
361‧‧‧第一彎曲表面
361b‧‧‧第一表面
361c‧‧‧第一表面
361d‧‧‧第一表面
361e‧‧‧第一表面
361f‧‧‧第一表面
361g‧‧‧第一表面
362‧‧‧第二彎曲表面
362d‧‧‧第二表面
362e‧‧‧第二表面
362f‧‧‧第二表面
362g‧‧‧第二表面
363‧‧‧第三表面
364‧‧‧第四表面
365‧‧‧第五表面
2411‧‧‧第一表面
2412‧‧‧第二表面
2413‧‧‧外表面
2421‧‧‧外表面
2422‧‧‧轉角
C1‧‧‧第一中心
C2‧‧‧第二中心
G‧‧‧間隙
T1‧‧‧厚度
T2‧‧‧厚度
圖1說明根據本發明之一或多個實施例的電子裝置之頂部立體圖。 圖2說明沿著圖1之線A-A截取之截面視圖。 圖3說明根據本發明之一或多個實施例的圖2中所描繪之載體及訊號轉換器的頂部立體圖。 圖4說明根據本發明之一或多個實施例的圖1及圖2中所描繪之覆蓋結構的底部立體圖。 圖5說明根據本發明之一或多個實施例的圖1中所描繪之電子裝置的俯視圖。 圖6說明根據本發明之一或多個實施例的圖1中所描繪之電子裝置的底部立體圖。 圖7說明根據本發明之一或多個實施例的電子裝置之橫截面圖。 圖8說明根據本發明之一或多個實施例的電子裝置之橫截面圖。 圖9說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖10說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖11說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖12說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖13說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖14說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖15說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖16說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖17說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖18說明根據本發明之一或多個實施例的電子裝置之俯視圖。 圖19、圖20、圖21、圖22、圖23及圖24說明一種用於製造根據本發明之一或多個實施例的電子裝置之方法。

Claims (21)

  1. 一種電子裝置，其包含：一訊號轉換器(Transducer)，其包含一感測區域；及一覆蓋結構，其覆蓋該訊號轉換器，其中該覆蓋結構包含一護罩部分且界定至少一個孔隙，該護罩部分覆蓋該感測區域，該孔隙包括一第一彎曲表面及較該第一彎曲表面遠離該感測區域之一第二彎曲表面，且該第一彎曲表面之一第一曲率(Curvature)的一第一中心與該第二彎曲表面之一第二曲率的一第二中心位在不同位置處，其中該第一曲率之該第一中心位於該第一彎曲表面與該第二曲率之該第二中心之間。
  2. 如請求項1之電子裝置，其中從經由該孔隙進入至到達該感測區域之各種氣體路徑的長度大體上相等。
  3. 如請求項1之電子裝置，其中該第一彎曲表面之該第一曲率大於該第二彎曲表面之該第二曲率。
  4. 如請求項1之電子裝置，其中該覆蓋結構自俯視觀之係為矩形。
  5. 如請求項1之電子裝置，其中該覆蓋結構之該至少一個孔隙包括位於該護罩部分之一第一側上的一第一孔隙及位於該護罩部分之一第二側上的一第二孔隙，且該第一孔隙與該第二孔隙大體上彼此對稱。
  6. 如請求項5之電子裝置，其中大於或等於約0.1mm之一間隙將該第一孔隙與該第二孔隙分離。
  7. 如請求項1之電子裝置，其中該覆蓋結構進一步包含至少兩個支撐壁及在該兩個支撐壁之間的一彎曲腔室部分。
  8. 如請求項7之電子裝置，其中該等支撐壁中之至少一者的一厚度大於或等於約0.1mm。
  9. 如請求項1之電子裝置，其進一步包含一基板，且該訊號轉換器安置於該基板上方，其中該覆蓋結構進一步覆蓋該基板，且該覆蓋結構之一最外周邊表面與該基板之一最外周邊表面大體上共平面。
  10. 如請求項9之電子裝置，其中該覆蓋結構為一板，且該基板包含支撐該覆蓋結構之至少一個支撐壁。
  11. 一種蓋結構，其包含：一主體，其包括一護罩部分且界定圍繞該護罩部分之至少一個孔隙，該至少一個孔隙各具有一第一表面及與該第一表面相對之一第二表面，且該第一表面之一第一曲率的一第一中心與該第二表面之一第二曲率的一第二中心位在不同位置處，其中該第一曲率之該第一中心位於該第一彎曲表面與該第二曲率之該第二中心之間。
  12. 如請求項11之蓋結構，其中該第一表面之該第一曲率大於該第二表面之該第二曲率。
  13. 如請求項11之蓋結構，其中該主體自俯視觀之係為矩形。
  14. 如請求項11之蓋結構，其中該至少一個孔隙包括一第一孔隙及一第二孔隙，且該第一孔隙之該第一表面及該第二孔隙之該第一表面界定該護罩部分之一部分。
  15. 如請求項11之蓋結構，其中該主體之材料為塑膠。
  16. 如請求項11之蓋結構，其進一步包含自該主體之一周邊垂直地延伸的至少一個支撐壁。
  17. 一種封裝結構，其包含：一載體；一晶粒，其包括鄰近於該晶粒之一表面而安置之一感測區域；及一覆蓋結構，其附接至該載體，該覆蓋結構形成容納該晶粒之一容納空間，其中該覆蓋結構包括一護罩部分且界定至少一個孔隙，該護罩部分覆蓋該感測區域，該孔隙包括一第一彎曲表面及較該第一彎曲表面遠離該感測區域之一第二彎曲表面，且該第一彎曲表面之一第一曲率大於該第二彎曲表面之一第二曲率。
  18. 如請求項17之封裝結構，其中該至少一個孔隙包括位於該護罩部分之一第一側處的一第一孔隙及位於該護罩部分之一第二側處的一第二孔隙，且該第一孔隙與該第二孔隙大體上彼此對稱。
  19. 如請求項17之封裝結構，其中該覆蓋結構之一最外周邊表面與該載體之一最外周邊表面大體上共平面。
  20. 如請求項17之封裝結構，其中該覆蓋結構進一步包含附接至該載體之至少兩個支撐壁及在該兩個支撐壁之間的一彎曲腔室部分。
  21. 如請求項17之封裝結構，其中該覆蓋結構為一板，且該載體包含支撐該覆蓋結構之至少一個支撐壁。
TW106118731A 2016-10-12 2017-06-06 電子裝置、蓋結構及封裝結構 TWI642933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710610613.0A CN107884441B (zh) 2016-10-12 2017-07-25 电子装置、盖结构及封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/291,971 US9881845B1 (en) 2016-10-12 2016-10-12 Electronic device, lid structure and package structure
US15/291,971 2016-10-12

Publications (2)

Publication Number Publication Date
TW201827817A TW201827817A (zh) 2018-08-01
TWI642933B true TWI642933B (zh) 2018-12-01

Family

ID=61005497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118731A TWI642933B (zh) 2016-10-12 2017-06-06 電子裝置、蓋結構及封裝結構

Country Status (2)

Country Link
US (1) US9881845B1 (zh)
TW (1) TWI642933B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050178186A1 (en) * 2004-02-13 2005-08-18 Omegapoint Systems, Llc Gas sensor
US20080283989A1 (en) * 2007-05-16 2008-11-20 Samsung Electro-Mecanics Co., Ltd. Wafer level package and wafer level packaging method
US20130241045A1 (en) * 2012-03-14 2013-09-19 Analog Devices, Inc. Packages and methods for packaging
US8852513B1 (en) * 2011-09-30 2014-10-07 Silicon Laboratories Inc. Systems and methods for packaging integrated circuit gas sensor systems
US20150075258A1 (en) * 2013-09-16 2015-03-19 Lg Innotek Co., Ltd. Gas sensor package
US20150177171A1 (en) * 2013-12-20 2015-06-25 Samsung Electro-Mechanics Co., Ltd. Gas sensor package
WO2016085179A1 (ko) * 2014-11-24 2016-06-02 엘지이노텍 주식회사 가스 센서 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050178186A1 (en) * 2004-02-13 2005-08-18 Omegapoint Systems, Llc Gas sensor
US20080283989A1 (en) * 2007-05-16 2008-11-20 Samsung Electro-Mecanics Co., Ltd. Wafer level package and wafer level packaging method
US8852513B1 (en) * 2011-09-30 2014-10-07 Silicon Laboratories Inc. Systems and methods for packaging integrated circuit gas sensor systems
US20130241045A1 (en) * 2012-03-14 2013-09-19 Analog Devices, Inc. Packages and methods for packaging
US20150075258A1 (en) * 2013-09-16 2015-03-19 Lg Innotek Co., Ltd. Gas sensor package
US20150177171A1 (en) * 2013-12-20 2015-06-25 Samsung Electro-Mechanics Co., Ltd. Gas sensor package
WO2016085179A1 (ko) * 2014-11-24 2016-06-02 엘지이노텍 주식회사 가스 센서 패키지

Also Published As

Publication number Publication date
US9881845B1 (en) 2018-01-30
TW201827817A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6494438B2 (ja) ガスセンサパッケージの製造方法
JP2015230315A (ja) ガスセンサパッケージ
US9688530B2 (en) Integrated circuit package with sensor and method of making
JP3173006U (ja) センサ素子
JP2019529947A (ja) 電気化学センサおよび電気化学センサの形成方法
JP6803579B2 (ja) Ｍｅｍｓガスセンサ、ｍｅｍｓガスセンサ実装体、ｍｅｍｓガスセンサ・パッケージ、ｍｅｍｓガスセンサ組立体、及びｍｅｍｓガスセンサの製造方法
KR101369688B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI642933B (zh) 電子裝置、蓋結構及封裝結構
KR200489765Y1 (ko) 센서 모듈
JP5708688B2 (ja) センサパッケージの製造方法
US11268927B2 (en) Electrochemical sensor, and a method of forming an electrochemical sensor
US10705064B2 (en) Micro sensor package
KR102522099B1 (ko) 센서 및 이의 제조 방법
CN107884441B (zh) 电子装置、盖结构及封装结构
US20220146449A1 (en) Electrochemical sensor, and a method of forming an electrochemical sensor
JP2006153782A (ja) 多孔蓋を有した気体センシングデバイス
JP2014092403A (ja) 湿度センサ装置
JP4426202B2 (ja) 加速度センサとその製造方法
JPH02312265A (ja) 半導体装置
US11430765B2 (en) Semiconductor sensor package
JP5287774B2 (ja) セラミックパッケージ
JP6180902B2 (ja) センサ装置の製造方法
JP5825181B2 (ja) 湿度センサ
KR20000077139A (ko) 확산 제한 층을 갖는 가스 센서
JP2012009687A (ja) 赤外線センサ素子用パッケージおよび赤外線センサ