TWI642165B - 直通矽穿孔連接之背面去耦合技術 - Google Patents

直通矽穿孔連接之背面去耦合技術 Download PDF

Info

Publication number
TWI642165B
TWI642165B TW104103743A TW104103743A TWI642165B TW I642165 B TWI642165 B TW I642165B TW 104103743 A TW104103743 A TW 104103743A TW 104103743 A TW104103743 A TW 104103743A TW I642165 B TWI642165 B TW I642165B
Authority
TW
Taiwan
Prior art keywords
die
contact points
decoupling capacitor
capacitor
coupled
Prior art date
Application number
TW104103743A
Other languages
English (en)
Other versions
TW201541608A (zh
Inventor
威廉Ｊ 蘭伯特
羅伯特Ｌ 聖克曼
泰勒Ｎ 奧斯本
查爾斯Ａ 吉勒
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201541608A publication Critical patent/TW201541608A/zh
Application granted granted Critical
Publication of TWI642165B publication Critical patent/TWI642165B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種設備，其係包括：一晶粒含有多個直通矽穿孔(TSV)從該晶粒之一裝置面延伸到一背面；以及耦合至該等TSV的一去耦合電容器。一種方法，其係包含下列步驟：提供一晶粒，其係包括多個直通矽穿孔(TSV)從該晶粒之一裝置面延伸到一背面；使一去耦合電容器耦合至該晶粒之該背面。一種設備，其係包括：包含一封裝件的一計算裝置，其係包括：包含一裝置面及一背面的一微處理器，有數個直通矽穿孔(TSV)從該裝置面延伸到該背面，以及一去耦合電容器耦合至該晶粒之該背面；以及一印刷電路板，其中該封裝件耦合至該印刷電路板。

Description

直通矽穿孔連接之背面去耦合技術
本發明係有關於積體電路結構。
當前微處理器能夠產生大負載瞬態，它在極短的時間內發生，常少於10奈秒(ns)。為了避免可能導致執行錯誤的電壓衰減，微處理器功率輸送網路一般包含連接可靠地鄰接微處理器晶粒或整合於晶粒本身內的高頻去耦合電容器(或數個)。隨著裝置密度預期會大幅度地增加，同時預料負載瞬態的大小及速度會保持大致相同，這會使未來製程節點變得更加困難。以每個新製程節點而言，縮減約50百分比的區域各自需要數量相同的功率輸送去耦合。有兩種解決辦法(有時以組合方式)常用於過去及當前的產品。第一種是要放置多個陶瓷電容器於晶粒面上，於焊盤面(land side)上，或嵌入封裝基板。該等電容器用寬功率平面(wide power plane)或通過由鍍通孔(PTH)組成的密集陣列連接至晶粒。高提供大量的去耦合電容，但是反應速度基本上受限於該等電容器與該晶粒的物理距離以及它們連接至晶粒的面積，這在未來製程節點會降低有效性以及產生更大的電壓衰減。第二種解決辦法為實作於晶粒上的金屬-絕緣體 -金屬(MIM)電容器。MIM電容器對於本地負載瞬態幾乎是立即反應，但是電荷儲存容量有限。按理想來說，MIM密度會與裝置密度反向地縮放，但是這證明在實務上是個挑戰，因此MIM密度有保持不變的傾向。
依據本發明之一實施例，係特地提出一種設備，其係包括：一晶粒，其係包括多個直通矽穿孔(TSV)從該晶粒之一裝置面延伸到一背面；以及耦合至該等TSV之一去耦合電容器。
100‧‧‧結構
110‧‧‧晶粒
115‧‧‧裝置面
120‧‧‧背面
125‧‧‧TSV
127‧‧‧接觸點
130‧‧‧MIM電容器
135‧‧‧金屬層
140‧‧‧絕緣體
145‧‧‧金屬層
150‧‧‧MIM
155‧‧‧金屬層
1552‧‧‧介電層
1553‧‧‧層
160‧‧‧介電層
165‧‧‧金屬層
1651‧‧‧銅層
1652‧‧‧介電層
1653‧‧‧層
167‧‧‧外面鈍化層
170‧‧‧封裝件
180‧‧‧焊料接頭
200‧‧‧總成
210‧‧‧晶粒
215‧‧‧裝置面
220‧‧‧背面
225‧‧‧TSV
235‧‧‧金屬化層
250‧‧‧MIM
255‧‧‧第一傳導層
260‧‧‧介電層
265‧‧‧傳導層
267‧‧‧金屬化層
270‧‧‧封裝件
280‧‧‧焊料接頭
285‧‧‧焊料接頭
300‧‧‧總成
310‧‧‧晶粒
315‧‧‧裝置面
320‧‧‧背面
325‧‧‧TSV
335‧‧‧帶圖案分配(傳導)層
350‧‧‧MIM
355‧‧‧傳導層
360‧‧‧介電層
365‧‧‧傳導層
367‧‧‧外面鈍化層
380‧‧‧焊料接頭
382‧‧‧傳導層
383‧‧‧介電層
384‧‧‧傳導層
390‧‧‧記憶體晶粒
400‧‧‧計算裝置
402‧‧‧板子
404‧‧‧處理器
406‧‧‧通訊晶片
圖1的剖面側視圖圖示一封裝總成具體實施例，其係包括有直通矽穿孔(TSV)的晶粒與連接至晶粒背面的MIM電容器。
圖2為圖1結構的上視圖。
圖3的剖面側視圖圖示另一封裝總成具體實施例，其係包括一晶粒與連接至該晶粒的去耦合電容器。
圖4的剖面側視圖圖示另一封裝總成具體實施例，其係包括一晶粒與連接至晶粒背面的去耦合電容器。
圖5圖示計算裝置之一具體實施例。
描述一種包括直通矽穿孔(TSV)晶粒與連接至該等TSV之至少一去耦合電容器作為封裝結構的設備以及包含該結構的計算裝置，以及一種使去耦合電容器連接至晶粒(例如，TSV晶粒)之背面的方法。數個具體實施例包括用 於微處理器(或晶片組)的去耦合電容器實作於晶粒背面以及與數個TSV連接。晶粒減薄至約有100微米的典型晶粒厚度大體意指個別TSV的長度會很小，使得TSV陣列會有相對低的電感而允許極快的瞬態反應。數個具體實施例包括在晶粒背面上的電容器(或數個)經實作成為在晶粒本身背面上的MIM電容器層(構造方式類似背面重新分配層)；裝在晶粒上面的一陣列電容器；或使用MIM或實作於堆疊晶粒上的裝置電容器(例如，使用加到記憶體晶粒的MIM層)。所描述的具體實施例提供有顯著增加的去耦合電容在極高速有效，以導致對於未來製程節點有相等或減少的電壓衰減(voltage droop)而不需要昂貴的MIM縮放。
圖1圖示一封裝總成具體實施例，其係包括一TSV晶粒具有一MIM電容器連接至晶粒背面，以及一背面金屬化/分配層用作MIM的傳導層。請參考圖1，結構100包括有裝置面115及背面120的晶粒110。在此具體實施例中，晶粒110為TSV晶粒含有從裝置面115延伸到背面120的TSV 125以及在背面上界定數個接觸點127。接觸點提供各個裝置的連接點，在此具體實施例中，例如MIM電容器。接觸點可位於各個TSV的位置。替換地，為了連接至裝置，可能存在傳導金屬化或分配層(例如，銅跡線)以轉移一或更多接觸點在與晶粒110背面120相關之區域中的位置。使例如去耦合電容器(例如，MIM電容器)的裝置直接連接至由TSV界定之接觸點的步驟包括使該電容器連接至位在各個TSV位置的接觸點或通過金屬化層路由到背面 120上之不同位置的接觸點。在此具體實施例中，在晶粒110背面120上連接至接觸點之一部份的是MIM電容器。更特別的是，MIM電容器130由以下三者組成：金屬層135，例如銅，絕緣體140，例如電介質常數大於二氧化矽的介電材料(「高k介電材料」)，例如鉿基電介質(例如，氧化鉿)；以及金屬層145，例如銅。在一具體實施例中，以背面金屬化製程加入金屬層135，例如，藉由形成圖案以及加入銅材料，例如，藉由無電沉積種子材料，接著電鍍銅金屬於暴露種子區上。絕緣體140的形成可藉由沉積(例如，化學氣相沉積)。金屬層145的形成可藉由在說明金屬層135時提及的加銅製程。晶粒背面上的MIM 130可能佔用晶粒背面區域的一部份，包括整個部份。在一具體實施例中，除了晶粒110背面120上的MIM 130以外，可能有連接至接觸點127及TSV 125的其他裝置，在MIM 130附近或者是MIM 130上方(例如，通過穿過MIM 130的路由互連件連接)。
圖1也圖示晶粒110裝置面115上的MIM 150。在一具體實施例中，MIM 150包括以下三者：金屬層155，例如銅；介電層160，例如高k電介質(例如，氧化鉿)；以及金屬層165，例如銅。在一具體實施例中，根據與用於形成MIM 130的類似製程，MIM 150可在裝置面的最後一個金屬層(N)中形成作為金屬層165以及連接至倒數第二個金屬層(N-1)，例如，係通過在倒數第二個金屬層、金屬層155與金屬層165中之每一者之間的獨立傳導穿孔。如同MIM 130，MIM 150可能佔用晶粒110裝置面115的一部份，包括整個部份。設置於金屬層165上的是介電層(未圖示)及傳導接觸點。在一具體實施例中，裝置互連件可從晶粒110的裝置面115延伸穿過MIM 150的金屬層165到達該等接觸墊。該等互連件在延伸穿過MIM 150時與MIM 150電氣隔離。視需要，連接至該等互連件的傳導金屬化或分配層(例如，銅跡線)隨後可設置於在金屬層165上的介電層上。該金屬化層用來定位用以連接至另一基板(例如，封裝件170)的接觸點。圖1圖示由介電材料構成的外面鈍化層167，其係覆蓋任何金屬化層(例如，銅跡線)以及有至接觸墊的數個開孔以允許至焊料接頭(solder connection)180之互連的連接。如圖1所示，在此具體實施例中，晶粒110通過焊料接頭180連接至封裝件170。
圖1的插頁圖示MIM 150之另一具體實施例。在此具體實施例中，MIM 150的形成可藉由沉積介電層(介電層1552)於最後一個金屬層155上，接著是鉭金屬層(層1553)，MIM介電層150，第二鉭層(層1653)，介電層1652及銅層1651。單獨形成至層1553及層1653的傳導穿孔。類似組態及製程可用來形成MIM 130於晶粒110的背面上。
圖2為圖1結構100的上視圖。圖2圖示連接至封裝件170的晶粒110以及圖示與連接至MIM 130之各個TSV 125關連的接觸點127。
圖3的剖面側視圖圖示封裝件之另一具體實施 例，其係包括一晶粒與連接至該晶粒的一去耦合電容器，該晶粒及該去耦合電容器接著連接至一封裝基板。在此具體實施例中，用裝在晶粒背面上的陣列電容器實現該去耦合電容。請參考圖3，總成200包括有裝置面215及背面220的晶粒210。晶粒210也包括數個TSV 225從裝置面215延伸到背面220以及連接至或界定背面上的接觸點。
在晶粒210裝置面215上的是MIM 250。MIM 250包括以下三者：第一傳導層255，例如銅；介電層260，由氧化矽、氮化矽或使用於半導體製造的其他常見介電層；以及傳導層265，例如銅。MIM 250設置於裝置面215之一部份上，包括整個部份，以及可用在說明圖1中之MIM電容器時所述的方式形成。傳導穿孔可延伸穿過MIM 250到界定用於連接至焊料接頭280之接觸點的金屬化層267以使晶粒連接至封裝件270。在晶粒210的背面220上，由TSV 225界定的接觸點用來使晶粒連接至陶瓷陣列電容器280，通過焊料接頭285連接至金屬化層235，例如，通過鍍覆製程形成為帶圖案銅層。在一具體實施例中，該陣列電容器使用由交錯之接地及Vcc凸塊組成的球柵陣列(BGA)。以此方式，可減少或排除在兩個終端電容器產生問題的任何多餘電感。
圖4的剖面側視圖圖示另一總成具體實施例，其係包括一晶粒與連接至晶粒背面的一去耦合電容器。請參考圖4，總成300包括含有裝置面315及背面320的晶粒310。晶粒310包括數個TSV 325從裝置面延伸到背面320 以及連接至或界定晶粒背面上通到帶圖案分配(傳導)層335的接觸點。連接至晶粒310之裝置面315的是MIM 350。MIM 350包括以下三者：連接至晶粒上之接觸點的傳導層355，例如銅；介電層360，例如氧化鉿；以及傳導層365，例如銅。MIM 350覆蓋晶粒310裝置面315之一部份，包括整個部份，以及可用以上在說明圖1中之MIM 150時所述的方式形成。設置於傳導層365上的是介電層(未圖示)及接觸墊(銅接觸墊)，以及視需要，傳導(例如，銅)跡線作為金屬化或分配層。圖4圖示由介電材料製成的外面鈍化層367，其係覆蓋任何金屬化層(例如，銅跡線)以及有通到該等接觸墊的開孔使得焊料接頭380可與該等接觸墊電性接觸。焊料接頭380使晶粒310連接至封裝件370。
在晶粒310背面320上的是記憶體晶粒390。在此具體實施例中，記憶體390含有包括以下三者的MIM 380：傳導層382，例如銅；介電層383，例如氧化鉿；以及傳導層384，例如銅或鋁。MIM 380可用以上在說明例如圖1中之MIM 130時所述的方式形成。包含MIM 380的記憶體晶粒390通過焊料接頭385連接至晶粒310。
裝置尺寸縮放在沒有互補功率縮放下已使高速負載瞬態變成效能限制者。所述具體實施例可大幅緩和與高速負載瞬態有關的問題，允許產品以較低的電壓操作(功率操作較低可增加電池壽命或為了改變尖峰效能以更加主動的設定來操作)。
圖5圖示根據一實作的計算裝置400。計算裝置 400容納板子402。板子402可包含許多組件，包括但不限於：處理器404與至少一通訊晶片406。處理器404實體及電氣耦合至板子402。在一些實作中，至少一通訊晶片406也實體及電氣耦合至板子402。在其他實作中，通訊晶片406為處理器404之一部份。
取決於它的應用，計算裝置400可包含可能或不實體及電氣耦合至板子402的其他組件。這些其他組件包括但不限於：揮發性記憶體(例如，DRAM)，非揮發性記憶體(例如，ROM)，快閃記憶體，繪圖處理器，數位訊號處理器，加解密處理器(crypto processor)，晶片組，天線，顯示器，觸控螢幕顯示器，觸控螢幕控制器，電池，聲頻編碼解碼器，視頻編碼解碼器，功率放大器，全球定位系統(GPS)裝置，羅盤，加速計，陀螺儀，揚聲器，相機、以及大量儲存裝置(例如，硬碟驅動器，光碟(CD)，數位光碟(DVD)等等)。
通訊晶片406致能進出計算裝置400之資料傳輸的無線通訊。用語「無線」及其衍生詞可用來描述通過非固體媒介可利用調變電磁輻射來傳達資料的電路、裝置、系統、方法、技術、通訊通道等等。該用語不意謂相關裝置不包含任何配線，然而在一些具體實施例中，它們可能沒有。通訊晶片406可實現許多無線標準或協定中之任一，包括但不限於：Wi-Fi(IEEE 802.11家族)，WiMAX(IEEE 802.16家族)，IEEE 802.20，長程演進技術(LTE)，Ev-DO，HSPA+，HSDPA+，HSUPA+，EDGE，GSM，GPRS，CDMA， TDMA，DECT，藍芽，彼等之衍生物，以及指定作為3G、4G、5G及以上的任何其他無線協定。計算裝置400可包含多個通訊晶片406。例如，第一通訊晶片406可專用於較短程的無線通訊，例如Wi-Fi及藍芽，以及第二通訊晶片406可專用於較長程的無線通訊，例如GPS，EDGE，GPRS，CDMA，WiMAX，LTE，Ev-DO及其他。
計算裝置400的處理器404包括封裝於處理器404內的積體電路晶粒。在本發明的一些實作中，處理器的積體電路晶粒含有數個TSV以及用以上所述的方式連接至一或更多被動件，例如MIM電容器及/或去耦合電容器。用語「處理器」可指任何裝置或裝置之一部份用以處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可存入暫存器及/或記憶體的其他電子資料。
通訊晶片406也包括封裝於通訊晶片406內的積體電路晶粒。根據另一實作，通訊晶片的積體電路晶粒含有數個TSV以及用以上所述的方式連接至一或更多被動件，例如MIM電容器及/或去耦合電容器。
在其他實作中，容納於計算裝置400內的另一組件可包含通訊晶片的積體電路晶粒，其含有數個TSV以及用以上所述的方式連接至一或更多裝置，例如MIM電容器及/或去耦合電容器。
在不同實作中，計算裝置400可為膝上電腦，連網電腦(netbook)，筆記型電腦，超輕薄筆電(ultrabook)，智慧型手機，平板電腦，個人數位助理(PDA)，迷你行動型個 人電腦(ultra mobile PC)，行動電話，桌上電腦，伺服器，列表機，掃描器，監視器，機上盒，娛樂控制單元，數位相機，可攜式音樂播放器，或數位錄影機。在其他實作中，計算裝置400可為處理資料的任何其他電子裝置。
實施例
實施例1為一種設備，其係包括：一晶粒含有多個直通矽穿孔(TSV)從該晶粒之一裝置面延伸到一背面；以及耦合至該等TSV的一去耦合電容器。
在實施例2，實施例1之設備的去耦合電容器包括一金屬-絕緣體-金屬(MIM)電容器。
在實施例3，實施例1之設備的該等TSV界定晶粒背面上的接觸點以及MIM電容器包含一金屬層直接耦合至該等接觸點。
在實施例4，實施例2之設備更包括一輔助晶粒，其中該MIM電容器形成於該輔助晶粒上。
在實施例5，實施例4之設備的該等TSV界定晶粒背面上的接觸點以及該MIM電容器的一金屬層耦合至該等接觸點。
在實施例6，MIM電容器的第一層在實施例5之設備中通過焊料接頭耦合至該等接觸點。
在實施例7，實施例1之設備的該等TSV界定晶粒背面上的接觸點，以及去耦合電容器包含耦合至該等接觸點的一陶瓷陣列電容器。
在實施例8，該陶瓷陣列電容器在實施例7之設 備中通過焊料接頭耦合至該等接觸點。
在實施例9，實施例1的設備更包含定位於該晶粒之一裝置面的一金屬-絕緣體-金屬(MIM)電容器。
實施例10為一種方法，其係包含下列步驟：提供一晶粒，其係包括：多個直通矽穿孔(TSV)從該晶粒之一裝置面延伸到一背面；以及使一去耦合電容器耦合至該晶粒之該背面。
在實施例11，該去耦合電容器在實施例10的方法中包含一金屬-絕緣體-金屬(MIM)電容器。
在實施例12，該等TSV在實施例10的方法中界定晶粒背面上的接觸點，以及耦合該MIM電容器的步驟包括：使該MIM的一金屬層直接耦合至該等接觸點。
在實施例13，在實施例11之方法中使去耦合電容器耦合至晶粒背面的步驟包括：使一輔助晶粒耦合至該晶粒之該背面，以及該MIM電容器形成於該輔助晶粒上。
在實施例14，該等TSV在實施例13之方法中界定晶粒背面上的接觸點以及該MIM電容器的一金屬層耦合至該等接觸點。
在實施例15，該MIM電容器的金屬層在實施例14的方法中通過焊料接頭耦合至該等接觸點。
在實施例16，該等TSV在實施例10的方法中界定晶粒背面上的接觸點，以及該去耦合電容器包含一陶瓷陣列電容器，以及耦合至晶粒背面的步驟包括：使該陶瓷陣列電容器耦合至該等接觸點。
在實施例17，該陶瓷陣列電容器在實施例16的方法中通過焊料接頭耦合至該等接觸點。
在實施例18，實施例10的方法更包括：使一金屬-絕緣體-金屬(MIM)電容器耦合至晶粒的裝置面。
實施例19為一種設備，其係包括：包含一封裝件的一計算裝置，其係包括：包含一裝置面及一背面的一微處理器，有數個直通矽穿孔(TSV)從該裝置面延伸到該背面，以及一去耦合電容器耦合至該晶粒之該背面；以及一印刷電路板，其中該封裝件耦合至該印刷電路板。
在實施例20，該去耦合電容器在實施例19之設備後包含一金屬-絕緣體-金屬(MIM)電容器。
在實施例21，該等TSV在實施例20之設備中界定晶粒背面上的接觸點以及MIM電容器包含一金屬層直接耦合至該等接觸點。
在實施例22，實施例20之設備更包括一輔助晶粒，其中該MIM電容器形成於該輔助晶粒上。
在實施例23，該等TSV在實施例22之設備中界定晶粒背面上的接觸點以及該MIM電容器的一金屬層耦合至該等接觸點。
在實施例24，該MIM電容器的第一層在實施例23之設備中通過焊料接頭耦合至該等接觸點。
實施例25，該等TSV在實施例19之設備中界定晶粒背面上的接觸點，以及去耦合電容器包含耦合至該等接觸點的一陶瓷陣列電容器。
在實施例26，該陶瓷陣列電容器在實施例19之設備中通過焊料接頭耦合至該等接觸點。
在實施例27，實施例19的設備更包括一金屬-絕緣體-金屬(MIM)電容器連接至該微處理器的裝置面。
在以上說明中，為了便於解釋，提出許多特定細節供讀者徹底瞭解該等具體實施例。不過，熟諳此藝者應刃而解，在沒有該等特定細節中之一些下仍可實施一或更多其他具體實施例。所述特定具體實施例並非用來限制本發明而是圖解說明。本發明的範疇不取決於以上所提供的特定實施例而只受限於下列請求項。在其他情況下，眾所周知的結構、裝置及操作用方塊圖的形式圖示或沒有細節以免混淆本說明的理解。在認為適當的情形下，元件符號或元件符號的尾部重覆用於諸圖以表示對應或類似的元件，視需要它們可具有類似的特性。
也應瞭解，例如，本專利說明書通篇提及之「一具體實施例」、「具體實施例」、「一或多個具體實施例」、「不同具體實施例」意指在實施本發明時可包括特定特徵。同樣，應瞭解，在本說明中，為了使本揭示內容流暢和協助理解本發明的不同方面，不同特徵有時群聚於單一實施例、圖、或彼等之說明。然而，這種揭示方法不應被解譯成要反映本發明需要比明示於各個請求項之中者還多的特徵。反而，如下列請求項反映，本發明方面可少於單一所揭露之實施例的所有特徵。因此，在本【實施方式】之後的申請專利範圍在此明確併入本【實施方式】，而且各個請 求項本身足以作為本發明的個別實施例。

Claims (24)

  1. 一種電子裝置，其包含：一晶粒，其包含從該晶粒之一裝置面延伸到一背面之多個直通矽穿孔(TSV)；一第一去耦合電容器，其直接地耦接至在該晶粒之該背面上之該等TSV；一第二去耦合電容器，其配置在該晶粒之該裝置面之一最後金屬層中，該最後金屬層提供該第二去耦合電容器之一電極；以及直接在該最後金屬層上之一外部的保護層。
  2. 如請求項1之裝置，其中該第一去耦合電容器及該第二去耦合電容器之各者包含一金屬-絕緣體-金屬(MIM)電容器。
  3. 如請求項2之裝置，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及該第一去耦合電容器包含直接耦接至該等接觸點之金屬-電介質-金屬層。
  4. 如請求項2之裝置，其更包含一輔助晶粒，其中該第一去耦合電容器係形成於該輔助晶粒上。
  5. 如請求項4之裝置，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及該第一去耦合電容器之一金屬層係耦接至該等接觸點。
  6. 如請求項5之裝置，其中該第一去耦合電容器係通過焊料接頭耦接至該等接觸點。
  7. 如請求項1之裝置，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及該第一去耦合電容器包括耦接至該等接觸點之一陶瓷陣列電容器。
  8. 如請求項7之裝置，其中該陶瓷陣列電容器係通過焊料接頭耦接至該等接觸點。
  9. 一種用以形成一晶粒產品之方法，其包含：提供一晶粒，該晶粒包含從該晶粒之一裝置面延伸到一背面之多個直通矽穿孔(TSV)；以及使一第一去耦合電容器直接地耦接至該晶粒之該背面上之該等TSV；形成在該晶粒之該裝置面之一最後金屬層中一第二去耦合電容器，該最後金屬層提供該第二去耦合電容器之一電極；以及形成直接在該最後金屬層上之一外部的保護層。
  10. 如請求項9之方法，其中該第一去耦合電容器及該第二去耦合電容器之各者包含一金屬-絕緣體-金屬(MIM)電容器。
  11. 如請求項10之方法，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及使該第一去耦合電容器耦接的步驟包含使該第一去耦合電容器之一金屬層直接耦接至該等接觸點。
  12. 如請求項10之方法，其中使該第一去耦合電容器耦接至該晶粒之該背面上之該等TSV包含使一輔助晶粒耦接至該晶粒之該背面，以及該第一去耦合電容器係形成 於該輔助晶粒上。
  13. 如請求項12之方法，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及該第一去耦合電容器之一金屬層係耦接至該等接觸點。
  14. 如請求項13之方法，其中該第一去耦合電容器之該金屬層係通過焊料接頭耦接至該等接觸點。
  15. 如請求項9之方法，其中該等TSV在該晶粒之該背面上界定數個接觸點，以及該第一去耦合電容器包括一陶瓷陣列電容器，以及耦接至該晶粒之該背面包含使該陶瓷陣列電容器耦接至該等接觸點。
  16. 如請求項15之方法，其中該陶瓷陣列電容器係通過焊料接頭耦接至該等接觸點。
  17. 一種電子設備，其包含：包含一封裝件之一計算裝置，該封裝件包含：一微處理器，該微處理器包含一裝置面及一背面，有數個直通矽穿孔(TSV)從該裝置面延伸到該背面，一第一去耦合電容器，其直接地耦接至該微處理器之該背面上之該等TSV；一第二去耦合電容器，其配置在該微處理器之該裝置面之一最後金屬層中，該最後金屬層提供該第二去耦合電容器之一電極；以及直接在該最後金屬層上之一保護層；以及一印刷電路板，其中該封裝件係耦接至該印刷電路 板。
  18. 如請求項17之設備，其中該第一去耦合電容器及該第二去耦合電容器之各者包含一金屬-絕緣體-金屬(MIM)電容器。
  19. 如請求項18之設備，其中該等TSV在該微處理器之該背面上界定數個接觸點，以及該第一去耦合電容器包含直接耦接至該等接觸點之一金屬層。
  20. 如請求項18之設備，其更包含一輔助晶粒，其中該第一去耦合電容器係形成於該輔助晶粒上。
  21. 如請求項20之設備，其中該等TSV在該微處理器之該背面上界定數個接觸點，以及該第一去耦合電容器之一金屬層係耦接至該等接觸點。
  22. 如請求項21之設備，其中該第一去耦合電容器之該金屬層通過焊料接頭耦接至該等接觸點。
  23. 如請求項17之設備，其中該等TSV在該微處理器之該背面上界定數個接觸點，以及該第一去耦合電容器包含耦接至該等接觸點之一陶瓷陣列電容器。
  24. 如請求項23之設備，其中該陶瓷陣列電容器通過焊料接頭耦接至該等接觸點。
TW104103743A 2014-03-28 2015-02-04 直通矽穿孔連接之背面去耦合技術 TWI642165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/US14/32263 2014-03-28
PCT/US2014/032263 WO2015147881A1 (en) 2014-03-28 2014-03-28 Tsv-connected backside decoupling

Publications (2)

Publication Number Publication Date
TW201541608A TW201541608A (zh) 2015-11-01
TWI642165B true TWI642165B (zh) 2018-11-21

Family

ID=54196195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103743A TWI642165B (zh) 2014-03-28 2015-02-04 直通矽穿孔連接之背面去耦合技術

Country Status (8)

Country Link
US (1) US20170012029A1 (zh)
EP (1) EP3123504A4 (zh)
JP (1) JP6416276B2 (zh)
KR (1) KR101950078B1 (zh)
CN (1) CN106463489A (zh)
MY (1) MY186309A (zh)
TW (1) TWI642165B (zh)
WO (1) WO2015147881A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893042B2 (en) * 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE112017006705T5 (de) 2016-12-29 2019-09-12 Intel Corporation Hyperchip
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN112823403B (zh) * 2018-10-18 2023-05-02 斯莫特克有限公司 分立金属-绝缘体-金属(mim)能量存储部件和制造方法
TW202038266A (zh) * 2018-11-26 2020-10-16 瑞典商斯莫勒科技公司 具有離散的能量儲存構件之半導體組件
EP4049877A4 (en) * 2019-10-23 2022-12-21 Sony Group Corporation DISPLAY SYSTEM, DISPLAY DEVICE, DISPLAY METHOD AND MOVING DEVICE
US11393763B2 (en) * 2020-05-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (info) package structure and method
US12002758B2 (en) 2021-11-04 2024-06-04 International Business Machines Corporation Backside metal-insulator-metal (MIM) capacitors extending through backside interlayer dielectric (BILD) layer or semiconductor layer and partly through dielectric layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888319A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 半導体集積回路
US20090057867A1 (en) * 2007-08-30 2009-03-05 Vincent Hool Integrated Circuit Package with Passive Component
US20130256834A1 (en) * 2012-03-27 2013-10-03 Globalfoundries Singapore Pte. Ltd. Back-side mom/mim devices
TW201409646A (zh) * 2012-08-02 2014-03-01 Globalfoundries Sg Pte Ltd 整合電源供應之設備
TW201533884A (zh) * 2014-02-25 2015-09-01 Powertech Technology Inc 內藏去耦合電容之半導體封裝構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811868A (en) * 1996-12-20 1998-09-22 International Business Machines Corp. Integrated high-performance decoupling capacitor
JP2000331805A (ja) * 1999-05-19 2000-11-30 Matsushita Electric Ind Co Ltd 積層型セラミックアレイ
US6459561B1 (en) * 2001-06-12 2002-10-01 Avx Corporation Low inductance grid array capacitor
JP4470013B2 (ja) * 2006-01-04 2010-06-02 日本電気株式会社 キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板
US20080157313A1 (en) * 2006-12-29 2008-07-03 Sriram Dattaguru Array capacitor for decoupling multiple voltages
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
US7605458B1 (en) * 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
JP5413371B2 (ja) * 2008-10-21 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
WO2012157167A1 (ja) * 2011-05-17 2012-11-22 パナソニック株式会社 三次元集積回路、プロセッサ、半導体チップおよび三次元集積回路の製造方法
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
JP2013138123A (ja) * 2011-12-28 2013-07-11 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
US8610281B1 (en) * 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888319A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 半導体集積回路
US20090057867A1 (en) * 2007-08-30 2009-03-05 Vincent Hool Integrated Circuit Package with Passive Component
US20130256834A1 (en) * 2012-03-27 2013-10-03 Globalfoundries Singapore Pte. Ltd. Back-side mom/mim devices
TW201409646A (zh) * 2012-08-02 2014-03-01 Globalfoundries Sg Pte Ltd 整合電源供應之設備
TW201533884A (zh) * 2014-02-25 2015-09-01 Powertech Technology Inc 內藏去耦合電容之半導體封裝構造

Also Published As

Publication number Publication date
MY186309A (en) 2021-07-07
JP6416276B2 (ja) 2018-10-31
EP3123504A1 (en) 2017-02-01
WO2015147881A1 (en) 2015-10-01
JP2017514300A (ja) 2017-06-01
US20170012029A1 (en) 2017-01-12
KR101950078B1 (ko) 2019-02-19
KR20160113701A (ko) 2016-09-30
EP3123504A4 (en) 2017-12-13
CN106463489A (zh) 2017-02-22
TW201541608A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
TWI642165B (zh) 直通矽穿孔連接之背面去耦合技術
US10950537B2 (en) Land side and die side cavities to reduce package z-height
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
US20220285278A1 (en) Via structures having tapered profiles for embedded interconnect bridge substrates
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
TWI706479B (zh) 具有雙面互連裝置的設備、系統以及製造雙面互連裝置的方法
US9419339B2 (en) Package structures including discrete antennas assembled on a device
US10014278B2 (en) Semiconductor chip and stacked semiconductor package having the same
TW201725727A (zh) 在與磁電感器整合的電晶體的兩側上的金屬
US8907451B2 (en) Semiconductor chip and semiconductor apparatus with embedded capacitor
TW201543615A (zh) 空間變換器
US20210202377A1 (en) Skip level vias in metallization layers for integrated circuit devices
US10910305B2 (en) Microelectronic devices designed with capacitive and enhanced inductive bumps