TWI634743B - 可降低寄生電容大小變化程度的開關電路 - Google Patents
可降低寄生電容大小變化程度的開關電路 Download PDFInfo
- Publication number
- TWI634743B TWI634743B TW106128180A TW106128180A TWI634743B TW I634743 B TWI634743 B TW I634743B TW 106128180 A TW106128180 A TW 106128180A TW 106128180 A TW106128180 A TW 106128180A TW I634743 B TWI634743 B TW I634743B
- Authority
- TW
- Taiwan
- Prior art keywords
- main
- circuit
- switching
- switching elements
- sub
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Abstract
本發明提出一種開關電路,其包含:一主開關陣列,包含有分別設置於多個並聯的主信號路徑上的多個主開關元件,且該多個主信號路徑皆耦接於一第一電路節點;一主開關控制電路,設置成控制該多個主開關元件的切換動作;一副開關陣列,包含有分別設置於多個並聯的副信號路徑上的多個副開關元件,且該多個副信號路徑皆耦接於該第一電路節點;以及一副開關控制電路,設置成控制該多個副開關元件的切換動作,以使得該主開關陣列與該副開關陣列中被導通的開關元件總數維持在一臨界數量以上。
Description
本發明有關開關電路,尤指一種可降低寄生電容大小變化程度的開關電路。
在許多積體電路中常會設置並聯的多個開關元件,使得積體電路的電路操作特性可藉由選擇性導通(turn on)或關斷(turn off)特定數量的開關元件來加以改變。
前述選擇性導通或關斷特定數量的開關元件的動作,會導致積體電路中的寄生電容大小產生很大變化。有些積體電路的電路操作特性對於寄生電容的大小特別敏感,倘若不能有效降低寄生電容的大小變化程度,將會對積體電路的運作效能或操作精確性造成嚴重的負面影響。
有鑑於此,如何有效降低積體電路中的寄生電容大小變化程度,實為業界有待解決的問題。
本說明書提供一種開關電路的實施例,其包含:一主開關陣列,包含有分別設置於多個並聯的主信號路徑上的多個主開關元件,且該多個主信號路徑皆耦接於一第一電路節點;一主開關控制電路,設置成控制該多個主開關元件的切換動作;一副開關陣列,包含有分別設置於多個並聯的副信號路徑上的多個副開關元件,且該多個副
信號路徑皆耦接於該第一電路節點;以及一副開關控制電路,耦接於該主開關控制電路,並設置成控制該多個副開關元件的切換動作,以使得該主開關陣列與該副開關陣列中被導通的開關元件總數維持在一臨界數量以上。
上述實施例的優點之一,是藉由副開關控制電路對於副開關陣列的控制,可使主開關陣列與副開關陣列中被導通的開關元件總數維持在一臨界數量以上,能夠降低同時被導通的開關元件的數量變化程度,進而降低開關元件的切換動作對於寄生電容大小的影響。
上述實施例的另一優點,是藉由降低開關電路的相關寄生電容的大小變化程度,可有效提升開關電路所在的積體電路的運作效能或操作精確性。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
100‧‧‧開關電路(switching circuit)
101~108‧‧‧電路節點(circuit node)
110‧‧‧主開關陣列(main switch array)
111~113‧‧‧主信號路徑(main signal path)
114~116‧‧‧主開關元件(main switch element)
117~119‧‧‧主電路模組(main circuit module)
120‧‧‧寄生電容(parasitic capacitor)
130‧‧‧主開關控制電路(main switch control circuit)
140‧‧‧副開關陣列(auxiliary switch array)
141~143‧‧‧副信號路徑(auxiliary signal path)
144~146‧‧‧副開關元件(auxiliary switch element)
147~149‧‧‧副電路模組(auxiliary circuit module)
150‧‧‧副開關控制電路(auxiliary switch control circuit)
圖1為本發明一實施例的開關電路簡化後的功能方塊圖。
圖2為本發明另一實施例的開關電路簡化後的功能方塊圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中,相同的標號表示相同或類似的元件或方法流程。
圖1為本發明一實施例的開關電路100簡化後的功能方塊圖。開關電路100包含一主開關陣列110、一主開關控制電路130、一副開關陣列140、以及一副開關控制電路150。
主開關陣列110包含有多個並聯的主信號路徑(例如圖1中繪示的主信號路徑111、112、與113),以及分別設置於多個並聯的主信號路徑上的多個主開關元件(例如圖1中繪示的主開關元件114、115、
與116)。主開關控制電路130設置成控制主開關陣列110中的多個主開關元件的切換動作。副開關陣列140包含有多個並聯的副信號路徑(例如圖1中繪示的副信號路徑141、142、與143),以及分別設置於多個並聯的副信號路徑上的多個副開關元件(例如圖1中繪示的副開關元件144、145、與146)。副開關控制電路150耦接於主開關控制電路130,並設置成控制副開關陣列140中的多個副開關元件的切換動作,以使得主開關陣列110與副開關陣列140中被導通的開關元件總數維持在大於零的一臨界數量以上。
如圖1所示,主開關陣列110中的主信號路徑111耦接於電路節點101與103之間,主信號路徑112耦接於電路節點101與104之間,而主信號路徑113耦接於電路節點101與105之間。副開關陣列140中的副信號路徑141耦接於電路節點101與106之間,副信號路徑142耦接於電路節點101與107之間,而副信號路徑143耦接於電路節點101與108之間。
在圖1的實施例中,電路節點102、103、104、105、106、107、與108可以是不同的電路節點。實作上,前述的電路節點102可以是一固定電位端(例如,接地端)。
在實際電路中,電路節點101與102之間通常會存在一寄生電容120。換言之,前述的寄生電容120、主開關陣列110中的所有主信號路徑、以及副開關陣列140中的所有副信號路徑,都是屬於並聯關係。
另外,主開關陣列110中的每個主信號路徑上,可以設置與該主信號路徑上的主開關元件串聯的電路模組。另一方面,副開關陣列140中的每個副信號路徑上,也可以設置與該副信號路徑上的副開關元件串聯的電路模組。
例如,在圖1的實施例中,主信號路徑111上設置有與主開關元件114串聯的主電路模組117,主信號路徑112上設置有與主開關元件115串聯的主電路模組118,主信號路徑113上設置有與主開關元件116串聯的主電路模組119,副信號路徑141上設置有與副開關元件144串聯的副電路模組147,副信號路徑142上設置有與副開關元件145串聯的副電路模組148,而副信號路徑143上設置有與副開關元件146串聯的副電路模組149。
實作上,前述的每一主開關元件或副開關元件,皆可用適當的電晶體來實現。每一個主電路模組或副電路模組,皆可用適當的單一電路元件或多個電路元件的組合來實現。例如,每個主電路模組可用單一的類比電路元件(例如,電阻、電容、電感等)來實現,可用多個類比電路元件的組合來實現,可用單一的數位電路元件(例如,邏輯閘、電晶體、正反器等)來實現,可用多個數位電路元件的組合來實現,也可用類比電路元件與數位電路元件的組合來實現。
另外,前述的主開關控制電路130與副開關控制電路150,皆可用各種合適的電路來實現。例如,主開關控制電路130與副開關控制電路150皆可用微處理器或微控制器來實現。在某些實施例中,副開關控制電路150也可以用多個邏輯閘的組合或是多個信號轉換電路的組合來實現。
前述開關電路100中的所有功能方塊可整合在同一積體電路中。
在運作時,開關電路100所在的積體電路的電路操作特性(例如,等效電阻值、等效電容值、等效電感值、增益值、操作頻寬、頻率響應等等),可藉由改變主開關陣列110中被導通的主開關元件數量來加以改變。因此,主開關控制電路130可藉由編程(program)
主開關陣列110中的多個主開關元件的控制信號的方式,來調整開關電路100所在的積體電路的電路操作特性。
另一方面,副開關控制電路150可藉由編程前述的多個副開關元件的控制信號的方式,來調整副開關陣列110中被導通的副開關元件數量,以使得主開關陣列110與副開關陣列140中被導通的開關元件總數維持在一臨界數量以上。實作上,副開關控制電路150可由主開關控制電路130所產生的主開關元件的控制信號,得知主開關陣列110中要被導通的主開關元件數量。或者,主開關控制電路130也可以將主開關陣列110中要被導通的主開關元件數量透過適當格式的信號,傳送給副開關控制電路150,使得副開關控制電路150可得知主開關陣列110中要被導通的主開關元件數量。
請注意,前述副開關陣列140中的副開關元件總數(亦即,副信號路徑總數),可以與主開關陣列110中的主開關元件總數(亦即,主信號路徑總數)相同,也可以與主開關陣列110中的主開關元件總數不同。
在副開關陣列140中的副開關元件總數與主開關陣列110中的主開關元件總數相同的實施例中,副開關控制電路150可將前述的臨界數量設置成與主開關陣列110中的主開關元件總數相同。例如,假設主開關陣列110中共有N個主開關元件,且副開關陣列140中共有N個副開關元件,則副開關控制電路150可用N個並聯的反向器來實現,用於將主開關陣列110中的N個主開關元件的控制信號分別進行反向處理,以做為副開關陣列140中的N個副開關元件的控制信號。如此一來,便可將主開關陣列110與副開關陣列140中同時被導通的開關元件的總數量維持在N個。
在副開關陣列140中的副開關元件總數小於主開關陣列110中的主開關元件總數的實施例中,副開關控制電路150可將前述的臨界數量設置成小於主開關陣列110中的主開關元件總數。例如,副開關控制電路150可依據實際電路應用的環境而定,將前述的臨界數量設置為大於或等於主開關陣列110中的主開關元件總數的十分之一、三分之一、二分之一、三分之二、或是百分之八十。
在主開關控制電路130將主開關陣列110中的全部主開關元件都導通的情況下,副開關控制電路150可以將副開關陣列140中的全部副開關元件都關斷,以使開關電路100中同時被導通的開關元件總數控制在一預定數量以內(在本例中為主開關陣列110中的主開關元件總數)。相反地,在主開關控制電路130將主開關陣列110中的全部主開關元件都關斷的情況下,副開關控制電路150則可將副開關陣列140中的部分或全部副開關元件導通,以使開關電路100中同時被導通的開關元件總數維持在前述的臨界數量以上。
如此一來,藉由副開關陣列140與副開關控制電路150的搭配,可將開關電路100中同時被導通的開關元件的數量變化程度有效控制在一預定範圍之內。
雖然主開關控制電路130對主開關陣列110中的主開關元件的切換動作,會改變寄生電容120的大小,但副開關控制電路150對副開關陣列140的切換動作,可使主開關陣列110與副開關陣列140中被導通的開關元件總數維持在較穩定的範圍內(亦即能夠降低開關電路100中同時被導通的開關元件的數量變化程度),進而降低了主開關陣列110的切換動作對於寄生電容120的大小變化所造成的影響。
另一方面,由於前述開關電路100的架構降低了相關寄生電容120的
大小變化程度,所以能夠有效提升開關電路100所在的積體電路的運作效能或操作精確性。
請注意,前述圖1的電路架構只是一示範性的實施例,並非侷限本發明的實際實施方式。
例如,圖2為本發明另一實施例的開關電路100簡化後的功能方塊圖。在圖2的實施例中,主開關陣列110中的多個主信號路徑111、112、與113,都是耦接於電路節點101與102之間,且副開關陣列140中的多個副信號路徑141、142、與143,也都是耦接於電路節點101與102之間。在此實施例中,前述的寄生電容120、主開關陣列110中的所有主信號路徑、以及副開關陣列140中的所有副信號路徑,同樣也都是屬於並聯關係。
實作上,只要不改變前述寄生電容120、主開關陣列110、以及副開關陣列140三者間的並聯關係,個別主信號路徑與個別副信號路徑的耦接關係,也可以視實際電路需要而加以調整。
另外,在某些實施例中,亦可將前述副開關陣列140中的多個副電路模組全部省略或部分省略,以節省電路的複雜度。
前述有關圖1中的其他元件的連接關係、實施方式、運作方式、以及相關優點等說明,亦適用於圖2的實施例。為簡潔起見,在此不重複敘述。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件,而本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的基準。在說明書及申請專利範圍中所提及的「包含」為開放式的用語,應解釋成「包含但不限
定於」。另外,「耦接」一詞在此包含任何直接及間接的連接手段。因此,若文中描述第一元件耦接於第二元件,則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件,或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式,包含所列舉的其中一個項目或多個項目的任意組合。另外,除非說明書中特別指明,否則任何單數格的用語都同時包含複數格的含義。
以上僅為本發明的較佳實施例,凡依本發明請求項所做的等效變化與修改,皆應屬本發明的涵蓋範圍。
Claims (7)
- 一種開關電路(100),包含:一主開關陣列(110),包含有分別設置於多個並聯的主信號路徑(111、112、113)上的多個主開關元件(114、115、116),且該多個主信號路徑(111、112、113)皆耦接於一第一電路節點(101);一主開關控制電路(130),設置成控制該多個主開關元件(114、115、116)的切換動作;一副開關陣列(140),包含有分別設置於多個並聯的副信號路徑(141、142、143)上的多個副開關元件(144、145、146),且該多個副信號路徑(141、142、143)皆耦接於該第一電路節點(101);以及一副開關控制電路(150),耦接於該主開關控制電路(130),並設置成控制該多個副開關元件(144、145、146)的切換動作,以使得該主開關陣列(110)與該副開關陣列(140)中被導通的開關元件總數維持在一臨界數量以上;其中,該副開關陣列(140)中的副開關元件總數,小於該主開關陣列(110)中的主開關元件總數。
- 如請求項1所述的開關電路(100),其中,該臨界數量大於或等於該主開關陣列(110)中的主開關元件總數的十分之一。
- 如請求項2所述的開關電路(100),其中,該臨界數量大於或等於該主開關陣列(110)中的主開關元件總數的三分之一。
- 如請求項2所述的開關電路(100),其中,該臨界數量大於或等於該主開關陣列(110)中的主開關元件總數的二分之一。
- 如請求項2所述的開關電路(100),其中,該臨界數量大於或等於該主開關陣列(110)中的主開關元件總數的三分之二。
- 如請求項2所述的開關電路(100),其中,該臨界數量大於或等於該主開關陣列(110)中的主開關元件總數的百分之八十。
- 如請求項2所述的開關電路(100),其中,該臨界數量與該主開關陣列(110)中的主開關元件總數相同。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106128180A TWI634743B (zh) | 2017-08-18 | 2017-08-18 | 可降低寄生電容大小變化程度的開關電路 |
US16/002,502 US10530358B2 (en) | 2017-08-18 | 2018-06-07 | Switching circuit capable of reducing parasitic capacitance variation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106128180A TWI634743B (zh) | 2017-08-18 | 2017-08-18 | 可降低寄生電容大小變化程度的開關電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI634743B true TWI634743B (zh) | 2018-09-01 |
TW201914220A TW201914220A (zh) | 2019-04-01 |
Family
ID=64452656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106128180A TWI634743B (zh) | 2017-08-18 | 2017-08-18 | 可降低寄生電容大小變化程度的開關電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10530358B2 (zh) |
TW (1) | TWI634743B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924438A (en) * | 1984-12-28 | 1990-05-08 | Nec Corporation | Non-volatile semiconductor memory including a high voltage switching circuit |
US20110090024A1 (en) * | 2009-10-16 | 2011-04-21 | Broadcom Corporation | Switched Capacitor Array Having Reduced Parasitics |
TW201630249A (zh) * | 2015-02-13 | 2016-08-16 | 立積電子股份有限公司 | 單刀多擲開關 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8745472B2 (en) * | 2012-09-01 | 2014-06-03 | Texas Instruments Incorporated | Memory with segmented error correction codes |
US9584097B2 (en) * | 2014-04-29 | 2017-02-28 | Infineon Technologies Ag | System and method for a switchable capacitance |
US10340704B2 (en) * | 2015-02-13 | 2019-07-02 | Richwave Technology Corp. | Switch device with a wide bandwidth |
-
2017
- 2017-08-18 TW TW106128180A patent/TWI634743B/zh active
-
2018
- 2018-06-07 US US16/002,502 patent/US10530358B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924438A (en) * | 1984-12-28 | 1990-05-08 | Nec Corporation | Non-volatile semiconductor memory including a high voltage switching circuit |
US20110090024A1 (en) * | 2009-10-16 | 2011-04-21 | Broadcom Corporation | Switched Capacitor Array Having Reduced Parasitics |
TW201630249A (zh) * | 2015-02-13 | 2016-08-16 | 立積電子股份有限公司 | 單刀多擲開關 |
Also Published As
Publication number | Publication date |
---|---|
US20190058467A1 (en) | 2019-02-21 |
US10530358B2 (en) | 2020-01-07 |
TW201914220A (zh) | 2019-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9866209B2 (en) | Radio frequency switch with improved switching time | |
KR101350461B1 (ko) | 튜너블 커패시터 | |
US6803680B2 (en) | Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage | |
US6730953B2 (en) | Apparatus, methods and articles of manufacture for a low control voltage switch | |
US7649399B2 (en) | Signal generating and switching apparatus and method thereof | |
US7449955B2 (en) | Chain-chopping current mirror and method for stabilizing output currents | |
TWI634743B (zh) | 可降低寄生電容大小變化程度的開關電路 | |
TWI430315B (zh) | 雙極雙投開關裝置 | |
US10063232B1 (en) | Digitally controlled impedance calibration for a driver using an on-die reference resistor | |
TWI620418B (zh) | 連結至一標準微控制器之作為一整合型週邊設備之類比信號相容互補式金屬氧化物半導體開關 | |
CN111371442B (zh) | 晶体管开关电路 | |
TWI646778B (zh) | 輸入輸出電路 | |
CN109428574B (zh) | 可降低寄生电容大小变化程度的开关电路 | |
JP4945215B2 (ja) | 半導体スイッチ集積回路 | |
JP2019047394A (ja) | シュミットトリガ回路 | |
JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
JP2006121187A (ja) | 半導体切替回路 | |
JP3989916B2 (ja) | スイッチマトリックス | |
US9698778B2 (en) | On-die termination/driving circuit and method of using the same | |
JP4842150B2 (ja) | スイッチ装置 | |
JP3129480U (ja) | Oled素子 | |
US11747850B2 (en) | Current generating circuit and oscillator using current generating circuit | |
TWI493874B (zh) | 位準轉換器以及運算放大器 | |
JP4780302B2 (ja) | 高周波スイッチ回路 | |
JP4764752B2 (ja) | ヒステリシスインバータ回路 |