TWI627549B - 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體 - Google Patents

形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體 Download PDF

Info

Publication number
TWI627549B
TWI627549B TW106115171A TW106115171A TWI627549B TW I627549 B TWI627549 B TW I627549B TW 106115171 A TW106115171 A TW 106115171A TW 106115171 A TW106115171 A TW 106115171A TW I627549 B TWI627549 B TW I627549B
Authority
TW
Taiwan
Prior art keywords
holes
layout
group
color
hole
Prior art date
Application number
TW106115171A
Other languages
English (en)
Other versions
TW201812624A (zh
Inventor
林威呈
陳志良
賴志明
楊超源
曾健庭
蕭錦濤
劉如淦
彭士瑋
簡瑋成
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201812624A publication Critical patent/TW201812624A/zh
Application granted granted Critical
Publication of TWI627549B publication Critical patent/TWI627549B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文揭示了一種形成用於製造積體電路之佈局設計之方法。此方法包括基於設計準則產生積體電路之第一佈局；產生積體電路之標準單元佈局；基於第一佈局及標準單元佈局產生積體電路之通孔顏色佈局以及基於設計規則在通孔顏色佈局上執行顏色檢查。第一佈局具有佈置在第一行及第一列中之第一組通孔。標準單元佈局具有標準單元及佈置在標準單元中之第二組通孔。通孔顏色佈局具有第三組通孔。第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。

Description

形成用於製造積體電路之佈局設計的方 法、設計積體電路之系統及電腦可讀取媒體
本揭露是有關於一種半導體製造技術，且特別是有關於一種產生積體電路佈局設計的系統及方法。
由於半導體製造之技術節點降低，利用多重圖案化技術(multiple patterning techniques，MPTs)來在半導體晶圓上形成特徵與利用單圖案化製程的可能接近程度相比更為接近。MPT使用多個遮罩以在半導體晶圓上形成特徵。著色指將特定特徵分配至對應遮罩。
本揭露提出一種形成用於製造積體電路之佈局設計之方法。此方法包括基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈置、基於第一佈局與標準單元佈局產生積體電路之通孔顏色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第 一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色的子組通孔之通孔將在多遮罩組之不同遮罩上形成。標準單元佈局具有標準單元及佈置在標準單元中的第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
本揭露另提出一種用於設計積體電路之系統。此系統包含經配置以儲存可執行指令之非暫時性電腦可讀取媒體、及耦合至非暫時性電腦可讀取媒體之處理器。此處理器經配置以執行指令，此指令用於基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈局、基於第一佈局及標準單元佈局產生積體電路之通孔顏色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色的子組通孔之通孔將在多遮罩組之不同遮罩上形成。此設計準則包括對應於在多遮罩組中之遮罩數量的遮罩計數。此標準單元佈局具有標準單元及 佈置在標準單元中之第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
本揭露又提出一種電腦可讀取媒體。此電腦可讀取媒體包含用於執行設計積體電路之方法的電腦可執行指令。此方法包括基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈局、在第一佈局與標準單元佈局之間執行顏色映射由此產生積體電路之通孔顏色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。此設計規則包含決定第三組通孔之兩個或更多通孔是否在第一方向或第二方向上對準。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色之子組通孔之通孔將在多遮罩組之不同遮罩上形成。此標準單元佈局具有標準單元及佈置在標準單元中的第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
100‧‧‧佈局設計
102‧‧‧通孔
102[2,2]‧‧‧單元
104‧‧‧子組通孔
106‧‧‧子組通孔
108‧‧‧子組通孔
110a‧‧‧柵格線
110b‧‧‧柵格線
110c‧‧‧柵格線
110d‧‧‧柵格線
110e‧‧‧柵格線
112a‧‧‧柵格線
112b‧‧‧柵格線
112c‧‧‧柵格線
114a‧‧‧單元邊界
114b‧‧‧單元邊界
114c‧‧‧單元邊界
114d‧‧‧單元邊界
200‧‧‧方法
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
208‧‧‧操作
210‧‧‧操作
212‧‧‧操作
214‧‧‧操作
300‧‧‧方法
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
400‧‧‧佈局設計
402[1,1]‧‧‧單元
402[1,2]‧‧‧單元
402[1,K]‧‧‧單元
402[2,1]‧‧‧單元
402[2,K]‧‧‧單元
402[L,1]‧‧‧單元
402[L,2]‧‧‧單元
402[L,K]‧‧‧單元
404‧‧‧通孔
410a‧‧‧柵格線
410b‧‧‧柵格線
410M‧‧‧柵格線
412a‧‧‧柵格線
412b‧‧‧柵格線
412N‧‧‧柵格線
500‧‧‧佈局設計
502a‧‧‧標準單元
502b‧‧‧標準單元
502c‧‧‧標準單元
502d‧‧‧標準單元
504a‧‧‧標準單元
504b‧‧‧標準單元
504c‧‧‧標準單元
506a‧‧‧標準單元
506b‧‧‧標準單元
506c‧‧‧標準單元
506d‧‧‧標準單元
508‧‧‧通孔組
520‧‧‧通孔
522‧‧‧通孔
524‧‧‧通孔
526‧‧‧通孔
600‧‧‧佈局設計
602a‧‧‧單元
602b‧‧‧單元
602c‧‧‧單元
602d‧‧‧單元
604a‧‧‧單元
604b‧‧‧單元
604c‧‧‧單元
606a‧‧‧單元
606b‧‧‧單元
606c‧‧‧單元
606d‧‧‧單元
608‧‧‧通孔組
630‧‧‧單元
632‧‧‧單元
700‧‧‧佈局區域
702‧‧‧佈局設計
704‧‧‧佈局設計
704a‧‧‧佈局區域
706‧‧‧佈局設計
708‧‧‧佈局設計
710‧‧‧佈局設計
712‧‧‧佈局設計
712a‧‧‧佈局區域
800‧‧‧佈局設計
802a‧‧‧多區域
802b‧‧‧多區域
802c‧‧‧多區域
802d‧‧‧多區域
804‧‧‧通孔
806‧‧‧通孔
808‧‧‧通孔
810‧‧‧通孔
812‧‧‧通孔
820a‧‧‧柵格線
820b‧‧‧柵格線
820c‧‧‧柵格線
820d‧‧‧柵格線
900‧‧‧佈局設計
900'‧‧‧佈局設計
901‧‧‧通孔
902‧‧‧通孔
904‧‧‧通孔
906‧‧‧通孔
908‧‧‧通孔
910‧‧‧通孔
912‧‧‧通孔
914‧‧‧通孔
916‧‧‧通孔
918‧‧‧通孔
920‧‧‧通孔
930‧‧‧HOSH通孔
932‧‧‧HOSH通孔
932a‧‧‧第一HOSH通孔
932b‧‧‧第二HOSH通孔
1000‧‧‧佈局設計
1000'‧‧‧佈局設計
1002‧‧‧區域
1004‧‧‧區域
1006‧‧‧區域
1008‧‧‧區域
1100‧‧‧佈局設計
1100'‧‧‧佈局設計
1102‧‧‧區域
1103‧‧‧通孔
1104‧‧‧區域
1106‧‧‧區域
1108‧‧‧區域
1200‧‧‧佈局設計
1200'‧‧‧佈局設計
1202‧‧‧導線
1204‧‧‧導線
1206‧‧‧導線
1208‧‧‧電源計畫通孔
1210‧‧‧電源計畫通孔
1212‧‧‧電源計畫通孔
1214‧‧‧區域
1216‧‧‧區域
1218‧‧‧電源通孔
1220‧‧‧HOSH對通孔
1222‧‧‧HOSH通孔
1300‧‧‧佈局設計
1300'‧‧‧佈局設計
1303‧‧‧通孔
1314a‧‧‧區域
1314b‧‧‧區域
1314c‧‧‧區域
1314d‧‧‧區域
1316a‧‧‧區域
1316b‧‧‧區域
1316c‧‧‧區域
1316d‧‧‧區域
1316e‧‧‧區域
1316f‧‧‧區域
1316g‧‧‧區域
1316h‧‧‧區域
1320‧‧‧HOSH通孔
1322‧‧‧HOSH通孔
1324‧‧‧HOSH通孔
1326‧‧‧HOSH通孔
1400‧‧‧系統
1402‧‧‧硬體處理器
1404‧‧‧非暫時性電腦可讀取儲存媒體
1406‧‧‧電腦程式碼
1408‧‧‧匯流排
1410‧‧‧I/O介面
1412‧‧‧網路介面
1414‧‧‧網路
1416‧‧‧遮罩數量參數
1418‧‧‧通孔柵格間距參數
1420‧‧‧設計準則參數
1422‧‧‧第一佈局參數
1424‧‧‧標準單元佈局參數
1426‧‧‧通孔顏色佈局參數
1428‧‧‧設計規則參數
1430‧‧‧精確之第一佈局參數
1432‧‧‧第二佈局參數
A‧‧‧顏色
B‧‧‧顏色
C‧‧‧顏色
G0‧‧‧間距
G0HOSH‧‧‧間距
G0HOSH‧‧‧間距
HOSH‧‧‧通孔
PH‧‧‧間距
PH1‧‧‧間距
PHP‧‧‧間距
Ppoly‧‧‧間距
PV‧‧‧間距
PV1‧‧‧間距
PV2‧‧‧間距
S1‧‧‧間距
S2‧‧‧間距
S3‧‧‧間距
S4‧‧‧間距
SHOSH‧‧‧間距
X‧‧‧方向
Y‧‧‧方向
當結合隨附圖式閱讀時，自以下詳細描述將更佳地理解本揭露之態樣。應注意，根據業界的標準實務，各特徵並非按比例繪製。事實上，為了使討論更為清楚，可任意增加或減小各特徵之尺寸。
[圖1]係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
[圖2]係根據一些實施例之形成佈局設計之方法的流程圖。
[圖3]係根據一些實施例之產生通孔顏色佈局的流程圖。
[圖4]係根據一些實施例之可用作在圖2或圖3中的佈局設計的部分之圖。
[圖5]係根據一些實施例之可用作在圖2或圖3中之標準單元佈局的佈局設計的部分之圖。
[圖6]係根據一些實施例之可用作在圖2中之通孔顏色佈局的佈局設計的部分之圖。
[圖7]係根據一些實施例之在圖2或圖3中之方法期間佈局設計的示意圖。
[圖8]係根據一些實施例之可用作在圖2或圖3中之通孔顏色佈局的佈局設計的部分之圖。
[圖9A]係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
[圖9B]係根據一些實施例之可用作在圖2或圖3中之通孔顏色佈局的佈局設計的部分之圖。
[圖10A]係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
[圖10B]係根據一些實施例之可用作在圖2或圖3中之用於一種顏色之第一佈局的佈局設計的部分之圖。
[圖11A]係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
[圖11B]係根據一些實施例之可用作在圖2或圖3中之用於一種顏色之第一佈局的佈局設計的部分之圖。
[圖12A]係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
[圖12B]係根據一些實施例之可用作在圖2或圖3中之第二佈局的佈局設計的部分之圖。
[圖13A]係根據一些實施例之可用作在圖2或在圖3中之第一佈局的佈局設計的部分之圖。
[圖13B]係根據一些實施例之可用作在圖2或圖3中之第二佈局的佈局設計的部分之圖。
[圖14]係根據一些實施例之形成佈局設計之系統的方塊圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之特徵。下文描述組件、材料、值、步驟、排列或類似者之特定實例以簡化本揭露。當然，此些實例僅為示例且並不意欲為限制性。涵蓋其他組件、材料、值、步驟、排列或類似者。舉例而言，以下描述中在第二特徵上方 或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。另外，本揭露可在各實例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性術語，諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似術語，來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣解讀本文所使用之空間相對性描述詞。
根據一些實施例，一種設計積體電路的方法包括基於設計準則產生積體電路之第一佈局；產生積體電路之標準單元佈局；基於第一佈局及標準單元佈局產生積體電路之通孔顏色佈局；以及基於設計規則在通孔顏色佈局上執行顏色檢查。
在一些實施例中，第一佈局包括佈置在第一行及第一列中之第一組通孔。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成，及具有不同顏色的子組通孔之通孔將在多遮罩組之不同遮罩上形成。
在一些實施例中，在第一佈局中之通孔被佈置在預定義之著色圖案中。在一些實施例中，此預定義之著色圖案係最佳化佈局設計，此最佳化佈局設計適合與孔收縮(hole shrinkage，HOSH)製程(圖8及圖9A至圖9B)一起使用。在一些實施例中，在第一佈局中之通孔在單個方向上對準，滿足通孔著色設計規則並適合與HOSH製程(圖8及圖9A至圖9B)一起使用。在一些實施例中，標準單元佈局未經著色。在一些實施例中，基於在第一佈局中之顏色資訊來著色通孔顏色佈局。在一些實施例中，通孔顏色佈局係最佳化佈局設計，此最佳化佈局設計適合與HOSH製程(圖8及圖9A至圖9B)一起使用。
第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。在一些實施例中，標準單元佈局包括標準單元和佈置在標準單元中之第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。在一些實施例中，此通孔顏色佈局包括第三組通孔。第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
圖1係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計的部分之圖。
佈局設計100係積體電路之佈局的部分。佈局設計100包括佈置在具有5列和3行之陣列中的一組通孔102。此5列通孔被佈置在第一方向X上。此3行通孔被佈置 在不同於第一方向X之第二方向Y上。五列及三行係用於說明。不同數量之行或列係在本揭示之涵蓋範圍內。
通孔組102位於單元邊界114a、114b、114c及114d中。通孔組102包括一或多個通孔。在一些實施例中，通孔組102之每個通孔具有相同實體尺寸。基於對應顏色A、B或C將通孔組102分為子組通孔104、106或108。顏色A、B、或C表示具有相同顏色的各子組通孔將在多遮罩組之相同遮罩上形成，及具有不同顏色的子組通孔104、106或108之通孔將在多遮罩組之不同遮罩上形成。在圖1中示出之三種顏色A、B及C僅為例示。在一些實施例中，在佈局設計100中存在多於或少於三種顏色。
子組通孔104之通孔具有顏色A並被佈置在通孔行1中。子組通孔106之通孔具有顏色B並被佈置在通孔行2中。子組通孔108之通孔具有顏色C並被佈置在通孔行3中。
柵格線110a、110b、110c、110d及110e(共同稱為「柵格線110」)及柵格線112a、112b及112c(共同稱為「柵格線112」)被佈置在具有數行和數列之陣列中。柵格線110被佈置在第一方向X上及柵格線112被佈置在第二方向Y上。柵格線110之每個柵格線與柵格線110之相鄰柵格線以間距PV分開。柵格線112之每個柵格線與柵格線112之相鄰柵格線以間距PH分開。
柵格線110或112定義其中定位在通孔組102中之通孔的區域。例如，通孔組102之每個通孔的中心部分 位於柵格線110與柵格線112的交點處。通孔列1、2、3、4及5與對應柵格線110a、110b、110c、110d及110e對準。通孔行1、2及3與對應柵格線112a、112b及112c對準。在一些實施例中，基於在佈局設計100之上層或下層中的特徵(圖未示)位置來定位柵格線110或柵格線112，使佈局設計100藉由通孔組102或採用之製程相連接以形成積體電路。
圖2係根據一些實施例之形成積體電路之佈局設計之方法200的流程圖。應瞭解可在圖2所示之方法200之前、期間及/或之後執行額外的操作，且一些其他製程在本文可能僅簡單描述。
在方法200之操作202中，通孔柵格(例如，柵格線110及112之陣列(圖1))在第一方向X上以最小間距PH(圖1及圖5)定義且在第二方向Y上以最小間距PV(圖1及圖5)定義。柵格線110及112之陣列(圖1)或柵格線410及412之陣列(圖4至圖5)係操作202之通孔柵格之實施例。在一些實施例中，在操作202中此通孔柵格係從外部組件接收。在一些實施例中，基於從使用者或外部組件接收之資訊產生此通孔柵格。
方法200繼續進行操作204，此操作定義積體電路之設計準則。在一些實施例中，在操作204中此設計準則係從使用者或外部組件接收。在一些實施例中，基於從使用者或外部組件接收之資訊產生此設計準則。在一些實施例中，積體電路之設計準則包括積體電路之遮罩計數、積體電 路之通孔間隔規則(例如，G0、G0HOSH及SHOSH(圖8))和孔收縮(HOSH)規則(例如，式9至式14及對準之通孔(圖8及圖9A至圖9B))、積體電路之佈局要求(例如，最小間隔)、或積體電路之放置和佈線要求。遮罩計數對應於用以製造積體電路之遮罩數量。遮罩計數係二或更多。在一些實施例中，積體電路之佈局要求包括在相同行或列中之兩個通孔之間的最小間隔(圖5)。在一些實施例中，積體電路之放置與佈線要求包括在電源計畫通孔(圖12A至圖12B)與相同顏色之相鄰通孔之間的最小間隔要求。在一些實施例中，相鄰通孔係位於遠離另一通孔之一列或一行的通孔。
方法200繼續進行操作206，此操作基於設計準則及通孔柵格產生積體電路之第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))。操作206之第一佈局係佈局設計100(圖1)之實施例。第一佈局包括佈置在數行及數列中之第一組通孔(例如，通孔102(圖1)或通孔404(圖4))。基於對應顏色(例如，顏色A、B、C(或用於四重圖案化之D))將第一組通孔(例如，通孔102(圖1)或通孔404(圖4))分為子組通孔(例如，子組通孔104、106或108(圖1))。在一些實施例中，第一佈局係與HOSH製程(圖8及圖9A至圖9B)一起使用的通孔之預定義著色佈局。在一些實施例中，第一佈局係適合與HOSH製程(圖8及圖9A至圖9B)一起使用的著色通孔之最佳化預定義佈局。在一些實施例中，在操作206之第一佈局中存在多於或少於三種顏色。
方法200繼續進行操作208，此操作產生積體電路之標準單元佈局(例如佈局設計500(圖5))。標準單元佈局(例如，佈局設計500(圖5))包括標準單元(例如，標準單元510(圖5))及佈置在標準單元中的第二組通孔(例如，通孔組508(圖5))。在一些實施例中，穿過此標準單元佈置第二組通孔。在一些實施例中，標準單元(例如，標準單元510(圖5))係邏輯閘極單元。在一些實施例中，邏輯閘極單元包括及、或、反及、反或、互斥或、反、及-或-反(AND-OR-Invert，AOI)、或-及-反(OR-AND-Invert，OAI)、多工、正反器、緩衝器(BUFF)、鎖存器、延遲、時鐘單元、或類似者。第二組通孔之每個通孔以至少最小間距彼此分開。在一些實施例中，第二組通孔之通孔經配置以將數個標準單元之一個標準單元電連接至在積體電路中之其他層。在一些實施例中，第二組通孔之通孔經配置以將數個標準單元之一個標準單元電連接至在積體電路中之其他標準單元。此第二組通孔或標準單元係未經著色的。在一些實施例中，從儲存在單元庫中之標準單元或通孔的預設計佈局產生標準單元佈局。在一些實施例中，第二組通孔係儲存在單元庫中之標準單元的部分。
方法200繼續進行操作210，此操作基於第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))及標準單元佈局(例如，佈局設計500(圖5))產生積體電路之通孔顏色佈局(例如，佈局設計600(圖6))。在一些實施例中，此通孔顏色佈局包括第三組通孔(例如，通 孔組608(圖6))。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。第三組通孔之大小係小於或等於第二組通孔之大小。
此通孔顏色佈局(例如，佈局設計600(圖6))包括來自標準單元佈局(例如，佈局設計500(圖5))及第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))的特徵。例如，從此標準單元佈局(例如，佈局設計500(圖5))，通孔顏色佈局(例如，佈局設計600(圖6))包括標準單元和此標準單元之對應位置，以及第二組通孔之部分和此部分第二組通孔之對應位置。例如，從第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))，此通孔顏色佈局(例如，佈局設計600(圖6))包括對應子組通孔之顏色。
在一些實施例中，通孔顏色佈局(例如，佈局設計600(圖6))包含標準單元和標準單元之對應位置、第三組通孔和此第三組通孔之對應位置，以及來自第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))之對應子組通孔之顏色。
針對單一顏色產生通孔顏色佈局(例如，佈局設計600(圖6))。在一些實施例中，重複操作210以產生用於各對應顏色之通孔顏色佈局(例如，佈局設計600(圖6))。在一些實施例中，操作210包括在第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))與標準單元佈局(例如，佈局設計500(圖5))之間執行顏色映射。 在一些實施例中，通孔顏色佈局(例如，佈局設計600(圖6))係適合與HOSH製程(圖8及圖9A至圖9B)一起使用的最佳化佈局設計。
方法200繼續進行操作212，此操作基於設計規則在通孔顏色佈局(例如，佈局設計600(圖6))或第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))上執行顏色檢查。在操作212中執行之顏色檢查包括決定此通孔顏色佈局(例如，佈局設計600(圖6))或第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))是否符合設計規則。
若決定通孔顏色佈局(例如，佈局設計600(圖6))或第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))已通過此顏色檢查，則方法200進行至操作214。若決定通孔顏色佈局(例如，佈局設計600(圖6))或第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))未通過此顏色檢查，則方法200返回至操作206，此操作修改第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))。在一些實施例中，若修改第一佈局，則亦修改通孔顏色佈局(例如，基於經修改之第一佈局產生)。在一些實施例中，重複方法200之操作206、208、210及212直至經修改之第一佈局及對應經修改之通孔顏色佈局通過操作212之顏色檢查。在一些實施例中，重複方法200直至通孔顏色佈局適合與HOSH製程(圖8及圖9A至圖9B)一起使用。在一些實施例中，操作212包括顯示顏色檢查之 結果。在一些實施例中，顏色檢查之結果包括通過或未通過一或多個設計規則及通過或未通過一或多個設計規則之對應位置。在一些實施例中，藉由使用者介面(圖未示)顯示結果。
在一些實施例中，設計規則包括在通孔顏色佈局(例如，佈局設計600(圖6))中之每個通孔之間的間隔要求。例如，若在通孔顏色佈局(例如，佈局設計600(圖6))中之通孔彼此未充分分開，則由於短路通孔而不能一致地製造此等通孔。在一些實施例中，設計規則取決於用於積體電路設計中之遮罩數量或顏色、在用於HOSH製程(圖8及圖9A至圖9B)之佈局設計中通孔之適合性。
在一些實施例中，設計規則包括在通孔之間的間距間隔要求(例如，第一及第二幾何形狀要求(圖10A至圖10B及圖11A至圖11B))。在一些實施例中，設計規則包括用於HOSH製程之要求(例如，規則通孔圖案及式9至式14(圖8及圖9A至圖9B))。在一些實施例中，設計規則包括用於HOSH製程之通孔間距(例如，S1、S2、及S3)及通孔間距(例如，PH1、PV1、PH2及間距PV2，以及間距PHP(圖8及圖9A至圖9B))。在一些實施例中，設計規則包括在操作204之設計準則中定義的通孔間隔規則。
方法200繼續進行操作214，此操作基於對應通孔顏色佈局(例如，佈局設計600(圖6))形成用於對應顏色之遮罩。在一些實施例中，針對每種顏色重複方法200 以形成多遮罩組，其中每個遮罩具有不同對應顏色。在一些實施例中，在操作214之後，此多遮罩組用於形成積體電路。
操作202至操作214之一或多者係藉由處理元件來執行，此處理元件經配置以執行用於形成積體電路之佈局設計的指令。在一些實施例中，使用與用於操作202至操作214之另一操作相同的處理元件來執行操作202至操作214之一個操作。在一些實施例中，使用與用於執行操作202至214之另一操作不同之專用處理元件來執行操作202至操作214之一個操作。
圖3係根據一些實施例之產生積體電路之通孔顏色佈局之方法300的流程圖。應瞭解可在圖3所示之方法300之前、期間、及/或之後執行額外的操作，及一些其他製程在本文可能僅簡單描述。
方法300係具有相似部件之圖2之操作210的實施例。在一些實施例中，方法300係在具有相似部件之圖2之操作210之第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))與標準單元佈局(例如，佈局設計500(圖5))之間執行顏色映射之實施例。根據一些實施例之圖3之圖示說明在圖7中示出。
在方法300之操作302中，將標準單元佈局(例如，佈局設計500(圖5))之特徵添加至第二佈局(例如，佈局設計706(圖7))。在一些實施例中，標準單元佈局(例如，佈局設計500(圖5))之特徵包括第二組通孔及對應位置。在一些實施例中，於在第二佈局(例如，佈局設 計706(圖7))中之相同對應位置將標準單元佈局(例如，佈局設計500(圖5))之特徵添加至第二佈局(例如，佈局設計706(圖7))。在一些實施例中，操作302包含於在第二佈局(例如，佈局設計706(圖7))中之相同對應位置將此組標準單元、第二組通孔及此組標準單元與第二組通孔的對應位置添加至第二佈局(例如，佈局設計706(圖7))。
方法300繼續進行操作304，此操作將在第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))中之顏色特徵添加至在第二佈局(例如，佈局設計706(圖7))中之對應特徵。在一些實施例中，第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))之特徵包括第一組通孔，及在第二佈局(例如，佈局設計706(圖7))中之對應特徵包括第二組通孔。在一些實施例中，操作304包含若在第一組通孔中之通孔具有與在第二組通孔中之通孔相同的位置，則將在第一組通孔中之通孔顏色添加至在第二佈局(例如，佈局設計706(圖7))中之對應通孔。在此等實施例中，針對在第二組通孔中之每個通孔重複操作304。
方法300繼續進行操作306，此操作基於此顏色篩選第二佈局(例如，佈局設計706(圖7))。在經篩選之第二佈局(例如，佈局設計600(圖6)或佈局設計708、710或712(圖7))中的每個通孔具有相同顏色。經篩選之第二佈局(例如，佈局設計600(圖6)或佈局設計708、710或712(圖7))係通孔顏色佈局。在一些實施例中，第一 佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))及標準單元佈局(例如，佈局設計500(圖5))在第一方向X上具有相同大小，且在第二方向Y上具有相同大小。
操作302至操作306之一或多者係藉由處理元件來執行，此處理元件經配置以執行用於產生積體電路之通孔顏色佈局(例如，佈局設計600)的指令。在一些實施例中，使用與用於操作302至操作306之另一操作相同的處理元件來執行操作302至操作306之一個操作。在一些實施例中，使用與用於執行操作302至操作306之另一操作不同的處理元件來執行操作302至操作306之一個操作。
使用先前揭示方法之至少一者，產生第一佈局(例如，佈局設計100(圖1)或佈局設計400(圖4))或通孔顏色佈局(例如，佈局設計600(圖6)或佈局設計708、710或712(圖7))，比其他方法具有更簡單之設計規則並滿足具有更嚴格要求之通孔間隔規則。同樣，產生根據一或多個實施例之第一佈局或通孔顏色佈局，比其他方法具有更簡單之著色設計規則或著色設計規則檢查。另外，採用獲自一或多個實施例之第一佈局或通孔顏色佈局，製程與其他方法相比具有更佳製程控制。
使用先前揭示之實施例之至少一者，採用第一佈局或通孔顏色佈局，與其他方法相比具有更小之通孔間隔規則並由HOSH/HOSH對製程(圖8及圖9A至圖9B)使用，此HOSH/HOSH對製程建立與其他方法相比具有更小通孔間隔及更廉價遮罩的積體電路。同樣，根據一或多個實施例 利用在單一方向上對準之通孔圖案來產生通孔顏色佈局且此通孔顏色佈局能夠用於HOSH/HOSH對製程(圖8及圖9A至圖9B)。
在一些實施例中，在第一佈局中之通孔被佈置在預定義之通孔著色圖案中，此預定義之通孔著色圖案產生可著色之佈局設計(例如，通孔顏色佈局(例如，佈局設計600(圖6)或佈局設計708、710或712(圖7)))。在一些實施例中，此預定義之通孔著色圖案係以三重圖案、三重蝕刻(3P3E)或四重圖案、四重蝕刻(4P4E)來實施。
圖4係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計400的部分之圖。
佈局設計400係佈局設計100(圖1)之實施例。
佈局設計400包括佈置在M列及N行中之一組通孔404，其中M係對應於在佈局設計400中之通孔之列數的整數及N係對應於在佈局設計400中之通孔之行數的整數。通孔組404具有一或多個通孔。此M列通孔被佈置在第一方向X上及此N行通孔被佈置在第二方向Y上。
柵格線410a、410b、...410M(共同稱為「柵格線410」)及柵格線412a、412b、...412N(共同稱為「柵格線412」)被佈置在具有M列和N行之陣列中。柵格線410被佈置在第一方向X上及柵格線412被佈置在第二方向Y上。柵格線410與M列通孔對準。柵格線410與N行通孔對準。通孔組404位於柵格線410與412之交點處。在一些實施例中，基於在佈局設計400之上層或下層中的特徵(圖未 示)位置來定位柵格線410或柵格線412，佈局設計400藉由通孔組404或用來形成積體電路之製程相連接。
將通孔組404分為複數個單元(402[1,1]、402[1,2]、402[1,K]、402[2,1]、402[2,2]、402[2,K]、402[L,1]、402[L,2]及402[L,K]，共同稱為「單元402」)，此複數個單元被佈置在具有L列單元及K行單元之陣列中，其中在佈局設計400中L係對應於單元列數之整數及K係對應於單元行數之整數。此L列單元被佈置在第一方向X上。此K行單元被佈置在第二方向Y上。
單元402之每個單元係佈局設計100(圖1)。單元402之每個單元包括佈置在具有5列和3行之陣列中的一組通孔。五列及三行係用於說明。不同數量之行或列係在本揭示之涵蓋範圍內。在一些實施例中，在第一方向X上的單元402之每個單元係相同大小。在一些實施例中，在第二方向Y上的單元402之每個單元係相同大小。
圖5係根據一些實施例之可用作在圖2或圖3中之標準單元佈局的佈局設計500的部分之圖。
佈局設計500包括標準單元502a、502b、502c、502d、504a、504b、504c、506a、506b、506c、506d(共同稱為「標準單元510」)及一組通孔508。通孔組508被佈置在標準單元510中。在標準單元510中通孔組508之通孔數量及對應位置係用於說明。在標準單元510之每個單元中通孔組508之通孔的不同數量或對應位置係在本揭示之涵蓋範圍內。標準單元510包括其他特徵，但出於 易於說明之目的並未顯示。在一些實施例中，標準單元510之標準單元係邏輯閘極單元。
標準單元502a、502b、502c及502d被佈置在單元列1中。標準單元504a、504b及504c被佈置在單元列2中。標準單元506a、506b、506c及506d被佈置在單元列L1中，其中在佈局設計500中L1係對應於單元列數之整數。此L1列單元被佈置在第一方向X上。在一些實施例中，在佈局設計500中單元列L1之數量係與在佈局設計400中列L之數量相同。在一些實施例中，在圖5中之標準單元510之標準單元的大小(分別在第一方向X或第二方向Y上)係與在圖4中之單元402之單元的大小(在第一方向X或第二方向Y上)相同。
通孔組508於柵格線410和柵格線412之一些交點處定位。通孔組508之每個通孔在第二方向Y上以至少最小間距PV彼此分開。通孔組508之每個通孔在第一方向X上以至少最小間距PH彼此分開。在一些實施例中，最小間距PH等於最小間距PV。在一些實施例中，最小間距PH不等於最小間距PV。在一些實施例中，作為操作204之設計準則之佈局要求的一部分，在相同行中之2個通孔以至少2個最小間距(例如，PV)彼此分開。在一些實施例中，作為操作204之設計準則之佈局要求的一部分，在相同列中之2個通孔以至少1個間距(例如，PH)彼此分開。不同數量之最小間距係在本揭示之涵蓋範圍內。
標準單元502a包括通孔520、522、524及526。通孔520及通孔524以第一間距(圖未示)彼此分開。第一間距(圖未示)等於最小間距PH。通孔522及通孔526以第二間距(圖未示)彼此分開。第二間距(圖未示)大於最小間距PV。
在一些實施例中，通孔組508之通孔經配置以將標準單元510之標準單元電連接至在積體電路中之其他層。在一些實施例中，通孔組508之通孔經配置以將標準單元510之標準單元電連接至在積體電路中之其他標準單元。通孔組508或標準單元510係未經著色的。
圖6係根據一些實施例之可用作在圖2中之通孔顏色佈局的佈局設計的部分之圖。
佈局設計600可用作在操作306之後的圖3之第二佈局。在一些實施例中，佈局設計600源自佈局設計400(圖4)及佈局設計500(圖5)。與圖4之佈局設計400相比，佈局設計600不包括顏色B及C之通孔。
佈局設計600包括單元602a、602b、602c、602d、604a、604b、604c、606a、606b、606c、606d(共同稱為「單元610」)及通孔組608。在一些實施例中，單元610對應於標準單元510(圖5)。通孔組608源自通孔組508(圖5)。通孔組608係在方法200(圖2)之操作210中之第三組通孔的實施例。
通孔組608被佈置在單元610中。在一些實施例中，在單元610之對應單元中的通孔組608中之每對通孔係 在第二方向Y上對準。在一些實施例中，在單元610之對應單元中的通孔組608中之每對通孔係在第二方向X上對準。在一些實施例中，若此等通孔在單一方向上對準並滿足其他設計規則(圖8及圖9A至圖9B)，則使用HOSH或HOSH對製程來製造此等通孔。
通孔組608包括通孔520、522、630及632以及其他通孔(圖未標)。通孔組608具有單一顏色(例如，顏色A)。在單元610中之通孔組608的通孔之數量及對應位置係用於說明。在單元610之每個單元中通孔組608之通孔的不同數量或對應位置係在本揭示之涵蓋範圍內。單元610包括其他特徵，但出於易於說明之目的並未顯示。
與圖5相比，在通孔組608中通孔之數量係小於在通孔組508中通孔之數量。與圖5相比，通孔組608具有一種顏色(例如，顏色A)。
單元620a包括通孔520和通孔522。與圖5相比，單元602a不包括通孔524及526，且通孔520及522具有一種顏色(例如，顏色A)。
通孔520和通孔630在第一方向X上以間距PH1彼此分開。間距PH1大於最小間距PH。間距PH1係在第一方向X上通孔組608之兩個通孔之間的中心至中心之間距。
通孔520和通孔522在第二方向Y上以間距PV1彼此分開。間距PV1大於最小間距PV。間距PV1係在第二方向Y上通孔組608之兩個通孔之間的中心至中心之間距。
通孔522和通孔632在任何方向上以間距S1彼此分開。在一些實施例中，間距S1大於最小間距G0(圖8)。最小間距G0(圖8)被定義為由相同遮罩(例如，相同顏色)製造之兩個通孔之間的最小間距。
圖7係根據一些實施例之在圖3中之方法期間可使用的佈局設計的部分之圖。
佈局設計702係佈局設計400(圖4)之變化形式。根據一或多個實施例，佈局設計702可用作在方法200(圖2)中之第一佈局。
佈局設計704係佈局設計500(圖5)之變化形式。根據一或多個實施例，佈局設計704可用作在方法200(圖2)中之標準單元佈局。
佈局設計706源自佈局設計400(圖4)及佈局設計500(圖5)。
佈局設計708係佈局設計600(圖6)之實施例。佈局設計710係佈局設計600(圖6)之實施例。佈局設計712係佈局設計600(圖6)之實施例。根據一或多個實施例，佈局設計708、710或712可用作在方法200(圖2)中之通孔顏色佈局。
根據一或多個實施例，佈局設計702可用作在方法300之操作304期間的第一佈局。
根據一或多個實施例，佈局設計704可用作在方法300之操作302期間的標準單元佈局。
根據一或多個實施例，佈局設計706可用作在方法300中之第二佈局。方法300採用佈局設計702和佈局設計704之特徵以產生佈局設計706。
根據一或多個實施例，佈局設計708係佈局設計之實施例，此佈局設計對應於在方法300之操作306之後的經篩選之第二佈局。在一些實施例中，在操作306期間基於顏色A篩選佈局設計706，產生佈局設計708。
根據一或多個實施例，佈局設計710係佈局設計之實施例，此佈局設計對應於在方法300之操作306之後的經篩選之第二佈局。在一些實施例中，在操作306期間基於顏色B篩選佈局設計706，產生佈局設計710。
根據一或多個實施例，佈局設計712係佈局設計之實施例，此佈局設計對應於在方法300之操作306之後的經篩選之第二佈局。在一些實施例中，在操作306期間基於顏色C篩選佈局設計706，產生佈局設計712。
佈局設計704包括佈局區域704a。換言之，佈局區域704a係佈局設計704之部分。佈局設計712包括佈局區域712a。換言之，佈局區域712a係佈局設計712之部分。
圖8係根據一些實施例之可用作在圖2或圖3中之通孔顏色佈局的佈局設計800的部分之圖。
佈局設計800係佈局區域712a之部分。
佈局設計800說明通孔間距(例如，G0、G0HOSH及SHOSH)之通孔間隔規則的實施例，此等通孔間隔規則係方法200(圖2)之操作204之設計準則的部分。
佈局設計800包括多區域802a、802b、802c及802d(共同稱為「多區域802」)。佈局設計800進一步包括通孔804、806、808、810及812(共同稱為「通孔820」)。通孔820具有相同顏色C。
多區域802在第二方向Y上延伸並在第一方向X上彼此分開。多區域802a、802b、802c及802d與對應柵格線820a、820b、820c及820d(共同稱為「柵格線820」)相對準。柵格線802a、802b、802c及802d穿過每個對應多區域802a、802b、802c及802d之中心在第二方向Y上延伸。多區域802在第一方向X上以最小多間距Ppoly彼此分開。最小多間距Ppoly係在區域802之間的中心至中心之多間距。在一些實施例中，最小多間距Ppoly係在區域802之間的邊緣至邊緣之間距。在一些實施例中，多區域802在第一方向X上延伸(圖未示)並在第二方向Y上彼此分開(圖未示)，而非在第二方向Y上延伸(如圖8所示)並在第一方向X上彼此分開。在此等實施例中，多區域802在第二方向Y上以最小多間距Ppoly彼此分開。多間距Ppoly對應於用於多區域802之最小間隔要求以增加藉由單遮罩之積體電路之製造製程的精確度。
通孔804及通孔806在第二方向Y上以最小通孔間距G0彼此分開。通孔間距G0對應於在單遮罩中之兩個通孔之間的最小間隔要求。從通孔820之每個通孔的中心來量測通孔間距G0。
在一些實施例中，通孔間距G0與多間距Ppoly之間的關係由式1表示：Ppoly≦G0≦3*Ppoly (1)
通孔810和通孔812在第二方向Y上以最小通孔間距G0HOSH彼此分開。通孔間距G0HOSH對應於在單遮罩中並藉由HOSH製程形成之兩個通孔之間的最小間隔要求。在單遮罩中並藉由HOSH製程形成之兩個通孔被稱為HOSH通孔。未由HOSH製程形成之通孔被稱為非HOSH通孔。HOSH通孔具有小於非HOSH通孔之面積的面積。在一些實施例中，HOSH通孔具有小於非HOSH通孔之直徑的直徑。
從通孔810和812之中心來量測通孔間距G0HOSH。通孔810和812被表徵為HOSH通孔。
在一些實施例中，通孔間距G0HOSH與多間距Ppoly之間的關係由式2表示：0.5*Ppoly≦G0HOSH≦2*Ppoly (2)
在一些實施例中，HOSH製程藉由降低使用HOSH製程之HOSH通孔的大小來確保由單遮罩製造積體電路的精確度。在一些實施例中，若未降低HOSH通孔之大小，則未充分間隔HOSH通孔以在相同遮罩上製造。
HOSH製程包括在絕緣層中形成至少第一孔和第二孔。在一些實施例中，絕緣層係在基板上方。用於絕緣層之材料的實例包括，但不限於，碳化矽、碳氧化矽、碳氮化矽、其他絕緣材料、或其組合。此絕緣層具有頂表面及底 表面。在一些實施例中，第一孔及第二孔從絕緣層之底表面延伸至絕緣層之頂表面。在一些實施例中，第一孔及第二孔在第一方向X或第二方向Y上彼此對準。在一些實施例中，第一孔及第二孔具有彼此相同之面積。在一些實施例中，第一孔及第二孔具有彼此相同之直徑。第一孔及第二孔以第一距離彼此分開。在絕緣層中形成之不同數量之孔係在本揭示之涵蓋範圍內。藉由第一蝕刻製程形成第一孔及第二孔。第一蝕刻製程包括濕式蝕刻製程、乾式蝕刻製程、化學蝕刻製程、電漿蝕刻製程、其他適合的蝕刻製程、或其組合。
HOSH製程進一步包括利用第一導電材料填充第一孔及第二孔。第一導電材料及絕緣層被稱為金屬化層。在一些實施例中，第一導電材料包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或另一適合的導電材料，此另一適合的導電材料係藉由物理氣相沉積製程、化學氣相沉積製程、電鍍製程、或其他適合的製程之一或多者在一或多層中形成。在一些實施例中，利用第一導電材料填充第一孔及第二孔包括執行化學機械平坦化(chemical mechanical planarization，CMP)製程以移除過量第一導電材料，此過量第一導電材料未被填充在第一孔或第二孔中。
HOSH製程進一步包括在金屬化層上沉積金屬間介電(inter-metal dielectric，IMD)層。在一些實施例中，IMD層包括低k介電材料，諸如含碳之低k介電材料，此低k介電材料可進一步包括矽、氧、氮、或其組合。IMD層具有頂表面及底表面。
HOSH製程進一步包括在IMD層中形成至少第三孔及第四孔。在一些實施例中，第三孔及第四孔從IMD層之底表面延伸至IMD層之頂表面。在一些實施例中，第三孔及第四孔在第一方向X或第二方向Y上彼此對準。在一些實施例中，第三孔及第四孔在與第一孔及第二孔相同之方向上彼此對準。在一些實施例中，第三孔及第四孔具有彼此相同之面積。在一些實施例中，第一孔或第二孔之面積係與第三孔或第四孔之面積相同。第三孔及第四孔係藉由第二蝕刻製程形成。第二蝕刻製程包括濕式蝕刻製程、乾式蝕刻製程、化學蝕刻製程、電漿蝕刻製程、其他適合的蝕刻製程、或其組合。在一些實施例中，第三孔及第四孔具有彼此相同之直徑。在一些實施例中，第一孔或第二孔之直徑係與第三孔或第四孔之直徑相同。第三孔及第四孔以第二距離彼此分開。在一些實施例中，第一距離等於第二距離。在IMD層中形成之不同數量之孔係在本揭示之涵蓋範圍內。
HOSH製程進一步包括利用第二導電材料填充第三孔及第四孔。在一些實施例中，第二導電材料包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或另一適合的導電材料，此另一適合的導電材料係藉由物理氣相沉積製程、化學氣相沉積製程、電鍍製程、或其他適合的製程之一或多者在一或多層中形成。在一些實施例中，利用第一導電材料填充第三孔及第四孔包括執行CMP製程以移除過量第二導電材料，此過量第二導電材料未被填充在第三孔或第四孔中。在第一孔、第二孔、第三孔及第四孔中的第一及第二導電材料被配 置為HOSH通孔。在一些實施例中，HOSH通孔被配置為在金屬化層下方之互連元件，例如，電晶體、電阻器、電容器、二極體、及其他主動或被動元件。
在一些實施例中，HOSH製程包括其他步驟或與已揭示之操作次序不同之操作。在一些實施例中，HOSH製程進一步包括形成一或多個遮罩層或者一或多個抗蝕劑層(resist layer)。在一些實施例中，一或多個遮罩層或者一或多個抗蝕劑層係用於形成第一孔、第二孔、第三孔或第四孔之一或多者。在一些實施例中，圖案化此一或多個抗蝕劑層。
在一些實施例中，通孔間距G0HOSH小於通孔間距G0。與未使用HOSH製程製造之通孔相比，藉由HOSH製程形成之通孔可更緊密地形成在一起。
通孔808與通孔810或通孔812以最小通孔間距SHOSH分開。通孔間距SHOSH對應於在HOSH通孔(例如，通孔810或812)與在單遮罩中之另一通孔之間的最小間隔要求。從通孔810或812至通孔808之中心來量測通孔間距SHOSH。
在一些實施例中，通孔間距SHOSH與多間距Ppoly之間的關係由式3表示：Ppoly≦SHOSH≦3*Ppoly (3)
具有通孔間距(例如，G0、G0HOSH及SHOSH)滿足由式1至式3表示之最小間隔要求之積體電路設計藉由 能夠克服製造變異之單遮罩/顏色來確保製造積體電路之精確度。
在一些實施例中，具有大於對應最小間隔要求之尺寸的製造之遮罩導致所製造之積體電路能夠克服製造變異並增加產量。在一些實施例中，經製造具有不滿足式1至式3之最小間隔要求之尺寸之遮罩使產量降低且導致所製造之積體電路可能具有缺陷，此缺陷係由於製造變異或在組件之間的不充分間隔。
圖9A係根據一些實施例之可用作在圖2或圖3中之通孔顏色佈局的佈局設計900的部分之圖。
佈局設計900係佈局區域712a(圖7)之部分。佈局設計900係佈局設計600(圖6)之實施例。
佈局設計900說明一組間隔要求，此組間隔要求被包括作為方法200(圖2)之操作212之設計規則的一部分。此組間隔要求包括在通孔之間的間距(例如，PH1、PV1及S1)及在藉由相同遮罩/相同顏色(例如，顏色C)形成的積體電路之佈局設計900中之通孔之間的最小間隔要求。此組間隔要求係由式4至式8規定。方法200(圖2)之操作212之設計規則包括由式4至式8規定之此組間隔要求。在一些實施例中，佈局設計900說明滿足式4至式8之要求的非HOSH通孔。
佈局設計900包括通孔901。通孔901係通孔組608(圖6)之實施例。通孔901包括通孔902、904、906、908、910、912、914、916、918、920及其他通孔(圖 未標)。通孔901具有單一顏色(例如，顏色C)。通孔901之數量及對應位置係用於說明。通孔901之不同數量或對應位置係在本揭示之涵蓋範圍內。佈局設計900包括其他特徵，但出於便於說明之目的並未顯示。
通孔901之一個通孔與通孔901之另一通孔在第二方向Y上彼此對準並以間距PV1分開。例如，通孔902與904在第二方向Y上(例如，沿著相同行)對準。通孔902與904在第二方向Y上以間距PV1彼此分開。從通孔902及904之中心來量測通孔間距PV1。在一些實施例中，間距PV1大於佈局圖案900之最小間距PV(圖5)。
間距PV1係方法200(圖2)之操作212之設計規則的部分。間距PV1係在單遮罩中之兩個通孔之間的距離，及此兩個通孔在第二方向Y上對準。在一些實施例中，間距PV1由式4表示；PV1=PV*N1 (4)其中N1係正整數，間距PV係佈局圖案900(例如，通孔顏色佈局)或佈局圖案500(例如，標準單元佈局)之最小間距。
在一些實施例中，間距PV1與最小通孔間距G0之間的關係由式5表示：PV1≧G0 (5)
在第一方向X上彼此對準的通孔901之一個通孔與通孔901之另一通孔以間距PH1分開。例如，通孔906與908在第一方向X上(例如，沿著相同列)對準。通孔906 與908在第一方向X上以間距PH1彼此分開。從通孔906及908之中心來量測通孔間距PH1。間距PH1大於佈局圖案900之最小間距PH(圖5)。
間距PH1係方法200(圖2)之操作212之設計規則的一部分。間距PH1係在單遮罩中之兩個通孔之間的距離，及此兩個通孔在第一方向X上對準。在一些實施例，間距PH1係由式6A表示：PH1=PH*N2=PH*M*N3 (6A)其中N2係由式6B表示的遮罩M之倍數，間距PH係在第一方向X上佈局圖案900(例如，通孔顏色佈局)或佈局圖案500(例如，標準單元佈局)之最小間距。
倍數N2係正整數。在一些實施例中，倍數N2係由式6B表示：N2=M*N3 (6B)
其中M係遮罩之數量，N3係正整數。如式6A及式6B所示，間距PH1係佈局圖案900之最小間距PH之倍數。例如，在一些實施例中，若遮罩M之數量等於3，則倍數N2對應於數列3、6、9(N3之對應值分別等於1、2、3)。例如，在一些實施例中，若遮罩M之數量等於4，則倍數N2對應於數列4、8、12(N3之對應值分別等於1、2、3)。
在一些實施例中，間距PH1與最小通孔間距G0之間的關係由式7表示：PH1≧G0 (7)
通孔901之一個通孔與通孔901之另一通孔以間距S1分開。在未在單一方向上對準之通孔901之間量測間距S1。例如，通孔910及904以間距S1彼此分開。在此實例中，通孔910及904未在第一方向X(例如，沿著相同列)或第二方向(例如，沿著相同行)上對準。從通孔910及904之中心來量測通孔間距S1。在一些實施例中，在單一方向上對準之通孔901(圖未示)之間量測間距S1。例如，在此等實施例中，通孔間距S1對應於間距PH1或間距PV1。
間距S1係方法200(圖2)之操作212之設計規則的一部分。間距S1係在單遮罩中之兩個通孔之間的距離。在一些實施例中，以間距S1彼此分開之兩個通孔未在第一方向X及第二方向Y上對準。在一些實施例中，間距S1與最小通孔間距G0之間的關係由式8表示：S1≧G0 (8)
在一些實施例中，具有通孔間距(例如，PH1、PV1及S1)滿足方法200之操作212(圖2)的設計規則(例如，式4至式8)之積體電路設計藉由能夠克服製造變異之單遮罩/顏色來確保製造積體電路之精確度。
在一些實施例中，具有大於對應最小間隔要求之尺寸的所製造之遮罩導致所製造之積體電路能夠克服製造變異並增加產量。在一些實施例中，具有小於對應最小間隔要求之尺寸的所製造之遮罩使產量降低且導致所製造之積體電路可能具有缺陷，此缺陷係由於製造變異或在組件之間的不充分間隔。
圖9B係根據一些實施例之可用作在圖2或圖3中之通孔顏色佈局的佈局設計900’的部分之圖。
佈局設計900’係佈局區域712a(圖7)之部分。佈局設計900’係佈局設計600(圖6)之實施例。佈局設計900’係佈局設計900(圖9A)之變化形式。
佈局設計900’係包括藉由HOSH製程製造之通孔的實施例之圖。在一些實施例中，用於藉由HOSH製程製造之通孔的要求係規則通孔圖案並滿足由式9或式10及式11至式14提供之間隔要求。規則通孔圖案係在單一方向上關於彼此對準之通孔圖案。在一些實施例中，方法200(圖2)之操作212之設計規則包括決定通孔是否係規則通孔圖案並滿足由式9至式14提供之另一組間隔要求。在一些實施例中，未經配置以使用HOSH製程的佈局設計900’之特徵仍滿足用於非HOSH通孔(例如，通孔902、904及908)的式4至式8之要求。
為了說明，通孔912及914由虛線(「HOSH」)包圍並被稱為「HOSH通孔930」。若通孔912及914滿足式9至式14之要求(下文顯示)並係規則圖案(例如，在單一方向上對準)，則使用HOSH製程來製造通孔912及914。在一些實施例中，規則通孔圖案係在第一方向X或第二方向Y上(例如，沿著相同列或行)對準之通孔圖案。
HOSH通孔係滿足式9至式11之HOSH間隔要求(例如，間距S2、間距PH2及間距PV2)的兩個或更多通孔。使用HOSH製程來製造HOSH通孔。在一些實施例中， HOSH通孔亦滿足HOSH幾何形狀要求，此HOSH幾何形狀要求包括(a)在第一方向X或第二方向Y上彼此等距離之兩個或更多通孔或(b)在第一方向X或第二方向Y上彼此對準之兩個或更多通孔。
例如，通孔912及914在第二方向Y上(例如，沿著相同行)對準，所以係規則圖案。通孔912及914在第二方向Y上以間距PV2彼此分開。從通孔912及914之中心來量測通孔間距PV2。如圖9B所示，間距PV2大於佈局圖案900之最小間距PV(圖5)。
間距PV2係用於HOSH通孔之方法200(圖2)之操作212的設計規則之部分。間距PV2係在第二方向Y上對準之兩個HOSH通孔之間的距離，其中兩個HOSH通孔係使用HOSH製程在單遮罩中形成。在一些實施例中，間距PV2、最小通孔間距G0與G0HOSH之間的關係由式9表示：G0≧PV2≧G0HOSH (9)其中G0係在單遮罩中之兩個通孔之間的最小間隔要求，G0HOSH係由HOSH製程製得且係在單遮罩中之兩個HOSH通孔之間的最小間隔要求。
在另一實施例中，針對在第一方向X上(例如，沿著相同列)對準之規則通孔圖案，採用通孔間距PH2(圖未示)及式10而非式9及間距PV2。例如，在此實施例中，若通孔912及914在第一方向X而非第二方向Y上彼此分開，則通孔912及914以間距PH2彼此分開(圖未示)，並採用式 10以檢查HOSH製程之間隔要求。在此實例中，從通孔912及914之中心來量測通孔間距PH2。
間距PH2(圖未示)係用於HOSH通孔之方法200(圖2)之操作212的設計規則之部分。間距PH2(圖未示)係在第一方向X上對準之兩個HOSH通孔之間的距離，其中使用HOSH製程在單遮罩中形成此兩個HOSH通孔。在一些實施例中，間距PH2(圖未示)與最小通孔間距G0及G0HOSH之間的關係由式10表示：G0≧PH2≧G0HOSH (10)
HOSH通孔與非HOSH通孔以間距S2彼此分開。例如，通孔910與914以間距S2彼此分開。在此實例中，通孔910與914未在第一方向X(例如，沿著相同列)或第二方向(例如，沿著相同行)上對準。從通孔910及914之中心來量測通孔間距S2。在一些實施例中，在單一方向(圖未示)上對準的HOSH通孔與非HOSH通孔之間量測間距S2。例如，在此等實施例中，通孔間距S2對應於間距PH2或間距PV2。
間距S2係方法200(圖2)之操作212之設計規則之部分，方法200用於在HOSH通孔與非HOSH通孔之間的間距。間距S2係在單遮罩中之HOSH通孔(例如，通孔912或914)與非HOSH通孔(例如，通孔902、904、904或910)之間的距離。在此實施例中，HOSH通孔(例如，通孔912或914)及非HOSH通孔(例如，通孔902、904、904或910)未在第一方向X及第二方向Y上對準。
在一些實施例中，間距S2與最小通孔間距SHOSH之間的關係由式11表示：S2≧SHOSH (11)
為了說明，通孔906、916、918及920由虛線(「HOSH」)包圍並被稱為「HOSH通孔932」。若通孔906、916、918及920滿足式9至式14(例如，下文所示之式12至14)之要求並係規則圖案(例如，在單一方向上對準)，則使用HOSH製程來製造通孔906、916、918及920。
HOSH對係滿足HOSH對幾何形狀要求及式12至式14之HOSH對間隔要求(例如，間隔S3及間隔PHP)的四個或更多HOSH通孔。使用HOSH製程來製造HOSH對。
在一些實施例中，HOSH對幾何形狀要求係在第一方向X(例如，列)上從另一者偏移一最小間距(例如，PH)或在第二方向Y(例如，行)上從另一者偏移一最小間距(例如，PV)的兩組HOSH通孔。
在一些實施例中，HOSH對係被佈置為兩組HOSH通孔的四個HOSH通孔，其中每組HOSH通孔在第一方向X(例如，列)上從另一者偏移一最小間距(例如，PH)或在第二方向Y(例如，行)上從另一者偏移一最小間距(例如，PV)，及每組HOSH通孔包括兩個通孔。
例如，通孔906、916、918及920係形成HOSH對通孔932之HOSH通孔。HOSH對通孔932包括第一HOSH通孔932a及第二HOSH通孔932b。第一HOSH通孔932a在第一方向X上從第二HOSH通孔932b偏移1行，且在 第二方向Y上偏移4列。使第一HOSH通孔932a從第二HOSH通孔932b偏移不同數量行或列係在本揭示之涵蓋範圍內。
第一HOSH通孔932a包括通孔906及916。通孔906及916在第二方向Y(例如，沿著相同行)上對準，所以係規則圖案。通孔906及916在第二方向Y上以間距PHP彼此分開。從通孔906及916之中心量測通孔間距PHP。如圖9B所示，間距PHP係大於佈局圖案900’之最小間距PH(圖5)。
第二HOSH通孔932b包括通孔918及920。通孔918及920在第二方向Y(例如，沿著相同行)上對準，所以係規則圖案。通孔918及920在第二方向Y上以間距PHP彼此分開。從通孔918及920之中心量測通孔間距PHP。
間距PHP係用於HOSH對通孔之方法200(圖2)之操作212之設計規則的部分。當兩個HOSH通孔在第一方向X或第二方向Y上對準時，間距PHP係在(HOSH對之)兩個HOSH通孔之間的距離，此兩個HOSH通孔將在單遮罩中使用HOSH製程形成。在一些實施例中，間距PHP、最小通孔間距G0與最小通孔間距G0HOSH之間的關係由式12表示：G0≧PHP≧G0HOSH (12)其中G0係在單遮罩中之兩個通孔之間的最小間隔要求，G0HOSH係在單遮罩中並由HOSH製程製得之兩個通孔之間的最小間隔要求。
HOSH對通孔及非HOSH通孔以間距S3彼此分開。例如，通孔920及904以間距S3彼此分開。在此實例中，通孔920及904未在第一方向X(例如，沿著相同列)或第二方向(例如，沿著相同行)上對準。從通孔920及904之中心來量測通孔間距S3。在一些實施例中，在未在單一方向(圖未示)上對準的HOSH對通孔與非HOSH通孔之間量測間距S3。例如，在此等實施例中，通孔間距S3等於間距PH2(圖未示)或間距PV2。
間距S3係方法200(圖2)之操作212之設計規則的部分，方法200用於在HOSH對通孔與非HOSH通孔之間的間距。間距S3係在單遮罩中之HOSH對通孔(例如，通孔906、916、918或920)與非HOSH通孔(例如，通孔902、904、908或910)之間的距離。在此實施例中，HOSH對通孔(例如，通孔906、916、918或920)與非HOSH通孔(例如，通孔902、904、908或910)未在第一方向X及第二方向Y上對準。
在一些實施例中，間距S3與最小通孔間距SHOSH之間的關係由式13表示：S3≧SHOSH (13)
HOSH對之兩個HOSH通孔以間距S4彼此分開。例如，通孔916及918以間距S4彼此分開。從通孔916及918之中心來量測間距S4。在此實例中，通孔916與918未在第一方向X或第二方向Y上對準。在一些實施例中，在 單一方向(圖未示)上對準的HOSH對之兩個HOSH通孔之間量測間距S4。
間距S4係用於HOSH對通孔之方法200(圖2)之操作212的設計規則之部分。間距S4係在(HOSH對之)兩個HOSH通孔之間的距離，此兩個HOSH通孔將在單遮罩中使用HOSH製程形成。在一些實施例中，間距S4、最小通孔間距G0與最小通孔間距G0HOSH之間的關係由式14表示：G0≧S4≧G0HOSH (14)其中G0係在單遮罩中之兩個通孔之間的最小間隔要求，G0HOSH係在單遮罩中並由HOSH製程製得之兩個通孔之間的最小間隔要求。
在一些實施例中，具有通孔間距(例如，PH2、PV2、PHP、S2及S3)滿足方法200之操作212(圖2)的設計規則(例如，由式9至式14表示之間隔要求)之積體電路設計藉由能夠克服製造變異之單遮罩/顏色來確保製造積體電路之精確度。
在一些實施例中，具有大於對應最小間隔要求之尺寸的所製造之遮罩導致所製造之積體電路能夠克服製造變異。在一些實施例中，具有小於對應最小間隔要求之尺寸的所製造之遮罩導致所製造之積體電路可能具有缺陷，此缺陷係由製造變異或不充分間隔導致的。
圖10A係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計1000之圖。
佈局設計1000係佈局設計400(圖4)之部分。
佈局設計1000說明實施例，其中在通孔之間的第一及第二幾何形狀要求被規定為方法200(圖2)之操作212之設計規則的部分。
佈局設計1000包括顏色A、B、及C之通孔404(圖4)。在一些實施例中，在佈局設計1000中存在多於或少於三種顏色。通孔404被佈置在區域1002、1004、1006及1008中。區域1002、1004、1006及1008各自具有佈置在相同圖案中之相同顏色(例如，A、B及C)通孔。區域1002及1004係在單元列1中。區域1006及1008係在單元列2中。
佈局設計1000說明在通孔之間的第一及第二幾何形狀要求。針對每個單元列而言，第一幾何形狀要求包括在相同行中(例如，在第二方向Y上彼此對準)之相同顏色通孔。方法200之操作212實施作為設計規則之第一幾何形狀要求。例如，在單元列1或2中，顏色A之通孔係在相同行中。例如，在單元列1或2中，顏色B之通孔係在相同行中。例如，在單元列1或2中，顏色C之通孔係在相同行中。
針對兩個直接相鄰之單元列而言，第二幾何形狀要求包括相同顏色之通孔，此等相同顏色之通孔在第一方向X上彼此偏移至少1行間距。區域1002及1004從區域1006及1008在第一方向X上偏移1間距(例如，最小間距PH)。例如，在單元列1中的顏色A之通孔從在單元列2中的顏色A之通孔在第一方向X上偏移1通孔間距(例如，最小間距PH)。例如，在單元列1中的顏色B之通孔從在單元 列2中的顏色B之通孔在第一方向X上偏移1通孔間距(例如，最小間距PH)。例如，在單元列1中的顏色C之通孔從在單元列2中的顏色C之通孔在第一方向X上偏移1通孔間距(例如，最小間距PH)。偏移不同數量之通孔間距係在本揭示之涵蓋範圍內。
圖10B係根據一些實施例之可用作在圖2或圖3中之用於單一顏色之第一佈局的佈局設計1000’之圖。
與圖10A之佈局設計1000相比，佈局設計1000’不包括顏色A及B之通孔。佈局設計1000’源自佈局設計1000(圖10A)。
佈局設計1000’說明實施例，其中在通孔之間的第一及第二幾何形狀要求被規定為用於單一顏色(例如，顏色C)的方法200(圖2)之操作212之設計規則的部分。例如，在單元列1或2中，顏色C之通孔係在相同行中。例如，在單元列1中的顏色C之通孔從在單元列2中的顏色C之通孔在第一方向X上偏移1通孔間距(例如，最小間距PH)。偏移不同數量之通孔間距係在本揭示之涵蓋範圍內。
圖11A係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計1100之圖。
佈局設計1100係佈局設計400(圖4)之實施例。
佈局設計1100說明實施例，其中在通孔之間的第一及第二幾何形狀要求被規定為用於4種顏色(例如，顏色A、B、C、及D)的方法200(圖2)之操作212之設計規 則的部分。在一些實施例中，在佈局設計1100中存在多於或少於四種顏色。
佈局設計1100係佈局設計1000(圖10A)之變化形式。與圖10A之佈局設計1000相比，佈局設計1100包括顏色A、B、C及D之通孔1103。通孔1103係通孔404(圖4)之實施例。通孔1103被佈置在區域1102、1104、1106及1108中。區域1102、1104、1106及1108各自具有被佈置在相同圖案中的相同顏色(例如，顏色A、B、C、及D)之通孔。區域1102及1104係在單元列1中。區域1106及1108係在單元列2中。
如圖11A所示，在通孔之間的第一及第二幾何形狀要求係由佈局設計1100滿足。
由於針對每個單元列而言，相同顏色之通孔係在相同行中(例如，在第二方向Y上彼此對準)，佈局設計1100滿足第一幾何形狀要求。例如，在單元列1或2中，顏色A、B、C、及D之通孔係在相同行中。
由於針對兩個直接相鄰之單元列而言，相同顏色之通孔在第一方向X上彼此偏移至少1行間距，佈局設計1100滿足第二幾何形狀要求。例如，區域1102及1104從區域1106及1108在第一方向X上偏移2間距(例如，最小間距PH)。偏移不同數量之通孔間距係在本揭示之涵蓋範圍內。
圖11B係根據一些實施例之可用作在圖2或圖3中用於單一顏色之第一佈局的佈局設計1100’之圖。
與圖11A之佈局設計1100相比，佈局設計1100’不包括顏色A、B及C之通孔。佈局設計1100’源自佈局設計1100(圖11A)。
佈局設計1100’說明了實施例，其中在通孔之間的第一及第二幾何形狀要求被規定為用於單一顏色(例如，顏色C)的方法200(圖2)之操作212之設計規則的部分。例如，在單元列1或2中，顏色C之通孔係在相同行中。例如，在單元列1中的顏色C之通孔從在單元列2中的顏色C之通孔在第一方向X上偏移2通孔間距(例如，最小間距PH)。偏移不同數量之通孔間距係在本揭示之涵蓋範圍內。
圖12A係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計1200之圖。
佈局設計1200係佈局設計400(圖4)之變化形式。
佈局設計1200說明實施例，其中在通孔與金屬線之間的最小間隔要求被規定為方法200(圖2)之操作204之放置與佈線要求的部分。
佈局設計1200包括導線1202、1204及1206以及顏色A、B、及C之通孔404(圖4)。在一些實施例中，在佈局設計1200中存在多於或少於三種顏色。
通孔404包括電源通孔1208、1210及1218。
電源通孔1208、1210及1218分別耦合至導線1202、1204及1206。電源通孔1208、1210及1218亦耦合至另一金屬層(圖未示)。導線1202、1204及1206的每一 者或另一金屬層(圖未示)位於金屬層M1或金屬層M2上。在一些實施例中，導線1202、1204及1206之一或多個位於除了金屬層M1或M2以外之金屬層上。在一些實施例中，導線1202、1204或1206被稱為電源計畫金屬。在一些實施例中，導線1202、1204及1206耦合至電源電壓VDD或電源電壓VSS。
佈局設計1200包括佈置在區域1214、1216及1218中的通孔。
區域1214包括顏色A之3個通孔。區域1216及區域1218包括顏色C之3個通孔。
例如，電源計畫通孔及相同顏色之相鄰通孔滿足由操作204之設計準則規定的放置與佈線最小間隔要求。 在一些實施例中，相鄰通孔係位於遠離另一通孔之一行的通孔。
最小間隔要求提供在電源計畫通孔與相同顏色之任何相鄰通孔之間的充分間隔以藉由能夠克服製造變異之單遮罩/顏色來確保製造積體電路之精確度。
在一些實施例中，為了滿足放置與佈線最小間隔要求，針對每個單元列而言，移除電源計畫通孔位於遠離相同顏色通孔之一行，及移除最接近電源計畫通孔的2個相同顏色之通孔。移除不同數量之通孔係在本揭示之涵蓋範圍內。
例如，區域1214具有顏色A之3個通孔。電源計畫通孔1208具有與位於區域1214中之通孔相同的顏色 (例如，顏色A)，並位於來自區域1214之一行。如圖12A所示，區域1214具有2個通孔，此2個通孔被移除以滿足由操作204之設計準則規定的放置與佈線最小間隔要求。
例如，區域1216具有顏色C之3個通孔。電源計畫通孔1210具有與位於區域1216中之通孔相同的顏色(例如，顏色C)，並位於來自區域1216之一行。如圖12A所示，區域1216具有2個通孔，此2個通孔被移除以滿足由操作204之設計準則規定的放置與佈線最小間隔要求。
例如，區域1218具有顏色C之3個通孔。電源計畫通孔1212具有與位於區域1218中之通孔相同的顏色(例如，顏色C)，並位於來自區域1218之一行。如圖12A所示，區域1218具有2個通孔，此2個通孔被移除以滿足由操作204之設計準則規定的放置與佈線最小間隔要求。
圖12B係根據一些實施例之可用作在圖2或圖3中之第二佈局的佈局設計1200’之圖。
佈局設計1200’可用作在第二佈局706(圖7)。佈局設計1200’源自佈局設計1200(圖12A)。
佈局設計1200’說明了在方法300之操作304之後的實施例。例如，在一些實施例中，佈局設計1200’係在操作304之後的第二佈局。
在一些實施例中，佈局設計1200’係用於全部三種顏色(例如，顏色A、B或C)之通孔顏色佈局。在一些實施例中，在佈局設計1200’中存在多於或少於三種顏色。
佈局設計1200’具有HOSH對通孔1220及HOSH通孔1222。
如圖12B所示，HOSH對通孔1220具有規則圖案並已滿足由式9至式14規定的最小間隔要求以採用HOSH製程。
如圖12B所示，HOSH通孔1222具有規則圖案並已滿足由式9至式14規定的最小間隔要求以採用HOSH製程。
圖13A係根據一些實施例之可用作在圖2或圖3中之第一佈局的佈局設計1300之圖。
佈局設計1300係佈局設計400(圖4)之實施例。
佈局設計1300說明實施例，其中在通孔與金屬線之間的最小間隔要求被規定為方法200(圖2)之操作204之放置與佈線要求的部分。
佈局設計1300係佈局設計1200(圖12A)之變化形式。與圖12A之佈局設計1200相比，佈局設計1300包括顏色A、B、C及D之通孔1303。在一些實施例中，在佈局設計1300中存在多於或少於四種顏色。通孔1303係通孔404(圖4)之實施例。佈局設計1300包括佈置在區域1314a至區域1314d及區域1316a至區域1316h中的通孔。
區域1314a至d具有單一顏色之3個通孔以滿足由操作204之設計準則規定的放置與佈線最小間隔要求。用以滿足放置與佈線最小間隔要求的不同數量之通孔係在本揭示之涵蓋範圍內。
區域1314a至區域1314d及區域1316a至區域1316h包括單一顏色之通孔，若此單一顏色之通孔滿足由式9至式13規定之最小間隔要求，則其等具有適合用於HOSH製程的規則圖案。
圖13B係根據一些實施例之可用作在圖2或圖3中之第二佈局的佈局設計1300’之圖。
佈局設計1300’係可用作在第二佈局706(圖7)。佈局設計1300’源自佈局設計1300(圖13A)。
佈局設計1300’說明了在方法300之操作304之後的實施例。例如，在一些實施例中，佈局設計1300’係在操作304之後的第二佈局。
在一些實施例中，佈局設計1300’係用於全部四種顏色(例如，顏色A、B、C或D)之通孔顏色佈局。在一些實施例中，在佈局設計1300’中存在多於或少於四種顏色。
佈局設計1300’具有HOSH通孔1320、1322、1324及1326。如圖13B所示，HOSH通孔1320、1322、1324及1326具有規則圖案並已滿足由式9至式14規定的最小間隔要求以採用HOSH製程。
與在圖1、圖4至圖8、圖9A至圖9B、圖10A至圖10B、圖11A至圖11B、圖12A至圖12B及圖13A至圖13B之每一者中的彼等相同或相似之組件具有相同元件符號，且由此省略其詳細描述。
圖14係根據一些實施例之用於設計積體電路的系統1400之示意圖。系統1400包括硬體處理器1402及使用電腦程式碼1406(即，一組可執行指令)編碼(即，儲存)的非暫時性電腦可讀取儲存媒體1404。電腦程式碼1406經配置以與用於產生積體電路之製造機器連接。處理器1402經由匯流排1408電耦合至電腦可讀取儲存媒體1404。處理器1402亦藉由匯流排1408電耦合至I/O介面1410。網路介面1412亦經由匯流排1408電連接至處理器1402。網路介面1412連接至網路1414，使得處理器1402及電腦可讀取儲存媒體1404能夠經由網路1414連接至外部元件。處理器1402經配置以執行在電腦可讀取儲存媒體1404中編碼之電腦程式碼1406以導致系統1400適合用於執行如在方法200或方法300中所描述的操作之部分或全部。
在一些實施例中，處理器1402係中央處理單元(CPU)、多處理器、分佈式處理系統、特殊應用積體電路(ASIC)、及/或適合的處理單元。在一些實施例中，處理器1402係經配置以執行指令的專用處理元件，此指令用以導致處理元件執行方法200或300之特定操作或操作組。
在一些實施例中，電腦可讀取儲存媒體1404係電子、磁性、光學、電磁、紅外、及/或半導體系統(或裝置或元件)。例如，電腦可讀取儲存媒體1404包括半導體或固態記憶體、磁帶、可移除電腦磁碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬式磁碟、及/或光碟。在一 些使用光碟之實施例中，電腦可讀取儲存媒體1404包括壓縮磁碟唯讀記憶體(CD-ROM)、壓縮磁碟讀/寫(CD-R/W)、及/或數位視訊光碟(DVD)。
在一些實施例中，儲存媒體1404儲存電腦程式碼1406，此電腦程式碼1406經配置以導致系統1400執行方法200或方法300。在一些實施例中，儲存媒體1404亦儲存執行方法200或300需要之資訊以及在執行方法200或300期間產生之資訊，諸如遮罩數量參數1416、通孔柵格間距參數1418、設計準則參數1420、第一佈局參數1422、標準單元佈局參數1424、通孔顏色佈局參數1426、設計規則參數1428、改進之第一佈局參數1430與第二佈局參數1432、及/或一組用以執行方法200或300之操作的可執行指令。
在一些實施例中，儲存媒體1404儲存用於與製造機器連接之電腦程式碼1406。電腦程式碼1406使處理器1402能夠產生可由製造機器讀取之製造指令以在製造製程期間有效實施方法200或方法300。
系統1400包括I/O介面1410。I/O介面1410耦合至外部電路。在一些實施例中，I/O介面1410包括用於將資訊及指令通信至處理器1402的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡墊、及/或游標方向鍵。
系統1400亦包括耦合至處理器1402的網路介面1412。網路介面1412允許系統1400與連接一或多個其他電腦系統之網路1414通信。網路介面1412包括無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS、或 WCDMA；或有線網路介面，諸如ETHERNET、USB、或IEEE-1394。在一些實施例中，方法200或300在兩個或更多系統1400中實施，及在不同系統1400之間經由網路1414交換資訊諸如遮罩數量、通孔柵格間距、設計準則、第一佈局、標準單元佈局、通孔顏色佈局、設計規則、改進之第一佈局與第二佈局。
系統1400經配置以經由I/O介面1410或網路介面1412接收有關遮罩數量之資訊。此資訊經由匯流排1408被輸送至處理器1402以決定用於產生半導體元件層之遮罩的數量。隨後遮罩數量作為遮罩數量參數1416被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關通孔柵格間距之資訊。此資訊作為通孔柵格間距參數1418被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關設計準則之資訊。此資訊作為設計準則參數1420被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關第一佈局之資訊。此資訊作為第一佈局參數1422被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關標準單元佈局之資訊。此資訊作為標準單元佈局參數1424被儲存在電腦媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關通孔顏色佈局之資訊。此資訊作為通孔顏色佈局參數1426被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介 面1410或網路介面1412接收有關設計規則之資訊。此資訊作為設計規則參數1428被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關改進之第一佈局之資訊。此資訊作為改進之第一佈局參數1430被儲存在電腦可讀取媒體1404中。系統1400經配置以經由I/O介面1410或網路介面1412接收有關第二佈局之資訊。此資訊作為第二佈局參數1432被儲存在電腦可讀取媒體1404中。
本描述之一態樣係關於一種設計積體電路之方法。此方法包括基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈置、基於第一佈局與標準單元佈局產生積體電路之通孔顏色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色的子組通孔之通孔將在多遮罩組之不同遮罩上形成。標準單元佈局具有標準單元及佈置在標準單元中的第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
本描述之另一態樣係關於一種用於設計積體電路之系統。此系統包含經配置以儲存可執行指令之非暫時性電腦可讀取媒體、及耦合至非暫時性電腦可讀取媒體之處理器。此處理器經配置以執行指令，此指令用於基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈局、基於第一佈局及標準單元佈局產生積體電路之通孔顏色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色的子組通孔之通孔將在多遮罩組之不同遮罩上形成。此設計準則包括對應於在多遮罩組中之遮罩數量的遮罩計數。此標準單元佈局具有標準單元及佈置在標準單元中之第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
本描述之又一態樣係關於一種電腦可讀取媒體，此電腦可讀取媒體包含用於執行設計積體電路之方法的電腦可執行指令。此方法包括基於設計準則產生積體電路之第一佈局、產生積體電路之標準單元佈局、在第一佈局與標準單元佈局之間執行顏色映射由此產生積體電路之通孔顏 色佈局、基於設計規則在通孔顏色佈局上執行顏色檢查、以及藉由硬體處理器執行上述操作之至少一者。此設計規則包含決定第三組通孔之兩個或更多通孔是否在第一方向或第二方向上對準。第一佈局具有佈置在第一行及第一列中的第一組通孔。第一列之第一組通孔被佈置在第一方向上。第一行之第一組通孔被佈置在不同於第一方向之第二方向上。基於對應顏色將第一組通孔分為子組通孔。此顏色表示具有相同顏色的子組通孔之通孔將在多遮罩組之相同遮罩上形成及具有不同顏色之子組通孔之通孔將在多遮罩組之不同遮罩上形成。此標準單元佈局具有標準單元及佈置在標準單元中的第二組通孔。第二組通孔之每個通孔以至少最小間距彼此分開。此通孔顏色佈局具有第三組通孔。此第三組通孔包括第二組通孔之部分及對應位置，以及對應子組通孔之顏色。
上文概述若干實施例之特徵，使得熟習此項技藝者可更好地理解本揭露之態樣。熟習此項技藝者應瞭解，可輕易使用本揭露作為基礎來設計或修改其他製程及結構，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技藝者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (10)

  1. 一種形成用於製造一積體電路之一佈局設計的方法，該方法包括：基於設計準則產生該積體電路之一第一佈局，該第一佈局具有佈置在第一行及第一列中之一第一組通孔，該第一列之該第一組通孔被佈置在一第一方向上，該第一行之該第一組通孔被佈置在不同於該第一方向之一第二方向上，基於一對應顏色將該第一組通孔分為子組通孔，該顏色表示具有一相同顏色的該子組通孔之通孔將在一多遮罩組之一相同遮罩上形成及具有一不同顏色之該子組通孔之通孔將在該多遮罩組之一不同遮罩上形成；產生該積體電路之一標準單元佈局，該標準單元佈局具有標準單元及佈置在該等標準單元中的一第二組通孔，該第二組通孔之每個通孔以至少一最小間距彼此分開；基於該第一佈局及該標準單元佈局產生該積體電路之一通孔顏色佈局，該通孔顏色佈局具有一第三組通孔，該第三組通孔包括該第二組通孔之一部分及對應位置，以及該對應子組通孔之顏色；基於設計規則在該通孔顏色佈局上執行一顏色檢查；以及藉由一硬體處理器執行該等上述操作之至少一者。
  2. 如請求項1所述之方法，其中該設計準則包括下列之至少一者：一遮罩計數；一通孔間隔規則；該積體電路之一佈局要求；或該積體電路之一放置與佈線要求。
  3. 如請求項2所述之方法，其中該遮罩計數對應於在該多遮罩組中遮罩之一數量；該佈局要求包括在一相同行或一相同列中該第二組通孔之兩個通孔之間的最小間隔；或該放置與佈線要求包括在電源計畫通孔與該子組通孔之相鄰通孔之間的最小間隔要求，該電源計畫通孔與該子組通孔之相鄰通孔係該相同顏色。
  4. 如請求項3所述之方法，其中該遮罩計數係3或更多；或在該相同行或該相同列中之該第二組通孔之該兩個通孔之間的該最小間隔包括：該第二組通孔之該兩個通孔位於一相同行中並在該第二方向上以至少2最小間距(PV)彼此分開；或該第二組通孔之該兩個通孔位於一相同列中並在該第一方向上以至少1最小間距(PH)彼此分開。
  5. 一種用於設計一積體電路之系統，該系統包括：一非暫時性電腦可讀取媒體，其經配置以儲存可執行指令；以及一處理器，耦合至該非暫時性電腦可讀取媒體，其中該處理器經配置以執行該等指令，該等指令用於：基於至少設計準則產生該積體電路之一第一佈局，該第一佈局具有佈置在第一行及第一列中的一第一組通孔，該第一列之該第一組通孔被佈置在一第一方向上，該第一行之該第一組通孔被佈置在不同於該第一方向之一第二方向上，基於一對應顏色將該第一組通孔分為子組通孔，該顏色表示具有一相同顏色的該子組通孔之通孔將在一多遮罩組之一相同遮罩上形成及具有一不同顏色的該子組通孔之通孔將在該多遮罩組之一不同遮罩上形成，該設計準則包括一遮罩計數，該遮罩計數對應於在該多遮罩組中之遮罩之一數量；產生該積體電路之一標準單元佈局，該標準單元佈局具有標準單元及佈置在該等標準單元中的一第二組通孔，該第二組通孔之每個通孔以至少一最小間距彼此分開；基於該第一佈局及該標準單元佈局產生該積體電路之一通孔顏色佈局，該通孔顏色佈局具有一第三組通孔，該第三組通孔包括該第二組通孔之一部分及對應位置，及該對應子組通孔之顏色；以及基於設計規則在該通孔顏色佈局上執行一顏色檢查。
  6. 如請求項5所述之系統，其中該處理器進一步經配置以執行指令，該等指令用於基於一對應通孔顏色佈局形成一遮罩，該遮罩用於一對應顏色。
  7. 如請求項5所述之系統，其中該處理器經配置以執行該等指令，該等指令用於基於該等設計規則在該通孔顏色佈局上執行該顏色檢查，該等設計規則包含下列之至少一者或更多：決定該第三組通孔之二或多個通孔是否在該第一方向或該第二方向上對準；或滿足用於該第三組通孔之一組間隔要求。
  8. 一種電腦可讀取媒體，其包括用於執行設計一積體電路之一方法的電腦可執行指令，該方法包括：基於設計準則產生該積體電路之一第一佈局，該第一佈局具有佈置在第一行及第一列中之一第一組通孔，該第一列之該第一組通孔被佈置在一第一方向上，該第一行之該第一組通孔被佈置在不同於該第一方向之一第二方向上，基於一對應顏色將該第一組通孔分為子組通孔，該顏色表示具有一相同顏色的該子組通孔之通孔將在一多遮罩組之一相同遮罩上形成及具有一不同顏色的該子組通孔之通孔將在該多遮罩組之一不同遮罩上形成；產生該積體電路之一標準單元佈局，該標準單元佈局具有標準單元及佈置在該等標準單元中的一第二組通孔，該第二組通孔之每個通孔以至少一最小間距彼此分開；在該第一佈局與該標準單元佈局之間形成一顏色映射由此產生該積體電路之一通孔顏色佈局，該通孔顏色佈局具有一第三組通孔，該第三組通孔包括該第二組通孔一之部分及對應位置，及該對應子組通孔之顏色；以及基於設計規則在該通孔顏色佈局上執行一顏色檢查，所述設計規則包含決定該第三組通孔之二或多個通孔是否在該第一方向或該第二方向上對準。
  9. 如請求項8所述之電腦可讀取媒體，其中該設計準則包含一第一組間隔要求，所述間隔要求包括下列之至少一者或更多：一最小通孔間距(G0)，其在該相同遮罩中之該第三組通孔的每個通孔之間，G0係由下式表示：Ppoly≦G0≦3*Ppoly其中Ppoly係在一多區域與該通孔顏色佈局之一相鄰多區域之間的一最小間距；一最小通孔間距(SHOSH)，其在一第一HOSH通孔與該第三組通孔之一第一通孔之間，SHOSH係由下式表示：Ppoly≦SHOSH≦3*Ppoly該第一HOSH通孔具有一面積，該面積小於該第三組通孔之其他通孔之一面積；或者一最小通孔間距(G0HOSH)，其在該第一HOSH通孔與在該相同遮罩中該第三組通孔之一第二HOSH通孔之間，G0HOSH係由下式表示：0.5*Ppoly≦G0HOSH≦2*Ppoly該第二HOSH通孔具有一面積，該面積小於該第三組通孔之其他通孔之該面積。
  10. 如請求項8所述之電腦可讀取媒體，其中在該第一佈局與該標準單元佈局之間執行該顏色映射，包括：將該組標準單元、該第二組通孔及該組標準單元與該第二組通孔之對應位置於在該第二佈局中之相同對應位置添加至一第二佈局；針對在該第二組通孔中之每個通孔而言，若在該第二組通孔中之一通孔具有一與在該第一組通孔中之一通孔相同之位置，將在該第一組通孔中之該通孔之該顏色添加至在該第二佈局中之一對應通孔，以及基於該顏色篩選該第二佈局，其中在該經篩選之第二佈局中的每個通孔具有該相同顏色，該經篩選之第二佈局係該通孔顏色佈局，及該第一佈局與該標準單元佈局在該第一方向與該第二方向上具有一相同大小。
TW106115171A 2016-09-07 2017-05-08 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體 TWI627549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/258,932 2016-09-07
US15/258,932 US10366200B2 (en) 2016-09-07 2016-09-07 System for and method of manufacturing a layout design of an integrated circuit

Publications (2)

Publication Number Publication Date
TW201812624A TW201812624A (zh) 2018-04-01
TWI627549B true TWI627549B (zh) 2018-06-21

Family

ID=61198130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115171A TWI627549B (zh) 2016-09-07 2017-05-08 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體

Country Status (5)

Country Link
US (3) US10366200B2 (zh)
KR (1) KR101911646B1 (zh)
CN (1) CN107798158B (zh)
DE (1) DE102017117813B4 (zh)
TW (1) TWI627549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765371B (zh) * 2019-10-15 2022-05-21 台灣積體電路製造股份有限公司 積體電路裝置設計方法、系統及非暫態電腦可讀媒體

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9934347B2 (en) * 2014-10-01 2018-04-03 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout of integrated circuit
US10748272B2 (en) * 2017-05-18 2020-08-18 Applied Materials Israel Ltd. Measuring height difference in patterns on semiconductor wafers
US10664565B2 (en) * 2017-05-19 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of expanding set of standard cells which comprise a library
US10503863B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
DE102019124928A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen
US11392748B2 (en) * 2018-09-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning
US11232248B2 (en) * 2018-09-28 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Routing-resource-improving method of generating layout diagram and system for same
US11494542B2 (en) 2019-01-29 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method of generating layout diagram and system for same
CN112736027A (zh) 2019-10-14 2021-04-30 台湾积体电路制造股份有限公司 具有约束金属线布置的集成电路
US11151297B2 (en) * 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple fin count layout, method, system, and device
US11755808B2 (en) * 2020-07-10 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Mixed poly pitch design solution for power trim

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200604865A (en) * 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
TW200634509A (en) * 2005-03-24 2006-10-01 Taiwan Semiconductor Mfg Method for integrally checking chip and package substrate layouts for errors
US7243327B1 (en) * 2002-04-05 2007-07-10 Cisco Technology, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
US20120129301A1 (en) * 2010-11-18 2012-05-24 Monolithic 3D Inc. System comprising a semiconductor device and structure
US20130122672A1 (en) * 2010-07-30 2013-05-16 Monolithic 3D Inc. Semiconductor device and structure
US8853860B2 (en) * 2012-03-23 2014-10-07 Teledyne Scientific & Imaging, Llc Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245174B2 (en) * 2009-07-23 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning friendly lithography method and system
US8631379B2 (en) 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8775977B2 (en) * 2011-02-15 2014-07-08 Taiwan Semiconductor Manufacturing Co., Ltd Decomposition and marking of semiconductor device design layout in double patterning lithography
US8601416B2 (en) 2012-03-15 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis
US8713491B2 (en) 2012-03-29 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-colored methodology of multiple patterning
US9361423B2 (en) 2012-04-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. RC corner solutions for double patterning technology
US8826195B2 (en) * 2012-06-05 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Layout modification method and system
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8745556B2 (en) 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US8769451B2 (en) 2012-07-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8775993B2 (en) 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
US8949747B1 (en) 2012-12-21 2015-02-03 Cadence Design Systems, Inc. Double patterning coloring with color balancing
US8782575B1 (en) 2013-01-23 2014-07-15 Taiwan Semiconductor Manufacturing Company Limited Conflict detection for self-aligned multiple patterning compliance
US8793640B1 (en) 2013-03-12 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for RC extraction
US8887116B2 (en) 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Flexible pattern-oriented 3D profile for advanced process nodes
US9087174B1 (en) * 2013-03-15 2015-07-21 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing multiple-patterning-aware design rule check for electronic designs
US8954913B1 (en) * 2013-10-01 2015-02-10 Globalfoundries Inc. Methods of generating circuit layouts that are to be manufactured using SADP routing techniques and virtual non-mandrel mask rules
CN104112728B (zh) * 2013-11-22 2017-10-31 广东美的制冷设备有限公司 器件安装结构和集成电路模块
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
JP6325831B2 (ja) 2014-02-05 2018-05-16 株式会社メガチップス 半導体集積回路の設計方法、プログラムおよび半導体集積回路
US9330219B2 (en) 2014-03-31 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method
US9292646B2 (en) 2014-06-18 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design system with balanced color assignment
US10289777B2 (en) 2014-06-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit designs based on temperature distribution determination
KR102397391B1 (ko) 2014-10-01 2022-05-12 삼성전자주식회사 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
KR102320823B1 (ko) 2014-10-30 2021-11-02 삼성전자주식회사 집적 회로 및 그것의 레이아웃을 설계하는 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243327B1 (en) * 2002-04-05 2007-07-10 Cisco Technology, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
TW200604865A (en) * 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
TW200634509A (en) * 2005-03-24 2006-10-01 Taiwan Semiconductor Mfg Method for integrally checking chip and package substrate layouts for errors
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
US20130122672A1 (en) * 2010-07-30 2013-05-16 Monolithic 3D Inc. Semiconductor device and structure
US20120129301A1 (en) * 2010-11-18 2012-05-24 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8853860B2 (en) * 2012-03-23 2014-10-07 Teledyne Scientific & Imaging, Llc Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765371B (zh) * 2019-10-15 2022-05-21 台灣積體電路製造股份有限公司 積體電路裝置設計方法、系統及非暫態電腦可讀媒體
US11568126B2 (en) 2019-10-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device design method and system

Also Published As

Publication number Publication date
DE102017117813B4 (de) 2022-10-13
TW201812624A (zh) 2018-04-01
US10565348B2 (en) 2020-02-18
CN107798158B (zh) 2021-07-13
CN107798158A (zh) 2018-03-13
DE102017117813A1 (de) 2018-03-08
US20200184139A1 (en) 2020-06-11
US20180068050A1 (en) 2018-03-08
KR20180028044A (ko) 2018-03-15
KR101911646B1 (ko) 2018-10-24
US10977421B2 (en) 2021-04-13
US20190325109A1 (en) 2019-10-24
US10366200B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
TWI627549B (zh) 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體
US11714947B2 (en) Method and layout of an integrated circuit
US10380306B2 (en) Layout of standard cells for predetermined function in integrated circuits
US9626472B2 (en) Method and system of forming layout design
US11704465B2 (en) Integrated circuit, system for and method of forming an integrated circuit
US20190096807A1 (en) Method of fabricating integrated circuit having staggered conductive features
KR20180030450A (ko) 집적 회로 및 집적 회로를 형성하는 방법
TWI657348B (zh) 積體電路、形成積體電路的方法以及設計積體電路的系統
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US9449919B2 (en) Semiconductor device, layout design and method for manufacturing a semiconductor device
TW201924013A (zh) 孔柱結構及其製造的方法
JP2006278613A (ja) 半導体装置の設計方法