TWI765371B - 積體電路裝置設計方法、系統及非暫態電腦可讀媒體 - Google Patents
積體電路裝置設計方法、系統及非暫態電腦可讀媒體 Download PDFInfo
- Publication number
- TWI765371B TWI765371B TW109135242A TW109135242A TWI765371B TW I765371 B TWI765371 B TW I765371B TW 109135242 A TW109135242 A TW 109135242A TW 109135242 A TW109135242 A TW 109135242A TW I765371 B TWI765371 B TW I765371B
- Authority
- TW
- Taiwan
- Prior art keywords
- design rule
- design
- integrated circuit
- input
- layout
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
一種設計積體電路(IC)裝置的方法,包括:指定
與IC製造過程相對應的標準集;使用處理器以通過將設計規則指令應用於標準集來產生設計規則;產生設計規則手冊(DRM),該DRM是包括設計規則的電子檔;使用來自DRM的設計規則以對IC裝置的至少一部分的佈局執行設計規則檢查(DRC);以及基於通過執行DRC來驗證佈局,將包括佈局的IC佈局圖儲存在非暫態電腦可讀媒體上。此外,一種積體電路裝置設計系統及用以執行設計積體電路裝置方法的非暫態電腦可讀媒體亦在此揭露。
Description
本揭示內容是關於一種積體電路裝置設計方法、系統及非暫態電腦可讀媒體。
對積體電路(integrated circuits;IC)進行小型化的持續趨勢已經導致裝置逐漸變小和功率降低,裝置在高速度下提供更強的功能。小型化過程也產生越來越嚴格的設計和製造規範。開發各種電子設計自動化(electronic design automation;EDA)工具以產生、優化、和驗證半導體裝置的設計,同時確保滿足設計和製造規範。
本揭示內容包含一種設計IC裝置的方法,包括:指定與IC製造過程相對應的標準集;使用處理器通過將設計規則指令應用於標準集來產生設計規則;產生DRM,其中,DRM是包括設計規則的電子檔;使用來自DRM的設
計規則,對IC裝置的至少一部分的佈局執行DRC;以及基於通過執行DRC來驗證佈局,將包括佈局的IC佈局圖儲存在非暫態電腦可讀媒體上。
本揭示內容包含一種包括多個電腦可執行指令的非暫態電腦可讀媒體,電腦可執行指令用以執行設計積體電路(IC)裝置的方法。方法包括:從I/O介面接收標準集,標準集對應於IC製造過程;通過將儲存的設計規則指令應用於標準集來產生設計規則,設計規則指定IC裝置的至少一部分的佈局的設計約束;從I/O介面接收輸入;以及回應於輸入,產生DRM,DRM是包括設計規則的電子檔。
本揭示內容包含一種IC裝置設計系統,包括:至少一個處理器;以及至少一個記憶體,包括用於一個或多個程式的電腦程式代碼。至少一個記憶體和電腦程式代碼用以與至少一個處理器一起使得系統執行以下操作:從I/O介面接收標準集,標準集對應於IC製造過程;從至少一個記憶體獲取設計規則指令,或將設計規則指令導入IC裝置設計系統;通過將設計規則指令應用於標準集來產生設計規則,設計規則指定IC裝置的至少一部分的佈局的設計約束;產生包括設計規則的DRM;以及將DRM儲存在至少一個記憶體中,或從IC裝置設計系統匯出DRM。
110、120、130、140、150、160、170、110A~110C:操作
100A、110B:方法
200:清單
300:表格
400:清單
500:範本
600:DRM
700:系統
702:處理器
704:儲存媒體
706:電腦程式代碼
708:匯流排
710:輸入輸出(I/O)介面
712:網路介面
714:網路
720:設計規則指令
722:標準集
724:設計規則
726:DRM
800:系統
860:IC裝置
820:設計室
830:遮罩室
850:IC製造者/製造商(”fab”)
822:IC設計佈局圖
832:資料準備
844:遮罩製造
845:遮罩
852:晶圓製造
853:半導體晶圓
本揭露內容的各方面搭配隨附的圖式的參閱,可以對以下的詳細說明有更佳的理解。值得注意的是,根據產業的標準慣例,諸項特徵並沒有按比例繪製。實際上,諸項特徵的尺寸為了論述清晰可為任意的增大或縮小。
第1A圖是根據一些實施例的設計IC裝置的方法的流程圖。
第1B圖是根據一些實施例的產生設計規則指令的方法的流程圖。
第2圖描繪了根據一些實施例的顯示的設計規則指令的清單的非限制性示例。
第3圖描繪了根據一些實施例的顯示的設計規則類型的表格的非限制性示例。
第4圖描繪了根據一些實施例的顯示的設計規則層定義的清單的非限制性示例。
第5圖描繪了根據一些實施例的顯示的設計規則範本的非限制性示例。
第6圖描繪了根據一些實施例的設計規則手冊(DRM)的非限制性示例。
第7圖是根據一些實施例的IC裝置設計系統的方塊圖。
第8圖是根據一些實施例的積體電路(IC)製造系統以及與其相關聯的IC製造流程的方塊圖。
以下揭露內容提供了用於實施所提供標的的不同特徵的許多不同實施例或實例。以下描述了部件、材料、值、步驟、操作、材料、佈置等的特定實例以簡化本揭露內容。當然,該等僅僅是實例,而並非旨在為限制性的。可設想到其他部件、值、操作、材料、佈置等。例如,在以下描述中在第二特徵上方或之上形成第一特徵可以包括第一特徵和第二特徵形成為直接接觸的實施例,並且亦可以包括可以在第一特徵與第二特徵之間形成額外特徵,使得第一特徵和第二特徵可以不直接接觸的實施例。另外,本揭露可以在各種實例中重複參考數字及/或字母。該重複是為了簡單和清楚的目的,並且本身並不代表所論述的各種實施例及/或配置之間的關係。
此外,在此可以使用空間相對術語,諸如「下方」、「以下」、「下部」、「上方」、「上部」等來簡化描述,以描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中所示的取向之外,空間相對術語意欲包括使用或操作中的裝置/元件的不同取向。設備可以以其他方式取向(旋轉90度或在其他方向上),並且可以類似地相應解釋在此使用的空間相對描述詞。
在各種實施例中,一種方法包括:指定與積體電路(IC)製造過程相對應的標準集;將設計規則指令應用於標準集以產生設計規則;以及產生包括設計規則的設計規則手冊(DRM)檔。通過應用指令以自動地產生設計規則和
DRM,IC裝置設計方法和系統更有效並且能夠減少與錯誤相關的活動(與其中設計規則和DRM不是通過應用設計規則指令以自動地產生設計規則而產生的方法相比)。
第1A圖是根據一個或多個實施例的設計IC裝置的方法100A的流程圖。方法100A可與IC裝置設計系統(例如,下面參考第7圖討論的IC裝置設計系統700)和/或IC製造系統(例如,下面參考第8圖討論的IC製造系統800)一起使用。
方法100A的操作在第1A圖中被描繪的順序僅是為了說明目的;方法100A的操作能夠按照與第1A圖所描述的順序不同的順序來執行。在一些實施例中,在第1A圖描繪的操作之前、之間、期間、和/或之後執行除了第1A圖描繪的操作之外的操作。在一些實施例中,方法100A的操作是操作輸入/輸出(input/output,I/O)電路的方法的操作的子集。
在一些實施例中,方法100A的一個或多個操作是設計IC裝置的方法的操作的子集。在一些實施例中,方法100A的一個或多個操作是製造IC裝置的方法的操作的子集。在各種實施例中,方法100A的一個或多個操作是通過使用一個或多個處理器(例如,下面參考IC裝置設計系統700和第7圖討論的處理器702)來執行的。
在操作110處,在一些實施例中,產生設計規則指令。設計規則指令是一個或多個電腦可執行指令,其用以使得軟體工具對輸入到軟體工具中的標準集執行一個或
多個活動從而產生設計規則。設計規則是IC設計人員在IC裝置的設計和製造期間遵循的一個或多個約束的表達。在一些實施例中,產生設計規則指令包括執行以下參考第1B圖至第4圖討論的方法100B中的一些或全部。
在各種實施例中,設計規則包括一個或多個參數和上下文資訊,該一個或多個參數和上下文資訊可由IC裝置製造商使用,以驗證遮罩集的正確性,或指定幾何和/或連接限制,從而確保在一個或多個IC製造過程中有足夠的餘量來考慮可變性。在一些實施例中,設計規則特定於特定IC製造過程,例如,基於使用特定IC製造過程製造的IC裝置的標準特徵尺寸的製造過程。
在各種實施例中,設計規則包括這種資訊,該資訊可用於確保IC裝置的佈局中的特徵和/或層之間或之內的一個或多個關係。在各種實施例中,一個或多個關係包括沿給定方向或沿任意方向的距離(例如,寬度、間隔、間隙、重疊、或延伸)、面積、密度、比率、或適用於一個或多個特徵和/或層的禁止或限制。在各種實施例中,確保關係包括:確保特徵或層中的一個或組合大於、等於或小於預定值,或處於預定範圍內。在各種實施例中,特徵和/或層包括限定遮罩(例如,下面參考第8圖討論的遮罩845)的一個或多個層,或基於一個或多個遮罩執行一個或多個製造操作而得出的一個或多個特徵或層。
使用一個或多個設計規則來確保IC裝置的佈局中的特徵和/或層關係提供了以下保證:在製造過程期間基於
包括IC裝置的佈局的IC佈局圖可以形成IC裝置。在一些實施例中,設計規則中的資訊可由軟體工具(例如,EDA工具)使用,以對IC裝置的佈局執行設計規則檢查(DRC),如下面針對操作150所討論的。
產生設計規則指令包括定義一個或多個電腦可執行指令,使得軟體工具根據標準集來產生包括一個或多個參數和上下文資訊的設計規則。在一些實施例中,標準集對應於特定IC製造過程。在各種實施例中,標準集包括下列項中的一個或多個:設計規則識別字、定義和/或描述;特徵和/或層識別字、定義和/或描述;特徵類型識別字、定義和/或描述;與裝置或設備類型的關聯;標籤;單元;值或值範圍;或與IC製造過程的一個方面相對應的一個或多個其他參數。
產生設計規則指令包括:將條件分配給標準集內的關係,和/或定義標準集內的關係,使得設計規則中表達的一個或多個約束針對標準集,並且在一些實施例中,針對相應IC製造過程。
在其中標準集與IC製造過程相對應的實施例中,設計規則指令被產生,以便將對多個IC製造過程共同的條件和關係應用於與標準集相對應的特定IC製造過程。
在一些實施例中,產生設計規則指令包括獲得針對軟體工具的一個或多個輸入,因為該一個或多個輸入被用來從一個或多個資料位元產生設計規則。在一些實施例中,軟體工具包括試算表應用,並且產生設計規則指令包括使
用試算表應用來記錄巨集。在一些實施例中,產生設計規則指令是使用諸如可從微軟公司獲得的EXCEL®之類的工具、或其他適當的軟體工具來執行的。
在一些實施例中,產生設計規則指令包括複製和/或修改一個或多個先前產生的設計規則指令。在一些實施例中,產生設計規則指令包括使用軟體工具(例如,軟體發展平臺或文本編輯工具)來產生一個或多個電腦可執行指令。
在一些實施例中,產生設計規則指令包括將設計規則指令儲存在非暫態電腦可讀儲存媒體上。在各種實施例中,儲存設計規則指令包括將設計規則指令儲存在其上儲存有軟體工具的非暫態電腦可讀儲存媒體上、或儲存在另一非暫態電腦可讀儲存媒體上。
在一些實施例中,產生設計規則指令包括產生包括該設計規則指令的多個設計規則指令。在一些實施例中,儲存設計規則指令包括儲存包括該設計規則指令的多個設計規則指令。
第1B圖是根據一些實施例的產生設計規則指令的方法100B的流程圖。方法100B的一個或多個操作可用作操作110中的一些或全部,並且由第2圖至第4圖的非限制性示例示出。
方法100B的操作在第1B圖中被描繪的順序僅是為了說明目的;方法100B的操作能夠按照與第1B圖所描述的順序不同的順序來執行。在一些實施例中,在第1B
圖描繪的操作之前、之間、期間、和/或之後執行除了第1B圖描繪的操作之外的操作。
在操作110A處,在一些實施例中,基於設計規則類型對設計規則指令進行分類。基於設計規則類型對設計規則指令進行分類包括標識與IC裝置的佈局中的特徵和/或層之間或之內的關係中的一個關係相對應的設計規則類型。
基於設計規則類型對設計規則指令進行分類有助於產生與特定特徵和/或層關係相對應的多個設計規則,使得能夠針對各種特徵和/或層產生多個設計規則,同時具有一致的格式、識別字、定義和描述。
第2圖描繪了根據一些實施例的顯示的設計規則指令的清單200的非限制性示例。在顯示的清單200中,設計規則指令被分類為巨集(MACRO)類型,包括例如與特定寬度、間隔、擴展和限制相對應的MACRO類型。
每個MACRO類型與設計規則編號和設計規則描述相關聯。MACRO類型的第一子集還與約束選擇和值相關聯,約束選擇包括與大於或等於的關係相對應的“a:>=”、與相等的關係相對應的“b:=”、以及與小於或等於的關係相對應的“c:<=”。MACRO類型的第二子集與限制相對應,每個限制在與相應MACRO類型相關聯的描述內被完整表達。
在操作110B處,在一些實施例中,基於設計規則類別對設計規則指令進行分類。基於設計規則類別對設
計規則指令進行分類包括根據特徵或特徵類型、層或層類型、派生層或派生層類型、裝置或裝置類型、裝置或隔離區域、或與IC裝置佈局相關聯的其他面向結構的基礎來對設計規則指令進行分類。
基於設計規則類別對設計規則指令進行分類有助於對與特定特徵、層、裝置、區域、或其他標準相對應的多個設計規則進行分組,使得能夠基於與多個設計規則相關聯的類別來選擇、顯示和/或產生多個設計規則。
第3圖描繪了根據一些實施例的顯示的多個設計規則類型的表格300的非限制性示例。在顯示的表格300中,設計規則指令基於設計規則指令分類(包括例如裝置和層類型)被佈置為多個組。
在操作110C處,在一些實施例中,產生派生層(derived layer)的定義。產生派生層的定義包括將派生層編號、術語和定義分配給IC裝置佈局中的派生層。在各種實施例中,產生定義包括將一個或多個備註與派生層相關聯,和/或將一個或多個規則連結連結到派生層。
產生派生層的定義有助於產生與具有一致的格式、識別字、定義和描述的派生層相對應的設計規則,從而最小化與基於一個或多個遮罩執行一個或多個製造操作而得出的層相關的錯誤的風險。
第4圖描繪了根據一些實施例的顯示的設計規則層定義的清單400的非限制性示例。在顯示的清單400中,每個派生層包括與術語、定義、備註(以及在一些情況下,
規則連結資訊)相關聯的派生層編號。
在操作120處,在一些實施例中,指定標準集。指定標準集包括標識一個或多個資料位元,該一個或多個資料位元可由設計規則指令使用以產生設計規則。在一些實施例中,一個或多個資料位元對應於特定IC製造過程。在一些實施例中,指定標準集包括指定下列項中的至少一個:值(例如,特徵尺寸、特徵幾何形狀、特徵之間的間隔、或特徵重疊尺寸)、單元、或IC製造過程的層、裝置或裝置類型識別字。
在一些實施例中,指定標準集包括利用以上針對操作110討論的軟體工具來接收標準集。在一些實施例中,指定標準集包括通過範本接收標準集。在一些實施例中,指定標準集包括通過使用者介面(例如,下面針對IC裝置設計系統700和第7圖討論的輸入/輸出(input/output,I/O)介面710)接收標準集。
在一些實施例中,指定標準集包括使用者將標準集手動地輸入到使用者介面中。在各種實施例中,指定標準集包括系統從一個或多個電子檔將標準集自動地導入到軟體工具,這是自動地或通過一個或多個使用者輸入來發起的。在一些實施例中,指定標準集包括指定包括該標準集的多個標準集。
第5圖描繪了根據一些實施例的可用於指定標準集的顯示的範本500的非限制性示例。範本500包括針對每個設計規則指令類型的多個部分,其中MACRO_W對
應於寬度關係,MACRO_S對應於間隔關係,MACRO_E對應於延伸關係,並且MACRO_O對應於重疊關係。
在每個部分內,例如通過“1”或“1b”來進一步指定設計規則指令類型,以選擇多個約束(例如,第2圖中描繪的約束)中的要應用於設計規則的一個約束。針對指定的設計規則指令類型和約束的每個實例,附加標準包括設計規則識別字“規則編號(RuleNo.)”、層識別字“層1(Layer1)”和“層2(Layer2)”、描述“條件(Condition)”和“標籤(label)”、以及值“值(Value)”。
在操作130處,將設計規則指令應用於標準集以產生以上針對操作110討論的設計規則。產生設計規則包括在軟體工具上執行設計規則指令。在各種實施例中,響應於針對軟體工具的一個或多個使用者輸入、或一個或多個電腦可執行指令(例如,批次檔或另一設計規則指令,用以發起設計規則指令的應用)來執行設計規則指令。
作為非限制性示例,基於第5圖中描繪的設計規則指令MACRO_E_1的第二實例來產生設計規則包括:產生根據設計規則指令MACRO_E_1c格式化的設計規則,並且包括設計規則識別字“HVPO.E.1”、層“PO”和“POO”、描述“非HV裝置”、約束“>=”、和值“0.4”。
在一些實施例中,產生設計規則包括從非暫態電腦可讀儲存媒體獲取設計規則指令。在各種實施例中,獲取
設計規則指令包括從在其上儲存有軟體工具的非暫態電腦可讀儲存媒體或從另一非暫態電腦可讀儲存媒體獲取設計規則指令。
在一些實施例中,產生設計規則包括在使用者介面上顯示設計規則。在一些實施例中,顯示設計規則包括顯示包括該設計規則的多個設計規則。在一些實施例中,產生設計規則包括驗證標準集與設計規則指令之間的相容性,以及在使用者介面上顯示驗證的結果。
在一些實施例中,產生設計規則包括將設計規則儲存在非暫態電腦可讀儲存媒體上。在各種實施例中,儲存設計規則包括將設計規則儲存在其上儲存有軟體工具的非暫態電腦可讀儲存媒體上,或儲存在另一非暫態電腦可讀儲存媒體上。
在一些實施例中,產生設計規則包括產生包括該設計規則的多個設計規則。在各種實施例中,產生多個設計規則包括將單個設計規則指令應用於多個標準集、將多個設計規則指令應用於單個標準集、將多個設計規則指令中的每個設計規則指令應用於多個標準集中的相應標準集、或其組合。
在操作140處,從設計規則產生DRM。DRM是包括設計規則的電子檔,並且產生DRM包括使用軟體工具產生電子檔。在各種實施例中,電子檔是ASCII文字檔或其他適當的檔案類型,例如,WORD®相容檔、或可擕式文檔格式(PDF)檔。
第6圖描繪了根據一些實施例的DRM 600的一部分的非限制性示例。DRM 600是根據操作140產生的,並且包括第一表格和第二表格,第一表格包括其中每個規則對應於單個設計約束的設計規則集,第二表格包括其中每個設計規則對應於多個設計約束的設計規則集。
在第一表格中,第四設計規則對應於上面針對操作130討論的非限制性示例,其中設計規則“HVPO.E.1”包括層“PO”和“POO”、描述“非HV裝置”、約束“>=”、和值“0.4”,每個都根據設計規則指令MACRO_E_1c格式化。
在一些實施例中,產生DRM包括將DRM儲存在非暫態電腦可讀儲存媒體上。在各種實施例中,儲存DRM包括將DRM儲存在其上儲存有軟體工具的非暫態電腦可讀儲存媒體上,或儲存在另一非暫態電腦可讀儲存媒體上。在一些實施例中,儲存DRM包括從IC裝置設計系統(例如,下面參考第7圖討論的IC裝置設計系統700)匯出DRM。
在一些實施例中,產生DRM包括使用與用於產生DRM的軟體工具不同的軟體工具來導入DRM。在各種實施例中,不同的軟體工具是在相同處理器上或在單獨的處理器上執行的。在一些實施例中,單獨的處理器通過網路(例如,下面參考IC裝置設計系統700和第7圖討論的網路714)進行連接。在一些實施例中,導入DRM是由EDA工具執行的。
產生DRM是由軟體工具執行的。在各種實施例中,DRM是響應於針對軟體工具的一個或多個使用者輸入或一個或多個電腦可執行指令(例如,用以發起DRM的產生的批次檔)而產生的。在一些實施例中,DRM是使用以上面針對設計規則指令描述的方式創建的DRM產生指令來產生的,例如,通過在從設計規則產生DRM時獲得針對軟體工具的一個或多個輸入。
在一些實施例中,產生DRM包括產生包括設計規則組(也被稱為設計規則集,其包括設計規則)的DRM。在一些實施例中,設計規則組是多個設計規則組中的一個組,並且產生DRM包括從多個組中選擇該組。
在一些實施例中,回應於針對軟體工具的一個或多個使用者輸入來選擇設計規則組。在一些實施例中,選擇設計規則組是回應於針對軟體工具的一個或多個使用者輸入通過DRM產生指令來執行的。在一些實施例中,設計規則組是回應於通過使用者介面(例如,下面針對IC裝置系統700和第7圖討論的I/O介面710)接收到的一個或多個使用者輸入來選擇的。
在一些實施例中,從多個組中選擇該組包括將多個設計規則分類為多個組。在一些實施例中,響應於針對軟體工具的一個或多個使用者輸入,對多個設計規則進行分類。在一些實施例中,回應於通過使用者介面(例如,下面針對IC裝置系統700和第7圖討論的I/O介面710)接收到的一個或多個使用者輸入,對設計規則組進行分類。
在一些實施例中,將多個設計規則分類為多個組包括在使用者介面上顯示經分類的多個組。在一些實施例中,在使用者介面上顯示經分類的多個組包括將多個組顯示為按組分段的表格。
在各種實施例中,將多個設計規則分類為多個組基於裝置類型、裝置區域類型、裝置特徵類型、或設計規則指令類型中的一個或多個。
在操作150處,在一些實施例中,使用來自DRM的設計規則對IC裝置的至少一部分的佈局執行DRC,基於DRC的結果來驗證或修改IC佈局,並且IC佈局的佈局圖被儲存在非暫態電腦可讀媒體上。在一些實施例中,執行DRC包括使用包括設計規則的多個設計規則來執行DRC。
執行DRC包括:使用軟體工具將DRM中的一個或多個設計規則應用於IC佈局中的IC裝置的至少一部分的一個或多個特徵,並且驗證一個或多個特徵的佈局符合一個或多個設計規則。在一些實施例中,設計規則檢查是由EDA工具執行的。在各種實施例中,EDA工具和用於產生DRM的軟體工具在相同處理器上或在單獨的處理器上執行。在一些實施例中,單獨的處理器通過網路(例如,下面針對IC裝置設計系統700和第7圖討論的網路714)進行連接。
在一些實施例中,在IC佈局的產生期間執行DRC。在一些實施例中,用於產生IC佈局的工具也用於執行
DRC。在一些實施例中,佈局編輯器包括由EDA工具用於編輯IC裝置的IC佈局的一個或多個檔。在各種實施例中,佈局編輯器是由EDA工具或由EDA以外的軟體工具產生的,並且由EDA工具使用。在一些實施例中,在產生IC佈局的佈局圖之後,通過單獨的工具執行DRC。
如果IC佈局沒有被使用DRM的第一DRC驗證,則修改IC佈局,執行附加DRC,並且如果需要則重複該序列,直到IC佈局被使用DRM的後續DRC驗證為止。在這些情況下,驗證IC佈局包括修改IC佈局。
基於通過執行DRC來驗證IC佈局,包括IC佈局的IC佈局圖被儲存在非暫態電腦可讀媒體上。在各種實施例中,儲存IC佈局圖是在通過執行DRC來驗證IC佈局之前、期間或之後執行的。在各種實施例中,儲存IC佈局圖包括將IC佈局圖儲存在其上儲存有用於產生IC佈局的工具(例如,EDA工具)的非暫態電腦可讀儲存媒體上,或儲存在另一非暫態的電腦可讀儲存媒體上。
在操作160處,在一些實施例中,基於IC佈局圖製造一個或多個半導體遮罩中的至少一個、或半導體IC的層中的至少一個元件。下面參考第8圖討論製造一個或多個半導體遮罩或半導體IC的層中的至少一個部件。
在操作170處,在一些實施例中,基於IC佈局圖執行一個或多個製造操作。在一些實施例中,執行一個或多個製造操作包括基於IC佈局圖執行一個或多個光刻曝光。下面參考第8圖討論基於IC佈局圖執行一個或多個
製造操作(例如,一個或多個光刻曝光)。
通過執行方法100A的一些或所有操作,使用設計規則指令來產生包括在DRM中的設計規則,以便IC裝置被更有效地設計和製造並且可能具有更少的錯誤(與設計規則和DRM不是通過應用設計規則指令以自動地產生設計規則而產生的方法相比)。
此外,根據方法100A使用設計規則指令自動地產生和管理設計規則使得對DRM中包括的設計規則的品質控制和來源資料跟蹤能夠被更有效地執行(與設計規則和DRM不是通過應用設計規則指令以自動地產生設計規則而產生的方法相比)。
關於IC裝置設計系統和方法的附加細節可以在例如2016年6月21日授權的美國專利No.9,372,954中找到,其全部內容通過引用合併與此。
第7圖是根據一些實施例的IC裝置設計系統700的方塊圖。以上參考第1A圖至第6圖討論的方法100A和100B的一個或多個操作可根據一些實施例使用IC裝置設計系統700來實現。
在一些實施例中,IC裝置設計系統700是包括硬體處理器702和非暫態電腦可讀儲存媒體704的計算設備。非暫態電腦可讀儲存媒體704(除其他之外)被編碼有(即,儲存)電腦程式代碼706(即,可執行指令集)。硬體處理器702執行電腦程式代碼706(至少部分地)表示實現例如以上參考第1A圖討論的方法100A和/或上面參考第
1B圖討論的方法100B(下文中,所提出的過程和/或方法)的一部分或全部的IC裝置設計系統。
處理器702經由匯流排708電性耦接到非暫態電腦可讀儲存媒體704。處理器702還通過匯流排708電性耦接到I/O介面710。網路介面712還經由匯流排708被電連接到處理器702。網路介面712被連接到網路714,使得處理器702和非暫態電腦可讀儲存媒體704能夠經由網路714連接到外部元件。處理器702用以執行編碼在非暫態電腦可讀儲存媒體704中的電腦程式代碼706,以使得IC裝置設計系統700可用於執行所提出的過程和/或方法的一部分或全部。在一個或多個實施例中,處理器702是中央處理單元(CPU)、多處理器、分散式處理系統、專用積體電路(ASIC)、和/或合適的處理單元。
在一個或多個實施例中,非暫態電腦可讀儲存媒體704是電子的、磁的、光的、電磁的、紅外的、和/或半導體系統(或設備或裝置)。例如,非暫態電腦可讀儲存媒體704包括半導體或固態記憶體、磁帶、可移動電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁性磁片、和/或光碟。在使用光碟的一個或多個實施例中,非暫態電腦可讀儲存媒體704包括壓縮磁碟唯讀記憶體(CD-ROM)、壓縮磁碟讀/寫(CD-R/W)、和/或數位視訊光碟(DVD)。
在一個或多個實施例中,非暫態電腦可讀儲存媒體704儲存電腦程式代碼706,其用以使得IC裝置設計系
統700可用於執行所提出的過程和/或方法的一部分或全部。在一個或多個實施例中,非暫態電腦可讀儲存媒體704還儲存有助於執行所提出的過程和/或方法的一部分或全部的資訊。在各種實施例中,非暫態電腦可讀儲存媒體704儲存至少一個設計規則指令720、至少一個標準集722、至少一個設計規則724、和/或至少一個DRM 726中的一個或組合,各自如上面針對方法100A和100B以及第1A圖至第6圖所討論的。
IC裝置設計系統700包括I/O介面710。I/O介面710被耦合到外部電路。在各種實施例中,I/O介面710包括鍵盤、小鍵盤、滑鼠、跟蹤球、觸控板、顯示器、觸控式螢幕、和/或游標方向鍵中的一個或組合,用於將資訊和命令傳送到處理器702,和/或從處理器702傳送資訊和命令。
IC裝置設計系統700還包括耦合到處理器702的網路介面712。網路介面712允許系統700與網路714(一個或多個其他電腦系統連接到網路714)進行通信。網路介面712包括無線網路介面(例如,BLUETOOTH、WIFI、WIMAX、GPRS、或WCDMA);或有線網路介面(例如,ETHERNET、USB、或IEEE-1364)。在一個或多個實施例中,所提出的過程和/或方法的一部分或全部在兩個或更多個系統700中實現。
IC裝置設計系統700用以通過I/O介面710接收資訊。通過I/O介面710接收到的資訊包括至少一個設
計規則指令、至少一個標準集、至少一個設計規則、至少一個DRM、和/或供處理器702處理的其他參數中的一個或組合。資訊經由匯流排708被傳送到處理器702。IC裝置設計系統700用以通過I/O介面710發送和/或接收與使用者介面有關的資訊。
在一些實施例中,所提出的過程和/或方法的一部分或全部被實現為用於由處理器執行的獨立軟體應用。在一些實施例中,所提出的過程和/或方法的一部分或全部被實現為作為附加軟體應用的一部分的軟體應用。在一些實施例中,所提出的過程和/或方法的一部分或全部被實現為軟體應用的外掛程式。在一些實施例中,所提出的過程和/或方法中的至少一個被實現為作為EDA工具的一部分的軟體應用。在一些實施例中,使用諸如可從CADENCE DESIGN SYSTEMS,Inc獲得的VIRTUOSO®之類的工具、或其他適當的佈局產生工具來產生IC佈局圖。
在一些實施例中,過程被實現為儲存在非暫態電腦可讀記錄媒體中的程式的功能。非暫態電腦可讀記錄媒體的示例包括但不限於外部/可移動和/或內部/內置儲存或記憶體單元,例如,光碟(例如,DVD)、磁片(例如,硬碟)、半導體記憶體(例如,ROM、RAM、儲存卡)等中的一個或多個。
通過可用於實現如上面針對第1A圖至第6圖討論的方法100A的一個或多個操作,IC裝置設計系統700和非暫態電腦可讀記錄媒體(例如,非暫態電腦可讀儲存
媒體704)實現了上面針對方法100A討論的益處。
第8圖是根據一些實施例的IC製造系統800以及與其相關聯的IC製造流程的方塊圖。在一些實施例中,基於佈局圖,使用製造系統800來製造(A)一個或多個半導體遮罩或(B)半導體積體電路的層中的至少一個元件中的至少一個。
在第8圖中,IC製造系統800包括在設計、開發、以及與製造IC裝置860有關的製造週期和/或服務中彼此交互的實體,例如,設計室820、遮罩室830、以及IC製造者/製造商(“fab”)850。系統800中的實體通過通信網路來連接。在一些實施例中,通信網路是單個網路。在一些實施例中,通信網路是各種不同的網路,例如,內聯網和互聯網。通信網路包括有線和/或無線通訊通道。每個實體與一個或多個其他實體交互,並向一個或多個其他實體提供服務和/或從一個或多個其他實體接收服務。在一些實施例中,設計室820、遮罩室830和IC製造商850中的兩個或更多個由單個較大的公司擁有。在一些實施例中,設計室820、遮罩室830和IC製造商850中的兩個或更多個共存於公共設施中並使用公共資源。
設計室(或設計團隊)820基於上面參考第1A圖至第6圖討論的方法100A來產生IC設計佈局圖822。IC設計佈局圖822包括各種幾何圖案,其對應於構成將製造的IC裝置860的各種元件的金屬、氧化物、或半導體層的圖案。各種層組合形成各種IC特徵。例如,IC設計
佈局圖822的一部分包括各種IC特徵,例如,主動區域、閘極電極、源極和汲極、層間互連的金屬線或通孔、以及用於鍵合(將在半導體襯底(例如,矽晶圓)以及佈置在半導體襯底上的各種金屬層上形成的)焊盤(pad)的開口。設計室820實現適當的設計過程(上面參考第1A圖至第6圖討論的方法100A)以形成IC設計佈局圖822。設計過程包括邏輯設計、物理設計或佈局和佈線中的一個或多個。IC設計佈局圖822被呈現在具有幾何圖案的資訊的一個或多個資料檔案中。例如,IC設計佈局圖822可以以GDSII檔案格式或DFII檔案格式來表示。
遮罩室830包括資料準備832和遮罩製造844。遮罩室830使用IC設計佈局圖822來製造將被用於根據IC設計佈局圖822製造IC裝置860的各個層的一個或多個遮罩845。遮罩室830執行遮罩資料準備832,其中IC設計佈局圖822被轉換成表示性資料檔案(“RDF”)。遮罩資料準備832將RDF提供給遮罩製造844。遮罩製造844包括遮罩寫入器。遮罩寫入器將RDF轉換為襯底上的圖像,例如,遮罩(調製盤)845或半導體晶圓853。IC設計佈局圖822由遮罩資料準備832操縱以符合遮罩寫入器的特定特性和/或IC製造商850的要求。在第8圖中,遮罩資料準備832和遮罩製造844被示出為單獨的元件。在一些實施例中,遮罩資料準備832和遮罩製造844可以統稱為遮罩資料準備。
在一些實施例中,遮罩資料準備832包括光學鄰
近校正(OPC),其使用光刻增強技術來補償圖像誤差,例如,可能由衍射、干涉、其他處理效應等引起的圖像誤差。OPC調整IC設計佈局圖822。在一些實施例中,遮罩資料準備832還包括解析度增強技術(RET),例如,軸外照射、子解析度輔助特徵、相移遮罩、其他合適的技術等或其組合。在一些實施例中,還使用逆光刻技術(ILT),其將OPC視為逆成像問題。
在一些實施例中,遮罩資料準備832包括遮罩規則檢查器(MRC),其利用一組遮罩創建規則來檢查已經在OPC中進行處理的IC設計佈局圖822,該組遮罩創建規則包含某些幾何和/或連線性限制以確保足夠的餘量,以考慮半導體製造過程的可變性等。在一些實施例中,MRC修改IC設計佈局圖822以補償遮罩製造844期間的限制,其可以撤銷OPC所執行的部分修改以便滿足遮罩創建規則。
在一些實施例中,遮罩資料準備832包括光刻過程檢查(LPC),其模擬將由IC製造商850實現以製造IC裝置860的過程。LPC基於IC設計佈局圖822來模擬該過程以創建模擬製造設備,例如,IC裝置860。LPC模擬中的過程參數可以包括與IC製造週期的各種處理相關聯的參數、與用於製造IC的工具相關聯的參數、和/或製造過程的其他方面。LPC考慮各種因素,例如,空間圖像對比度、焦深(“DOF”)、遮罩誤差增強因數(“MEEF”)、其他合適的因數等或其組合。在一些實施
例中,在已經通過LPC創建模擬製造設備之後,如果模擬設備在形狀上不夠接近以滿足設計規則,則重複OPC和/或MRC以進一步細化IC設計佈局圖822。
應理解,為了清楚起見,已經簡化了遮罩資料準備832的上述描述。在一些實施例中,資料準備832包括諸如邏輯操作(LOP)之類的附加特徵以根據製造規則來修改IC設計佈局圖822。此外,在資料準備832期間應用於IC設計佈局圖822的處理可以以各種不同的順序被執行。
在遮罩資料準備832之後並且在遮罩製造844期間,基於經修改的IC設計佈局圖822來製造遮罩845或一組遮罩845。在一些實施例中,遮罩製造844包括基於IC設計佈局圖822來執行一個或多個光刻曝光。在一些實施例中,基於經修改的IC設計佈局圖822,使用電子束(e束)或多個e束的機制來在遮罩(光遮罩或調製盤)845上形成圖案。遮罩845可以用各種技術來形成。在一些實施例中,使用二進位技術形成遮罩845。在一些實施例中,遮罩圖案包括不透明區域和透明區域。用於曝光已經被塗覆在晶圓上的圖像敏感材料層(例如,光刻膠)的輻射束(例如,紫外(UV)光束)被不透明區域阻擋並透過透明區域。在一個示例中,遮罩845的二進位遮罩版本包括透明襯底(例如,熔融石英)和塗覆在二進位遮罩的不透明區域中的不透明材料(例如,鉻)。在另一示例中,使用相移技術形成遮罩845。在遮罩845的相移遮罩
(PSM)版本中,在相移遮罩上形成的圖案中的各種特徵用以具有適當的相位差以增強解析度和成像品質。在各種示例中,相移遮罩可以是衰減PSM或交替PSM。由遮罩製造844產生的(一個或多個)遮罩被用於各種過程中。例如,這種(一個或多個)遮罩被用於離子注入過程以形成半導體晶圓853中的各種摻雜區域,被用於刻蝕過程以形成半導體晶圓853中的各種刻蝕區域,和/或被用於其他合適的過程中。
IC製造商850包括晶圓製造852。IC製造商850是IC製造業務,其包括用於製造各種不同IC產品的一個或多個製造設施。在一些實施例中,IC製造商850是半導體鑄造廠。例如,可能存在用於多個IC產品的前端製造的製造設施(前端(FEOL)製造商),而第二製造設施可以提供用於IC產品的互連和封裝的後端製造(後端(BEOL)製造商),並且第三製造設施可以為晶圓代工業務提供其他服務。
IC製造商850使用由遮罩室830製造的(一個或多個)遮罩845來製造IC裝置860。因此,IC製造商850至少間接地使用IC設計佈局圖822來製造IC裝置860。在一些實施例中,半導體晶圓853由IC製造商850使用(一個或多個)遮罩845來製造以形成IC裝置860。在一些實施例中,IC製造包括至少間接地基於IC設計佈局圖822來執行一個或多個光刻曝光。半導體晶圓853包括在其上形成有材料層的矽襯底或其他適當的襯底。半導
體晶圓853還包括各種摻雜區域、電介質特徵、多級互連等(在隨後的製造步驟中形成的)中的一個或多個。
關於IC製造系統(例如,第8圖的系統800)以及與其相關聯的IC製造流程的細節可以在例如2016年2月9日授權的美國專利No.9,256,709、2015年10月1日公開的美國授權前公開No.20150278429、2014年2月6日公開的美國授權前公開No.20140040838、以及2007年8月21日授權的美國專利No.7,260,442中找到,其中的每一項的全部內容均通過引用結合於此。
在一些實施例中,一種設計IC裝置的方法,包括:指定與IC製造過程相對應的標準集;使用處理器通過將設計規則指令應用於標準集來產生設計規則;產生DRM,其中,DRM是包括設計規則的電子檔;使用來自DRM的設計規則,對IC裝置的至少一部分的佈局執行DRC;以及基於通過執行DRC來驗證佈局,將包括佈局的IC佈局圖儲存在非暫態電腦可讀媒體上。在一些實施例中,方法還包括:基於積體電路佈局圖,執行以下操作中的至少一個:製造積體電路裝置的一層中的至少一個元件,或執行積體電路製造過程的一個或多個操作。在一些實施例中,指定標準集包括指定以下至少一個:一特徵尺寸、一特徵幾何形狀、多個特徵之間的一間隔、一特徵重疊尺寸、或積體電路製造過程的一層、裝置或裝置類型識別字。在一些實施例中,指定標準集包括:接收一範本中的標準集。在一些實施例中,將設計規則指令應用於標準集包括:對一使
用者介面的執行先前儲存的一系列輸入。在一些實施例中,標準集是與積體電路製造過程相對應的多個標準集中的一個標準集,設計規則指令是多個設計規則指令中的一個指令,設計規則是設計規則手冊中包括的一設計規則集中的一個設計規則,並且在一些實施例中,方法還包括將多個設計規則指令中的至少一個附加設計規則指令應用於多個標準集中的至少一個附加標準集,以產生設計規則集中的至少一個附加設計規則。在一些實施例中,設計規則集是多個設計規則的子集,並且產生設計規則手冊包括從多個設計規則中選擇子集。在一些實施例中,從多個設計規則中選擇子集包括:將多個設計規則分類為多個組;以及從多個組中選擇一組。在一些實施例中,方法還包括使用處理器來產生設計規則指令。
在一些實施例中,一種包括電腦可執行指令的非暫態電腦可讀媒體,電腦可執行指令用以執行設計積體電路(IC)裝置的方法。方法包括:從I/O介面接收標準集,標準集對應於IC製造過程;通過將儲存的設計規則指令應用於標準集來產生設計規則,設計規則指定IC裝置的至少一部分的佈局的設計約束;從I/O介面接收輸入;以及回應於輸入,產生DRM,DRM是包括設計規則的電子檔。在一些實施例中,方法還包括:根據來自輸入/輸出介面的一系列先前輸入來產生儲存的設計規則指令;以及將設計規則指令儲存在非暫態電腦可讀媒體或另一非暫態電腦可讀媒體中的一者上。在一些實施例中,設計規則是多個設
計規則中的一個設計規則,並且方法還包括,回應於從輸入/輸出介面接收到的另一輸入:將多個設計規則分類為多個組;以及使得多個設計規則在輸入/輸出介面上被顯示為分成多個組。在一些實施例中,對多個設計規則進行分類是基於一裝置類型、一裝置區域類型、一裝置特徵類型、或一設計規則指令類型中的一個或多個。在一些實施例中,產生設計規則手冊係回應於接收來自輸入/輸出指示的從使用者介面上顯示的多個組中的一組的選定的輸入。在一些實施例中,方法還包括:將設計規則手冊儲存在非暫態電腦可讀媒體或另一非暫態電腦可讀媒體中的一者上。
在一些實施例中,一種IC裝置設計系統,包括:至少一個處理器;以及至少一個記憶體,包括用於一個或多個程式的電腦程式代碼。至少一個記憶體和電腦程式代碼用以與至少一個處理器一起使得系統執行以下操作:從I/O介面接收標準集,標準集對應於IC製造過程;從至少一個記憶體獲取設計規則指令,或將設計規則指令導入IC裝置設計系統;通過將設計規則指令應用於標準集來產生設計規則,設計規則指定IC裝置的至少一部分的佈局的設計約束;產生包括設計規則的DRM;以及將DRM儲存在至少一個記憶體中,或從IC裝置設計系統匯出DRM。在一些實施例中,至少一個記憶體和電腦程式代碼用以與至少一個處理器一起使得系統執行:從輸入/輸出介面接收一系列使用者輸入;以及從系列使用者輸入產生設計規則指令。在一些實施例中,至少一個記憶體和電腦程式代碼用
以與至少一個處理器一起使得系統執行:在輸入/輸出介面上顯示一設計規則指令集,設計規則指令集包括設計規則指令;以及基於從輸入/輸出介面接收到的對設計規則指令集的一選擇來儲存或匯出設計規則手冊。在一些實施例中,設計規則指令集是多個設計規則指令集中的一個設計規則指令集,並且至少一個記憶體和電腦程式代碼用以與至少一個處理器一起使得系統執行:回應於從輸入/輸出介面接收到的一輸入,對多個設計規則指令集進行分類;以及在輸入/輸出介面上將經分類的多個設計規則指令集顯示為一表格。
本領域普通技術人員將容易看出,所公開的一個或多個實施例實現了上述一個或多個優點。在閱讀了前述說明書之後,普通技術人員將能夠影響本文廣泛公開的各種變化、等同物的替換和各種其他實施例。因此,本文所授予的保護僅限於所附權利要求及其等同物中包含的定義。
上文概述若干實施例的特徵或實例,使得熟習此項技術者可更好地理解本揭示案的態樣。熟習此項技術者應瞭解,可輕易使用本揭示案作為設計或修改其他製程及結構的基礎,以便實施本文所介紹的實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到,此類等效結構並未脫離本揭示案的精神及範疇,且可在不脫離本揭示案的精神及範疇的情況下產生本文的各種變化、替代及更改。
110、120、130、140、150、160、170:操作
100A:方法
Claims (10)
- 一種設計積體電路裝置的方法,該方法包括:指定與一積體電路製造過程相對應的一標準集;使用一處理器,通過將一設計規則指令應用於該標準集來產生一設計規則;產生一設計規則手冊,其中該設計規則手冊係包括該設計規則的一電子檔;使用來自該設計規則手冊的該設計規則,對該積體電路裝置的至少一部分的一佈局執行一設計規則檢查;以及基於通過執行該設計規則檢查來驗證該佈局,將包括該佈局的一積體電路佈局圖儲存在一非暫態電腦可讀媒體上。
- 如請求項1所述的方法,其中指定該標準集包括指定以下至少一個:一特徵尺寸、一特徵幾何形狀、多個特徵之間的一間隔、一特徵重疊尺寸、或該積體電路製造過程的一層、裝置或裝置類型識別字。
- 如請求項1所述的方法,其中將該設計規則指令應用於該標準集包括:對一使用者介面的執行先前儲存的一系列輸入。
- 如請求項1所述的方法,其中該標準集是與該積體電路製造過程相對應的多個標準集 中的一個標準集,該設計規則指令是多個設計規則指令中的一個指令,該設計規則是該設計規則手冊中包括的一設計規則集中的一個設計規則,並且該方法還包括將該些設計規則指令中的至少一個附加設計規則指令應用於該些標準集中的至少一個附加標準集,以產生該設計規則集中的至少一個附加設計規則,其中該設計規則集是多個設計規則的子集,並且產生該設計規則手冊包括從該些設計規則中選擇該子集。
- 一種包括多個電腦可執行指令的一非暫態電腦可讀媒體,該些電腦可執行指令用以執行設計積體電路裝置的方法,該方法包括:從一輸入/輸出介面接收一標準集,該標準集對應於一積體電路製造過程;通過將一儲存的設計規則指令應用於該標準集來產生一設計規則,該設計規則指定該積體電路裝置的至少一部分的一佈局的一設計約束;從該輸入/輸出介面接收一輸入;以及回應於該輸入,產生一設計規則手冊,該設計規則手冊係包括該設計規則的一電子檔。
- 如請求項5所述的非暫態電腦可讀媒體,其中該方法還包括:根據來自該輸入/輸出介面的一系列先前輸入來產生該儲存的設計規則指令;以及將該設計規則指令儲存在該非暫態電腦可讀媒體或另一非暫態電腦可讀媒體中的一者上。
- 如請求項5所述的非暫態電腦可讀媒體,其中,該設計規則是多個設計規則中的一個設計規則,並且該方法還包括,回應於從該輸入/輸出介面接收到的另一輸入:將該些設計規則分類為多個組;以及使得該些設計規則在該輸入/輸出介面上被顯示為分成該些組。
- 一種積體電路裝置設計系統,包括:至少一個處理器;以及至少一個記憶體,包括一個或多個程式的電腦程式代碼,該至少一個記憶體和該電腦程式代碼用以與該至少一個處理器一起使得該系統執行:從一輸入/輸出介面接收一標準集,該標準集對應於一積體電路製造過程;從該至少一個記憶體獲取一設計規則指令,或將該設 計規則指令導入該積體電路裝置設計系統;通過將該設計規則指令應用於該標準集來產生一設計規則,該設計規則指定該積體電路裝置的至少一部分的一佈局的一設計約束;產生包括該設計規則的一設計規則手冊;以及將該設計規則手冊儲存在該至少一個記憶體中,或從該積體電路裝置設計系統匯出該設計規則手冊。
- 如請求項8所述的積體電路裝置設計系統,其中該至少一個記憶體和該電腦程式代碼用以與該至少一個處理器一起使得該系統執行:從該輸入/輸出介面接收一系列使用者輸入;以及從該系列使用者輸入產生該設計規則指令。
- 如請求項8所述的積體電路裝置設計系統,其中該至少一個記憶體和該電腦程式代碼用以與該至少一個處理器一起使得該系統執行:在該輸入/輸出介面上顯示一設計規則指令集,該設計規則指令集包括該設計規則指令;以及基於從該輸入/輸出介面接收到的對該設計規則指令集的一選擇來儲存或匯出該設計規則手冊其中該設計規則指令集是多個設計規則指令集中的一個設計規則指令集,並且 該至少一個記憶體和該電腦程式代碼用以與該至少一個處理器一起使得該系統執行:回應於從該輸入/輸出介面接收到的一輸入,對該些設計規則指令集進行分類;以及在該輸入/輸出介面上將經分類的該些設計規則指令集顯示為一表格。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910976697.9A CN112668271A (zh) | 2019-10-15 | 2019-10-15 | 集成电路器件设计方法和系统 |
CN201910976697.9 | 2019-10-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202121227A TW202121227A (zh) | 2021-06-01 |
TWI765371B true TWI765371B (zh) | 2022-05-21 |
Family
ID=75383988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109135242A TWI765371B (zh) | 2019-10-15 | 2020-10-12 | 積體電路裝置設計方法、系統及非暫態電腦可讀媒體 |
Country Status (3)
Country | Link |
---|---|
US (3) | US10990746B1 (zh) |
CN (1) | CN112668271A (zh) |
TW (1) | TWI765371B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11714948B1 (en) * | 2021-01-28 | 2023-08-01 | Cadence Design Systems, Inc. | System and method for consolidating and applying manufacturing constraints |
CN116578271B (zh) * | 2023-07-12 | 2023-11-28 | 卡斯柯信号(北京)有限公司 | 应用设计过程模型图的绘制方法及装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100570855C (zh) * | 2004-08-12 | 2009-12-16 | 国际商业机器公司 | 集成电路设计系统和方法 |
JP5293521B2 (ja) * | 2009-09-14 | 2013-09-18 | 株式会社リコー | デザインルールチェック検証装置およびデザインルールチェック検証方法 |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
TWI524201B (zh) * | 2014-03-19 | 2016-03-01 | 台灣積體電路製造股份有限公司 | 驗證積體電路設計的方法與系統、電腦可讀取儲存媒體 |
US9372954B2 (en) * | 2014-02-12 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design system and method |
US9785740B2 (en) * | 2015-12-18 | 2017-10-10 | Arm Limited | Computer implemented system and method for modifying a layout of standard cells defining a circuit component |
TWI625639B (zh) * | 2013-09-27 | 2018-06-01 | Arm股份有限公司 | 用於產生積體電路佈局的電腦實施方法、電腦、電腦可讀取儲存媒體以及藉由該方法所製造的積體電路 |
TWI627549B (zh) * | 2016-09-07 | 2018-06-21 | 台灣積體電路製造股份有限公司 | 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體 |
US10083269B2 (en) * | 2013-11-19 | 2018-09-25 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7315990B2 (en) * | 2004-01-12 | 2008-01-01 | International Business Machines Corporation | Method and system for creating, viewing, editing, and sharing output from a design checking system |
US7260442B2 (en) | 2004-03-03 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for mask fabrication process control |
US8850366B2 (en) | 2012-08-01 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making a mask by forming a phase bar in an integrated circuit design layout |
US9256709B2 (en) | 2014-02-13 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit mask patterning |
US9465906B2 (en) | 2014-04-01 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for integrated circuit manufacturing |
WO2019055507A1 (en) * | 2017-09-15 | 2019-03-21 | Identify3D, Inc. | SYSTEM AND METHOD FOR MANAGING AND SECURING DATA FOR DIGITAL MANUFACTURING |
-
2019
- 2019-10-15 CN CN201910976697.9A patent/CN112668271A/zh active Pending
-
2020
- 2020-01-08 US US16/737,019 patent/US10990746B1/en active Active
- 2020-10-12 TW TW109135242A patent/TWI765371B/zh active
-
2021
- 2021-04-06 US US17/223,612 patent/US11568126B2/en active Active
-
2023
- 2023-01-19 US US18/156,671 patent/US20230153514A1/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100570855C (zh) * | 2004-08-12 | 2009-12-16 | 国际商业机器公司 | 集成电路设计系统和方法 |
JP5293521B2 (ja) * | 2009-09-14 | 2013-09-18 | 株式会社リコー | デザインルールチェック検証装置およびデザインルールチェック検証方法 |
TWI625639B (zh) * | 2013-09-27 | 2018-06-01 | Arm股份有限公司 | 用於產生積體電路佈局的電腦實施方法、電腦、電腦可讀取儲存媒體以及藉由該方法所製造的積體電路 |
US10083269B2 (en) * | 2013-11-19 | 2018-09-25 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
US9372954B2 (en) * | 2014-02-12 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design system and method |
TWI524201B (zh) * | 2014-03-19 | 2016-03-01 | 台灣積體電路製造股份有限公司 | 驗證積體電路設計的方法與系統、電腦可讀取儲存媒體 |
US9785740B2 (en) * | 2015-12-18 | 2017-10-10 | Arm Limited | Computer implemented system and method for modifying a layout of standard cells defining a circuit component |
TWI627549B (zh) * | 2016-09-07 | 2018-06-21 | 台灣積體電路製造股份有限公司 | 形成用於製造積體電路之佈局設計的方法、設計積體電路之系統及電腦可讀取媒體 |
Also Published As
Publication number | Publication date |
---|---|
US20230153514A1 (en) | 2023-05-18 |
US20210224463A1 (en) | 2021-07-22 |
US11568126B2 (en) | 2023-01-31 |
US10990746B1 (en) | 2021-04-27 |
US20210110095A1 (en) | 2021-04-15 |
CN112668271A (zh) | 2021-04-16 |
TW202121227A (zh) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11768991B2 (en) | Pin access hybrid cell height design | |
US11594528B2 (en) | Layout modification method for exposure manufacturing process | |
TWI672557B (zh) | 導電線結構、修改佈局圖的系統及產生修改佈局圖的方法 | |
US20230153514A1 (en) | Integrated circuit device design method and system | |
US11741288B2 (en) | Routing-resource-improving method of generating layout diagram, system for same and semiconductor device | |
US20210374317A1 (en) | Method of generating layout diagram including dummy pattern conversion and system of generating same | |
US11816414B2 (en) | Automatic generation of sub-cells for an analog integrated circuit | |
US20230267262A1 (en) | Metal cut region location method | |
US20220366121A1 (en) | Method and system for fixing violation of layout | |
US20220164514A1 (en) | Region based shrinking methodology for integrated circuit layout migration | |
US20210240903A1 (en) | Metal cut region location system | |
US20230297755A1 (en) | Circuit Layout | |
US20230014110A1 (en) | Variable tracks and non-default rule routing | |
US20220043957A1 (en) | Method of forming merged pillar structures and method of generating layout diagram of same | |
US20230289508A1 (en) | Dummy cells placed adjacent functional blocks | |
US20240046020A1 (en) | Method and non-transitory computer-readable medium for arranging components within a semiconductor device |