TWI626687B - 形成鰭狀結構的方法 - Google Patents
形成鰭狀結構的方法 Download PDFInfo
- Publication number
- TWI626687B TWI626687B TW102118634A TW102118634A TWI626687B TW I626687 B TWI626687 B TW I626687B TW 102118634 A TW102118634 A TW 102118634A TW 102118634 A TW102118634 A TW 102118634A TW I626687 B TWI626687 B TW I626687B
- Authority
- TW
- Taiwan
- Prior art keywords
- fin structure
- forming
- fin
- insulating material
- spacers
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
一種形成鰭狀結構的方法,包含有下述步驟。首先,形成複數個間隙壁於一基底上。接著,以間隙壁為硬遮罩蝕刻基底,以形成複數個鰭狀結構於基底中。然後,進行一切割製程,以移除鰭狀結構之部分區域,並一併移除其上方所對應之間隙壁。
Description
本發明係關於一種形成鰭狀結構的方法,且特別係關於一種轉移間隙壁之圖案以形成鰭狀結構的方法。
隨著半導體元件尺寸的縮小,維持小尺寸半導體元件的效能是目前業界的主要目標。為了提高半導體元件的效能,目前已逐漸發展出各種多閘極場效電晶體元件(multi-gate MOSFET)。多閘極場效電晶體元件包含以下幾項優點。首先,多閘極場效電晶體元件的製程能與傳統的邏輯元件製程整合,因此具有相當的製程相容性;其次,由於立體結構增加了閘極與基底的接觸面積,因此可增加閘極對於通道區域電荷的控制,從而降低小尺寸元件帶來的汲極引發的能帶降低(Drain Induced Barrier Lowering,DIBL)效應以及短通道效應(short channel effect);此外,由於同樣長度的閘極具有更大的通道寬度,因此亦可增加源極與汲極間之電流量。
更進一步而言,多閘極場效電晶體元件係為將閘極形成於鰭狀結構上,而鰭狀結構則形成於基底上。鰭狀結構一般為蝕刻基底所形成之互相平行的條狀結構,在尺寸微縮的要求下,各鰭狀結構之寬度漸窄且各鰭狀結構之間的間距縮小,並且在各種製程參數限制以及物理極限之考量下,如何能形成符合尺寸微縮要求的鰭狀結構已為現今半導體產業之一大課題。
本發明提出一種形成鰭狀結構的方法,其先將間隙壁之佈
局轉移至基底以形成鰭狀結構之後,再進行切割製程移除不必要之部分的鰭狀結構。因而,可形成精密之鰭狀結構佈局,並能使佈局中相對密集以及孤立的區域皆能擁有相同寬度之均勻的鰭狀結構。
本發明提供一種形成鰭狀結構的方法,包含有下述步驟。
首先,形成複數個間隙壁於一基底上。接著,以間隙壁為硬遮罩蝕刻基底,以形成複數個鰭狀結構於基底中。然後,進行一切割製程,以移除鰭狀結構之部分區域,並一併移除其上方所對應之間隙壁。
基於上述,本發明提出一種形成鰭狀結構的方法,其先將
間隙壁之佈局轉移至基底以形成鰭狀結構之後,隨即進行切割製程移除不必要之部分鰭狀結構以及對應位於其上方之間隙壁,以形成所需之鰭狀結構佈局。如此,本發明可形成具有不同間距之相同寬度的鰭狀結構,意即不論是相對密集區、孤立區或者邊緣區域之鰭狀結構皆可具有相同寬度。
110‧‧‧基底
120‧‧‧犧牲圖案
130‧‧‧間隙壁
140、140’、140a‧‧‧鰭狀結構
150、150’‧‧‧第一絕緣材料
160、160’‧‧‧第二絕緣材料
E1‧‧‧蝕刻製程
E2‧‧‧切割製程
E3‧‧‧鰭狀結構切斷製程
h‧‧‧高度
P1、P2‧‧‧頂部
T1、T2、T3、T4、T5‧‧‧頂面
W‧‧‧寬度
X‧‧‧方向
第1-9圖係繪示本發明一實施例之形成鰭狀結構的方法的剖面示意圖以及間隙壁佈局圖。
第1-9圖係繪示本發明一實施例之形成鰭狀結構的方法的剖面示意圖以及間隙壁佈局圖。請參閱第1-9圖,其中各圖之上圖示為繪示間隙壁佈局之俯視圖,而各圖之下圖示繪示為沿間隙壁佈局之俯視圖之方向X的剖面示意圖。
如第1-3圖所示,形成複數個間隙壁130於一基底110
上。詳細而言,首先,如第1圖所示,提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。接著,形成複數個犧牲圖案120於基底110上。在本實施例中,形成犧牲圖案120的製程可與普遍應用之閘極製程整合,例如可進行一閘極製程,以形成複數個犧牲閘極作為犧牲圖案120於基底110上,但本發明不以此為限。因此,在一例中犧牲圖案120為多晶矽閘極,但其材質非限於此,視實際所需而定。在本實施例中,由第1圖之上圖示所繪示,各犧牲圖案120可具有不同體積及形狀;但如第1圖之下圖示所繪示,各犧牲圖案120具有相同之高度h,如此可在後續製程中形成所需之鰭狀結構佈局,並具有相同深度之各鰭狀結構,但本發明不以此為限。
之後,如第2圖所示,形成複數個間隙壁130於犧牲圖案120側邊的基底110上。詳細而言,可先全面順應覆蓋一間隙壁材料(未繪示)於犧牲圖案120以及基底110上,然後再蝕刻間隙壁材料,以形成間隙壁130,此些步驟可與閘極製程整合。間隙壁130可例如為一氮化物間隙壁,但本發明不以此為限,可選用其他與犧牲圖案120之材料具有蝕刻選擇比之材料,亦可由多層介電材料組合而成。由第2圖之上圖所繪示,各犧牲圖案120為矩形,而間隙壁130則環繞於各犧牲圖案120的側邊,形成封閉式的矩形框架。由第2圖之下圖所繪示,間隙壁130則形成於犧牲圖案120側邊的基底110上,且間隙壁130的頂面T1與犧牲圖案120的頂面T2齊
平。
接續,移除犧牲圖案120,剩下具有封閉式的矩形框架的
間隙壁130位於基底110上,並暴露出原來位於犧牲圖案120下方的基底110,如第3圖所示。
如第4圖所示,將間隙壁130的圖案轉移至基底110,以
形成鰭狀結構140。例如,進行一蝕刻製程E1,以間隙壁130為硬遮罩蝕刻基底110,而形成複數個鰭狀結構140於基底110中。蝕刻製程E1可例如為一乾蝕刻製程、一濕蝕刻製程、或者依序進行一乾蝕刻製程以及一濕蝕刻製程等。本發明採用將間隙壁130的圖案轉移至基底110而形成鰭狀結構140的方法,其所形成之鰭狀結構140的寬度W可達例如10奈米甚至更小,且各鰭狀結構140的間距可達到例如35奈米等,進而能形成更精密的鰭狀結構140佈局。
如第5圖所示,先選擇性填入一第一絕緣材料150於鰭狀
結構140之間。續之,如第6圖所示,進行一切割製程E2,以移除鰭狀結構140之部分區域,並一併移除其上方所對應之部分的間隙壁130與對應之部分的第一絕緣材料150,如此則形成鰭狀結構140’。
在本實施例中,第一絕緣材料150填滿鰭狀結構140以及
間隙壁130之間的間隙,並可選擇性伴隨一適當之平坦化製程,使填入之第一絕緣材料150的一頂面T3實質上與間隙壁130的頂面T1齊平。而在其他實施例中,第一絕緣材料150可僅部分填滿鰭狀結構140以及間隙壁130之間的間隙,例如再對第一絕緣材料150
進行一回蝕刻製程,使第一絕緣材料150的頂面T3約略與鰭狀結構140的頂面T4齊平。填入第一絕緣材料150於鰭狀結構140之間是為在進行切割製程E2時,不會損傷鰭狀結構140之間所暴露出的基底110,故所填入之第一絕緣材料150的多寡,係與切割製程E2之對於第一絕緣材料150以及切割製程E2之對於間隙壁130與鰭狀結構140之蝕刻選擇比有關。蝕刻選擇比意即一蝕刻製程,對於兩者具有之不同的蝕刻速率。在本實施例中,第一絕緣材料150為氧化物,但本發明不以此為限。
在此強調,依前鰭狀結構切割(fin-cut first)製程,在蝕
刻形成鰭狀結構140時,如各間隙壁130之間距差異過大,則會產生蝕刻負載效應(Loading Effect),致使蝕刻出的鰭狀結構140的寬度W不均勻。一般而言,當各鰭狀結構之最大間距達最小間距的1.5倍甚至更大時,蝕刻負載效應即會特別顯著。相反地,在本實施例所用之後鰭狀結構切割(fin-cut last)製程中,在如第2圖所示形成間隙壁130的佈局時先形成實質上均勻的佈局,然後先蝕刻形成鰭狀結構140(如第4圖所示);之後,於各鰭狀結構140之間填入第一絕緣材料150後,再進行切割製程E2以移除不必要之部分區域的鰭狀結構140,而形成鰭狀結構140’。切割製程E2主要係為移除與方向X垂直之部分的鰭狀結構140。如此一來,即便所需之各鰭狀結構140’具有差異甚大之間距,例如當鰭狀結構140’需同時分佈於至少一孤立區域(isolated area)以及至少一密集區域(dense area)時,位於各區域之鰭狀結構140’皆可具有相同的寬度W。換言之,本發明可解決由於各鰭狀結構140’之間距差異過大,導致負載效應所造成之各區域之鰭狀結構140’之寬度W不相同的問題。例如,在前鰭狀結構切割製程中,位於孤立區域之鰭狀結構140’之寬
度W大於位於密集區域之鰭狀結構140’之寬度W,或者位於邊緣區域之鰭狀結構140’之寬度W大於位於密集區域之鰭狀結構140’之寬度W。
其後,填入一第二絕緣材料160,並可再對第二絕緣材料
160進行一適當之平坦化製程,使第二絕緣材料160的一頂面T5約略與間隙壁130的頂面T1齊平,進而填補在切割製程E2中被移除之第一絕緣材料150以及鰭狀結構140的位置,如第7圖所示。圖中之虛線即為第一絕緣材料150以及第二絕緣材料160之交界處,在一較佳的實施例中,第一絕緣材料150以及第二絕緣材料160為相同材料,例如第一絕緣材料150以及第二絕緣材料160皆為氧化物,則巨觀而言第一絕緣材料150以及第二絕緣材料160可形成位於鰭狀結構140’之間之塊狀絕緣結構。
而後,全面移除剩下的間隙壁130、第一絕緣材料150的
一頂部P1以及第二絕緣材料160的一頂部P1,以暴露出剩下的鰭狀結構140’的一頂部P2,如第8圖所示。如此,形成剩下之第一絕緣材料150’以及第二絕緣材料160’,位於鰭狀結構140’之間。鰭狀結構140’所暴露出之頂部P2,則可供閘極結構等欲形成電晶體等各部件跨設於其上。
之後,在暴露出剩下的鰭狀結構140’的頂部P2之後,以
及進行後續之電晶體製程之前,可再選擇性進行一鰭狀結構切斷製程E3,切斷部分的鰭狀結構140’,以形成鰭狀結構140a,如第9圖所示。在本實施例中,鰭狀結構140’已彼此電性絕緣,鰭狀結構切斷製程E3係為形成所需之鰭狀結構140a佈局;但在其他實施例中,可將鰭狀結構進一步經由鰭狀結構切斷製程E3而彼此電性絕
緣。再者,鰭狀結構切斷製程E3將鰭狀結構140’平行方向X的部分移除,俾留下所需之鰭狀結構140a。相較於鰭狀結構切斷製程E3,前述之切割製程E2主要係為移除與方向X垂直之部分的鰭狀結構140。如此,經由切割製程E2以及鰭狀結構切斷製程E3可分別移除不同方向(例如互為垂直方向)之部分的鰭狀結構140,而形成所需之鰭狀結構140a的佈局。
總上所述,本發明提出一種形成鰭狀結構的方法,其先將間隙壁之佈局轉移至基底以形成鰭狀結構之後,隨即進行切割製程移除不必要之部分鰭狀結構以及對應位於其上方之間隙壁,以形成所需之鰭狀結構佈局。之後,才全面移除位於鰭狀結構上方之間隙壁。如此,本發明可形成彼此具有不同間距之相同寬度的鰭狀結構。例如,本發明可使相對位於孤立區、密集區或者邊緣區中的鰭狀結構皆具有相同的寬度,進而形成均勻且精密的鰭狀結構佈局。
更進一步而言,本發明在進行切割製程以移除不必要之鰭狀結構之前,可先填入第一絕緣材料於各鰭狀結構之間,俾使進行切割製程時不會損傷各鰭狀結構之間所暴露出的基底。再者,在進行切割製程之後,可再填入第二絕緣材料以填補被切割製程移除之鰭狀結構以及第一絕緣材料的位置,以於剩下的各鰭狀結構之間形成絕緣結構。之後,可再進行一鰭狀結構切斷製程,以進一步切斷平行方向X之部分的鰭狀結構,俾使閘極結構可於後續製程中跨設於鰭狀結構上,其中切割製程E2以及鰭狀結構切斷製程E3可分別移除不同方向(例如互為垂直方向)之部分的鰭狀結構,而形成所需之鰭狀結構的佈局。
Claims (13)
- 一種形成鰭狀結構的方法,包含有:形成複數個間隙壁於一基底上;以該些間隙壁為硬遮罩蝕刻該基底,以形成複數個鰭狀結構於該基底中;進行一切割製程,以移除該些鰭狀結構之部分區域,並一併移除其上方所對應之該間隙壁;以及在進行該切割製程之前,填入一第一絕緣材料於該些鰭狀結構之間。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,其中形成該些間隙壁於該基底上的步驟,包含:形成複數個犧牲圖案於該基底上;形成該些間隙壁於該些犧牲圖案側邊的該基底上;以及移除該犧牲圖案。
- 如申請專利範圍第2項所述之形成鰭狀結構的方法,其中形成該些間隙壁於該些犧牲圖案側邊的該基底上的步驟,包含:順應覆蓋一間隙壁材料於該些犧牲圖案以及該基底上;以及蝕刻該間隙壁材料,以形成該些間隙壁。
- 如申請專利範圍第2項所述之形成鰭狀結構的方法,其中該些犧牲圖案包含多晶矽閘極。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,其中該些間隙壁包含氮化間隙壁。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,其中該些鰭狀結構分佈於至少一孤立區域(isolated area)以及至少一密集區域(dense area)。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,在進行該切割製程之後,更包含:填入一第二絕緣材料,填補在該切割製程中被移除之該第一絕緣材料以及該鰭狀結構的位置。
- 如申請專利範圍第7項所述之形成鰭狀結構的方法,在填入該第二絕緣材料之後,更包含:移除該些間隙壁、該第一絕緣材料的一頂部以及該第二絕緣材料的一頂部,以暴露出剩下的該些鰭狀結構的一頂部。
- 如申請專利範圍第7項所述之形成鰭狀結構的方法,其中該第一絕緣材料以及該第二絕緣材料為相同材料。
- 如申請專利範圍第9項所述之形成鰭狀結構的方法,其中該第一絕緣材料以及該第二絕緣材料為氧化物。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,在進行該切割製程之後,更包含:移除剩下的該些間隙壁。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,在進行該切割製程之後,更包含:進行一鰭狀結構切斷製程,切斷部分的該些鰭狀結構,以將該些 鰭狀結構彼此電性絕緣。
- 如申請專利範圍第1項所述之形成鰭狀結構的方法,其中該些鰭狀結構中之最大間距小於最小間距的1.5倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102118634A TWI626687B (zh) | 2013-05-27 | 2013-05-27 | 形成鰭狀結構的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102118634A TWI626687B (zh) | 2013-05-27 | 2013-05-27 | 形成鰭狀結構的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201445635A TW201445635A (zh) | 2014-12-01 |
TWI626687B true TWI626687B (zh) | 2018-06-11 |
Family
ID=52707165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102118634A TWI626687B (zh) | 2013-05-27 | 2013-05-27 | 形成鰭狀結構的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI626687B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9741856B2 (en) | 2015-12-02 | 2017-08-22 | International Business Machines Corporation | Stress retention in fins of fin field-effect transistors |
TWI608968B (zh) * | 2016-01-12 | 2017-12-21 | zhi xiong Huang | Simultaneous clamping of printed multi-line bags to the same sealing position control method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8003466B2 (en) * | 2008-04-08 | 2011-08-23 | Advanced Micro Devices, Inc. | Method of forming multiple fins for a semiconductor device |
-
2013
- 2013-05-27 TW TW102118634A patent/TWI626687B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8003466B2 (en) * | 2008-04-08 | 2011-08-23 | Advanced Micro Devices, Inc. | Method of forming multiple fins for a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201445635A (zh) | 2014-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455176B2 (en) | Manufacturing method for forming semiconductor structure with sub-fin structures | |
CN106711213B (zh) | 半导体元件及其制作方法 | |
US9263287B2 (en) | Method of forming fin-shaped structure | |
CN105470295B (zh) | 鳍状结构及其制造方法 | |
CN108417631B (zh) | 鳍状结构旁的绝缘层和移除鳍状结构的方法 | |
US11075287B2 (en) | Semiconductor structure and forming method thereof | |
CN104718612A (zh) | 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件 | |
JP2008300384A (ja) | 半導体装置及びその製造方法 | |
US9922834B2 (en) | Semiconductor device and fabrication method thereof | |
US9076870B2 (en) | Method for forming fin-shaped structure | |
CN106298916B (zh) | 半导体元件及其制作方法 | |
CN111370488A (zh) | 半导体结构及其形成方法 | |
TWI626687B (zh) | 形成鰭狀結構的方法 | |
US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
CN105826379B (zh) | 半导体结构及其制作方法 | |
US7537986B2 (en) | Semiconductor device and method for manufacturing the same | |
CN106409748B (zh) | 半导体元件及其制作方法 | |
CN106531630B (zh) | 半导体制作工艺、平面场效晶体管及鳍状场效晶体管 | |
US9525068B1 (en) | Variable gate width FinFET | |
CN105448968B (zh) | 鳍式场效应晶体管的制作方法 | |
US9368365B1 (en) | Method for forming a semiconductor structure | |
CN110858608B (zh) | 半导体器件及其形成方法 | |
CN103187289A (zh) | 多栅极场效应晶体管的制造方法 | |
TWI704690B (zh) | 半導體裝置以及其製作方法 | |
CN108878419B (zh) | 半导体结构及其形成方法 |