TWI620427B - 具積體取樣器之切換式連續時間線性等化器 - Google Patents

具積體取樣器之切換式連續時間線性等化器 Download PDF

Info

Publication number
TWI620427B
TWI620427B TW102129265A TW102129265A TWI620427B TW I620427 B TWI620427 B TW I620427B TW 102129265 A TW102129265 A TW 102129265A TW 102129265 A TW102129265 A TW 102129265A TW I620427 B TWI620427 B TW I620427B
Authority
TW
Taiwan
Prior art keywords
output
signal
block
reset
equalizer
Prior art date
Application number
TW102129265A
Other languages
English (en)
Other versions
TW201433125A (zh
Inventor
薩山 西露先恩
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201433125A publication Critical patent/TW201433125A/zh
Application granted granted Critical
Publication of TWI620427B publication Critical patent/TWI620427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種裝置包含輸入、輸出、等化器及重置塊，其中等化器配置以接收輸入之輸入訊號並輸出所輸出之輸出訊號，重置塊耦接等化器及輸出。重置塊配置以基於重置訊號將輸出之輸出訊號拉向偏壓位準。

Description

具積體取樣器之切換式連續時間線性等化器 【相關申請之交叉引用】
本公開內容主張以下臨時申請案的優先權：2012年8月15日提交的第61/683,365號臨時申請案”SWITCHED CONTINUOUS TIME LINEAR EQUALIZER WITH INTEGRATED SAMPLER”，全部透過引用合併於此。
本發明係關於一種具積體取樣器之切換式連續時間線性等化器。
本文提供的先前技術描述的目的是呈現本揭露之一般背景。名為發明人的工作、於此先前技術部分所描述的工作，以及各種不作為申請時先前技術之描述，並非明示亦非暗示地承認為本發明之先前技術。
通訊通道為介於傳送器及接收器之間的訊號途徑，且經由通訊通道傳送之訊號可藉由雜訊、干涉、及/或依頻(frequency-dependent)衰減修改。依頻衰減可導入失真至傳送的訊號，包含符號間干擾(inter-symbol interference,ISI)及抖動。訊號中存在的失真可在接收器接收訊號產生錯誤。
通訊通道可實施為使用差動訊號。差動訊號可減少部分形式之干擾之影響，像是共模雜訊。
包含連續時間線性等化器(Continuous Time Linear Equalizers,CTLEs)之等化器可用在通訊通道以補償通道衰減。CTLE可實施為具有固定或可編程依頻退化特徵之差動放大器。在一實例中，可編程依頻退化特徵藉由調整差動放大器中一或多個電阻及/或電容值以設計。這些電阻及電容值也可定義撤銷點(roll up point)，其為最小頻率值；在此點，差動放大器將開始提高差動放大器之輸出訊號。CTLE在其他形式的系統也相當有用。
在此揭露的一實施例中，一種裝置包含輸入；輸出；等化器，配置以接收輸入之輸入訊號並輸出所輸出之輸出訊號；以及重置塊，耦接等化器及輸出。重置塊配置以基於重置訊號將輸出之輸出訊號拉向偏壓位準。
在此揭露的一實施例中，一種方法執行通訊訊號之等化以補償發生於通訊訊號之通道頻率衰減。該方法包含：於輸入接收輸入電壓並於輸出作輸出一輸出電壓；以及基於重置訊號將輸出電壓拉向偏壓位準。
[本發明]
1-110‧‧‧輸入通訊訊號
1-120‧‧‧輸出通訊訊號
2-110‧‧‧輸出訊號
2-120‧‧‧輸出訊號
2-206‧‧‧輸入
2-207‧‧‧重置塊
2-208‧‧‧輸出
2-209‧‧‧等化器
2-214‧‧‧重置訊號
2-216‧‧‧第一輸入差動訊號途徑
2-217‧‧‧第二輸入差動訊號途徑
2-218‧‧‧第一輸出差動訊號途徑
2-219‧‧‧第二輸出差動訊號途徑
3-110‧‧‧輸入電壓
3-120‧‧‧輸出訊號
3-206‧‧‧輸入
3-207‧‧‧重置塊
3-208‧‧‧輸出
3-209‧‧‧等化器
3-211‧‧‧電源供應電壓
3-212‧‧‧地
3-214‧‧‧重置訊號
3-216‧‧‧第一差動輸入電壓途徑
3-217‧‧‧第二差動輸入電壓途徑
3-218‧‧‧第一輸出差動電壓途徑
3-219‧‧‧第二輸出差動電壓途徑
3-305‧‧‧第一主動裝置
3-307‧‧‧第一電途徑
3-310‧‧‧第二電途徑
3-315‧‧‧第二主動裝置
3-317‧‧‧第三電途徑
3-320‧‧‧第四電途徑
3-322‧‧‧電阻
3-325‧‧‧電容
3-330‧‧‧第三主動裝置
3-340‧‧‧第四主動裝置
3-352‧‧‧第一負載電容
3-353‧‧‧第二負載電阻
3-354‧‧‧第二負載電容
3-360‧‧‧第一電流源
3-365‧‧‧第二電流源
6-110‧‧‧輸入訊號
6-120‧‧‧輸出訊號
6-207‧‧‧重置塊
6-209‧‧‧等化器
6-614‧‧‧取樣塊
6-760‧‧‧取樣訊號
7-120‧‧‧輸出電壓
7-206‧‧‧輸入訊號
7-207‧‧‧重置塊
7-209‧‧‧等化器
7-214‧‧‧重置訊號
7-216‧‧‧第一輸入差動電壓途徑
7-217‧‧‧第二輸入差動電壓途徑
7-218‧‧‧第一輸出差動電壓途徑
7-219‧‧‧第二輸出差動電壓途徑
7-305‧‧‧第一主動裝置
7-307‧‧‧第一電途徑
7-315‧‧‧第二主動裝置
7-317‧‧‧第三電途徑
7-330‧‧‧第一重置主動裝置
7-340‧‧‧第二重置主動裝置
7-352‧‧‧第一負載電容
7-354‧‧‧第二負載電容
7-711‧‧‧第一取樣開關
7-712‧‧‧第二取樣開關
7-714‧‧‧取樣塊
7-750‧‧‧第五電途徑
7-752‧‧‧第六電途徑
7-760‧‧‧取樣訊號
9-110‧‧‧訊號
9-120‧‧‧輸出訊號
9-207‧‧‧重置塊
9-209‧‧‧等化器
9-211‧‧‧電途徑
9-218‧‧‧輸出線
9-219‧‧‧輸出線
9-305‧‧‧第一主動裝置
9-307‧‧‧電途徑
9-315‧‧‧主動裝置
9-317‧‧‧電途徑
9-711‧‧‧第一取樣開關
9-712‧‧‧第二取樣開關
9-714‧‧‧取樣塊
9-910‧‧‧第一電流裝置
9-912‧‧‧第二電流裝置
10-910‧‧‧第一電流裝置
10-912‧‧‧第二電流裝置
10-1012‧‧‧參考電壓源
10-1015‧‧‧控制塊
10-1016‧‧‧第一輸入電途徑
10-1018‧‧‧第二輸入電途徑
10-1022‧‧‧計算塊
10-1025‧‧‧比較器
11-910‧‧‧電流裝置
11-1016‧‧‧第一輸入電途徑
11-1018‧‧‧第二輸入電途徑
100‧‧‧接收器途徑
105‧‧‧通訊塊
115‧‧‧通訊通道
125‧‧‧加總結點
130‧‧‧訊號
135‧‧‧決策回授估算塊
140‧‧‧輸出值
145‧‧‧切斷器
150‧‧‧數位輸出
205‧‧‧通訊塊
305‧‧‧通訊塊
350‧‧‧第一負載電阻
353‧‧‧第二負載電阻
404‧‧‧時段
405‧‧‧重置訊號波形
406‧‧‧時段
407‧‧‧時段
408‧‧‧輸出訊號波形
410‧‧‧時段
412‧‧‧時段
452‧‧‧波形部分
453‧‧‧波形部分
454‧‧‧電壓位準線
456‧‧‧零電壓位準
458‧‧‧波形部分
459‧‧‧零電壓參考位準
460‧‧‧波形部分
461‧‧‧電壓位準線
605‧‧‧通訊塊
705‧‧‧通訊塊
805‧‧‧切斷時脈
810‧‧‧重置訊號波形
815‧‧‧取樣訊號波形
816‧‧‧波形部分
817‧‧‧波形部分
820‧‧‧輸出訊號波形
821‧‧‧第一時段
822‧‧‧波形部分
823‧‧‧位準
824‧‧‧第二時段
825‧‧‧波形部分
826‧‧‧波形部分
827‧‧‧第三時段
829‧‧‧第四時段
830‧‧‧波形部分
831‧‧‧第五時段
832‧‧‧波形部分
833‧‧‧第六時段
835‧‧‧波形部分
837‧‧‧波形部分
839‧‧‧位準
840‧‧‧波形部分
842‧‧‧波形部分
843‧‧‧波形部分
845‧‧‧波形部分
846‧‧‧波形部分
848‧‧‧波形部分
849‧‧‧波形部分
860‧‧‧量
862‧‧‧電壓位準
863‧‧‧量
864‧‧‧偏移量
865‧‧‧差動電壓量
905‧‧‧通訊塊
1000‧‧‧回授電路
1005‧‧‧平均值
1010‧‧‧參考電壓值
1019‧‧‧低通濾波器
1020‧‧‧低通濾波器
1100‧‧‧回授電路
1115‧‧‧電阻
1117‧‧‧電容
1120‧‧‧電阻
C‧‧‧電容
C1‧‧‧電容
C2‧‧‧電容
Ground‧‧‧地
ICM‧‧‧可變電流
ITAIL1‧‧‧第一尾電流
ITAIL2‧‧‧第二尾電流
‧‧‧重置訊號
rst_not‧‧‧重置訊號
ref‧‧‧參考
R1‧‧‧電阻
R2‧‧‧電阻
Slicer_clock‧‧‧切斷_時脈
VDD‧‧‧電源供應電壓
Vin1‧‧‧第一輸入差動電壓訊號
Vin2‧‧‧第二輸入差動電壓訊號
Vout‧‧‧輸出電壓
Vout1‧‧‧第一輸出差動電壓
Vout2‧‧‧第二輸出差動電壓
提出作為實例之本揭露之各種實施例將參考接下來的圖式詳細描述，其中類似標號參照類似元件，且其中：圖1係根據本揭露之一實施例之具有通訊塊之接收器途徑之方塊圖。
圖2係根據本揭露之一實施例之包含等化器之通訊塊之方塊圖。
圖3係根據本揭露之一實施例之一通訊塊之示意圖。
圖4係為與圖3之通訊塊相關之訊號之波形圖。
圖5係為與圖3之通訊塊相關之增益-頻率值之波形。
圖6為根據本揭露之實施例之通訊塊之方塊圖。
圖7根據本揭露之實施例之通訊塊之圖。
圖8係為與圖7之通訊塊相關之訊號之波形圖。
圖9根據本揭露之實施例之通訊塊之圖。
圖10根據本揭露之實施例連接於圖9之電流裝置之回授電路之方塊圖。
圖11為根據本揭露之實施例之回授電路之方塊圖。
圖12為根據本揭露之實施例之接收訊號之方法之流程圖。
圖13為根據本揭露之實施例之接收及取樣訊號之方法之流程圖。
圖14為根據本揭露之實施例之調整輸出訊號之電壓量之方法之流程圖。
圖1係根據本揭露之一實施例之具有通訊塊105之接收器途徑100之方塊圖。接收器途徑100可用於串列資料接收器。舉例而論，通訊塊105可以是開關式連續時間線性等化器(Continuous Time Linear Equalizer,CTLE)或是如將要在本揭露之各種實施例中所接續討論的具有基體取樣器之開關式連續時間線性等化器。通訊塊105亦可包含於或用於其他不同於串列資料接收器之系統。
通訊塊105經由通訊通道115接收輸入通訊訊號1-110並產生輸出通訊訊號1-120。方塊105對輸入訊號1-110執行等化以產生輸出訊號1-120。在一實施例中，輸入通訊訊 號1-110及/或輸出通訊訊號1-120為不同訊號。在一實施例中，輸入通訊訊號1-110及/或輸出通訊訊號1-120藉由改變電壓或電流運作。
自通訊通道115接收之輸入通訊訊號1-110可包含具有依頻衰減(frequency dependent attenuation)。舉例而論，集膚效應(Skin effect)及介電損耗導致的依頻衰減，其為通訊通道115中的兩個可能的衰減來源，分別正比於頻率的平方根及頻率。在本揭露之一實施例中，通訊塊105補償包含存在於輸入通訊訊號1-110之依頻衰減之衰減以產生輸出通訊訊號1-120。通訊塊105之元件及運作之其餘細節接著將藉由各種實施例進一步描述。
在本揭露之一實施例中，接收器途徑100亦可包含加總節點125，其處理輸出通訊訊號1-120及自決策回授估算(Decision Feedback Estimation,DFE)塊產生之訊號130。在本揭露的另一實施例中，於接收器途徑100可省略加總節點125及DFE塊135，而使通訊塊150連接於切斷器145。
作為例子並非作為限制，在通訊塊105連接於加總節點125的實施例中，加總節點125的功能為從輸出通訊訊號1-120加或減一或多個訊號。加總節點125產生輸出值140，且切斷器145讀取輸出值140並決定對應輸入通訊訊號1-110之數位值。因此，切斷器145將產生數位輸出150；舉例：數位高(例如：「1」)或數位低(例如：「0」)。在一實施例中，切斷器145決定多位元數位值，其對應輸入通訊訊號1-110並產生對應的多位元數位輸出150。
圖2為根據本揭露之一實施例之包含重置塊2-207及連接重置塊2-207之等化器2-209之通訊塊205之方塊圖。在一實施例中，等化器2-209為CTLE。等化器2-209具有輸入2-206及輸出2-208。等化器2-209配置以接收輸入2-206之輸入訊號2-110。等化器2-209配置以輸出輸出2-208之輸出訊號2-120。
重置塊2-207耦接等化器2-209並配置以基於重置訊號2-214週期性的將輸出2-208之輸出訊號2-120重置。在本揭露之實施例中，重置塊2-207配置以接收重置訊號2-214以控制重置塊2-207的開關功能。
在本揭露的一實施例中，等化器2-209可包含差動放大器。輸入訊號2-110可以是包含第一及第二輸入差動電壓訊號Vin1及Vin2之差動輸入訊號，其中第一及第二輸入差動電壓訊號Vin1及Vin2分別藉由第一及第二輸入差動訊號途徑2-216及2-217傳送。等化器2-209可產生輸出訊號2-120，其為經由第一及第二輸出差動訊號途徑2-218及2-219之差動輸出電壓。輸出訊號2-120包含經由第一輸出差動訊號途徑2-218輸出之第一輸出差動電壓Vout1及經由第二輸出差動訊號途徑2-219輸出之第二輸出差動電壓Vout2。
在本揭露之一實施例中，等化器2-209及重置塊2-207結合於通訊塊205，使得通訊塊205之此態樣可改變等化器2-209之連續時間放大特性為開關放大特性。
圖3為根據本揭露之一實施例之包含重置塊3-207及連接該重置塊3-207之等化器3-209之通訊塊305之示意圖。值得注意的是，當將要討論重置塊3-207及等化器3-209之特定細節之例子，其餘元件及/或態樣也可用在重置塊3-207及/或等化器3-209以執行對應本揭露之實施例之功能。
在一實施例中，等化器3-209具有第一主動裝置3-305，其具有連接於第一差動輸入電壓途徑3-216之輸入以及連接於第一電途徑3-307及第二電途徑3-310之兩個輸出端子。在一實施例中，第一主動裝置3-305係為或包含具有閘極或基極連接於第一差動輸入電壓途徑3-216之電晶體。
等化器3-209也具有第二主動裝置3-315，其具有連接於第二差動輸入電壓途徑3-217之輸入以及連接於第三電途徑3-317及第四電途徑3-320之兩個輸出端子。在一實施例中，第二主動裝置3-315係為或包含具有閘極或基極連接 於第二差動輸入電壓途徑3-217之電晶體。
等化器之輸出訊號3-120包含第一輸出電壓訊號Vout1，其於第一輸出差動電壓途徑3-218產生；以及第二輸出電壓訊號Vout2，其於第二輸出差動電壓途徑3-219產生。在一實施例中，輸出訊號3-120之值正比於Vout1與Vout2之差值。
等化器3-209具有電阻3-322及並聯連接於電途徑3-310及3-320之電容3-325。電阻3-322可以是可變電阻，其包含具有一可變電阻之電控電路。電容3-325可以是可變電容，其包含具有一可變電容之電控電路。電阻3-322及電容3-325之電阻值及電容值分別定義撤銷點(roll up point)，其為等化器3-209將開始提高等化器3-209之輸出訊號3-120之頻率。
在一實施例中，主動裝置3-305及3-315之任何或各個係為n-MOS電晶體。當主動裝置3-305為n-MOS電晶體時，n-MOS電晶體3-305具有連接於第一電途徑3-307之汲極及連接於第二電途徑3-310之源極。當主動裝置3-315為n-MOS為電晶體時，n-MOS電晶體3-315具有連接於第三電途徑3-317之汲極及連接於第四電途徑3-320之源極。在另一實施例中，主動裝置3-305及3-315之任何或各個可為另一形式之電晶體或另一具有電流增益及三個端子之裝置。
在一實施例中，整合等化器3-309於通訊塊305之重置塊3-207包含第三主動裝置3-330，其作為第一重置開關。第三主動裝置3-330具有配置以接收重置訊號3-214之輸入以及連接電源供應電壓3-211及第一電途徑3-307之兩個輸出端子。在一實施例中，第三主動裝置3-330為具有閘極或基極配置以接收重置訊號3-214之電晶體。
重置塊3-207具有第四主動裝置3-340，其作為第二重置開關，具有配置以接收重置訊號3-214之輸入以及連接電源供應電壓3-211及第二電途徑3-317之兩個輸出端子。在一實施例中，第四主動裝置3-340為具有閘極或基極配置以 接收重置訊號3-214之電晶體。
在一實施例中，主動裝置3-330及3-340之任何或各個為p-MOS電晶體。當第三主動裝置3-330為p-MOS電晶體，p-MOS電晶體具有連接於第一電途徑3-307之汲極及連接於電源供應電壓3-211之源極。當第四主動裝置3-340為p-MOS為電晶體，p-MOS電晶體3-340具有連接於第二電途徑3-317之汲極及連接於電源供應電壓3-211之源極。在此實施例中，當重置訊號3-214為低(low)時，主動裝置3-330及3-340將開啟；且當重置訊號為高(high)時，主動裝置3-330及3-340將關閉。在另一實施例中，主動裝置3-330及3-340之任意或各個可以為另一形式之電晶體或另一形式之開關元件。在另一實施例中，當重置訊號3-214為高時，主動裝置3-330及3-340可開啟；當重置訊號3-214為低時，主動裝置3-330及3-340可關閉。
差動輸出電壓途徑3-218及3-219分別傳送差動輸出電壓訊號Vout1及Vout2。第一差動輸出電壓途徑3-218及第二差動輸出電壓途徑3-219分別連接第一電途徑3-307及第二電途徑3-317。
第一負載電阻350及第一負載電容3-352連接第三主動裝置3-330之輸出端子。第一負載電阻350、第一負載電容3-352及第三主動裝置3-330係為並聯連接；例如：第三主動裝置3-330之第一及第二輸出(開關端子)連接於第一負載電阻350及第一負載電容3-352各個之相對側。在主動裝置3-330為MOS電晶體之實施例中，第一負載電阻350及第一負載電容3-352連接於MOS電晶體3-330之源極及汲極。
第二負載電阻353及第二負載電容3-354連接於第四主動裝置3-340之輸出端子。因此，第二負載電阻353、第二負載電容3-354及第四主動裝置3-340並聯連接；例如：第四主動裝置3-340之第一及第二輸出(開關端子)連接於第二負載電阻353及第二負載電容3-354之各個之相對側。在主動 裝置3-340為MOS電晶體之實施例中，第二負載電阻353及第二負載電容3-354連接於MOS電晶體3-340之源極及汲極。
負載電容3-352及3-354之各個之電容值代表重置塊3-207之電路的寄生電容及/或通訊塊305外以及連接於第一及/或第二差動輸出電壓途徑3-218及/或3-219之電路的電容。同樣地，負載電阻350及353之各個之值可代表對應重置塊3-207之電路之漏電流之電阻及/或通訊塊305外及連接於第一及/或第二差動輸出電壓途徑3-218及/或3-219之電路之電阻。負載電阻350及353之電阻值可為可編程值。
在重置塊3-207之一實施例中，負載電阻350及/或353之至少其一之電阻值係設定為可比擬或大於包含主動裝置3-330/3-305及3-340/3-315之電路以及連接於3-307及3-317之負載電路之有效輸出電阻的值。當電阻350及353之電阻值足夠大，圖3之電阻350及353可省略且電阻值可視為實質無窮大。
當省略電阻350及353時；當主動裝置3-330及3-340關閉時，第一及第二差動輸出電壓Vout1及Vout2實質上呈線性變化。另一方面，當通訊塊305具有電阻值較低的負載電阻350及353時，第一及第二差動輸出電壓Vout1及Vout2會呈指數變化並接近一極限值。
藉由主動裝置3-305之第一電流源控制之3-360第一尾電流Itail1透過第二電途徑3-310流至地3-212。藉由主動裝置3-315之第二電流源3-365控制之第二尾電流Itail2透過第四電途徑3-320流至地3-212。在一實施例中，第一及第二電流源3-360及3-365運作，使得第一尾電流Itail1具有幾乎與第二尾電流Itail2相同之大小及方向，且可參考為第一及第二定電流源3-360及3-365。
圖4根據本揭露之一實施例表示與圖3之通訊塊305相關之訊號之波形圖。波形405代表重置訊號3-214。波形408代表輸出電壓訊號3-120，其對應Vout1及Vout2之值。波 形452代表輸入電壓訊號Vin，其對應Vin2-Vin1之值。
於時段404，波形(或重置訊號波形)405代表重置訊號3-214(圖3)為低，允許重置塊3-207執行開關功能。重置塊3-207將通訊塊305之輸出3-208之差動輸出電壓訊號Vout1及Vout2拉向偏壓位準(例如：電源供應電壓VDD)。因此，代表輸出訊號Vout之波形(或輸出訊號波形)408變得靠近零位準456。當重置訊號3-214係為位於使重置單元將差動輸出電壓訊號Vout1及Vout2拉起之值，重置訊號3-214被稱為「確立」；當重置訊號3-214並未位於這樣之值，重置訊號3-214被稱為「未確立」。
於時段406，重置訊號波形405為高(例如：未確立重置訊號3-214)且波形部分452之輸入電壓Vin為高(在零電壓參考位準459之上)。因此，第一輸入差動電壓訊號Vin1小於第二輸入差動電壓訊號Vin2。因為第一輸入差動電壓訊號Vin1小於第二輸入差動電壓訊號Vin2，電流流經第一主動裝置3-305少於流經第二主動裝置3-315。結果第一及第二差動輸出電壓Vout1及Vout2減少，且第一差動電壓輸出Vout1減少曼於第二差動電壓輸出Vout2，使得輸出訊號波形408代表輸出訊號Vout(例如：Vout1-Vout2)沿著波形部分453朝向電壓位準線454增加。
於時段410，重置訊號波形405為低以處於重置態以開啟主動裝置3-330及3-340。主動裝置3-330及3-340分別將電壓Vout1及Vout2拉向電源供應電壓位準VDD。因此，波形408代表Vout1及Vout2之間的差值沿著波形部分454減少且變的接近零電壓位準456。
於時段407，重置訊號波形405為高且輸入電壓Vin於波形部分458為低(低於零電壓參考位準459)。因此，第一輸入差動電壓訊號Vin1將大於第二輸入差動電壓訊號Vin2，故電流流經第一主動裝置3-305多過於流經第二主動裝置3-315。結果第一差動電壓輸出Vout1減少快於第二差動電壓輸 出Vout2，使得輸出訊號波形408(例如：Vout1-Vout2)更沿著波形部分460減少至電壓位準線461。
於時段412，重置訊號波形405為低以處於重置態以開啟主動裝置3-330及3-340。因此，主動裝置3-330及3-340分別將電壓Vout1及Vout2拉向電源供應電壓位準VDD。因為Vout1與Vout2之差值於重置態減少，輸出訊號波形408趨近於零電壓位準456。
圖5係根據本揭露之一實施例與圖3之通訊塊305相關之增益(dB)-頻率值之波形500。波形500表示等化器3-209配置以藉由不同增益以放大輸入電壓3-110之不同頻率部分以產生輸出訊號3-120。舉例而論，波形500顯示等化器3-209提供20dB之推進於輸入電壓3-110之部分，其具有約為1GHz之頻率。於增益開始發生(「撤銷點」505)之頻率係反比於(R1*C1)值，其中R1為電阻3-322之電阻值且C1為電容3-325之電容值。因此，可能藉由改變電阻值R1及/或電容值C1以調整增益起始之頻寬。
圖6為根據本揭露之一實施例之通訊塊605之方塊圖。通訊塊605包含重置塊6-207、等化器6-209及耦接於重置塊6-207及等化器6-209之取樣塊6-614。取樣塊6-614配置以根據取樣訊號6-760之值使重置塊6-207與等化器6-209連接及不連接。重置塊6-207及等化器6-209之運作分別與圖2之上述重置塊2-207及等化器2-209之描述類似。
圖7根據本揭露之一實施例之通訊塊705之圖。通訊塊705包含重置塊7-207、等化器7-209及耦接於重置塊7-207及等化器7-209之取樣塊7-714。重置塊7-207及等化器7-209分別具有與圖3中重置塊3-207及等化器3-209所描述之類似元件及配置。接著將說明重置塊7-207與重置塊3-207之一些差異。取樣塊7-714配置以使重置塊7-207與等化器7-209連接或不連接。當現在將要討論重置塊7-207、等化器7-209及取樣塊7-714之特定細節之例子；值得注意的是，亦 可使用於重置塊7-207、等化器7-209及/或取樣塊7-714之其他元件及/或配置以根據本揭露之實施例執行功能。
取樣塊7-714經由第五電途徑7-750及第六電途徑7-752連接於重置塊7-207。取樣塊7-714經由第一電途徑7-307及第三電途徑7-317連接於等化器7-209。
取樣塊7-714包含第一取樣裝置(例如：取樣開關)7-711及第二取樣裝置(例如：取樣開關)7-712。取樣塊7-714之第一取樣開關7-711配置以使重置塊7-207之第一重置主動裝置7-330(例如：重置開關)與等化器7-209連接及不連接。取樣塊7-714之第二取樣開關7-712配置以使重置塊7-207之第二重置主動裝置7-340(例如：重置開關)與等化器7-209連接及不連接。額外或可選地，在塊705之一實施例中，第一取樣開關7-711與第二取樣開關7-712可選替地分別使重置塊7-207之第一重置主動裝置7-330及第二重置主動裝置7-340與等化器7-209連接及不連接。
在通訊塊705之一實施例中，第一取樣開關7-711與第二取樣開關7-712連接於等化器7-209及重置塊7-207。第一取樣開關7-711與第二取樣開關7-712亦連接於通訊塊705之輸出7-208。
在取樣塊7-714之一實施例中，開關7-711及7-712可以是或可以包含，例如：電晶體7-711及7-712。在一實施例中，開關7-711及7-712之任意或各個可以是或可以包含n-MOS電晶體。在另一實施例中，開關7-711及7-712之任一或各個可以是其他形式之電晶體或其他形式之開關元件。
在一實施例中，取樣塊7-714之第一取樣開關7-711具有輸入，其配置以接收取樣訊號7-760。第一取樣開關7-711之第一及第二開關端子分別經由第五電途徑7-750及第一電途徑7-307連接重置塊7-207及等化器7-209。同樣地，第二取樣開關7-712具有輸入，其配置以接收取樣訊號7-760。第二取樣開關7-712之第一及第二開關端子分別經由 第六電途徑7-752及第二電途徑7-317連接重置塊7-207及等化器7-209。取樣訊號7-760配置以切換取樣塊7-714於開啟狀態及關閉狀態。具體而論，取樣訊號7-760將依據取樣訊號7-760之值啟動取樣開關7-711及7-712於開啟狀態或關閉狀態。一般而論，當取樣訊號7-760啟動取樣開關7-711及7-712於開啟狀態，取樣訊號7-760被稱為「確立」；當取樣訊號7-760啟動取樣開關7-711及7-712於關閉狀態，取樣訊號7-760被稱為「未確立」。
第一輸出差動電壓途徑7-218及第二輸出差動電壓途徑7-219分別輸出第一輸出差動電壓Vout1及第二輸出差動電壓Vout2。第一及第二輸出差動電壓途徑透過取樣塊7-714耦接於等化器7-209。
第一及第二差動電壓Vin1及Vin2經由第一及第二輸入差動電壓途徑7-216及7-217傳送，其中第一及第二輸入差動電壓途徑7-216及7-217皆耦接於等化器7-209。舉例而論，第一及第二輸入差動電壓途徑7-216及7-217分別應用於第一主動裝置7-305之閘極及等化器7-209之第二主動裝置7-315。第一輸出差動電壓途徑7-218連接於第五電途徑7-750且第二輸出差動電壓途徑7-219連接於第六電途徑7-752。
其他元件及/或配置可用於取樣塊7-714及/或用於通訊塊705之其他塊(例如：重置塊7-207及等化器7-209)以根據本揭露之實施例執行功能。
圖8根據本揭露之一實施例與圖7之通訊塊705相關之訊號之波形圖。為求簡潔，圖8之電壓值非必要地繪示精確刻度。
接收通訊塊705之輸出電壓7-120之切斷塊805對應切斷器145之取樣塊(圖1)。重置訊號波形810(“”)對應重置訊號7-214(圖7，”rst_not”)。取樣訊號波形815對應取樣訊號7-760(圖7)。
於第一時段821，重置訊號波形810於波形部分 816為高，且取樣訊號波形815於波形部分817亦為高。因此，當第一取樣開關7-711及第二取樣開關7-712被開啟時，第一重置主動裝置7-330及第二重置主動裝置7-340關閉。結果第一負載電容7-352及第二負載電容7-354分別經由第一取樣開關7-711及第二取樣開關7-712連接等化器7-209之第一主動裝置7-305及第二主動裝置7-315。因為輸入電壓Vin(例如：Vin2-Vin1)於第一時段821為高(例如：高於零電壓參考位準)，第一輸入差動電壓Vin1小於第二輸入差動電壓Vin2。因此，流經第一取樣開關7-711及第一主動裝置7-305之電流少於流經第二取樣開關7-712及第二主動裝置7-315之電流。結果第一輸出差動電壓Vout1減少的速率慢於第二輸出差動電壓Vout2。因此，波形(或輸出訊號波形)820代表輸出電壓Vout(例如：Vout1-Vout2)沿著波形部分822增加。
於第二時段824，重置訊號波形810於波形部分825為高且取樣訊號波形815於波形部分826為低。因為重置訊號波形810為高，第一及第二重置主動裝置7-330及7-340保持關閉。因為取樣訊號波形於波形部分826為低，取樣塊7-174使第一及第二輸出差動電壓途徑7-218及7-219與等化器7-209部連接。結果各第一及第二輸出差動電壓Vout1及Vout2於第二時段824保持處於各自本質上相同位準。因此，輸出電壓Vout保持在一樣的位準823(例如：10mV)。在一實施例中，連接於通訊塊705之輸出7-208之至少一比較器於第二時段824藉由切斷時脈805之時脈邊緣計時。舉例而論，比較器可以是圖1所示之切斷器145中之元件。
於接續第二時段824之第三時段827中，重置訊號波形810於波形部分830走低且取樣訊號波形815於波形部分832保持為低。因此，第一及第二重置主動裝置7-330及7-340為開啟且第一及第二取樣開關7-711及7-712保持關閉。在此例中，當輸出差動電壓途徑7-218及7-219連接於重置塊7-207時，第一及第二輸出差動電壓途徑7-218及7-219 保持與等化器7-209不連接。由於流經第一及第二重置主動裝置7-330及7-340之電流，橫越第一及第二負載電容7-352及7-354之電壓減少。結果第一及第二輸出差動電壓Vout1及Vout2皆向偏壓電壓位準VDD增加，且輸出差動電壓Vout減少並接連沿著波形部分835維持於接近零位準。
亦於第三時段827，輸入訊號Vin變低(例如：如低波形部分840所示)並於連續時段829、831及833保持本質相同。因此，於連續時段829、831及833，第一輸入差動電壓Vin1將大於第二輸入差動電壓Vin2。因為取樣訊號波形815於第三時段827為低，第一及第二取樣開關7-711及7-712被關閉。因此，於第三時段827，輸入訊號Vin之變化並未影響Vout1或Vout2。
於第四時段829，重置訊號波形810於波形部分842為高，且取樣訊號波形815於波形部分843亦為高。因此，當第一及第二取樣開關7-711及7-712開啟時，第一及第二重置主動裝置7-330及7-340係為關閉。因為Vin1大於Vin2，流經第一取樣開關7-711及第一主動裝置7-305之電流大於流經第二取樣開關7-712及第二主動裝置7-315之電流。因此，第一輸出差動電壓Vout1以快於第二輸出差動電壓Vout2之速度減少，使得輸出差動電壓Vout(例如：Vout1-Vout2)更沿著波形部分837減少。
於第五時段831，重置訊號波形810於波形部分845為高，且取樣訊號波形815於波形部分846為低。結果第一及第二輸出差動電壓Vout1及Vout2分別於第五時段831保持於本質上相同的位準；例如：通訊塊705「保持」Vout1及Vout2。因此，輸出電壓Vout(例如：Vout1-Vout2)保持於實質上相同之位準839(例如：-10mV)。在一實施例中，於第五時段831，連接於通訊塊705之輸出7-208之至少一比較器亦藉由切斷時脈805之時脈邊緣825計時。
於第六時段833，重置訊號波形810於波形部分 848為低，且取樣訊號波形815於波形部分849為低。結果第一及第二輸出差動電壓Vout1及Vout2均向偏壓電壓位準VDD減少，且輸出電壓Vout增加且接連保持於接近零電壓位準之位準。
在一實施例中，當並未接收到輸入訊號7-206，取樣訊號波形815於時間週期保持為低，其減少藉由通訊塊705消散之功率。於時間週期中，當取樣訊號波形815保持為低以減少功率消散，重置訊號波形810可為高以允許輸出差動電壓Vout1及/或Vout2浮動。重置訊號波形810可以為低以將輸出差動電壓Vout1及/或Vout2拉向偏壓電壓位準(例如：向VDD)。
圖9根據本揭露之一實施例之通訊塊905之圖。通訊塊905包含重置塊9-207、等化器9-209及耦接於重置塊9-207及等化器9-209之取樣塊9-714，各自之功能類似於關於圖7所討論的對應元件。通訊塊905亦包含第一電流裝置9-910及第二電流裝置9-912，其中第一電流裝置9-910經由電途徑9-307連接於主動裝置9-305及取樣開關9-711之端子，且第二電流裝置9-912經由電途徑9-317連接於主動裝置9-315及取樣開關9-712之端子。電流裝置9-910及9-912亦經由電途徑9-211連接於電源供應電壓VDD。電流裝置9-910及9-912之各一配置以提供電流於連接取樣塊9-714之電途徑至等化器9-209以控制等化器9-209之動態範圍。
尤其，如圖8及圖9所示，電流裝置9-910及9-912分別產生可變電流ICM以於輸出線9-218及9-219調整輸出電壓Vout1及Vout2之共模電壓偏移。舉例而論，當ICM=0，輸出電壓Vout1將藉由量860(例如：約為600mV)自電壓位準862(例如：約為1.8V)偏移。當ICM=1mA，因為流經等化器9-209之第一主動裝置9-305之電流保持實質相同，流經第一取樣開關9-711之電流將減少1mA。結果當ICM=1mA時之輸出電壓Vout1減少之速率將會比當ICM=0時之輸出電壓Vout1之速率還要慢，故輸出電壓Vout1會於相同時段821具有自電壓位準862減少 後之偏移量864(例如：約為100mV)。
Vout2也類似，當ICM=1mA，因為流經第二取樣開關9-712之電流會減少，且輸出電壓Vout2減少之速率會比當ICM=0時之輸出電壓Vout2減少之速率還要慢，會具有一減少後之偏移。
如示，當流經第一取樣開關9-711之電流及流經第二取樣開關9-712之電流減少約為可變電流ICM之相同量；因ICM=0，兩電流之差值保持實質相同。因此，在ICM=1mA之結果輸出電壓Vout1及Vout2之間的差值(例如：差動電壓量865)會與在ICM=0之差值(例如：差動電壓量863)實質上保持相同。另一方面，在ICM=1mA之輸出電壓Vout1及Vout2之共模電壓偏移係低於在ICM=0之共模電壓偏移，故在ICM=1mA之Vout1及Vout2之共模電壓比在ICM=0之共模電壓還要大。
在此方法中，可變電流ICM之值允許輸出共模電壓之控制。因為如上述之電流ICM之使用容許Vout1及Vout2之共模輸出電壓減少，而無須減少包含於Vout1與Vout2之間的差動輸出電壓之輸出訊號9-120，通訊塊905之動態範圍得以改善。
圖10根據本揭露之一實施例連接於第一及第二電流裝置10-910及10-912之回授電路1000之方塊圖。圖10之電流裝置10-910及10-912分別對應圖9中之取樣塊9-714之連接於取樣開關9-711及9-712之電流裝置9-910及9-912。在一實施例中，第一電流裝置10-910及第二電流裝置10-912對控制訊號1020以實質相同方式反應。
於通訊塊905之初始修正，輸出差動電壓訊號9-120之值藉由回授電路1000於一取樣時間(圖8，Tsample)偵測。取樣時間(Tsample)可設定為合適的值，舉例：像是約為100ps。
回授電路1000經由回授電路1000之第一輸入電途徑10-1016接收第一輸出差動電壓Vout1並經由電路1000之第二輸入電途徑10-1018接收第二輸出差動電壓Vout2。電壓 Vout1及Vout2分別藉由低通濾波器1019及1020過濾。低通濾波器1019及1020及各一之截止頻率可實值低於圖9之取樣塊9-714及重置塊9-207之開關頻率。截止頻率被選定以使藉由取樣塊9-714及重置塊9-207之開關所引起電壓Vout1及Vout2中之擾動係被足量(例如：6、12、20或更多分貝)減少，進而不干擾回授電路1000之適當的運作。
回授電路1000包含計算塊10-1022，其配置以決定輸出電壓Vout1及Vout2之複數個值之平均值1005。回授電路1000亦包含比較器10-1025，其連接於計算塊10-1022。比較器10-1025配置以比對平均值1005及自參考電壓源10-1012之參考電壓值1010。在一實施例中，比較器10-1025可包含差動放大器。在一實施例中，參考電壓源10-1012可提供組態參考電壓。
回授電路1000亦包含控制塊10-1015，其連接於比較器10-1025。控制塊10-1015配置以產生控制訊號1020以基於比較器10-1025之輸出控制藉由電源裝置10-910及10-912產生之電流ICM之值。舉例而論，若代表輸出電壓Vout1及Vout2之共模之平均值1005大於參考電壓值1010，控制塊10-1015控制電流裝置10-910及10-912以減少電流ICM之值，因而減少輸出電壓Vout1及Vout2之共模分量。在一實施例中，控制塊10-1015為數位控制塊。數位控制塊可包含一或鍋的處理器、有限狀態機、數位邏輯、數位/類比轉換器及/或類比/數位轉換器。比較器10-1025(或控制訊號1020)之輸出可用於類比共模迴路回授或用於數位輔助輸出共模校正架構。
圖11為根據本揭露之一實施例之連接於電流裝置11-910之回授電路1100之方塊圖。回授電路1100包含如圖10之回授電路1000之至少些許類似元件。在一實施例中，回授電路1100包含第二電流裝置(圖未示)，其對應圖10之第二電流裝置10-912。
回授電路1100經由回授電路1100之第一輸入電 途徑11-1016接收第一輸出差動電壓Vout1並經由電路1100之第二輸入電途徑11-1018接收第二輸出差動電壓Vout2。電壓Vout1被電阻1115及電容1117形成之低通濾波器所過濾，電壓Vout2被電阻1120及電容1117形成之低通濾波器所過濾。
這些低通濾波器之各個之截止頻率實質上低於圖9之取樣塊9-714及重置塊9-207之開關頻率。因為低通濾波器之截止頻率反比於電阻1115及1120之電阻值，電阻值足夠高(例如：100KΩ)以使截止頻率低於開關頻率。電容1117之電容值基於截止頻率之希望值所決定。
圖12為根據本揭露之一實施例之方法1200之流程圖。方法1200可用以執行通訊訊號之等化以補償發生於通訊訊號之訊號頻率衰減。
於1205，產生輸出訊號之裝置於輸入接收輸入訊號。輸入訊號可以是單端訊號或差動訊號，其中差動訊號包含第一及第二互補輸入訊號。
於1210，等化具有衰減高頻分量之輸入訊號。輸入訊號之高頻分量以比輸入訊號之低頻分量更高的增益放大。
於1215，基於等化後之輸入訊號產生輸出訊號。輸出訊號可以是單端訊號或差動訊號，其中差動訊號包含第一及第二互補輸出訊號，不受所接收之輸入訊號形式支配。裝置之輸出訊號係根據輸入訊號所改變。輸出訊號可根據其他參數改變；舉例而論，自重置塊(例如：圖3之3-207)所拉起之偏壓位準、重置塊中之負載電阻(例如：圖3之350及353)之電阻及電容(例如：圖3之3-352及3-354)之電容值。
於1220，裝置之輸出訊號基於施加於重置塊之重置訊號被拉向偏壓位準。偏壓位準可以是電壓。在一實施例中，輸出訊號為差動訊號，且重置訊號將輸出訊號之第一及第二互補輸出訊號拉向相同值，使得第一及第二互補輸出訊號之差值被拉向0。
圖13為根據本揭露之一實施例之方法1300之流程圖。方法1300可用於執行通訊訊號之等化以補償發生於通訊訊號中之通道頻率衰減並保持等化之結果。
於1305，於產生一輸出訊號之裝置接收輸入之輸入訊號。輸入訊號可以是單端訊號或差動訊號，其中差動訊號包含第一及第二互補輸入訊號。
於1310，等化具有衰減高頻分量之輸入訊號。尤其，輸入訊號之這些高頻分量以比輸入訊號之低頻分量更高的增益放大。
於1320，基於等化後之輸入訊號產生輸出訊號。輸出訊號可以是單端訊號或差動訊號，其中差動訊號包含第一及第二互補輸出訊號，不受所接收之輸入訊號形式支配。
於1325，裝置之輸出訊號係根據輸入訊號所改變。輸出訊號可根據其他參數改變；舉例而論，自重置塊所拉起之偏壓位準、重置塊中之負載電阻(例如：圖3之350及353)之電阻及電容(例如：圖7之7-352及7-354)之電容值。
於1330，取樣塊使重置塊(例如：圖7之7-207)與裝置之一部份(例如：圖7之等化器7-209)不連接，其中裝置能夠根據輸入訊號改變輸出訊號。舉例而論，當輸出訊號被啟動時，取樣塊使輸出訊號與等化器不連接以預防或實質上預防輸出訊號的更進一步變化；例如：取樣塊保持輸出訊號。
於1345，藉由重置塊將裝置之輸出訊號拉向偏壓位準。偏壓位準可以是電壓。在一實施例中，輸出訊號為差動訊號，且重置訊號將輸出訊號之第一及第二互補輸出訊號拉向相同值，使得第一及第二互補輸出訊號之差值被拉向0。
於1350，取樣塊使重置塊與裝置之一部份(例如：圖7之等化器7-209)連接，其中裝置能夠根據輸入訊號改變輸出訊號。舉例而論，取樣塊使輸出訊號再連接於等化器以允許裝置如1325中所描述以改變輸出訊號。在一實施例 中，1350藉由一足夠時段接續於1345以允許輸出訊號的進一步處理。在一實施例中，輸出訊號的進一步處理為切斷。在一實施例中，輸出訊號的進一步處理是類比轉數位。
圖14為根據本揭露之一實施例之裝置之控制輸出訊號之電壓量之方法1400之流程圖。在一實施例中，裝置為包含等化器之通訊塊。在一實施例中，受控制之輸出訊號之電壓量為輸出偏壓電壓。在一實施例中，受控之輸出訊號之電壓量為差動輸出訊號之共模電壓。方法1400可用於類比共模迴路回授或用於數位輔助輸出共模校正架構。
於1405，預先處理裝置之輸出訊號以保持隨後之計算。預先處理包含過濾輸出訊號以產生過濾後之電壓訊號。在一實施例中，輸出為差動輸出，其包含第一及第二差動訊號，第一及第二差動訊號之各一被過濾以產生第一及第二過濾後之差動電壓訊號，且第一及第二過濾後之差動訊號共同被等化以產生過濾後之電壓訊號。在另一實施例中，第一及第二差動電壓訊號共同被等化，且等化後之訊號被過濾以產生過濾後之電壓訊號。過濾係被隨後在低於裝置之開關頻率之截止頻率執行。
1405之預先處理更包含共同平均複數個過濾後之輸出值以產生預先處理後之輸出訊號。
於1415，計算自1405產生之預先處理後之輸出訊號以決定受控之輸出電壓之量是否需要被調整。計算預先處理後之輸出訊號可包含比較預先處理後之輸出訊號與一參考電壓。
於1425，基於在1415之預先處理後之輸出之計算，可調整提供給裝置之一或多個電流。在一實施例中，被提供之電流係藉由數位控制塊所控制。在一實施例中，提供至裝置之一或多個電流包含第一及第二提供之電流，其中第一提供之電流與第二提供之電流相同，且第一及第二提供之電流備提供至第一及第二主動裝置之輸出端子，其中第一及 第二主動裝置分別配置以運作為差動對。
儘管本揭露之各方面已經結合具體實施例描述，可於其上作例子、替代、修改及變化。因此，在此提出之實施例意指為說明而非限制。在不偏離底下所提出之申請專利範圍之範疇內可作變化。

Claims (23)

  1. 一種用於等化一輸入訊號之裝置，該裝置包含：一輸入；一輸出；一等化器，配置以接收該輸入之該輸入訊號以及等化該輸入訊號以產生一輸出訊號並輸出該輸出之該輸出訊號；一重置塊，耦接該等化器及該輸出並配置以基於一重置訊號將該輸出之該輸出訊號拉向一偏壓位準；以及一取樣塊，耦接該重置塊及該等化器，其中該取樣塊配置以因應一取樣訊號使該重置塊與該等化器連接及不連接，以及其中該輸出提供於該重置塊與該取樣塊之間。
  2. 如請求項1所述之裝置，其中該取樣塊之一第一取樣開關配置以使該重置塊之一第一重置開關與該等化器連接及不連接；以及該取樣塊之一第二取樣開關配置以使該重置塊之一第二重置開關與該等化器連接及不連接。
  3. 如請求項2所述之裝置，其中該第一取樣開關及該第二取樣開關交替地連接及不連接該重置塊之一個別的第一或第二重置開關與該等化器。
  4. 如請求項1所述之裝置，其中該取樣塊包含一第一開關及一第二開關，其中該第一開關及該第二開關之複數個第一端子連接於該等化器，以及其中該第一開關及該第二開關之複數個第二端子連接於該輸出。
  5. 如請求項1所述之裝置，其中該等化器配置以利用不同增益放大該輸入訊號之不同頻率分量以產生該輸出訊號。
  6. 如請求項1所述之裝置，其中該重置塊包含一第一開關以及一第二開關，該第一開關具有橫越連接一第一電容之第一開關端子及第二開關端子；且該第二開關具有橫越連接一第二電容之第一開關端子及第二開關端子。
  7. 如請求項6所述之裝置，其中該第一電容及該第二電容各別包含寄生電容，且其中該輸出耦接於該等化器之第一輸出節點及第二輸出節點。
  8. 如請求項6所述之裝置，進一步包含：一第一電阻，橫越連接該第一開關之該第一開關端子及該第二開關端子；以及一第二電阻，橫越連接該第二開關之該第一開關端子及該第二開關端子。
  9. 如請求項1所述之裝置，進一步包含：一電流裝置，配置以控制通過該取樣塊之一電流，以控制該等化器之一動態範圍。
  10. 如請求項9所述之裝置，其中該電流裝置包含：一低通濾波器，連接該輸出並配置以利用一截止頻率過濾該輸出訊號，其中該截止頻率低於該重置訊號及該取樣訊號之開關頻率；一計算塊，配置以決定該輸出訊號之複數個值之一平均值； 一比較器，連接該計算塊並配置以比對該平均值及一參考電壓值；以及一控制塊，連接該比較器並配置以基於該比較器之一輸出產生一控制訊號以控制該電流裝置。
  11. 如請求項1所述之裝置，其中該輸入訊號包含一差動輸入訊號；該輸出訊號包含一差動輸出訊號。
  12. 一種用於等化一輸入訊號的方法，該方法包含：接收該輸入訊號；藉由一等化器，等化該輸入訊號；基於等化後之該輸入訊號產生一輸出訊號；藉由一重置塊，基於一重置訊號將該輸出訊號拉向一偏壓位準；以及因應於一取樣訊號，以一取樣塊使該重置塊與該等化器連接及不連接，其中該取樣塊係耦接至該重置塊及該等化器。
  13. 如請求項12所述之方法，其中將該輸出訊號拉向該偏壓位準包含若確立該重置訊號，則連接該輸出訊號於一偏壓電壓源，該方法更包含：若並未確立該重置訊號，則根據等化後之該輸入訊號，改變該輸出訊號。
  14. 如請求項13所述之方法，其中使該重製塊與該等化器連接及不連接包含： 使該重置塊之一第一重置開關與該等化器連接及不連接；以及使該重置塊之一第二重置開關與該等化器連接及不連接。
  15. 如請求項14所述之方法，更包含：交替地連接及不連接該重置塊之該第一重置開關或該第二重置開關與該等化器。
  16. 如請求項12所述之方法，其中等化該輸入訊號包含利用不同增益放大該輸入訊號之不同頻率分量以產生該輸出訊號。
  17. 如請求項13所述之方法，更包含：在取樣該輸入訊號之前，控制一電流以控制該輸入訊號之放大之一動態範圍。
  18. 如請求項17所述之方法，在取樣該輸入訊號之前，控制該電流包含：決定該輸出訊號之複數個值之一平均值；比對該平均值與一參考電壓值；以及產生一控制訊號以控制該電流。
  19. 如請求項12所述之方法，其中該輸入訊號包含一差動輸入訊號；該輸出訊號包含一差動輸出訊號。
  20. 一種用於等化一輸入訊號的裝置，該裝置包含：一低通濾波器耦接一通訊塊之一輸出，該通訊塊基於等化該輸入訊號產生該輸出之一輸出訊號，該低通濾波器具 有一截止頻率，其實質上低於該通訊塊之一開關頻率；以及一差動放大器，具有一第一輸入、一第二輸入及一輸出，其中該第一輸入耦接該低通濾波器，該第二輸入耦接一參考電壓源；其中該差動放大器之該輸出作為一指示器以偵測該通訊塊之一輸出共模電壓是否低於或高於該參考電壓源所產生之一參考電壓。
  21. 如請求項20所述之裝置，其中該差動放大器之該輸出用以控制該通訊塊之該輸出之該輸出共模電壓。
  22. 如請求項20所述之裝置，其中該差動放大器之該輸出由包含一數位控制塊之一電路用以校正該通訊塊之該輸出共模電壓。
  23. 如請求項20所述之裝置，更包含：一計算塊，配置以決定該通訊塊之該輸出訊號的複數個值的一平均值，其中該差動放大器之該第一輸入係連接至該計算塊。
TW102129265A 2012-08-15 2013-08-15 具積體取樣器之切換式連續時間線性等化器 TWI620427B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261683365P 2012-08-15 2012-08-15
US61/683,365 2012-08-15
US13/962,900 US9059874B2 (en) 2012-08-15 2013-08-08 Switched continuous time linear equalizer with integrated sampler
US13/962,900 2013-08-08

Publications (2)

Publication Number Publication Date
TW201433125A TW201433125A (zh) 2014-08-16
TWI620427B true TWI620427B (zh) 2018-04-01

Family

ID=50100012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129265A TWI620427B (zh) 2012-08-15 2013-08-15 具積體取樣器之切換式連續時間線性等化器

Country Status (4)

Country Link
US (1) US9059874B2 (zh)
CN (1) CN104756452B (zh)
TW (1) TWI620427B (zh)
WO (1) WO2014027239A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817867B1 (en) * 2013-03-12 2014-08-26 Lsi Corporation Adaptive continuous time linear equalizer
US9367385B2 (en) 2013-03-12 2016-06-14 Marvell World Trade Ltd. High speed serial data receiver architecture with dual error comparators
US9350331B2 (en) 2013-03-14 2016-05-24 Marvell World Trade Ltd. High speed latch with over voltage protection and integrated summing nodes
TWI575910B (zh) * 2015-10-07 2017-03-21 晨星半導體股份有限公司 決策回授等化器及其控制方法
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
WO2018217786A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10341147B1 (en) 2018-02-06 2019-07-02 Megachips Corporation High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates
CN111726104B (zh) * 2019-03-22 2024-08-27 瑞昱半导体股份有限公司 决策反馈均衡器
KR20200115805A (ko) * 2019-03-26 2020-10-08 삼성전자주식회사 공통 모드 오프셋을 보상하기 위한 수신기
US12074739B1 (en) * 2023-02-20 2024-08-27 Macronix International Co., Ltd. Continuous time linear equalizer of single-ended signal with input coupling capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014042A (en) * 1998-02-19 2000-01-11 Rambus Incorporated Phase detector using switched capacitors
US20100046597A1 (en) * 2004-05-21 2010-02-25 Rambus Inc. Adaptive Receive-Side Equalization
TW201136248A (en) * 2009-02-06 2011-10-16 Ibm Circuits and methods for DFE with reduced area and power consumption

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445216B1 (en) * 2001-05-14 2002-09-03 Intel Corporation Sense amplifier having reduced Vt mismatch in input matched differential pair
JP4413689B2 (ja) * 2004-06-11 2010-02-10 富士通マイクロエレクトロニクス株式会社 電源起動シーケンスを有する半導体集積回路装置
CN102403018B (zh) * 2011-11-07 2014-04-30 中国科学院声学研究所 内容可寻址存储器存储单元匹配检测方法和电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014042A (en) * 1998-02-19 2000-01-11 Rambus Incorporated Phase detector using switched capacitors
US20100046597A1 (en) * 2004-05-21 2010-02-25 Rambus Inc. Adaptive Receive-Side Equalization
TW201136248A (en) * 2009-02-06 2011-10-16 Ibm Circuits and methods for DFE with reduced area and power consumption

Also Published As

Publication number Publication date
US20140050260A1 (en) 2014-02-20
TW201433125A (zh) 2014-08-16
WO2014027239A3 (en) 2014-04-10
US9059874B2 (en) 2015-06-16
CN104756452A (zh) 2015-07-01
WO2014027239A2 (en) 2014-02-20
CN104756452B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
TWI620427B (zh) 具積體取樣器之切換式連續時間線性等化器
US8964825B2 (en) Analog signal current integrators with tunable peaking function
EP3437187B1 (en) System and method for controlling common mode voltage via replica circuit and feedback control
US8755428B2 (en) Feed-forward equalizer architectures
US9288085B2 (en) Continuous-time linear equalizer for high-speed receiving unit
US20150349990A1 (en) Multiwire Linear Equalizer for Vector Signaling Code Receiver
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
EP2878079B1 (en) Receiver having a wide common mode input range
US7973602B2 (en) Variable gain amplifier
US7948323B2 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
EP3272038A1 (en) Optical receivers
US9628302B2 (en) Decision feedback equalizer
CN112311708B (zh) 高速低电压串行链路接收器及其方法
TWI584582B (zh) 前級放大器和使用其以減少權重係數變化的判別回授等化器
JP2008227563A (ja) 増幅回路
KR20100002292A (ko) 신호 변환 회로 및 레일·투·레일 회로
US8169263B2 (en) Differential gm-boosting circuit and applications
US10833898B2 (en) Baseline wander correction in AC coupled communication links using equalizer with active feedback
KR20200017673A (ko) 광 수신기
US11522505B2 (en) Semiconductor integrated circuit and receiver device
EP1435693A1 (en) Amplification circuit
US9049068B1 (en) Multipath continuous time linear equalizer with allpass filter
JP4706043B2 (ja) イコライザ回路
TWI407689B (zh) 信號處理裝置、等化裝置及其方法
KR20230140255A (ko) 차동 출력 신호의 오프셋 보상이 가능한 차동 증폭기 및 이를 포함하는 적응형 연속 시간 선형 등화기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees