TWI584582B - 前級放大器和使用其以減少權重係數變化的判別回授等化器 - Google Patents

前級放大器和使用其以減少權重係數變化的判別回授等化器 Download PDF

Info

Publication number
TWI584582B
TWI584582B TW104125302A TW104125302A TWI584582B TW I584582 B TWI584582 B TW I584582B TW 104125302 A TW104125302 A TW 104125302A TW 104125302 A TW104125302 A TW 104125302A TW I584582 B TWI584582 B TW I584582B
Authority
TW
Taiwan
Prior art keywords
differential
pair
output node
coupled
resistive element
Prior art date
Application number
TW104125302A
Other languages
English (en)
Other versions
TW201633702A (zh
Inventor
喻柏莘
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Publication of TW201633702A publication Critical patent/TW201633702A/zh
Application granted granted Critical
Publication of TWI584582B publication Critical patent/TWI584582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Description

前級放大器和使用其以減少權重係數變化的判別回授等化器
本發明涉及到一種電路的設計，特別是一個等化器的電路設計。
當電子脈波在一有限頻寬的信號路徑上由源點傳遞至目標點時，它們會在時域上分散。在以一序列的準位編碼(level-encoded) 的電子脈波來傳遞資料的系統中，時域上的分散會造成鄰近脈波的混合效應，其被稱為分散式符際干擾(inter-symbol interference，ISI)。分散式符際干擾現象在信號快速變化時會變的更為顯著，最終造成信號品質的降低，而無法分辨出原始傳遞信號的準位。
圖一說明用以接收信號的判別回授等化器(Decision Feedback Equalizer，DFE)的方塊圖。DFE是個非線性的等化器。截剪器(Slicer)會決定出一個符號，也就是量化輸入信號，接著會透過回授的有限脈衝響應(Finite Impulse Response Filter，FIR)濾波器直接自輸入信號減去ISI。濾波器的權重係數可被自適應地調整，而不需要任何反回通道的協助。
圖二為一傳統的循環展開的DFE的方塊圖，其中使用兩個平行路徑，該兩個平行路徑分別針對判別裝置的兩個可能結果(一個邏輯1或一個邏輯0)來預先計算回授等化器(Feedback Equalizer，FBE)的第一階權重係數與信號的合成乘積。循環展開裝置的第一個平行路徑，包括截剪器，會預先假設判別裝置相對於目前被處理的位元的下一個輸出決定值為一個邏輯值1，其中，截剪器會接收來自組合器的輸出，它組合了權重係數H2、H3、H4、H5以及一個臨界值H1。然而，第二個平行路徑會預先假設判別裝置相對於目前被處理的位元的下一個輸出決定值為一個邏輯值0，其中，截剪器會接收來自組合器的輸出，它組合了權重係數H2、H3、H4、H5以及一個臨界值H1。
當判別裝置計算出一個決定符號值做為輸出，該下一個決定符號值可被用來做為多工器的選取信號，其中，預先假設的下一個輸出決定值與判別裝置所輸出的真正符號值相同的平行路徑會被選取，以消除包含該下一個決定符號值的關鍵路徑。
圖三說明在美國專利20120213267號中，所揭露具有DAC可選取臨界值的一個傳統的比較器。該比較器400包括一個前級放大器401和一個取樣電路425。前級放大器401包括一對差分放大器402和403，分別被一電流類比數位轉換器(Current Digital Analog Converter, IDAC) 411和413偏壓並分別具有一第一輸出節點418和一第二輸出節點419，其中，該第一輸出節點418和第二輸出節點419分別透過一個電阻性元件R耦合至一電壓源。該電阻性元件可使用二極體結構的電晶體、偏壓電晶體、電阻、或任何其他能產生電阻的主動或被動電路。在差分放大器402和403內的電晶體405和404，其寬度分別為W1和W2，而W1大於W2。一個差分輸入信號由信號組件D和/D所組成，並連結至每個差分放大器402, 403，使得D連結至電晶體404和408，而/D則連結至電晶體405和407。因此，如果D大於/D，電晶體404和408便會比電晶體收集到較多的電流，致使輸出節點418的電壓比輸出節點419的電壓被拉低更多(也就是透過連接至輸出節點418的電阻元件R)。
傳統的臨界電壓設計，必須參考電晶體的 Vgs -Vth值(即MOSFET電晶體的閘級與源級電壓差值減去臨界電壓)中之Vgs與Vth，或是MOSFET電晶體的通道(Channel)的尺寸大小等參數。
因此，業界需要一個新的方法來設計DFE電路中之臨界電壓設計，以減少其依賴的參數。
本發明的一個目的是提供一個具有可選取臨界電壓的前級放大器，用來取樣一對差分信號。
本發明的一個目的是提供一個判別回授等化器電路，以降低權重係數的變化。
本發明揭露一個判別回授等化器電路，包括一個加法器和一個具有偏移產生器(Offset Generator)的一個前級放大器，其中前級放大器包括一對差分放大器，其中，每個差分放大器分別被一電流源偏壓並分別具有第一輸出節點和第二輸出節點，該第一輸出節點和第二輸出節點分別透過一電阻性元件R耦合至一電壓源，其中，一第一差分放大器的輸入會與加法器的輸出耦合在一起，一第二差分放大器的輸入則會與一個參考電壓電路耦合在一起，該參考電壓電路包括一個電阻元件和一電流DAC (IDAC)。 【第1項】      本發明的一個實施例是提供一個前級放大器，該前級放大器包括：一個前級放大器，包括：具有一第一輸出節點和一第二輸出節點的一第一差分放大器，該第一差分放大器包括一第一差分電晶體對，該第一差分電晶體對被設定為依據耦合至該第一差分電晶體對的二個控制終端的一第一對差分信號，以輸出一第一對差分電流信號於該第一輸出節點與該第二輸出節點，其中該第一差分電晶體對被一第一電流源偏壓；以及具有一第三輸出節點和一第四輸出節點的一第二差分放大器，該第二差分放大器包括一第二差分電晶體對，該第二差分電晶體對被設定為依據耦合至該第二差分電晶體對的二個控制終端的電壓差，以輸出一第二對差分電流信號於該第三輸出節點與該第四輸出節點，其中該第一差分電晶體對被一第二電流源偏壓，以及至少一可調整參考電壓電路，其被耦合至該第二差分電晶體對的二個控制終端的至少一終端，以產生在該第二電晶體對的二個控制終端間的電壓差；其中該第一輸出節點和該第三輸出節點被耦合至一第五輸出節點，該第二輸出節點和該第四輸出節點被耦合至一第六輸出節點，其中該第五輸出節點透過一第一電阻元件被耦合至一第一供應電壓，該第六輸出節點透過一第二電阻元件被耦合至一第二供應電壓。
在一個實施例中，第一差分放大器的跨導值與第二差分放大器的跨導值實質上是相同的。 【第2項】      在一個實施例中，該至少一可調整參考電壓電路包括一第一參考電壓電路和一第二參考電壓電路，其中該第一參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第一控制終端，該第二參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第二控制終端。 【第3項】      在一個實施例中，第一參考電壓電路包括一第三電阻元件和一第一可程式化電流DAC；該第二參考電壓電路包括一第四電阻元件和一第二可程式化電流DAC，其中該第二差分電晶體對的該第一控制終端透過該第三電阻元件耦合至一第三供應電壓以及透過該第一可程式化電流DAC耦合至一接地參考電壓；該第二差分電晶體對的該第二控制終端透過該第四電阻元件耦合至一第四供應電壓以及透過該第二可程式化電流DAC耦合至該接地參考電壓。
在一個實施例中，每個第一電阻元件和第二電阻元件均為電阻，每個第三電阻元件和第四電阻元件也均為電阻。
在一個實施例中，揭露了一個判別回授等化器電路，其中該判別回授等化器電路包括：一加法器，將一或多個等化器信號與一第一對差分信號相加，用以產生一第二對差分信號；具有一第一輸出節點和一第二輸出節點的一第一差分放大器，該第一差分放大器包括一第一差分電晶體對，該第一差分電晶體對被設定為依據耦合至該第一差分電晶體對的二個控制終端的該第二對差分信號，以輸出一第一對差分電流信號於該第一輸出節點與該第二輸出節點，其中該第一差分電晶體對被一第一電流源偏壓；以及具有一個第三輸出節點和一個第四輸出節點的一第二差分放大器，該第二差分放大器則包括一個第二差分電晶體對，並依據第二差分電晶體對二個控制終端的電壓差，而被設定用來提供一個第二差分電流信號給第三輸出節點和第四輸出節點，其中第二差分電晶體對會受到一第二電流源的偏壓，以及至少一個可調整參考電壓電路被耦合至第二差分電晶體的二個控制終端的至少一個端點，以產生在第二電晶體對二個控制終端之間的電壓差；其中該第一輸出節點和該第三輸出節點被耦合至一第五輸出節點，該第二輸出節點和該第四輸出節點被耦合至一第六輸出節點，其中該第五輸出節點透過一第一電阻元件被耦合至一第一供應電壓，該第六輸出節點透過一第二電阻元件被耦合至一第二供應電壓。
在一個實施例中，第一差分放大器的跨導值與第二差分放大器的跨導值實質上是相同的。 【第4項】      在一個實施例中，該至少一可調整參考電壓電路包括一第一參考電壓電路和一第二參考電壓電路，其中該第一參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第一控制終端，該第二參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第二控制終端。 【第5項】      在一個實施例中，該第一參考電壓電路包括一第三電阻元件和一第一可程式化電流DAC；該第二參考電壓電路包括一第四電阻元件和一第二可程式化電流DAC，其中該第二差分電晶體對的該第一控制終端透過該第三電阻元件耦合至一第三供應電壓以及透過該第一可程式化電流DAC耦合至一接地參考電壓；該第二差分電晶體對的該第二控制終端透過該第四電阻元件耦合至一第四供應電壓以及透過該第二可程式化電流DAC耦合至該接地參考電壓。
在一個實施例中，每個第一電阻元件和第二電阻元件均為電阻。
在一個實施例中，每個第三電阻元件和第四電阻元件也均為電阻。
在一個實施例中，第二差分電晶體對由一第一MOSFET電晶體和一第二MOSFET電晶體所組成，其中第二差分電晶體對的第一控制終端和第二控制終端，分別為第一MOSFET電晶體和第二MOSFET電晶體的兩個閘極終端。
在一個實施例中，加法器電路包括：一第三差分電晶體對，該第三差分電晶體對被設定為依據該第一對差分信號以提供一第三對差分電流信號，其中第三差分電晶體對被一第三電流源偏壓；以及至少一第四對差分電晶體對，其中該至少一第四對差分電晶體對的每一差分電晶體對被一可程式化電流DAC偏壓，用以將一相對應的等化信號與該第一對差分信號相加以產生該第二對差分信號。 【第6項】      在一個實施例中，進一步包括一取樣電路，其中該第五輸出節點與該第六輸出節點形成一對耦合至該取樣電路之輸出信號。 【第7項】 在一個實施例中，該第三差分電晶體對和該至少一第四對差分電晶體對的每一差分電晶體對，分別由一對MOSFET電晶體所形成。
本發明的詳細描述說明如下。所描述的較佳實施例是作為說明和描述的用途，並非用來限定本發明之範圍。
圖4A為依據本發明一實施例的具有數位類比轉換器(Digital Analog Converter, DAC)以選取臨界值的比較器。比較器1000包括一個前級放大器1100和一個臨界電壓產生器設計1200。前級放大器1100用來將一臨界電壓值H1加至正信號節點VIP和負信號節點VIN上之一第一對輸入差分信號1001、1002，其中臨界電壓值H1 + (VIP-VIN) = 輸出節點1041與輸出節點1040間的電壓差。前級放大器1100包括一具有第一差分電晶體對1103、1104之第一差分放大器，該電晶體對1103、1104的源極終端互相耦合，以及一具有第二差分電晶體對1111、1112之第二差分放大器，該電晶體對1111、1112的源極終端互相耦合。第一差分放大器會於第一差分電晶體對1103、1104互相耦合的源極終端，被一第一電流源1105的偏壓；而第二差分放大器於第二差分電晶體對1111、1112互相耦合的源極終端，被一第­二電流源1110的偏壓。電流源可以被不同的方式實作，電流源的目的在維持第一差分電晶體對1103、1104和第二差分電晶體對1111、1112源極終端的一個穩定偏壓，並且與通過電流源的電流大小無關，因此通過第一差分電晶體對1103、1104和第二差分電晶體對1111、1112的汲極到源極電流，可分別地由閘級控制終端的電壓差和相關差分電晶體對的跨導所決定。對一個NMOS電晶體對，電流源會耦合至一個負電壓源供應器，因此NMOS電晶體對的源極終端可被維持在一個偏壓值，使得閘極和源極之間電壓會大於NMOS電晶體的臨界電壓。
第一差分放大器被設定為依據第一對差分信號1001、1002以提供一對第一差分電流信號於第一輸出節點1120和第二輸出節點1121。第一差分電晶體對包括一第一MOSFET電晶體1103和一第二MOSFET電晶體1104。第一MOSFET電晶體1103具有一第一控制終端，也就是第一MOSFET電晶體1103的閘極，並耦合至一正的信號節點VIP 1001；第二MOSFET電晶體1104具有一第二控制終端，也就是第二MOSFET電晶體1104的閘極，並耦合至一負的信號節點VIN 1002。第二差分放大器由第二差分電晶體對1111、1112所形成，並且具有一第三輸出節點1130和一第四節點1131，其中第二差分放大器被設定為依據耦合至第二差分放大器的控制終端的至少一個參考電壓電路，以提供一第二差分電流信號於第三輸出節點1130和第四輸出節點1131。
在一個實施例中，該至少有一個參考電壓電路包括第一參考電壓電路和一第二參考電壓電路，其中第一參考電壓電路包括一第三電阻元件1106和一第一可程式化電流DAC 1108；而且第二參考電壓電路包括一第四電阻元件1107和一第二可程式化電流DAC 1109。
在一個實施例中，第二差分電晶體對包括一第三MOSFET電晶體1111和一第四MOSFET電晶體1112。第三MOSFET電晶體1111具有一第三控制終端，也就是第三MOSFET電晶體1111的閘極，其耦合至第一參考電壓電路中之第三電阻元件1106和第一可程式化電流DAC 1108的交點；第四MOSFET電晶體1112具有一第四控制終端，也就是第四MOSFET電晶體1112的閘極，其耦合至第二參考電壓電路中之第四電阻元件1107和第二可程式化電流DAC 1109的交點。要注意的是第三電阻元件1106和第四電阻元件1107可耦合至一正的電壓源供應器；第一可程式化電流DAC 1108和第一可程式化電流DAC 1109可耦合至一負的電壓源供應器，因此在第二差分電晶體對1111、1112的控制終端上，可達到最大的擺幅。
在一個實施例中，第一可程式化電流DAC 1108和第二可程式化電流DAC 1109會分別受到一第一組數位控制字組 Ch (圖未示)和第二組數位控制字組 /Ch (圖未示)的控制。因此，透過 Ch 和 /Ch 的設定可據此設定出一個適合的臨界電壓H1。在一個循環展開的設計中，具有-H1臨界值的一相對的臨界電壓產生器，可藉由交換輸入至電流DAC 1108和電流DAC 1109的 Ch 和 /Ch 輸入而達成。
在一個實施例中，如圖4B所顯示，只有第一參考電壓電路包括第三電阻元件1106和第一可程式化電流DAC 1108會被用來產生臨界電壓H1。在一個實施例中，如圖4C所顯示，只有第二參考電壓電路包括第四電阻元件1107和第二可程式化電流DAC 1109會被用來產生臨界電壓H1。要注意的是第二差分電晶體對1111、1112控制終端之間的電壓差可以有很多方式來控制，例如，一個可調整的電壓DAC可用來產生第二差分電晶體對1111、1112控制終端之間的電壓差。
第一輸出節點1120會在輸出節點1041處與第三輸出節點1130耦合在一起，第二輸出節點1121則會在輸出節點1040處與第四輸出節點1131耦合在一起，其中輸出節點1040和輸出節點1041會形成一個差分輸出信號至一個取樣電路1300。一個第一電壓供應器會透過一個第一電阻元件1101與第一輸出節點1120和第三輸出節點1130耦合在一起；一個第二電壓供應器會透過一個第二電阻元件1102與第二輸出節點1121和第四輸出節點1131耦合在一起。第一電阻元件1101和第二電阻元件1102可使用二極體結構的電晶體、偏壓電晶體、電阻、或任何其他能建立電阻的主動或被動電路。第三電阻元件1106和第四電阻元件1107可使用二極體結構的電晶體、偏壓電晶體、電阻、或任其他能建立電阻的主動或被動電路。在這個實施例中，第一電阻元件1101和第二電阻元件1102均為電阻R2，而且第三電阻元件1106和第四電阻元件1107均為電阻R1。
由圖4A的電路可知，臨界電壓H1為 Idac * R1 * gm1 / gm2，其中 Idac 為第二差分電晶體對 1111、1112 中的兩個控制端或閘極端間的總差分電流，而臨界電壓則由第一可程式化電流DAC 1108和第二可程式化電流DAC 1109所產生；gm2為第一差分放大器的跨導值，而gm1為第二差分放大器的跨導值。如果第二差分放大器的跨導值和第一差分放大器的跨導值的比值固定為M，則H1 等於 Idac * R1 * M 。在一個實施例中，M等於1，則H1 等於 Idac * R1，這表示H1與第二差分放大器的跨導值無關，因此H1會跟隨 Idac 以及電阻元件1106、1107的電阻值而變化，電阻元件1106、1107可具有相同之電阻值，R1。
依據本發明的一個實施例，圖5說明一個具有圖4A中之前級放大器1100的判別回授等化器(Decision Feedback Equalizer, DFE) 以及一加法器2100之電路圖。如圖5中所顯示，一第一差分電晶體對2103、2104會受到一差分輸入信號VIP、VIN的驅動，並且透過負載電阻R3 2101、2102提供輸出電流。因此，一差分輸出信號會在輸出節點2500、2501被產生出來。電流源2105會提供一尾電流(Tail Current)給第一差分電晶體對2103、2104。要注意的是電流源2105可使用許多不同的方式實作，電流源2105的目的在於保持第一差分電晶體對2103、2104在源極端點一個與通過電流源的電流大小無關的穩定偏壓，因此第一差分電晶體對2103、2104的汲極到源極電流，可由閘極電壓和第一差分電晶體對2103、2104的跨導所決定。
一第二差分電晶體對2203、2204和一相關的數位類比轉換器2106，會將權重係數H2加至輸出信號中。也就是說，當權重係數電壓VIP_H2相對於權重係數電壓VIN_H2為正時，電流會透過負載電阻R3 2101加至輸出節點2500；否則電流會透過負載電阻R3 2102加至輸出節點2501，因此輸出節點2500和輸出節點2501之間的電壓可被權重係數H2所調整。
在加法器2100電路中可以有N個權重係數，每個權重係數均有一對應的差分電晶體對和一對應的數位類比轉換器。如圖5所示，第N個差分電晶體對2303、2304和一個對應的數位類比轉換器2107將HN加至輸出信號中。前級放大器1100會將一臨界電壓加至加法器的輸出，並將相加總的結果輸出給取樣電路1300。前級放大器1100的描述與圖4A-4C的描述相同，因此便不再此贅述。 依據圖5中的電路以及圖4A中的描述，由臨界電壓產生器1200所產生的一臨界電壓H1會等於 Idac * R1 * gm1 / gm2，其中 Idac 為第一可程式化電流DAC 1108和第二可程式化電流DAC 1109，在第二差分放大器於其兩個控制終端間所產生的總電流；gm2為差分電晶體對1103、1104的跨導值，而gm1為差分電晶體對1111、1112的跨導值。如果 gm1 和 gm2 具有一個實質的固定比值M，則H1會等於 Idac * R1 * M 。在一個實施例中，M等於1，則H1 等於 Idac * R1，這表示H1與第二差分放大器的跨導值無關，因此H1會跟隨 Idac 以及電阻元件1106、1107的電阻值而變化，電阻元件1106、1107可具有相同之電阻值，R1。
綜上所述，在加法器電路中每個H2、H3…和HN會跟隨著R3而變化，H1則會跟隨著電阻R1而變化。其結果，在圖5電路中的H1、H2、H3…和HN都會跟隨著電阻值而變化。該些電阻值可具有高精準度以降低權重係數的變化量，以達到比傳統的DFE電路更高的正確性。
本發明之最佳實施例詳述如上。然而此實施例並不旨在排他性或用以限制本發明，顯而易見地，在不脫離本發明之精神與範圍內，任何熟習技藝者得以完成許多更動及潤飾。所述實施例被選擇為以最佳的方式解釋本發明及其實際應用的原理，從而使本領域技術人員能夠善加利用本發明和各種實施例，其各項修正以適用於特定預期用途。本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
402、403‧‧‧差分放大器
411、413‧‧‧電流類比數位轉換器
418‧‧‧第一輸出節點
419‧‧‧第二輸出節點
404、405，407、408‧‧‧電晶體
1000‧‧‧比較器
1100‧‧‧前級放大器
1200‧‧‧臨界電壓產生器
VIP‧‧‧正信號節點
VIN‧‧‧負信號節點
1001、1002‧‧‧第一對輸入差分信號
1040、1041‧‧‧輸出節點
1103、1104‧‧‧第一差分電晶體對
1111、1112‧‧‧第二差分電晶體對
1105‧‧‧第一電流源
1110‧‧‧第­二電流源
1110‧‧‧第一輸出節點
1121‧‧‧第二輸出節點
1130‧‧‧第三輸出節點
1131‧‧‧第四輸出節點
1101‧‧‧第一電阻元件
1102‧‧‧第二電阻元件
1103‧‧‧第一MOSFET電晶體
1104‧‧‧第二MOSFET電晶體
1106‧‧‧第三電阻元件
1107‧‧‧第四電阻元件
1108‧‧‧第一可程式化電流DAC
1109‧‧‧第二可程式化電流DAC
1111‧‧‧第三MOSFET電晶體
1112‧‧‧第四MOSFET電晶體
1300‧‧‧取樣電路
2100‧‧‧加法器
2103、2104‧‧‧第一差分電晶體對
VIP、VIN‧‧‧差分輸入信號
2101、2102‧‧‧負載電阻
2110、2111‧‧‧輸出節點
2105‧‧‧電流源
2203、2204‧‧‧第二差分電晶體對
2106‧‧‧數位類比轉換器
2107‧‧‧數位類比轉換器
2303、2304‧‧‧第N個差分電晶體對
2500、2501‧‧‧輸出節點2
VIP_H2、VIN_H2‧‧‧權重係數電壓
圖1 說明一傳統的判別回授等化器(Decision Feedback Equalizer, DFE)的方塊圖 圖2 為一傳統的具有一加法器的循環展開DFE的方塊圖。 圖3 說明一傳統的具有數位類比轉換器(Digital Analog Converter, DAC)以選取臨界值的比較器。 圖4A-4C 為依據本發明一實施例的具有數位類比轉換器(Digital Analog Converter, DAC)以選取臨界值的比較器。 圖5 為依據本發明一實施例的判別回授等化器(Decision Feedback Equalizer, DFE)之電路圖。
1000‧‧‧比較器
1100‧‧‧前級放大器
1200‧‧‧臨界電壓產生器
VIP‧‧‧正信號節點
VIN‧‧‧負信號節點
1001、1002‧‧‧第一對輸入差分信號
1040、1041‧‧‧輸出節點
1103、1104‧‧‧第一差分電晶體對
1111、1112‧‧‧第二差分電晶體對
1105‧‧‧第一電流源
1110‧‧‧第二電流源
1110‧‧‧第一輸出節點
1121‧‧‧第二輸出節點
1130‧‧‧第三輸出節點
1131‧‧‧第四輸出節點
1101‧‧‧第一電阻元件
1102‧‧‧第二電阻元件
1103‧‧‧第一MOSFET電晶體
1104‧‧‧第二MOSFET電晶體
1106‧‧‧第三電阻元件
1107‧‧‧第四電阻元件
1108‧‧‧第一可程式化電流DAC
1109‧‧‧第二可程式化電流DAC
1111‧‧‧第三MOSFET電晶體
1112‧‧‧第四MOSFET電晶體
1300‧‧‧取樣電路

Claims (18)

  1. 一個前級放大器，包括：具有一第一輸出節點和一第二輸出節點的一第一差分放大器，該第一差分放大器包括一第一差分電晶體對，該第一差分電晶體對被設定為依據耦合至該第一差分電晶體對的二個控制終端的一第一對差分信號，以輸出一第一對差分電流信號於該第一輸出節點與該第二輸出節點，其中該第一差分電晶體對被一第一電流源偏壓；以及具有一第三輸出節點和一第四輸出節點的一第二差分放大器，該第二差分放大器包括一第二差分電晶體對，該第二差分電晶體對被設定為依據耦合至該第二差分電晶體對的二個控制終端的電壓差，以輸出一第二對差分電流信號於該第三輸出節點與該第四輸出節點，其中該第二差分電晶體對被一第二電流源偏壓，以及至少一可調整參考電壓電路，其被耦合至該第二差分電晶體對的二個控制終端的至少一終端，以產生在該第二電晶體對的二個控制終端間的電壓差；其中該第一輸出節點和該第三輸出節點被耦合至一第五輸出節點，該第二輸出節點和該第四輸出節點被耦合至一第六輸出節點，其中該第五輸出節點透過一第一電阻元件被耦合至一第一供應電壓，該第六輸出節點透過一第二電阻元件被耦合至一第二供應電壓，其中該至少一可調整參考電壓電路包括一第一參考電壓電路和一第二參考電壓電路，其中該第一參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第一控制終端，該第二參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第二控制終端。
  2. 根據請求項1所述的前級放大器，其中該第一差分放大器的一第一跨導值與該第二差分放大器的一第二跨導值實質上是相同的。
  3. 根據請求項1所述的前級放大器，其中該第一參考電壓電路包括一第三電阻元件和一第一可程式化電流DAC；該第二參考電壓電路包括一第四電阻元件和一第二可程式化電流DAC，其中該第二差分電晶體對的該第一控制終端透過該第三電阻元件耦合至一第三供應電壓以及透過該第一可程式化電流DAC耦合至一接地參考電壓；該第二差分電晶體對的該第二控制終端透過該第四電阻元件耦合至一第四供應電壓以及透過該第二可程式化電流DAC耦合至該接地參考電壓。
  4. 根據請求項1所述的前級放大器，其中該第一電阻元件和該第二電阻元件均為一電阻。
  5. 根據請求項1所述的前級放大器，其中該第五輸出節點與該第六輸出節點形成一對耦合至一取樣電路之輸出信號。
  6. 根據請求項3所述的前級放大器，其中該第一差分電晶體對由一第一MOSFET電晶體和一第二MOSFET電晶體所組成。
  7. 根據請求項3所述的前級放大器，其中該第三電阻元件和該第四電阻元件均為一個電阻。
  8. 根據請求項6所述的前級放大器，其中該第二差分電晶體對由一第三MOSFET電晶體和一第四MOSFET電晶體所組成。
  9. 根據請求項8所述的前級放大器，其中該第一對差分信號耦合至一加法器電路，其中由該加法器電路輸出的一第二對差分信號，分別連結到該第一MOSFET電晶體和該第二MOSFET電晶體的兩個閘極終端。
  10. 一個判別回授等化器電路，包括：一加法器，將一或多個等化器信號與一第一對差分信號相加，用以產生一第二對差分信號；具有一第一輸出節點和一第二輸出節點的一第一差分放大器，該第一差分放大器包括一第一差分電晶體對，該第一差分電晶體對被設定為依據耦合至該第一差分電晶體對的二個控制終端的該第二對差分信號，以輸出一第一對差分電流信號於該第一輸出節點與該第二輸出節點，其中該第一差分電晶體對被一第一電流源偏壓；以及具有一第三輸出節點和一第四輸出節點的一第二差分放大器，該第二差分放大器包括一第二差分電晶體對，該第二差分電晶體對被設定為依據耦合至該第二差分電晶體對的二個控制終端的電壓差，以輸出一第二對差分電流信號於該第三輸出節點與該第四輸出節點，其中該第二差分電晶體對被一第二電流源偏壓，以及至少一可調整參考電壓電路，其被耦合至該第二差分電晶體對的二個控制終端的至少一終端，以產生在該第二電晶體對的二個控制終端間的電壓差；其中該第一輸出節點和該第三輸出節點被耦合至一第五輸出節點，該第二輸出節點和該第四輸出節點被耦合至一第六輸出節點，其中該第五輸出節點透過一第一電阻元件被耦合至一第一供應電壓，該第六輸出節點透過一第二 電阻元件被耦合至一第二供應電壓，其中該至少一可調整參考電壓電路包括一第一參考電壓電路和一第二參考電壓電路，其中該第一參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第一控制終端，該第二參考電壓電路被耦合至該第二差分電晶體對的二個控制終端的一第二控制終端。
  11. 根據請求項10所述的判別回授等化器電路，其中該第一差分放大器的一第一跨導值與該第二差分放大器的一第二跨導值實質上是相同的。
  12. 根據請求項10所述的判別回授等化器電路，其中該第一參考電壓電路包括一第三電阻元件和一第一可程式化電流DAC；該第二參考電壓電路包括一第四電阻元件和一第二可程式化電流DAC，其中該第二差分電晶體對的該第一控制終端透過該第三電阻元件耦合至一第三供應電壓以及透過該第一可程式化電流DAC耦合至一接地參考電壓；該第二差分電晶體對的該第二控制終端透過該第四電阻元件耦合至一第四供應電壓以及透過該第二可程式化電流DAC耦合至該接地參考電壓。
  13. 根據請求項10所述的判別回授等化器電路，其中該第一電阻元件和該第二電阻元件均為電阻。
  14. 根據請求項12所述的判別回授等化器電路，其中該第三電阻元件和該第四電阻元件也均為電阻。
  15. 根據請求項10所述的判別回授等化器電路，其中該第二差分電晶體對由一第一MOSFET電晶體和一第二MOSFET電晶體所組成，其中該第二差分電 晶體對的第一控制終端和第二控制終端，分別為該第一MOSFET電晶體和該第二MOSFET電晶體的兩個閘極終端。
  16. 根據請求項10所述的判別回授等化器電路，其中該加法器電路包括：一第三差分電晶體對，該第三差分電晶體對被設定為依據該第一對差分信號以提供一第三對差分電流信號，其中第三差分電晶體對被一第三電流源偏壓；以及至少一第四對差分電晶體對，其中該至少一第四對差分電晶體對的每一差分電晶體對被一可程式化電流DAC偏壓，用以將一相對應的等化信號與該第一對差分信號相加以產生該第二對差分信號。
  17. 根據請求項16所述的判別回授等化器電路，進一步包括一取樣電路，其中該第五輸出節點與該第六輸出節點形成一對耦合至該取樣電路之輸出信號。
  18. 根據請求項16所述的判別回授等化器電路，其中該第三差分電晶體對和該至少一第四對差分電晶體對的每一差分電晶體對，分別由一對MOSFET電晶體所形成。
TW104125302A 2015-03-02 2015-08-04 前級放大器和使用其以減少權重係數變化的判別回授等化器 TWI584582B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/634,896 US9369313B1 (en) 2015-03-02 2015-03-02 Pre-amplifier and a decision feedback equalizer using the same for reducing tap weight variations

Publications (2)

Publication Number Publication Date
TW201633702A TW201633702A (zh) 2016-09-16
TWI584582B true TWI584582B (zh) 2017-05-21

Family

ID=56100700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125302A TWI584582B (zh) 2015-03-02 2015-08-04 前級放大器和使用其以減少權重係數變化的判別回授等化器

Country Status (2)

Country Link
US (1) US9369313B1 (zh)
TW (1) TWI584582B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US10199999B1 (en) * 2017-11-09 2019-02-05 Texas Instruments Incorporated Transconductor systems
KR102579595B1 (ko) * 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
JP6890629B2 (ja) 2019-05-08 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 差動アンプ
US10749507B1 (en) * 2019-06-19 2020-08-18 Infineon Technologies Austria Ag Current trimming system, method, and apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024209A1 (en) * 2006-07-25 2008-01-31 Texas Instruments Deutschland Gmbh Integrator and error amplifier
US20090074048A1 (en) * 2007-09-17 2009-03-19 Amin Arif A Equalizer system having a tunable active inductor
US20100296592A1 (en) * 2008-02-04 2010-11-25 Akio Tanaka Signal processing circuit, signal processing method and recording medium
US20110044384A1 (en) * 2004-05-18 2011-02-24 Broadcom Corporation Decision feedback equalizer circuit
US20110235696A1 (en) * 2007-02-09 2011-09-29 Broadcom Corporation Non-Linear Analog Decision Feedback Equalizer
US8098096B2 (en) * 2008-04-30 2012-01-17 Infineon Technologies Ag Device and method for generating an output signal
US20130208782A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers
US20130234788A1 (en) * 2011-09-27 2013-09-12 Broadcom Corporation Gate Leakage Compensation in a Current Mirror
US20130346881A1 (en) * 2009-05-09 2013-12-26 Vivu, Inc. Method and apparatus for capability-based multimedia interactions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480065B1 (en) * 2001-06-04 2002-11-12 Texas Instruments Incorporated CMOS folding amplifier having high resolution and low power consumption
US8274326B2 (en) * 2010-08-31 2012-09-25 Mosys, Inc. Equalization circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110044384A1 (en) * 2004-05-18 2011-02-24 Broadcom Corporation Decision feedback equalizer circuit
US20080024209A1 (en) * 2006-07-25 2008-01-31 Texas Instruments Deutschland Gmbh Integrator and error amplifier
US20110235696A1 (en) * 2007-02-09 2011-09-29 Broadcom Corporation Non-Linear Analog Decision Feedback Equalizer
US20090074048A1 (en) * 2007-09-17 2009-03-19 Amin Arif A Equalizer system having a tunable active inductor
US20100296592A1 (en) * 2008-02-04 2010-11-25 Akio Tanaka Signal processing circuit, signal processing method and recording medium
US8098096B2 (en) * 2008-04-30 2012-01-17 Infineon Technologies Ag Device and method for generating an output signal
US20130346881A1 (en) * 2009-05-09 2013-12-26 Vivu, Inc. Method and apparatus for capability-based multimedia interactions
US20130234788A1 (en) * 2011-09-27 2013-09-12 Broadcom Corporation Gate Leakage Compensation in a Current Mirror
US20130208782A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers

Also Published As

Publication number Publication date
TW201633702A (zh) 2016-09-16
US9369313B1 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
TWI584582B (zh) 前級放大器和使用其以減少權重係數變化的判別回授等化器
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
CN107070824B (zh) 通信接收器均衡器
US20130208782A1 (en) Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers
US8638150B2 (en) Method and system for compensating mode conversion over a communications channel
US7848404B2 (en) Current mode logic multi-tap feed-forward equalizer
CN209676271U (zh) 连续时间线性均衡器电路和通信系统
US9059874B2 (en) Switched continuous time linear equalizer with integrated sampler
US8817867B1 (en) Adaptive continuous time linear equalizer
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
US9515854B2 (en) System and method for AC coupling
TWI538417B (zh) 電壓模式信號發射器
US4520489A (en) Decision feedback equalizing apparatus
KR101139633B1 (ko) 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
US6545622B1 (en) Low power analog equalizer with current mode digital to analog converter
US9405511B2 (en) S12 TX FIR architecture
US20060238237A1 (en) Driver/equalizer with compensation for equalization non-idealities
JP4706043B2 (ja) イコライザ回路
Hartman et al. Continuous-time adaptive-analog coaxial cable equalizer in 0.5/spl mu/m CMOS
US7848402B1 (en) Phase-adjusted pre-emphasis and equalization for data communication
JP2019161393A (ja) フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法
JP5157907B2 (ja) 等化フィルタ回路
TWI407689B (zh) 信號處理裝置、等化裝置及其方法
US8416898B1 (en) Techniques for decision feedback equalization that reduce variations in the tap weight
US9553566B2 (en) Hybrid driver circuit