TWI618820B - 自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法 - Google Patents

自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法 Download PDF

Info

Publication number
TWI618820B
TWI618820B TW105123888A TW105123888A TWI618820B TW I618820 B TWI618820 B TW I618820B TW 105123888 A TW105123888 A TW 105123888A TW 105123888 A TW105123888 A TW 105123888A TW I618820 B TWI618820 B TW I618820B
Authority
TW
Taiwan
Prior art keywords
copper
photoresist
electroplating
substrate
features
Prior art date
Application number
TW105123888A
Other languages
English (en)
Other versions
TW201715087A (zh
Inventor
馬修 朵塞特
齊拉 奈耶札貝托瓦
義 秦
朱莉亞 沃特克
喬安娜 魯維查克
艾里克 瑞汀頓
馬克 列斐伏爾
Original Assignee
羅門哈斯電子材料有限公司
陶氏全球科技責任有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅門哈斯電子材料有限公司, 陶氏全球科技責任有限公司 filed Critical 羅門哈斯電子材料有限公司
Publication of TW201715087A publication Critical patent/TW201715087A/zh
Application granted granted Critical
Publication of TWI618820B publication Critical patent/TWI618820B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D303/00—Compounds containing three-membered rings having one oxygen atom as the only ring hetero atom
    • C07D303/02—Compounds containing oxirane rings
    • C07D303/04—Compounds containing oxirane rings containing only hydrogen and carbon atoms in addition to the ring oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電鍍方法能夠鍍覆具有基本上均勻形態的光致抗蝕劑限定的特徵。所述電鍍方法包含具有α-胺基酸及雙環氧化物的反應產物的銅電鍍浴以電鍍所述光致抗蝕劑限定的特徵。此類特徵包含柱、接合墊及線空間特徵。

Description

自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法
本發明關於一種自包含α-胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法。更特定言之，本發明關於一種自包含α-胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法，其中光致抗蝕劑限定的特徵具有大體上均一的表面形態。
光致抗蝕劑限定的特徵包含銅柱及再分佈層佈線，如積體電路晶片及印刷電路板的接合墊及線空間特徵。所述特徵由光刻方法形成，其中將光致抗蝕劑施加至基板(如半導體晶圓晶片，通常在封裝技術中稱為晶粒，或環氧樹脂/玻璃印刷電路板。一般而言，將光致抗蝕劑施加至基板的表面且將具有圖案的掩模施加至光致抗蝕劑上。將具有掩模的基板暴露於如UV光的輻射。通常，將暴露於輻射的光致抗蝕劑部分顯影掉或移除，使基板的表面暴露。視掩模的特定圖 案而定，電路線或孔的輪廓可用留在基板上的未暴露的光致抗蝕劑形成，形成電路線圖案或孔的壁。基板的表面包含使得基板表面能夠導電的金屬晶種層或其他導電金屬或金屬合金材料。具有圖案化光致抗蝕劑的基板接著浸沒在金屬電鍍浴(通常為銅電鍍浴)中，且將金屬電鍍在電路線圖案或孔中，以形成特徵，如柱、接合墊或電路線，即線空間特徵。當電鍍完成時，用剝離溶液將光致抗蝕劑的其餘部分自基板剝離，且進一步處理具有光致抗蝕劑限定的特徵的基板。
柱(如銅柱)通常用焊料蓋住以實現鍍覆柱的半導體晶片與基板之間的黏合以及電導。此類佈置見於先進封裝技術中。歸因於改進的輸入/輸出(I/O)密度，與單獨焊料凸起相比，焊料覆蓋的銅柱架構在先進封裝應用中為快速生長段。具有不可回焊銅柱及可回焊焊料帽的銅柱凸塊具有以下優點：(1)銅具有低電阻及高電流密度能力；(2)銅的導熱率提供超過三倍的焊接凸點導熱率；(3)可改進可能引起可靠性問題的傳統BGA CTE(球柵陣列熱膨脹係數)錯配問題；以及(4)銅柱在回焊期間不塌陷，允許極細節距而不損害托腳高度。
在所有銅柱凸塊製造方法中，電鍍迄今為止為商業上最可行的方法。在實際工業生產中，考慮到成本及方法條件，電鍍提供大規模生產率，且在形成銅柱之後不存在用以改變銅柱表面形態的拋光或腐蝕方法。因此，尤其重要的是藉由電鍍獲得平滑表面形態。用於電鍍銅柱的理想銅電鍍化學及方法在用焊料回焊之後產生具有優異均勻性的沈積物、平坦柱形狀及無空隙金屬間界面，且能夠以高沈積速率 鍍覆以實現高晶圓產量。然而，此類鍍覆化學及方法的開發為行業的難題，因為一種屬性的改進通常以另一種屬性為代價。基於銅柱的結構已被各種製造商用於消費品，如智慧型電話及PC。隨著晶圓級加工(WLP)持續演變且採用銅柱技術，對於可生產可靠銅柱結構的具有先進能力的銅鍍浴及方法的需求將不斷增加。
類似形態問題亦在金屬電鍍再分佈層佈線的情況下遇到。接合墊及線空間特徵的形態缺陷亦損害先進封裝物件的效能。因此，需要提供銅光致抗蝕劑限定的特徵的銅電鍍方法及化學，其中特徵具有大體上均一的表面形態。
一種方法，其包括：a)提供包括光致抗蝕劑層的基板，其中光致抗蝕劑層包括複數個孔；b)提供銅電鍍浴，其包括一或多種α-胺基酸及一或多種雙環氧化物的一或多種反應產物；電解質；一或多種加速劑；及一或多種抑制劑；c)將包括具有複數個孔的光致抗蝕劑層的基板浸沒於銅電鍍浴中；及d)在複數個孔中電鍍複數個銅光致抗蝕劑限定的特徵，複數個光致抗蝕劑限定的特徵包括-5%至-1%的平均TIR%。
銅電鍍浴包含一或多種α-胺基酸及一或多種雙環氧化物的反應產物、電解質、一或多種銅離子源、一或多種加速劑及一或多種抑制劑，其量足以電鍍具有-5%至-1%的平均TIR%的銅光致抗蝕劑限定的特徵。
基板上的複數個光致抗蝕劑限定的特徵，其包括-5%至-1%的平均TIR%及12%至15%的平均WID%。
所述銅電鍍方法及浴液提供具有基本上均勻形態且基本上不含結節的銅光致抗蝕劑限定的特徵。所述銅柱及接合墊具有基本上平坦的輪廓。所述銅電鍍浴及方法能夠實現平均TIR%以實現所需形態。
圖1為自含有L-精胺酸及甘油二縮水甘油醚的反應產物的銅電鍍浴電鍍的在300×下的銅柱的SEM。
圖2為自含有作為2-甲基喹啉-4-胺、胺乙基吡啶及甘油二縮水甘油醚的反應產物的習知調平劑化合物的銅電鍍浴電鍍的在300×下的銅柱的SEM。
除非上下文另作明確指示，否則如在整個本說明書中所使用的以下縮寫應具有以下含義：A=安培；A/dm2=安培/平方公寸=ASD；℃=攝氏度；UV=紫外輻射；g=公克；ppm=百萬分率=mg/L；L=公升，μm=微米(micron)=微米(micrometer)；mm=毫米；cm=公分；DI=去離子；mL=毫升；mol=莫耳；mmol=毫莫耳；Mw=重量平均分子量；Mn=數目平均分子量；SEM=掃描電子顯微鏡；FIB=聚焦離子束；WID=晶粒內；TIR=總指示偏差量=總指示器讀數=全指示器移動=FIM；RDL=再分佈層；且Avg.=平均值。
如本說明書通篇所用，術語「鍍覆」係指金屬電鍍。「沈積」及「鍍覆」在整個本說明書中可互換使用。「加速劑」係指增加電鍍浴的鍍覆速率的有機添加劑。「抑制劑」係指在電鍍期間抑制金屬鍍覆速率的有機添加劑。術語「陣 列」意指有序的佈置。術語「部分」意指可包含整個官能基或官能基的一部分作為子結構的分子或聚合物的一部分。術語「部分」及「基團」在本說明書通篇可互換使用。術語「孔」意指開口、孔洞或間隙。術語「形態」意指物件的形式、形狀及結構。術語「總指示器偏差量」或「總指示器讀數」為零件的平面、圓柱形或波狀表面的最大與最小量測值(即，指示器的讀數)之間的差值，展示其與其他圓柱形特徵或類似條件的來自平坦度、圓度(圓形度)、圓柱度、同心度的偏差量。術語「輪廓測定法」意指技術在量測及剖析物體中的用途或雷射或白光電腦產生的投影執行三維目標的表面量測的用途。術語「間距」意指基板上的彼此間的特徵位置的頻率。術語「標準化」意指用以獲得相對於尺寸變量的值的重新按比例調整，如呈TIR%形式的比率。術語「平均值」意指表示參數的中心或典型值的數值。術語「參數」意指形成定義系統或設定操作條件的組中的一個的數值或其他可量測因數。冠詞「一(a/an)」係指單數及複數。
所有數值範圍均為包含性的且可按任何順序組合，但顯然此類數值範圍限制於總計100%。
本發明的用於電鍍銅光致抗蝕劑限定的特徵之方法及浴液能夠實現具有平均TIR%的光致抗蝕劑限定的特徵的陣列，使得所述特徵具有基本上平滑、不含結節且在柱、接合墊及線空間特徵方面具有基本上平坦輪廓的形態。本發明的光致抗蝕劑限定的特徵用剩餘在基板上的光致抗蝕劑電鍍且延伸超出基板的平面。此與通常不使用光致抗蝕劑來限定延伸超出基板平面但嵌花至基板中的特徵的雙重鑲嵌及印 刷電路板鍍覆形成對比。光致抗蝕劑限定的特徵與鑲嵌及印刷電路板特徵之間的重要差異在於：就鑲嵌及印刷電路板而言，包含側壁的鍍覆表面均導電。雙重鑲嵌及印刷電路板鍍覆浴具有提供自下向上或超保形填充的浴液調配物，且特徵的底部與特徵的頂部相比鍍覆較快。在光致抗蝕劑限定的特徵中，側壁為不導電的光致抗蝕劑，且鍍覆僅在具有導電晶種層的特徵底部處進行，且以保形或相同鍍覆速度各處沈積形式進行。
雖然本發明基本上關於電鍍具有圓形形態的銅柱之方法進行描述，但本發明亦應用於其他光致抗蝕劑限定的特徵，如接合墊及線空間特徵。一般而言，除圓形或圓柱形之外，特徵的形狀可例如為長方形、八邊形及矩形。本發明之方法較佳地用於電鍍銅圓柱形柱。
銅電鍍方法提供銅光致抗蝕劑限定的特徵(如銅柱)的陣列，其平均TIR%為-5%至-1%，較佳地為-4%至-2%，甚至更佳地為-3%。
一般而言，基板上的光致抗蝕劑限定的特徵陣列的平均TIR%涉及測定單一基板上來自特徵陣列的個別特徵的TIR%且對其求平均值。通常，平均TIR%藉由測定基板上低密度或較大間距的區域的個別特徵的TIR%及高密度或較小間距的區域的個別特徵的TIR%且求所述值的平均值來測定。藉由量測多種個別特徵的TIR%，平均TIR%變成整個基板的代表。
TIR%可藉由以下方程式測定：TIR%=[高度中心-高度邊緣]/高度max×100
其中高度中心為柱的如沿其中軸線量測的高度，且高度邊緣為柱的如沿其邊緣在邊緣上的最高點處量測的高度。高度max為柱底部至其頂部上的最高點的高度。高度max為標準化因數。
個別特徵TIR可藉由以下方程式測定：TIR=高度中心-高度邊緣，其中高度中心及高度邊緣如上文所定義。
此外，銅電鍍方法及浴液可提供具有12%至15%、較佳地13%至15%且甚至更佳地15%的WID%的銅光致抗蝕劑限定的特徵的陣列。WID%或晶粒內可藉由以下方程式測定：WID%=1/2×[(高度max-高度min)/高度avg]×100
其中高度max為電鍍在基板上的柱陣列的最高柱的高度，如在柱的最高部分所量測。高度min為電鍍在基板上的柱陣列的最短柱的高度，如在柱的最高部分所量測。高度avg為電鍍在基板上的所有柱的平均高度。
最佳地，本發明之方法在基板上提供光致抗蝕劑限定的特徵陣列，其中平均TIR%與WID%之間存在平衡，使得平均TIR%在-5%至-1%範圍內，且WID%在12%至15%範圍內，其中較佳範圍如上文所揭示。
用於測定TIR、TIR%及WID%的柱的參數可使用光學輪廓測定法，如用白光LEICA DCM 3D或類似設備量測。如柱高度及間距的參數可使用此類裝置量測。
一般而言，自銅電鍍浴電鍍的銅柱可具有3：1至1：1或如2：1至1：1的縱橫比。RDL類型結構可具有大至1：20 (高度：寬度)的縱橫比。
胺基酸包含天然及合成胺基酸及其鹽，如鹼金屬鹽。胺基酸包含全部鍵結(就α-胺基酸而言)至稱為α-碳的單一碳原子的胺基、羧基、氫原子及胺基酸側鏈部分。較佳地，胺基酸選自α-胺基酸。
α-胺基酸包含(但不限於)下表1中揭示之彼等：
較佳地，α-胺基酸為精胺酸及離胺酸。更佳地，α-胺基酸為精胺酸。
較佳地，雙環氧化物化合物包含具有下式的化合物：
其中R1及R2獨立地選自氫及(C1-C4)烷基，A=O((CR3R4) m O)n或(CH2) y ，各R3及R4獨立地選自氫、甲基 或羥基，m=1-6，n=1-20且y=0-6。R1及R2較佳地獨立地選自氫及(C1-C2)烷基。更佳地，R1及R2均為氫。較佳的為m=2-4。較佳地，n=1-10，更佳地n=1。較佳地，y=0-4且更佳地1-4。當A=(CH2) y 且y=0時，那麼A為化學鍵。
雙環氧化物(其中A=O((CR3R4) m O)n)具有下式：
其中R1、R2、R3、R4、m及n如上文所定義。較佳地，R1及R2為氫。較佳地，R3及R4獨立地選自氫、甲基及羥基。更佳地，R3為氫，且R4為氫或羥基。當R4為羥基且m=3時，較佳的為僅一個R4為羥基，其餘部分為氫。較佳地，m為2-4的整數且n為1-2的整數。更佳地，m為3-4且n為1。甚至更佳地，m=3且n=1。
式(II)化合物包含(但不限於)1,4-丁二醇二縮水甘油醚、乙二醇二縮水甘油醚、二(乙二醇)二縮水甘油醚、1,2,7,8-二環氧基辛烷、1,2,5,6-二環氧基己烷、1,2,7,8-二環氧基辛烷、1,3-丁二醇二縮水甘油醚、甘油二縮水甘油醚、新戊二醇二縮水甘油醚、丙二醇二縮水甘油醚、二(丙二醇)二縮水甘油醚、聚(乙二醇)二縮水甘油醚化合物及聚(丙二醇)二縮水甘油醚化合物。
特異於式(III)的化合物包含(但不限於)1,4-丁二醇二縮水甘油醚、乙二醇二縮水甘油醚、二(乙二醇)二縮水甘油醚、1,3-丁二醇二縮水甘油醚、甘油二縮水甘油醚、新戊二醇二縮水甘油醚、丙二醇二縮水甘油醚、二(丙二醇)二縮 水甘油醚、聚(乙二醇)二縮水甘油醚化合物及聚(丙二醇)二縮水甘油醚化合物。最佳地，式(III)化合物為甘油二縮水甘油醚。
其他較佳的雙環氧化物包含具有環碳部分的雙環氧化物，如具有六個碳環部分的雙環氧化物。此類雙環氧化物包含(但不限於)1,4-環己烷二甲醇二縮水甘油醚及間苯二酚二縮水甘油醚。
反應物添加至反應容器的次序可變化，然而，較佳地，將一或多種α-胺基酸在80℃下溶解於水中，同時逐滴添加一或多種環氧化物。對於具有不良水溶性的反應物，在環氧化物添加之前，添加少量硫酸或氫氧化鈉。加熱浴的溫度接著從80℃增加至95℃。進行攪拌下的加熱2小時至4小時。在室溫下再攪拌6-12小時後，用水稀釋所得反應產物。反應產物可以原樣用於水溶液中，可經純化或可按需要分離。通常，α-胺基酸與雙環氧化物的莫耳比為0.1：10至10：0.1。較佳地，所述莫耳比為1：5至5：1且更佳地1：2至2：1。其他適合比率的α-胺基酸與雙環氧化物可用於製備本發明反應產物。
適合的銅離子源為銅鹽且包含(但不限於)：硫酸銅；鹵化銅，如氯化銅；乙酸銅；硝酸銅；四氟硼酸銅；烷基磺酸銅；芳基磺酸銅；胺基磺酸銅；過氯酸銅及葡糖酸銅。示例性烷烴磺酸銅包含(C1-C6)烷烴磺酸銅，且更佳地為(C1-C3)烷烴磺酸銅。較佳的烷烴磺酸銅為甲磺酸銅、乙磺酸銅及丙磺酸銅。示例性芳基磺酸銅包含(但不限於)苯磺酸銅及對甲苯磺酸銅。可使用銅離子源混合物。可將除銅離子 以外的金屬離子的一或多種鹽添加至本發明電鍍浴。較佳地，銅鹽的存在量足以提供30至60g/L鍍覆溶液的銅離子的量。更佳地，銅離子的量為40至50g/L。
適用於本發明的電解質可為鹼性或酸性的。較佳地，電解質為酸性的。較佳地，電解質的pH2。適合的酸性電解質包含(但不限於)硫酸、乙酸、氟硼酸、烷磺酸(如甲磺酸、乙磺酸、丙磺酸及三氟甲磺酸)、芳基磺酸(如苯磺酸、對甲苯磺酸)、胺基磺酸、鹽酸、氫溴酸、過氯酸、硝酸、鉻酸及磷酸。酸的混合物可有利地用於本發明的金屬鍍覆浴中。較佳的酸包含硫酸、甲磺酸、乙磺酸、丙磺酸、鹽酸及其混合物。酸的存在量可在1至400g/L範圍內。電解質一般可購自多種來源且可無需進一步純化即使用。
此類電解質可任選地含有鹵離子源。通常使用氯離子或溴離子。示例性氯離子源包含氯化銅、氯化錫、氯化鈉、氯化鉀及鹽酸。示例性溴離子源為溴化鈉、溴化鉀及溴化氫。廣泛範圍的鹵離子濃度可用於本發明。通常，鹵離子濃度在按鍍覆浴計的0至100ppm，較佳地50至80ppm範圍內。此類鹵離子源一般為可商購的且可無需進一步純化即使用。
鍍覆浴通常含有加速劑。任何加速劑(亦稱為增亮劑)均適用於本發明。所述加速劑為熟習此項技術者所熟知。加速劑包含(但不限於)N,N-二甲基-二硫基胺基甲酸-(3-磺丙基)酯；3-巰基-丙基磺酸-(3-磺丙基)酯；3-巰基-丙基磺酸鈉鹽；碳酸二硫基-O-乙酯-S-酯與3-巰基-1-丙烷磺酸鉀鹽；雙磺丙基二硫化物；雙-(鈉磺丙基)-二硫化物；3-(苯并噻唑基 -S-硫基)丙基磺酸鈉鹽；吡啶鎓丙基磺基甜菜鹼；1-鈉-3-巰基丙烷-1-磺酸酯；N,N-二甲基-二硫基胺基甲酸-(3-磺乙基)酯；丙基磺酸3-巰基-乙基-(3-磺乙基)酯；3-巰基-乙基磺酸鈉鹽；碳酸-二硫基-O-乙酯-S-酯與3-巰基-1-乙烷磺酸鉀鹽；雙磺乙基二硫化物；3-(苯并噻唑基-S-硫基)乙基磺酸鈉鹽；吡啶鎓乙基磺基甜菜鹼；及1-鈉-3-巰基乙烷-1-磺酸酯。加速劑可以多種量使用。一般而言，加速劑以在0.1ppm至1000ppm範圍內的量使用。
適合的抑制劑包含(但不限於)聚丙二醇共聚物及聚乙二醇共聚物，包含環氧乙烷-環氧丙烷(「EO/PO」)共聚物及丁醇-環氧乙烷-環氧丙烷共聚物。抑制劑的重量平均分子量可在800-15000，較佳地1000-15000範圍內。當使用此類抑制劑時，其較佳地以按組合物的重量計的0.5g/L至15g/L，且更佳地1g/L至5g/L的範圍存在。
通常，反應產物的數量平均分子量(Mn)為200至100,000，通常為300至50,000，較佳地為500至30,000，但可使用具有其他Mn值的反應產物。此類反應產物的重量平均分子量(Mw)值可在1000至50,000、通常5000至30,000範圍內，但可使用其他Mw值。
用於鍍覆光致抗蝕劑限定的特徵(較佳地銅柱)的銅電鍍浴中所使用的反應產物的量以鍍覆浴的總重量計可在0.25ppm至20ppm，較佳地0.25ppm至10ppm，更佳地0.25ppm至5ppm，且甚至更佳地0.25ppm至2ppm範圍內。
電鍍組合物可藉由按任何次序組合組分製備。較佳的為首先向浴液容器中添加無機組分，如金屬離子源、水、 電解質及任選的鹵離子源，接著添加有機組分，如調平劑、加速劑、抑制劑及任何其他有機組分。
水性銅電鍍浴可任選地含有習知調平劑，其限制條件為此類調平劑基本上並不損害銅特徵的形態。此類調平劑可包含Step等人的美國專利第6,610,192號、Wang等人的第7,128,822號、Hayashi等人的第7,374,652號及Hagiwara等人的第6,800,188號中揭示之彼等。然而，較佳的為從浴液排除此類調平劑。
通常，鍍覆浴可在10至65℃或更高的任何溫度下使用。較佳地，鍍覆組合物的溫度為15至50℃且更佳地20至40℃。
一般而言，在使用期間攪動銅電鍍浴。可使用任何適合的攪動方法且此類方法在此項技術中為熟知的。適合的攪動方法包含(但不限於)空氣噴射、工作件攪動及衝擊。
通常，藉由使基板與鍍覆浴接觸來電鍍基板。基板通常充當陰極。鍍覆浴含有陽極，其可為可溶的或不溶的。向電極施加電勢。電流密度可在0.25 ASD至40 ASD範圍內，較佳地為1 ASD至20 ASD，更佳地為4 ASD至18 ASD。
儘管本發明之方法可用於電鍍光致抗蝕劑限定的特徵，如柱、接合墊及線空間特徵，但所述方法在鍍覆作為本發明的較佳特徵的銅柱的情形下描述。通常，銅柱可藉由首先在如半導體晶片或晶粒的基板上沈積導電晶種層來形成。基板接著用光致抗蝕劑材料塗佈且成像，以使光致抗蝕劑層選擇性暴露於如UV輻射的輻射。光致抗蝕劑層可藉由此項技術中已知的習知方法施加至半導體晶片表面。光致抗蝕 劑層的厚度可視特徵的高度而變化。通常，厚度在1μm至250μm範圍內。將經圖案化掩模施加至光致抗蝕劑層的表面。光致抗蝕劑層可為正性或負性作用光致抗蝕劑。當光致抗蝕劑為正性作用時，暴露於輻射的光致抗蝕劑部分用如鹼性顯影劑的顯影劑移除。複數個孔的圖案形成於表面上，其一直向下到達基板或晶粒上的晶種層。柱的間距可在20μm至400μm範圍內。較佳地，間距可在40μm至250μm範圍內。孔的直徑可視特徵的直徑而變化。孔的直徑可在2μm至200μm範圍內，通常為10μm至75μm。整個結構可接著置於含有本發明的反應產物中的一或多者的銅電鍍浴中。進行電鍍以用具有基本上平坦的頂部的銅柱填充各孔的至少一部分。電鍍為垂直填充且無水平鍍覆或超填充。具有銅柱的整個結構接著轉移至含有焊料(如錫焊料或錫合金焊料，如錫/銀或錫/鉛合金)的浴液中，且將焊料凸塊電鍍在各銅柱的基本上平坦的表面上以填充孔部分。其餘光致抗蝕劑藉由此項技術中已知的習知方法移除，在晶粒上留下具有焊接凸點的銅柱陣列。經由此項技術中熟知的蝕刻方法移除不由柱覆蓋的其餘晶種層。具有焊接凸點的銅柱經置放以與基板(如印刷電路板、另一晶圓或晶粒或插入件，其可由有機層合物、矽或玻璃製成)的金屬觸點接觸。焊接凸點藉由此項技術中已知的習知方法加熱，以回焊焊料且將銅柱連接至基板的金屬觸點上。可使用用於回焊焊接凸點的習知回焊方法。回焊爐的實例為來自Sikiama International,Inc的FALCON 8500工具，其包含5個加熱區及2個冷卻區。回焊循環可在1-5個範圍內。銅柱以物理方式且以電氣方式接觸基板的金屬觸點。接 著可注射底膠材料以填充晶粒、柱與基板之間的空間。可使用此項技術中熟知的習知底膠。
圖1為具有圓柱形形態的本發明的銅柱的SEM，其具有基底及用於電鍍焊接凸點的基本上平坦的頂部。在回焊期間，將焊料熔融以獲得平滑表面。如果柱在回焊期間過於隆起，那麼焊料可能熔融且自柱的側邊流走，且在柱的頂部上無足夠焊料用於後續接合步驟。如果柱過於中凹，如圖2中所示，那麼用於電鍍柱的自銅浴留下的材料可滯留在中凹的頂部中且污染焊料浴，由此縮短焊料浴的壽命。
為了在電鍍所述柱期間提供銅柱與半導體晶粒之間的金屬接點及黏合，通常由如鈦、鈦-鎢或鉻的材料組成的凸起下金屬化物層沈積在晶粒上。或者，金屬晶種層(如銅晶種層)可沈積在半導體晶粒上以提供銅柱與半導體晶粒之間的金屬接點。在自晶粒移除感光層之後，移除凸起下金屬化物層或晶種層的所有部分，除了在柱下面的部分。可使用此項技術中已知的習知方法。
儘管銅柱的高度可變化，通常其在1μm至200μm，較佳地5μm至50μm，更佳地15μm至50μm的高度範圍內。銅柱的直徑亦可變化。通常，銅柱的直徑為2μm至200μm，較佳地為10μm至75μm，更佳地為20μm至25μm。
所述銅電鍍方法及浴液提供具有基本上均勻形態且基本上不含結節的銅光致抗蝕劑限定的特徵。所述銅柱及接合墊具有基本上平坦的輪廓。所述銅電鍍浴及方法能夠實現平均TIR%以實現所需形態以及平均TIR%與WID%之間的平衡。
以下實例意欲進一步說明本發明但不意欲限制其範疇。
實例1
在配備有冷凝器及溫度計的250mL圓底三頸燒瓶中，添加100mmol L-精胺酸及20mL去離子(「DI」)水，接著在80℃下添加100mmol甘油二縮水甘油醚。使用設定成95℃的油浴將所得混合物加熱約5小時，且接著在室溫下再攪拌6小時。反應產物轉移至容器中，經沖洗且用去離子水調節。反應產物溶液未經進一步純化即使用。
實例2
水性酸銅電鍍浴藉由將來自五水合硫酸銅的40g/L銅離子、140g/L硫酸、50ppm氯離子、5ppm加速劑及2g/L抑制劑組合來製備。加速劑為雙(鈉-磺丙基)二硫化物。抑制劑為具有約1,000的重量平均分子量及末端羥基的EO/PO共聚物。電鍍浴亦含有1ppm來自實例1的反應產物。浴液的pH小於1。
將具有50μm厚圖案化光致抗蝕劑及複數個孔的300mm矽晶圓區段(可購自IMAT,Inc.,Vancouver,WA)浸沒在銅電鍍浴中。陽極為可溶銅電極。將晶圓及陽極連接至整流器，且將銅柱電鍍在孔底部處的暴露晶種層上。孔直徑為50μm。在鍍覆期間的電流密度為9 ASD，且銅電鍍浴的溫度在25℃下。在電鍍之後，剩餘光致抗蝕劑接著用可從陶氏化學公司(the Dow Chemical Company)購得的BPR光剝離劑鹼性溶液剝離，在晶圓上留下銅柱陣列。接著分析銅柱的形態。柱的高度及TIR使用光學白光LEICA DCM 3D顯微鏡 量測。TIR%由以下方程式測定：TIR%=[高度中心-高度邊緣]/高度max×100，TIR=高度中心-高度邊緣
亦測定八個柱的平均TIR%，如表中所示。
柱陣列的WID%用光學白光LEICA DCM 3D顯微鏡及以下方程式測定：WID%=1/2×[(高度max-高度min)/高度avg]×100
平均WID%為14.8%且平均TIR%為-3.5%。柱表面均呈現出平滑且不含結節。包含實例1的反應產物的銅電鍍浴鍍覆良好銅柱。圖1為鍍覆在晶種層上且用光學顯微鏡分析的柱中的一個的300×AMRAY SEM影像。表面形態為平滑的。儘管頂部或柱略微中凹，出於焊料鍍覆的目的，柱在頂部上為基本上平坦的。
實例3
將具有50μm厚圖案化光致抗蝕劑及複數個通孔的300mm矽晶圓區段(可購自IMAT,Inc.,Vancouver,WA)浸沒在實例2的銅電鍍浴中。陽極為可溶銅電極。將晶圓及陽極連接至整流器，且將銅柱電鍍在通孔底部處的暴露晶種 層上。在鍍覆期間的電流密度為9 ASD，且銅電鍍浴的溫度在25℃下。
在晶圓用銅柱鍍覆之後，銅柱的頂部接著用錫/銀焊料使用SOLDERONTM BP TS6000錫/銀電鍍溶液(可從Midland,MI的陶氏化學公司購得)電鍍。焊料電鍍至光致抗蝕劑在各孔中的程度。光致抗蝕劑接著使用鹼性剝離劑剝離。矽晶圓接著使用來自Sikama International,Inc.的具有5個加熱區及2個冷卻區的Falcon 8500工具回焊，使用140/190/230/230/260℃的溫度，停留時間為30秒，且傳送帶速率為100公分/分鐘，且氮氣流動速率為40立方呎/小時(大約1.13立方公尺/小時)。ALPA 100-40焊劑(Cookson Electronics,Jersey City,N.J.,U.S.A)為回焊中使用的焊劑。進行一個回焊循環。在回焊之後，八個柱使用FIB-SEM取截面，且檢查銅柱與焊料之間的界面的空隙。儘管焊料與銅柱之間的界面處存在一些空隙，焊料與銅柱之間仍存在良好黏合。
實例4(比較)
在裝備有冷凝器及溫度計的125mL圓底三頸燒瓶中，將90mmol 2-甲基喹啉-4-胺、10mmol 2-(2-胺基乙基)吡啶添加至20mL去離子水及5ml 50%硫酸的混合物中。將混合物加熱至80℃，隨後逐滴添加100mmol 1,4-丁二醇二縮水甘油醚。使用設定為95℃的油浴將所得混合物加熱約4小時，且接著在室溫下再攪拌8小時。反應產物(反應產物-比較)用酸化水稀釋且不經進一步純化即使用。
實例5(比較)
用相同銅電鍍浴、晶圓及鍍覆參數重複實例2中所述之方法，除了反應產物-比較經實例1的反應產物取代。反應產物-比較以1ppm的量包含於銅電鍍浴中。在晶圓用柱鍍覆之後，光致抗蝕劑經剝離，在矽晶圓上留下銅柱陣列。柱呈現為粗糙的且許多具有「陷穴」中心，如圖2所示。不計算平均WID%及平均TIR%。柱極具缺陷性，因此表面輪廓儀不能夠精確地對其進行讀取。

Claims (9)

  1. 一種電鍍方法，其包括：a)提供包括光致抗蝕劑層的基板，其中所述光致抗蝕劑層包括複數個孔；b)提供銅電鍍浴，所述銅電鍍浴包括一或多種α-胺基酸及一或多種雙環氧化物的一或多種反應產物；電解質；一或多種加速劑；以及一或多種抑制劑；c)將包括具有所述複數個孔的所述光致抗蝕劑層的所述基板浸沒在所述銅電鍍浴中；以及d)在所述複數個孔中電鍍複數個銅光致抗蝕劑限定的特徵，所述複數個光致抗蝕劑限定的特徵包括-5%至-1%的平均總指示偏差量(TIR)%。
  2. 如申請專利範圍第1項所述之方法，其中所述基板上的銅光致抗蝕劑限定的特徵的陣列的平均晶粒內(WID)%為12%至15%。
  3. 如申請專利範圍第1項所述之方法，其中所述一或多種α-胺基酸選自精胺酸及離胺酸。
  4. 如申請專利範圍第1項所述之方法，其中所述一或多種雙環氧化物具有下式：其中R1及R2獨立地選自氫及(C1-C4)烷基，A=O((CR3R4) m O)n或(CH2) y ，各R3及R4獨立地選自氫、甲基或羥基，m=1-6，n=1-20且y=0-6且當y=0時，A為化學鍵。
  5. 如申請專利範圍第4項所述之方法，其中所述雙環氧化物具有下式：其中R1及R2獨立地選自氫及(C1-C4)烷基，R3及R4選自氫、甲基或羥基，m=1-6，n=1。
  6. 如申請專利範圍第1項所述之方法，其中所述一或多種反應產物在所述銅電鍍浴中的量為0.25ppm至20ppm。
  7. 如申請專利範圍第1項所述之方法，其中電鍍在0.25 ASD至40 ASD的電流密度下進行。
  8. 如申請專利範圍第1項所述之方法，其中所述一或多個銅光致抗蝕劑限定的特徵為柱、接合墊或線空間特徵。
  9. 一種基板上的複數個光致抗蝕劑限定的特徵，其包括-5%至-1%的平均總指示偏差量(TIR)%及12%至15%的平均晶粒內(WID)%。
TW105123888A 2015-08-06 2016-07-28 自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法 TWI618820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562201860P 2015-08-06 2015-08-06
US62/201,860 2015-08-06

Publications (2)

Publication Number Publication Date
TW201715087A TW201715087A (zh) 2017-05-01
TWI618820B true TWI618820B (zh) 2018-03-21

Family

ID=56567497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123888A TWI618820B (zh) 2015-08-06 2016-07-28 自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法

Country Status (6)

Country Link
US (1) US9932684B2 (zh)
EP (1) EP3128043B1 (zh)
JP (1) JP6322672B2 (zh)
KR (1) KR101799857B1 (zh)
CN (1) CN106435661B (zh)
TW (1) TWI618820B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608132B (zh) * 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10190228B2 (en) * 2016-03-29 2019-01-29 Rohm And Haas Electronic Materials Llc Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
US10508349B2 (en) 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
US10711360B2 (en) * 2017-07-14 2020-07-14 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions with copolymers of arginine and bisepoxides and methods of electroplating nickel
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
WO2020044432A1 (ja) * 2018-08-28 2020-03-05 株式会社Ｊｃｕ 電気銅めっき浴

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US20130313011A1 (en) * 2012-05-24 2013-11-28 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356277A (en) * 1977-03-08 1982-10-26 Ppg Industries, Inc. Reaction products of a polyglycidyl ether of a polyphenol and an amino acid and aqueous solubilized products therefrom
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP2000119233A (ja) * 1998-08-12 2000-04-25 Ajinomoto Co Inc 新規ポリアミノ酸誘導体
BR0007669A (pt) * 1999-01-21 2001-11-06 Ciba Sc Holding Ag Polìmeros ou oligÈmeros de aminoácido substituìdo por perfluoroalquila e seu uso como estabilizadores de espuma em agentes de espuma de combate ao fogo e como papel repelente de óleo e acabamentos têxteis
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
WO2002090623A1 (fr) 2001-05-09 2002-11-14 Ebara-Udylite Co., Ltd. Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
JP4809546B2 (ja) 2001-06-07 2011-11-09 石原薬品株式会社 有機溶媒を用いたボイドフリー銅メッキ方法
CN1410601A (zh) * 2001-09-27 2003-04-16 长春石油化学股份有限公司 用于铜集成电路内连线的铜电镀液组合物
JP2003171464A (ja) * 2001-12-06 2003-06-20 Chisso Corp ポリリジン及びその製造方法
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
JP2005272874A (ja) * 2004-03-23 2005-10-06 Sumitomo Bakelite Co Ltd 回路基板の製造方法
TW200613586A (en) * 2004-07-22 2006-05-01 Rohm & Haas Elect Mat Leveler compounds
EP1741804B1 (en) 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
US7662981B2 (en) * 2005-07-16 2010-02-16 Rohm And Haas Electronic Materials Llc Leveler compounds
US7829380B2 (en) 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
JP2008291287A (ja) 2007-05-22 2008-12-04 Nippon New Chrome Kk 耐連続衝撃性に優れた銅−錫合金めっき製品の製造方法
EP2199315B1 (en) 2008-12-19 2013-12-11 Basf Se Composition for metal electroplating comprising leveling agent
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US8592995B2 (en) 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5471276B2 (ja) 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
EP2504396B1 (en) * 2009-11-27 2021-02-24 Basf Se Composition for copper electroplating comprising leveling agent
US8268157B2 (en) 2010-03-15 2012-09-18 Rohm And Haas Electronic Materials Llc Plating bath and method
MY156690A (en) 2010-03-18 2016-03-15 Basf Se Composition for metal electroplating comprising leveling agent
EP2576696B1 (en) 2010-06-01 2017-10-04 Basf Se Composition for metal electroplating comprising leveling agent
JP2012127003A (ja) * 2010-12-15 2012-07-05 Rohm & Haas Electronic Materials Llc 銅層を均一にする電気めっき方法
US8669137B2 (en) 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8454815B2 (en) 2011-10-24 2013-06-04 Rohm And Haas Electronics Materials Llc Plating bath and method
US10204876B2 (en) 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US8957524B2 (en) 2013-03-15 2015-02-17 Globalfoundries Inc. Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
US10006136B2 (en) * 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
TWI608132B (zh) * 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US20130313011A1 (en) * 2012-05-24 2013-11-28 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof

Also Published As

Publication number Publication date
CN106435661B (zh) 2019-02-19
KR101799857B1 (ko) 2017-11-22
US9932684B2 (en) 2018-04-03
JP2017036501A (ja) 2017-02-16
JP6322672B2 (ja) 2018-05-09
US20170037527A1 (en) 2017-02-09
EP3128043A1 (en) 2017-02-08
EP3128043B1 (en) 2018-04-11
KR20170017738A (ko) 2017-02-15
TW201715087A (zh) 2017-05-01
CN106435661A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI600804B (zh) 自含有咪唑化合物、雙環氧化物及鹵基苄基化合物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法
TWI618820B (zh) 自含有α胺基酸及雙環氧化物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法
TWI600803B (zh) 自含有咪唑及雙環氧化物化合物的反應產物的銅電鍍浴電鍍光致抗蝕劑限定的特徵之方法
TWI608132B (zh) 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
TWI649461B (zh) 能夠電鍍大尺寸化經光阻限定之特徵的銅電鍍浴及電鍍方法
JP6754409B2 (ja) 銅電気めっき組成物及び基板上に銅を電気めっきする方法
JP6738875B2 (ja) 銅電気めっき組成物及び基板上に銅を電気めっきする方法
TWI638067B (zh) 自含有吡唑化合物及雙環氧化物的反應產物的銅電鍍浴液電鍍光致抗蝕劑限定的特徵之方法