TWI615938B - 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 - Google Patents
靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 Download PDFInfo
- Publication number
- TWI615938B TWI615938B TW104139093A TW104139093A TWI615938B TW I615938 B TWI615938 B TW I615938B TW 104139093 A TW104139093 A TW 104139093A TW 104139093 A TW104139093 A TW 104139093A TW I615938 B TWI615938 B TW I615938B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrostatic discharge
- diode
- discharge structure
- switching device
- input pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000003213 activating effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000013461 design Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000977 initiatory effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種靜電放電結構,包括:一輸入墊;一第一開關裝置,電性連接至上述輸入墊;一第一二極體,其中上述第一開關裝置用以將上述第一二極體選擇性地連接至上述輸入墊,並且上述第一二極體用以對在上述輸入墊上之一靜電放電事件提供一第一靜電放電電流路徑;以及一第二二極體,選擇性地連接至上述輸入墊,其中上述第二二極體用以對在上述輸入墊上之上述靜電放電事件提供一第二靜電放電電流路徑。
Description
本發明係有關於積體電路領域,特別是與靜電放電結構及其使用方法有關。
靜電放電(ESD)結構用於疏導(bypass)靜電放電造成的電路內的電源浪湧(surge),以降低由電流或電壓的急劇增加而損害功能電路的風險。靜電放電結構將輸入信號連接至工作電壓(operational voltage)及/或參考電壓中的至少一者,以消除電源浪湧。
舉例而言,靜電放電結構包括複數個二極體,二極體在輸入墊(pad)處的電源準位(power level)一旦超過門限值(threshold)時,就在接收輸入信號的輸入墊與工作電壓或參考電壓之間提供低電阻。在某些實施例中,複數個二極體將輸入墊(pad)連接至工作電壓或參考電壓,以提供作為靜電放電電流的複數個路徑。
本發明所揭露之實施例提供一種靜電放電結構,包括:一輸入墊;一第一開關裝置,電性連接至上述輸入墊;
一第一二極體,其中上述第一開關裝置用以將上述第一二極體選擇性地連接至上述輸入墊,並且上述第一二極體用以對在上述輸入墊上之一靜電放電事件提供一第一靜電放電電流路徑(ESD bypass current path);以及一第二二極體,選擇性地連接至上述輸入墊,其中上述第二二極體用以對在上述輸入墊上之上述靜電放電事件提供一第二靜電放電電流路徑。
本發明所揭露之實施例提供一種使用靜電放電結構之電路,包括:一功能電路;以及一靜電放電結構,上述靜電放電結構用以在一靜電放電事件期間內保護上述功能電路,其中上述靜電放電結構包括:一輸入墊;複數個第一開關裝置,電性連接至上述輸入墊;複數個第一二極體,其中上述第一開關裝置中之每一個第一開關裝置用以將上述第一二極體中之至少一者所對應的第一二極體選擇性地連接至上述輸入墊;以及至少一第二二極體,選擇性地連接至上述輸入墊。
本發明所揭露之實施例提供一種使用靜電放電結構之方法,包括:決定連接至一靜電放電結構之一功能電路的一性能;以及根據上述已決定之性能,選擇性地啟動上述靜電放電結構中的至少一個開關裝置,其中選擇性地啟動上述至少一個開關裝置的步驟包括調節上述靜電放電結構中放電路徑之數量。
100、200、300、405‧‧‧靜電放電結構
110、210、310、410‧‧‧輸入墊
111、211、311、411‧‧‧輸入線
113a、113b、117a、117b、117c、213a、213b、213c、217a、217b、217c、313a、313b、313c、317a、317b、317c、413a、413b、413c、417a、417b、417c‧‧‧二極體
115a、115b、119a、119b、119c、219a、219b、219c、315b、319a、319b、319c、419a、419b、419c‧‧‧開關裝置
120、220、320、420‧‧‧參考電壓
121、221、321、421‧‧‧參考電壓線
130、230、330、430‧‧‧工作電壓
131、231、331、431‧‧‧工作電壓線
400‧‧‧電路
440‧‧‧輸出墊
450‧‧‧低雜訊放大器
460‧‧‧電源箝位器
500‧‧‧方法
502、504、506‧‧‧步驟
當結合附圖進行閱讀時,根據下面詳細的描述可以更好地理解本發明。應該強調的是,根據工業中的標準實踐,各種部件沒有被按比例繪製並且僅僅用於說明的目的。實
際上,為了清楚的討論,各種部件的尺寸可以被任意增加或減少。
第1圖為根據某些實施例的靜電放電結構的示意圖。
第2圖為根據某些實施例的靜電放電結構的示意圖。
第3圖為根據某些實施例的靜電放電結構的示意圖。
第4圖為根據某些實施例包括靜電放電結構之電路的示意圖。
第5圖為根據某些實施例使用靜電放電結構之方法的流程圖。
以下公開內容提供了許多不同實施例或例子,用以實現所提供主題的不同特徵。以下將描述元件和佈置的具體實例以簡化本發明。當然,這些僅是實例並且不旨在限制本發明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例,也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外,本發明可以在各個實例中重複參考標號和/或字元。這種重複是為了簡單和清楚的目的,並且其本身不指示所討論的各個實施例及/或配置之間的關係。
此外,為了便於描述,在此可以使用諸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空間關係術語以描述如圖所示的一個元件或部件與另一個(或一些)元件或部件的關係。除了圖中所示的定向之外,空間
關係術語旨在包括使用或操作過程中的裝置的不同的定向。裝置可以以其它方式定向(旋轉90度或在其他定向),並且在本文中使用的空間關係描述符可同樣地作出相應地解釋。
第1圖為根據某些實施例的靜電放電結構100的示意圖。靜電放電結構100包括用以接收輸入信號的輸入墊110。輸入線(input line)111電性連接至輸入墊110。在某些實施例中,輸入線111係包括多條導電路徑之一匯流排。第一複數個二極體113a至113b中之每一個二極體均透過第一複數個開關裝置115a至115b中之對應的開關裝置選擇性地連接至輸入線111。第二複數個二極體117a至117c中之每一個二極體均透過第二複數個開關裝置119a至119c中的對應的開關裝置選擇性地連接至輸入線111。第一複數個二極體113a至113b用以透過參考電壓線121將輸入線111電性連接至參考電壓120。第二複數個二極體117a至117c用以透過工作電壓線131將輸入線111電性連接至工作電壓130。在第1圖中,雖然靜電放電結構包括第一複數個二極體中的兩個二極體和第二複數個二極體中的三個二極體,但是任何數量的第一複數個二極體或任何數量的第二複數個二極體都在複數個實施例的範圍內。
輸入墊110是靜電放電結構100的輸入/輸出(I/O)裝置。功能電路(未圖示)也用以接收來自輸入墊110的資訊。功能電路用以處理在輸入墊110所接收之輸入信號。在實際操作期間,一靜電放電事件(event)造成在輸入墊110之電流或電壓的急劇增加。為了保護功能電路免由靜電放電事件所帶來的損害,靜電放電結構100用以消除由靜電放電事件所造成的電壓
變化。當技術節點(technology node)變少以及閘極介電層(gate dielectric layer)變得更薄時,功能電路對靜電放電事件的靈敏度增加。
在某些實施例中,由於寄生電容或寄生電阻的關係,靜電放電結構會影響功能電路的性能。這些性能的影響包括降低功能電路的速度或增加功能電路的靜電放電電流。隨著用以消除靜電放電事件之路徑數目的增加,功能電路之保護跟著增強。然而,用於消除靜電放電事件之路徑數目的增加也增加對功能電路的性能之影響。精準地決定靜電放電結構對功能電路的寄生影響是很困難的。因此,電路設計者面臨著的挑戰是在沒有用於決定靜電放電結構的情形下如何將影響功能電路的性能的準確的模型對功能電路提供充分的靜電放電保護。在某些實施例中,過度設計(overdesigned)的靜電放電結構會不必要地降低功能電路的性能。在某些實施例中,靜電放電結構按照未能充分保護功能電路的方式設計,這會降低了最終(end)產品的可靠性。
靜電放電結構100用以對功能電路提供充分的保護,同時減少對功能電路的性能的影響。在靜電放電結構100的整體操作期間內,第一複數個開關裝置115a至115b避免將第一複數個二極體113a至113b電性連接至連接輸入線111的功能電路。除此之外,在靜電放電結構100的整體操作期間內,第二複數個開關裝置119a至119c避免將第二複數個二極體117a至117c電性連接至連接輸入線111的功能電路。因此,相較於不具有開關裝置的結構,功能電路的性能的影響減少了。功能
電路的性能的影響的減少轉而允許可對靜電放電結構100進行過度設計從而有助於保證對功能電路的充分保護,同時保持功能電路所需要的性能。
輸入墊110係用以接收輸入信號的導電元件。在某些實施例中,輸入墊110是互連結構的一部分。在某些實施例中,輸入墊110是I/O引腳(pin)。在某些實施例中,輸入墊110用以電性連接至三維積體電路(3DIC)中一個單獨的晶片。
輸入線111用以將輸入信號從輸入墊110傳輸(carry)至功能電路及靜電放電結構100的其他元件。在某些實施例中,輸入線111是互連結構的一部分。在某些實施例中,輸入線111和輸入墊110是同一互連結構的一部分。在某些實施例中,輸入線111和輸入墊110是不同互連結構的一部分。在某些實施例中,輸入線111和輸入墊110位於相同的金屬層面(metal level)上(例如:與基板的頂面(top surface)之距離相同)。在某些實施例中,輸入線111和輸入墊110位於不同的金屬層面上。
第一複數個二極體113a至113b中之每一個二極體均被用以一旦在某一端處的臨界電壓超過一門限值(threshold value),提供自第一複數個開關裝置115a至115b中的對應的開關裝置開始的低電阻路徑。靜電放電結構100包括二極體113a以及二極體113b。在某些實施例中,靜電放電結構100包括連接至參考電壓線121之不只兩個二極體。
在某些實施例中,二極體113a與二極體113b具有相同的結構。在某些實施例中,二極體113a與二極體113b具有
不同的結構。在某些實施例中,二極體113a能比二極體113b通過更大的電流。在某些實施例中,二極體113a與二極體113b具有不同的通道尺寸。二極體113a能比二極體113b通過更大的電流使得在靜電放電結構100中實現更大幅度的調節(tuning)。舉例而言,如果在靜電放電事件期間靜電放電電流的需求大於二極體113b的靜電放電電流能力,即開關裝置115a可被啟動以消除靜電放電事件,進而避免啟動開關裝置115b。這樣會減少對功能電路的性能的影響,同時保持對功能電路的充分保護。在某些實施例中,第一複數個二極體113a至113b具有n型導電性。在某些實施例中,第一複數個二極體113a至113b具有p型導電性。
第一複數個開關裝置115a至115b中的每一個開關裝置均用以將第一複數個二極體113a至113b中的對應的二極體選擇性地連接至輸入線111。靜電放電結構100中第一複數個開關裝置115a至115b與第一複數個二極體113a至113b之間存在一種一對一對應關係。在某些實施例中,單個開關裝置用以將不只一個二極體選擇性地連接至輸入線111。
在某些實施例中,第一複數個開關裝置115a至115b中的至少一個開關裝置包括金屬熔絲(metal fuse)、多晶矽熔絲(polysilicon fuse)、互補傳輸閘(complementary transmission gate)、p型傳輸閘(p-type transmission gate)、n型傳輸閘(n-type transmission gate)、LC共振器(LC resonator)或其他合適的開關裝置。在某些實施例中,LC共振器包括與電容器並聯的電感器。在某些實施例中,LC共振器包括與電容器串
聯的電感器。無論電感器與電容器是否並聯或串聯,當通過LC共振器的頻率等於(LC)-0.5時,LC共振器能作為一開關裝置。在某些實施例中,開關裝置115a的設計與開關裝置115b的設計相同。在某些實施例中,開關裝置115a的設計與開關裝置115b的設計不同。
第二複數個二極體117a至117c中之每一個二極體均用以一旦在某一端處的臨界電壓超過門限值,提供自第二複數個開關裝置119a至119c中的對應的開關裝置開始的低電阻路徑。靜電放電結構100包括二極體117a、二極體117b及二極體117c。在某些實施例中,靜電放電結構100包括多於或少於三個連接至工作電壓線131的二極體。
在某些實施例中,二極體117a與二極體117b以及二極體117c中之至少一者具有相同的結構。在某些實施例中,二極體117a與二極體117b以及二極體117c中之至少一個具有不同的結構。在某些實施例中,二極體117a能比二極體117b以及二極體117c中之至少一者通過更大的電流。在某些實施例中,二極體117a與二極體117b以及二極體117c中之至少一者具有不同的通道尺寸。在某些實施例中,第二複數個二極體117a至117c具有n型導電性。在某些實施例中,第二複數個二極體117a至117c具有p型導電性。
在某些實施例中,第二複數個二極體117a至117c中的所有二極體與第一複數個二極體113a至113b中的所有二極體具有相同的結構。在某些實施例中,第二複數個二極體117a至117c中的至少一個二極體與第一複數個二極體113a至
113b中的至少一個二極體具有不同的結構。靜電放電結構100在第一複數個二極體113a至113b中所包括的二極體比在第二複數個二極體117a至117c中所包括的二極體少。在某些實施例中,第一複數個二極體113a至113b與第二複數個二極體117a至117c包括相同數量的二極體。在某些實施例中,第一複數個二極體113a至113b所包括的二極體比第二複數個二極體117a至117c所包括的二極體多。
第二複數個開關裝置119a至119c中的每一個開關裝置均用以將第二複數個二極體117a至117c中的對應的二極體選擇性地連接至輸入線111。靜電放電結構100中的第二複數個開關裝置119a至119c與第二複數個二極體117a至117c之間存在一種一對一對應的關係。在某些實施例中,單個開關裝置用以將不只一個二極體選擇性地連接至輸入線111。
在某些實施例中,第二複數個開關裝置119a至119c中的至少一個開關裝置包括金屬熔絲、多晶矽熔絲、互補傳輸閘、p型傳輸閘、n型傳輸閘、LC共振器或其他合適的開關裝置。在某些實施例中,LC共振器包括與電容器並聯的電感器。在某些實施例中,LC共振器包括與電容器串聯的電感器。在某些實施例中,開關裝置119a的設計與開關裝置119b和開關裝置119c中之至少一者的設計相同。在某些實施例中,開關裝置119a的設計與開關裝置119b和開關裝置119c中的至少一者的設計不同。
在某些實施例中,第二複數個開關裝置119a至119c中的所有開關裝置與第一複數個開關裝置115a至115b中的所
有開關裝置具有相同的設計。在某些實施例中,第二複數個開關裝置119a至119c中的至少一個開關裝置與第一複數個開關裝置115a至115b中的至少一個開關裝置具有不同的設計。靜電放電結構100在第一複數個開關裝置115a至115b中所包括的開關裝置比在第二複數個開關裝置119a至119c中所包括的開關裝置少。在某些實施例中,第一複數個開關裝置115a至115b與第二複數個開關裝置119a至119c包括相同數量的開關裝置。在某些實施例中,第一複數個開關裝置115a至115b所包括的開關裝置比第二複數個開關裝置119a至119c所包括的開關裝置多。
參考電壓120係用以消除輸入墊110所接收的靜電放電事件。在某些實施例中,參考電壓120是接地電壓(例如:0V)。在某些實施例中,參考電壓120大於0V。在某些實施例中,參考電壓120小於0V。在某些實施例中,參考電壓120係透過外部電路所提供。
參考電壓線121用以將信號從靜電放電結構100的其他元件傳輸至參考電壓120。在某些實施例中,參考電壓線121是互連結構的一部分。
工作電壓130係用以消除輸入墊110所接收的靜電放電事件。在某些實施例中,工作電壓130係為電源電壓(voltage drain drain,VDD)。在某些實施例中,工作電壓130係根據功能電路中裝置之一門限值電壓決定。在某些實施例中,工作電壓130係透過外部電路所提供。
工作電壓線131用以將信號從靜電放電結構100的其他元件傳輸至工作電壓130。在某些實施例中,工作電壓線
131是互連結構的一部分。
第2圖為根據某些實施例的靜電放電結構200的示意圖。靜電放電結構200類似於靜電放電結構100(第1圖),以下將討論靜電放電結構200與靜電放電結構100之間的區別之非限制性的實施例。第2圖中相同元件的參考標號比圖1中的標號增加100。相比於靜電放電結構100,靜電放電結構200中第一複數個二極體213a至213c中的二極體與第二複數個二極體217a至217c中的對應的二極體之間存在一固定電性連接。第二複數個開關裝置219a至219c中的單個開關裝置用以將對應的二極體皆選擇性地連接至輸入線211。例如,開關裝置219a用以將二極體213a和二極體217a均選擇性地連接至輸入線211。在第2圖中,雖然靜電放電結構200包括第一複數個二極體中的三個二極體和第二複數個二極體中的三個二極體,但是任何數量的第一複數個二極體和任何數量的第二複數個二極體皆在複數個實施例的範圍內。
相比於靜電放電結構100,靜電放電結構200省略第一複數個開關裝置。在某些實施例中,靜電放電結構200包括第一複數個開關裝置,而省略第二複數個開關裝置219a至219c中的至少一個開關裝置。
固定電性連接的二極體具有相同的靜電放電電流能力。例如,二極體217a的靜電放電電流能力等於二極體213a的靜電放電電流能力。在某些實施例中,二極體217a與二極體217b和二極體217c具有相同的靜電放電電流能力。在某些實施例中,二極體217a與二極體217b和二極體217c中之至少者具有
不同的靜電放電電流能力。
靜電放電結構200中第一複數個二極體213a至213c中的二極體與第二複數個二極體217a至217c中的二極體之間存在一種一對一之對應關係。在某些實施例中,靜電放電結構200在第一複數個二極體213a至213c中所包括的二極體的數量比在第二複數個二極體217a至217c中所包括的二極體的數量多。在某些實施例中,靜電放電結構200在第一複數個二極體213a至213c中所包括的二極體的數量比在第二複數個二極體217a至217c中所包括的二極體的數量少。在第一複數個二極體213a至213c與第二複數個二極體217a至217c之間缺少一種一對一對應關係的一些實施例中,至少三個二極體通過單個開關裝置選擇性地連接至輸入線211。舉例而言,在某些實施例中,開關裝置219a用以將二極體213a、二極體217a和附加的一個二極體選擇性地連接至輸入線211。在第一複數個二極體213a至213c至第二複數個二極體217a至217c之間缺少一種一對一對應關係的一些實施例中,至少一個二極體沒有與另一個二極體共用開關裝置。舉例而言,在某些實施例中,二極體213c被省略,因此開關裝置219c僅用以將二極體217c選擇性地連接至輸入線211。
第3圖為根據某些實施例的靜電放電結構300的示意圖。靜電放電結構300類似於靜電放電結構100(第1圖),以下面將討論靜電放電結構300與靜電放電結構100之間的區別的非限制性實施例。第3圖中相同的元件的參考標號比第1圖中的元件的參考標號之數值增加200。相比於靜電放電結構100,靜
電放電結構300包括固定電性連接的幾個二極體和可單獨連接至輸入線311的幾個二極體。開關裝置319a用以將二極體317a和二極體313a均選擇性地連接至輸入線311。開關裝置319b用以將二極體317b選擇性地連接至輸入線311。開關裝置319c用以將二極體317c和二極體313c均選擇性地連接至輸入線311。開關裝置315b用以將二極體313b選擇性地連接至輸入線311。固定電性連接的二極體具有相同的放電能力。在第3圖中,雖然靜電放電結構300包括第一複數個二極體中的三個二極體和第二複數個二極體中的三個二極體,但是任何數量的第一複數個二極體和任何數量的第二複數個二極體都在複數個實施例的範圍內。
靜電放電結構300中可單獨地連接至輸入線311的各二極體之間存在一種一對一對應關係。在某些實施例中,靜電放電結構300包括更多數量的可單獨連接的二極體,以將輸入線311連接至參考電壓線321。在某些實施例中,靜電放電結構300包括更多數量的可單獨連接的二極體,以將輸入線311連接至工作電壓線331。
靜電放電結構300中可共同連接至輸入線311的二極體之間存在一種一對一對應關係。在某些實施例中,靜電放電結構300包括更多數量的可共同連接的二極體,以將輸入線311連接至參考電壓線321。在某些實施例中,靜電放電結構300包括更多數量的可共同連接的二極體,以將輸入線311連接至工作電壓線331。在可共同連接的第一複數個二極體313a至313c與可共同連接的第二複數個二極體317a至317c之間缺乏
一種一對一對應關係的實施例中,至少三個二極體透過單個開關裝置選擇性地連接至輸入線311。
第4圖為根據某些實施例包括靜電放電結構405之電路400的示意圖。靜電放電結構405類似於靜電放電結構200(第2圖),以下將討論靜電放電結構405和靜電放電結構200之間的區別的非限制性實例。第4圖中相同元件的參考標號比圖2中元件的參考標號之數值增加200。除了靜電放電結構405之外,電路400包括連接至輸入墊410的低雜訊放大器(LNA)450以及連接至工作電壓430與參考電壓420的電源箝位器(power clamp)460。低雜訊放大器450和電源箝位器460係為功能電路的實施例。低雜訊放大器(高頻或高速接收機(receiver))450係與一輸出墊440電性連接。靜電放電結構405用以在靜電放電事件期間保護低雜訊放大器450和電源箝位器460。在某些實施例中,電路400包括與低雜訊放大器450和電源箝位器460不同的功能電路。在某些實施例中,功能電路包括儲存單元、邏輯裝置、時鐘信號產生裝置(clock signal generating device)、類比/數位轉換器、數位/類比轉換器、正反器、計數器或其他合適的功能電路。
第5圖為根據某些實施例使用靜電放電結構之方法500的流程圖。方法500開始於步驟502,在步驟502中,將靜電放電結構連接至功能電路。在某些實施例中,靜電放電結構是靜電放電結構100(第1圖)、靜電放電結構200(第2圖)、靜電放電結構300(第3圖)、靜電放電結構405(第4圖)或其他合適的靜電放電結構。靜電放電結構透過輸入匯流排(例如:輸入線
111、輸入線211、輸入線311、輸入線411、或其他合適的輸入匯流排)連接至功能電路。在某些實施例中,輸入匯流排與靜電放電結構和功能電路位於同一晶片中。在某些實施例中,輸入匯流排與靜電放電結構和功能電路中的至少一個位於不同的晶片中。在某些實施例中,輸入匯流排在矽中介層(interposer)中。
方法500從步驟504接續下去,於步驟504中,測試功能電路以決定功能電路的性能。功能電路測試以下的製造步驟(manufacturing)以提供功能電路的性能能有更精確的測量。
在步驟506中,根據功能電路的性能,選擇性地啟動靜電放電結構的至少一個開關裝置。在某些實施例中,開關裝置包括第一複數個開關裝置(例如:第一複數個開關裝置115a至115b(第1圖)、第一複數個開關裝置315b(第3圖)和其他合適的開關裝置中的至少一個)。在某些實施例中,開關裝置包括第二複數個開關裝置(例如:第二複數個開關裝置119a至119c、第二複數個開關裝置219a至219c(第2圖)、第二複數個開關裝置319a至319c、第二複數個開關裝置419a至419c(第4圖)和其他合適的開關裝置)中之至少一者。
選擇性地啟動步驟包括改變靜電放電結構中的放電路徑的數量。在某些實施例中,選擇性地啟動步驟包括關閉(deactivation)(例如:阻斷熔絲以減少放電路徑的數量)。在某些實施例中,選擇性地啟動步驟包括動態啟動。動態啟動允許定期地測量功能電路的性能接著將一個或複數個開關裝置啟動或關閉。
本發明所揭露之實施例提供一種靜電放電結構,包括:一輸入墊;一第一開關裝置,電性連接至上述輸入墊;一第一二極體,其中上述第一開關裝置用以將上述第一二極體選擇性地連接至上述輸入墊,並且上述第一二極體用以對在上述輸入墊上之一靜電放電事件提供一第一靜電放電電流路徑;以及一第二二極體,選擇性地連接至上述輸入墊,其中上述第二二極體用以對在上述輸入墊上之上述靜電放電事件提供一第二靜電放電電流路徑。
本發明所揭露之實施例提供一種使用靜電放電結構之電路,包括:一功能電路;以及一靜電放電結構,上述靜電放電結構用以在一靜電放電事件期間內保護上述功能電路,其中上述靜電放電結構包括:一輸入墊;複數個第一開關裝置,電性連接至上述輸入墊;複數個第一二極體,其中上述第一開關裝置中之每一個第一開關裝置用以將上述第一二極體中之至少一者所對應的第一二極體選擇性地連接至上述輸入墊;以及至少一第二二極體,選擇性地連接至上述輸入墊。
本發明所揭露之實施例提供一種使用靜電放電結構之方法,包括:決定連接至一靜電放電結構之一功能電路的一性能;以及根據上述已決定之性能,選擇性地啟動上述靜電放電結構中的至少一個開關裝置,其中選擇性地啟動上述至少一個開關裝置的步驟包括調節上述靜電放電結構中放電路徑之數量。
上面論述了若干實施例的特徵,使得本領域的技術人員可以更好地理解本發明的各個方面。本領域的技術人員
應該理解,他們可以容易地使用本發明作為基礎來設計或修改其他用於執行與本發明所介紹實施例相同的目的及/或實現相同優點的工藝和結構。本領域的技術人員也應該意識到,這種等效結構並不背離本發明的精神和範圍,並且在不背離本發明的精神和範圍的情況下,可以進行多種變化、替換以及變更。
500‧‧‧方法
502、504、506‧‧‧步驟
Claims (10)
- 一種靜電放電結構,包括:一輸入墊;一第一開關裝置,電性連接至上述輸入墊;一第一二極體,其中上述第一開關裝置用以將上述第一二極體選擇性地連接至上述輸入墊,並且上述第一二極體用以對在上述輸入墊上之一靜電放電事件提供一第一靜電放電電流;以及一第二二極體,選擇性地連接至上述輸入墊,其中上述第二二極體用以對在上述輸入墊上之上述靜電放電事件提供一第二靜電放電電流路徑。
- 如申請專利範圍第1項所述之靜電放電結構,更包括:一第二開關裝置,電性連接至上述輸入墊,其中上述第二開關裝置用以將上述第二二極體選擇性地連接至上述輸入墊,並且上述第二開關裝置不同於上述第一開關裝置。
- 如申請專利範圍第2項所述之靜電放電結構,更包括:一第三二極體,其中上述第一開關裝置用以將上述第三二極體選擇性地連接至上述輸入墊。
- 如申請專利範圍第1項所述之靜電放電結構,其中上述第一開關裝置用以選擇性地將上述第二二極體連接至上述輸入墊。
- 如申請專利範圍第1項所述之靜電放電結構,其中上述第一開關裝置包括一金屬熔絲、一多晶矽熔絲、一互補傳輸閘、一p型傳輸閘、一n型傳輸閘或一LC共振器。
- 一種使用靜電放電結構之電路,包括:一功能電路;以及一靜電放電結構,上述靜電放電結構用以在一靜電放電事件期間內保護上述功能電路,其中上述靜電放電結構包括:一輸入墊;複數個第一開關裝置,電性連接至上述輸入墊;複數個第一二極體,其中上述第一開關裝置中之每一個第一開關裝置用以將上述第一二極體中之至少一者所對應的第一二極體選擇性地連接至上述輸入墊;以及至少一第二二極體,選擇性地連接至上述輸入墊。
- 如申請專利範圍第6項所述使用靜電放電結構之電路,更包括:至少一個第二開關裝置,電性連接至上述輸入墊,其中上述至少一個第二開關裝置用以將上述至少一個第二二極體中所對應的第二二極體選擇性地連接至上述輸入墊,並且上述至少一個第二開關裝置係與上述第一開關裝置分離。
- 如申請專利範圍第7項所述使用靜電放電結構之電路,其中上述至少一個第二二極體中之一個第二二極體固定連接至上述第一二極體中的一第一二極體,並且上述至少一個第二二極體中的另一第二二極體連接至上述至少一第二開關裝置。
- 如申請專利範圍第6項所述使用靜電放電結構之電路,其中上述第一開關裝置中之一第一開關裝置用以將上述第一二極體中的多個第一二極體選擇性地連接至上述輸入墊。
- 一種使用靜電放電結構之方法,包括:決定連接至一靜電放電結構之一功能電路的一性能;以及根據上述已決定之性能,選擇性地啟動上述靜電放電結構中的至少一個開關裝置,其中選擇性地啟動上述至少一個開關裝置的步驟包括將一二極體透過上述至少一個開關裝置選擇性地連接至上述功能電路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/600,745 US9887188B2 (en) | 2015-01-20 | 2015-01-20 | Electro-static discharge structure, circuit including the same and method of using the same |
US14/600,745 | 2015-01-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201628160A TW201628160A (zh) | 2016-08-01 |
TWI615938B true TWI615938B (zh) | 2018-02-21 |
Family
ID=56408407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104139093A TWI615938B (zh) | 2015-01-20 | 2015-11-25 | 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9887188B2 (zh) |
KR (1) | KR101809328B1 (zh) |
CN (1) | CN105810667B (zh) |
TW (1) | TWI615938B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101962112B1 (ko) | 2017-02-02 | 2019-03-26 | 주식회사 엔바이오 | 환제 내장용 음료 용기 마개 |
CN107994558B (zh) * | 2017-11-08 | 2019-10-01 | 深圳技术大学(筹) | 应用于深度传感器的静电保护电路和深度传感器 |
CN111613616A (zh) * | 2020-06-02 | 2020-09-01 | 云谷(固安)科技有限公司 | 显示面板及显示装置 |
US11289472B2 (en) * | 2020-07-30 | 2022-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with electrostatic discharge protection |
US11715706B2 (en) | 2021-07-22 | 2023-08-01 | Nanya Technology Corporation | Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02268460A (ja) * | 1989-04-10 | 1990-11-02 | Matsushita Electric Ind Co Ltd | 静電破壊防止回路 |
JP2000150801A (ja) * | 1998-11-18 | 2000-05-30 | Hitachi Ltd | 半導体集積回路装置 |
JP2001133213A (ja) * | 1999-11-08 | 2001-05-18 | Sony Corp | 半導体装置およびその製造方法 |
JP2002246599A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
KR20040111318A (ko) * | 2004-12-13 | 2004-12-31 | 삼성전자주식회사 | 반도체소자의 정전하 방전회로 및 그 구조체 |
US7071514B1 (en) * | 2004-12-02 | 2006-07-04 | Anadigics, Inc. | Electrostatic discharge protection device |
US20060274464A1 (en) * | 2005-06-03 | 2006-12-07 | Shiao-Shien Chen | Electrostatic discharge protection circuit and semiconductor structure for electrostatic discharge |
TW201025549A (en) * | 2008-12-24 | 2010-07-01 | Magnachip Semiconductor Ltd | Electrostatic discharge protection circuit |
DE102010050764A1 (de) * | 2010-11-10 | 2012-05-10 | Telefunken Semiconductors Gmbh & Co. Kg | ESD-Schutzschaltung |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
US6674129B1 (en) * | 1999-12-17 | 2004-01-06 | Koninklijke Phillips Electronics N.V. | ESD diode structure |
US6327125B1 (en) | 1999-12-22 | 2001-12-04 | Philips Electronics North America Corporation | Integrated circuit with removable ESD protection |
JP2001244338A (ja) | 2000-02-25 | 2001-09-07 | Toshiba Corp | 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法 |
US6671153B1 (en) * | 2000-09-11 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Low-leakage diode string for use in the power-rail ESD clamp circuits |
KR20020082400A (ko) | 2001-04-19 | 2002-10-31 | 닛본 덴기 가부시끼가이샤 | Esd보호장치 및 그것의 제조방법 |
US6822295B2 (en) * | 2002-07-30 | 2004-11-23 | Honeywell International Inc. | Overvoltage protection device using pin diodes |
US7027275B2 (en) * | 2003-01-10 | 2006-04-11 | Texas Instruments Incorporated | Electrostatic discharge protection circuit with feedback enhanced triggering |
US7616414B2 (en) * | 2003-04-25 | 2009-11-10 | Broadcom Corporation | ESD protection circuit for high speed signaling including T/R switches |
WO2005122357A2 (en) * | 2004-06-08 | 2005-12-22 | Sarnoff Corporation | Method and apparatus for providing current controlled electrostatic discharge protection |
US7719806B1 (en) * | 2006-02-07 | 2010-05-18 | Pmc-Sierra, Inc. | Systems and methods for ESD protection |
US7594198B2 (en) | 2007-02-27 | 2009-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra fine pitch I/O design for microchips |
US8698139B2 (en) * | 2008-11-25 | 2014-04-15 | Qualcomm Incorporated | Die-to-die power consumption optimization |
TWI424683B (zh) * | 2008-12-11 | 2014-01-21 | Ind Tech Res Inst | 適用於功率放大器的靜電放電箝制電路 |
JP2010233140A (ja) * | 2009-03-30 | 2010-10-14 | Hitachi Ltd | 半導体集積回路装置 |
JP2011054699A (ja) * | 2009-09-01 | 2011-03-17 | Toshiba Corp | 半導体集積回路 |
US20110096446A1 (en) * | 2009-10-28 | 2011-04-28 | Intersil Americas Inc. | Electrostatic discharge clamp with controlled hysteresis including selectable turn on and turn off threshold voltages |
US8324658B2 (en) | 2010-02-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit for RFID tag |
US8334571B2 (en) | 2010-03-25 | 2012-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Junction varactor for ESD protection of RF circuits |
US8982581B2 (en) * | 2010-06-30 | 2015-03-17 | Xilinx, Inc. | Electro-static discharge protection for die of a multi-chip module |
US8759871B2 (en) | 2011-07-06 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bidirectional dual-SCR circuit for ESD protection |
US8867183B2 (en) | 2011-08-25 | 2014-10-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection techniques |
US9343458B2 (en) | 2011-09-29 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company Limited | Isolation structure for ESD device |
US8730626B2 (en) | 2011-10-04 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection |
US8541848B2 (en) | 2011-10-12 | 2013-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage MOSFETs having current diversion region in substrate near fieldplate |
US9117677B2 (en) | 2011-10-13 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor integrated circuit having a resistor and method of forming the same |
US8792218B2 (en) | 2011-12-20 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection circuit and method for radio frequency semiconductor device |
US9917079B2 (en) | 2011-12-20 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection circuit and method for radio frequency circuit |
US8854778B2 (en) | 2011-12-27 | 2014-10-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit |
US9069924B2 (en) | 2011-12-29 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit cell |
US8743515B2 (en) | 2012-01-13 | 2014-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD clamp with novel RC triggered circuit |
US8760828B2 (en) | 2012-03-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-static discharge clamp (ESD) for NxVDD power rail |
US9184586B2 (en) | 2012-06-26 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | SiGe based gate driven PMOS trigger circuit |
CN103795049B (zh) | 2012-10-29 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 使用i/o焊盘的esd保护电路 |
US8779518B2 (en) * | 2012-12-04 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for ESD protection |
US9716016B2 (en) | 2012-12-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company Limited | Electrostatic discharge (ESD) clamp |
US9214540B2 (en) | 2012-12-31 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company Limited | N-type metal oxide semiconductor (NMOS) transistor for electrostatic discharge (ESD) |
US9035393B2 (en) | 2013-01-31 | 2015-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration |
US9130008B2 (en) * | 2013-01-31 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Robust ESD protection with silicon-controlled rectifier |
-
2015
- 2015-01-20 US US14/600,745 patent/US9887188B2/en active Active
- 2015-07-06 CN CN201510390781.4A patent/CN105810667B/zh active Active
- 2015-11-25 TW TW104139093A patent/TWI615938B/zh active
- 2015-11-25 KR KR1020150165714A patent/KR101809328B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02268460A (ja) * | 1989-04-10 | 1990-11-02 | Matsushita Electric Ind Co Ltd | 静電破壊防止回路 |
JP2000150801A (ja) * | 1998-11-18 | 2000-05-30 | Hitachi Ltd | 半導体集積回路装置 |
JP2001133213A (ja) * | 1999-11-08 | 2001-05-18 | Sony Corp | 半導体装置およびその製造方法 |
JP2002246599A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
US7071514B1 (en) * | 2004-12-02 | 2006-07-04 | Anadigics, Inc. | Electrostatic discharge protection device |
KR20040111318A (ko) * | 2004-12-13 | 2004-12-31 | 삼성전자주식회사 | 반도체소자의 정전하 방전회로 및 그 구조체 |
US20060274464A1 (en) * | 2005-06-03 | 2006-12-07 | Shiao-Shien Chen | Electrostatic discharge protection circuit and semiconductor structure for electrostatic discharge |
TW201025549A (en) * | 2008-12-24 | 2010-07-01 | Magnachip Semiconductor Ltd | Electrostatic discharge protection circuit |
DE102010050764A1 (de) * | 2010-11-10 | 2012-05-10 | Telefunken Semiconductors Gmbh & Co. Kg | ESD-Schutzschaltung |
Also Published As
Publication number | Publication date |
---|---|
CN105810667A (zh) | 2016-07-27 |
KR101809328B1 (ko) | 2017-12-14 |
KR20160089854A (ko) | 2016-07-28 |
US9887188B2 (en) | 2018-02-06 |
TW201628160A (zh) | 2016-08-01 |
US20160211253A1 (en) | 2016-07-21 |
CN105810667B (zh) | 2019-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI615938B (zh) | 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 | |
JP5972473B2 (ja) | スタック型マルチチップ集積回路の静電気保護 | |
CN104319275A (zh) | 静电放电保护电路 | |
US10944255B2 (en) | Ultra low capacitance transient voltage suppressor | |
JP2013517634A (ja) | Rfic用の高電圧、高周波数esd保護回路 | |
US8958186B2 (en) | Mitigating cross-domain transmission of electrostatic discharge (ESD) events | |
US20200051971A1 (en) | Floating base silicon controlled rectifier | |
US11545977B2 (en) | Logic buffer circuit and method | |
WO2012125179A1 (en) | Input-output esd protection | |
CN101378056A (zh) | 半导体集成电路 | |
CN115516725A (zh) | 用于连接器端口的过电压保护方案 | |
CN103247697B (zh) | 去耦电容器及具有该去耦电容器的集成电路 | |
US10305276B2 (en) | ESD protection circuit and integrated circuit | |
CN106357261A (zh) | 具自身静电防护功能的输出缓冲电路 | |
KR101569669B1 (ko) | 반도체 다이 코어 영역 내 r-c 클램핑 회로의 분산된 빌딩 블록들 | |
US11916548B2 (en) | Logic buffer circuit and method | |
US20220294213A1 (en) | Esd protection circuit | |
TW201703222A (zh) | 具自身靜電防護功能的輸出緩衝電路 | |
US11757281B2 (en) | Electrostatic discharge protection device with integrated series resistors | |
CN219181190U (zh) | 一种芯片esd保护电路及对应的cmos集成电路、芯片 | |
US20140160605A1 (en) | High noise immunity with latch-up free esd clamp | |
US9129821B1 (en) | Electrostatic discharge protection device | |
TWI473429B (zh) | 晶片上的電源輸入輸出介面 | |
CN113746077A (zh) | 一种浪涌保护电路 | |
CN113725839A (zh) | 一种静电放电保护电路、io电路及芯片 |