CN107994558B - 应用于深度传感器的静电保护电路和深度传感器 - Google Patents
应用于深度传感器的静电保护电路和深度传感器 Download PDFInfo
- Publication number
- CN107994558B CN107994558B CN201711091020.4A CN201711091020A CN107994558B CN 107994558 B CN107994558 B CN 107994558B CN 201711091020 A CN201711091020 A CN 201711091020A CN 107994558 B CN107994558 B CN 107994558B
- Authority
- CN
- China
- Prior art keywords
- circuit
- load
- current
- electrostatic
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及应用于深度传感器的静电保护电路和深度传感器，该静电保护电路连接在深度传感器的输入/输出焊盘与内部电路之间，输入/输出焊盘用于接收或输出信号；内部电路通过输入/输出焊盘接收或输出信号；静电保护电路包括：第一级静电泄放电路，连接在输入/输出焊盘与接地端之间，在输入/输出焊盘受静电袭击时，将输入/输出焊盘产生的静电电流泄放到接地端；限流电路，连接在第一级静电泄放电路与内部电路之间，对静电电流进行限流；第二级静电泄放电路，连接在限流电路与内部电路之间，将流经限流电路的静电电流进行二次泄放。本方案通过设置双级静电泄放电路，有效保护深度传感器内部电路，且电路结构简单、成本低、可靠性好。
Description
技术领域
本发明涉及深度传感器的领域，更具体地说，涉及一种应用于深度传感器的静电保护电路和深度传感器。
背景技术
现代集成电路(IC)以及射频集成电路能够承受的最大电压仅为几十伏甚至更低，因此在集成电路的整个生命周期中，从制造、封装、测试、运输到应用，都时刻面临着ESD(静电泄放)事件的冲击，ESD是所有IC失效中最为普遍的因素。高密度集成电路器件具有线间距短、线细、集成度高、运算速度快、低功率和输入阻抗高的特点，导致这类器件对静电较敏感，称之为静电敏感器件。随着IC芯片集成度和工艺性能提高，器件的最小特征尺寸不断减小，IC芯片对于ESD引起的失效更加敏感。
ESD静电因为时间短，能量大，往往对电路产生瞬间的冲击，易导致电路中各器件受到损坏，因此要求ESD防护结构不但要有很好的电流泄放能力，而且对于ESD静电有较快的反应速度。
避免TOF芯片受到静电而击穿损毁方法是在IC上增加有效的ESD保护电路，当IC遭受ESD冲击时，保护电路能够迅速开启，把ESD大电流旁路，使其不经过核心电路，并将电压钳位在较低的水平。
在半导体工艺及技术不断发展的今天，ESD防护研究领域仍有许多机遇和挑战。主要体现在以下四个方面：
1)纳米工艺下的ESD防护：随着工艺的不断发展，纳米集成电路面对ESD更加脆弱，这主要由超薄的栅氧化层、极窄的沟道长度、更浅的PN结深度、更薄的金属层厚度、更密的晶体管等工艺因素造成的。此外，High.K介质的使用及FinFET等新型结构的普及，也进一步要求ESD防护器件做出相应的调整。
2)射频电路的ESD防护：由于射频电路的工作频率越来越高，使得其对ESD器件引入的寄生参数，尤其是寄生电容十分敏感。因此需要引入ESD防护的同时，尽量不影响射频电路的性能。
3)高压工艺下的ESD防护：ESD防护设计不仅需要在高电压大电流的工作条件下具备充分的可靠性，同时要有足够的抗干扰能力，也就是抗栓锁能力。
4)特殊工艺的ESD防护：随着SOI(Silicon on Insulator)工艺等新工艺，石墨烯等新材料，以及微电子机械系统(Micro.electromechanical Systems，MEMS)的使用，其ESD可靠性相关的研究还较为缺乏，不能真正实现静电保护，也不能使产品得到有效的保护。因此，上述新工艺的ESD防护设计需要额外考虑工艺特点，提出完全不同的ESD防护方案。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种应用于深度传感器的静电保护电路和深度传感器。
本发明解决其技术问题所采用的技术方案是：构造一种应用于深度传感器的静电保护电路，所述静电保护电路连接在深度传感器的输入/输出焊盘与内部电路之间，其中，
所述输入/输出焊盘用于接收或输出信号；
所述内部电路通过所述输入/输出焊盘接收或输出信号；
所述静电保护电路包括：
第一级静电泄放电路，连接在所述输入/输出焊盘与接地端之间，用于在所述输入/输出焊盘受静电袭击时，将所述输入/输出焊盘产生的静电电流泄放到接地端；
限流电路，连接在所述第一级静电泄放电路与所述内部电路之间，对所述静电电流进行限流；
第二级静电泄放电路，连接在所述限流电路与所述内部电路之间，用于将流经所述限流电路的静电电流进行二次泄放。
优选地，所述第一级静电泄放电路包括第一负载以及与所述第一负载串连的第二负载；
所述第一负载的第一端与所述输入/输出焊盘连接，所述第一负载的第二端通过所述第二负载与接地端连接，在所述输入/输出焊盘受静电袭击时，通过所述第一负载和第二负载将所述输入/输出焊盘产生的静电电流泄放到接地端。
优选地，所述第一负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点为所述第一负载的第一端，所述多个并联二极管的阳极连接节点为所述第一负载的第二端。
优选地，所述第二负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点与所述第一负载的第二端连接，所述多个并联二极管的阳极与接地端连接。
优选地，所述限流电路包括限流电阻，所述限流电阻一端与所述第一级静电泄放电路连接，所述限流电阻另一端与所述内部电路连接；
所述限流电阻的阻值大于所述第一静电泄放电路的阻值。
优选地，所述第二级静电泄放电路包括第三负载以及与所述第三负载串连的第四负载；
所述第三负载的第一端与所述限流电路连接，所述第三负载的第二端通过所述第四负载与接地端连接，在所述输入/输出焊盘受静电袭击时，通过所述第三负载和第四负载对流经所述限流电路的静电电流进行二次泄放。
优选地，所述第三负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点为所述第三负载的第一端，所述多个并联二极管的阳极连接节点为所述第三负载的第二端。
优选地，所述第四负载由多个并联二极管组成，且所述多个并联二极管的阴极与所述第三负载的第二端连接，所述多个并联二极管的阳极与接地端连接。
优选地，所述第二静电泄放电路的击穿电压小于所述第一静电泄放电路的击穿电压。
本发明还提供一种深度传感器，包括如上所述的应用于深度传感器的静电保护电路。
实施本发明的应用于深度传感器的静电保护电路，具有以下有益效果：本发明的静电保护电路结构简单、成本低、可靠性和耐久性好，通过设置双级静电泄放电路，可以将深度传感器内部核心电路被击穿、烧毁或者信号干扰几率降低极低的水平，有效保护深度传感器内部电路。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明应用于深度传感器的静电保护电路的功能框图；
图2是本发明应用于深度传感器的静电保护电路优选实施例的电路示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
本发明实施例的静电保护电路，可适用于深度传感器，尤其适用于0.13微米工艺的高电压TOF(Time of flight)深度传感器芯片。本发明实施例的静电保护电路，在芯片正常工作条件下，静电保护电路处于关断状态，对芯片的正常工作没有影响，当芯片的输入/输出焊盘位发生一个高电压大电流静电输入时，即可对所产生的静电电流进行快速满族，使高电压产生的静电电流不流经芯片内部电路，从而实现了对芯片内部电路的静电保护。
如图1所示，本发明实施例的应用于深度传感器的静电保护电路20连接在深度传感器的输入/输出焊盘10与内部电路30之间，其中，输入/输出焊盘10用于接收或输出信号；内部电路30通过输入/输出焊盘10接收或输出信号；静电保护电路20包括：第一级静电泄放电路21、限流电路以及第二级静电泄放电路22。
可以理解地，工作于高电压(如+15V)下的TOF深度传感器芯片，由于其输入/输出焊盘10(I/O PAD)输入的信号电压与芯片的电源电压相同，因此，本发明的静电保护电路20只设计与接地端(GND)连接形成的泄放通路，而不需与VDD连接形成泄放通路，进而大大简化了电路结构。
进一步地，TOF深度传感器芯片的包括多个输入/输出焊盘10，因此，在每一个输入/输出焊盘10与内部电路30之间均可以设置本实施例的静电保护电路20，从而可以全面地实现静电保护，避免芯片的内部电路30被受静电影响而损坏。
具体地，第一级静电泄放电路21，连接在输入/输出焊盘10与接地端之间，用于在输入/输出焊盘10受静电袭击时，将输入/输出焊盘10产生的静电电流泄放到接地端。
可以理解地，通过在输入/输出焊盘10与芯片的内部电路30之间设置第一级静电泄放电路21，可以实现将输入/输出焊盘10产生的静电电流进行快速泄放，以避免芯片的内部电路30被击穿、烧毁或者信号干扰。
可选的，本实施例的第一级静电泄放电路21可以由二极管组成。其中，所选用的二极管的阻值以及其击穿电压根据实际电路确定，本发明不作具体要求。例如，可以采用击穿电压约为9V的二极管实现。在一个具体例子中，当输入/输出焊盘10受静电袭击，即在输入/输出焊盘10产生一个正电压的静电时，第一级静电泄放电路21上的二极管反偏置。由于该二极管的击穿电压约为9V，而常见的ESD静电电压多高达2000V以上，因此，当输入/输出焊盘10受静电袭击时，所产生的正电压可在瞬间击穿二极管，从而将静电电流泄放到GND电位；相当，当输入/输出焊盘10产生一个负电压的静电时，将通过反偏二极管直接泄放到GND电位。
限流电路，连接在第一级静电泄放电路21与内部电路30之间，对静电电流进行限流。
如图1所示，限流电路与第一级静电泄放电路21形成了分流电路，通过在第一级静电泄放电路21与内部电路30之间设置限流电路，可以在第一级静电泄放电路21对输入/输出焊盘10所产生的静电电流进行泄放的过程中，对输入/输出焊盘10产生的静电电流进行限流，使绝大部分静电电流可以稳定地通过第一级静电泄放电路21进行泄放，同时还可避免部分未经第一级静电泄放电路21泄放的静电电流直接流入芯片的内部电路30，而导致内部电路30被击穿、烧毁或者信号干扰。
进一步地，为了使输入/输出焊盘10产生的静电电流可以由第一级静电泄放电路21进行泄放，本实施例的限流电路的阻值大于第一级静电泄放电路21的阻值。
可选的，本实施例的限流电路可以通过限流电阻实现，其中，限流电阻的阻值大于第一级静电泄放电路21的阻值。
第二级静电泄放电路22，连接在限流电路与内部电路30之间，用于将流经限流电路的静电电流进行二次泄放。
可以理解地，由于第一级静电泄放电路21在进行静电泄放过程中，所采用的二极管不能在瞬间发生击穿，而是在极短的时间内发生击穿，因此，有可能有一部分电流在极短时间内没有被彻底泄放到GND，从而流经限流电阻后进入到芯片内部电路30，对芯片内部电路30产生击穿、烧毁或者信号干扰。
本实施例通过设置第二级静电泄放电路22，可以将在第一级静电泄放电路21没有完全泄放的电流彻底泄放到GND，从而将芯片内部电路30被击穿、烧毁或者信号干扰的几率降至极低的水平，有效地保护芯片内部电路30，增强了芯片的防静电能力。
可选的，本实施例的第二级静电泄放电路22可以由二极管组成，其静电泄放的原理与第一级静电泄放电路21的原理相同。可以理解地，第一级静电泄放电路21所泄放的静电电流远大于第二级静电泄放电路22所泄放的静电电流，因此，第二级静电泄放电路22的击穿电压一般小于第一级静电泄放电路21的击穿电压。其中，第二级静电泄放电路22所选用的二极管的击穿电压小于第一级静电泄放电路21的二极管的击穿电压，换言之，第二级静电泄放电路22中所选用的二极管与第一级静电泄放电路21的二极管不同。其中，第二级静电泄放电路22所选用的二极管的阻值以及击穿电压根据实际电路确定，本发明不作具体限定。
通过设计上述应用于深度传感器的静电保护电路20，可以将深度传感器内部核心电路被击穿、烧毁或者信号干扰的几率降低极低的水平，有效地保护深度传感器的内部电路30，而且本方案电路结构简单、成本低、可靠性和耐久性好，可以长久地保护芯片。
参阅图2，图2是本发明应用于深度传感器的静电保护电路20优选实施例的电路示意图。
如图2所示，在本实施例中，第一级静电泄放电路21可以包括第一负载211以与第一负载211串连的第二负载212。
其中，第一负载211的第一端与输入/输出焊盘10连接，第一负载211的第二端通过第二负载212与接地端连接，在输入/输出焊盘10受静电袭击时，通过第一负载211和第二负载212将输入/输出焊盘10产生的静电电流泄放到接地端。
可选的，在本实施例中，第一负载211可以由多个并联二极管组成，且多个并联二极管的阴极连接节点为第一负载211的第一端，多个并联二极管的阳极连接节点为第一负载211的第二端。其中，所采用的多个二极管为相同的二极管，二极管的阻值及击穿电压根据实际电路设计确定，本实施例不作具体限定。
可选的，在本实施例中，第二负载212可以由多个并联二极管组成，且多个并联二极管的阴极连接节点与第一负载211的第二端连接，多个并联二极管的阳极与接地端连接。其中，第二负载212所采用的多个二极管为相同的二极管，且第二负载212中所采用的多个二极管与第一负载211中所采用的二极管相同。
可以理解地，在本实施例中，第一级静电泄放电路21通过由多个二极管先组成并联二极管组后再串联，形成两组串联的并联二极管组，从而对输入/输出焊盘10上所产生的电压进行分压，相对于单组并联二极管，两组并联二极管组能够承受更高的工作电压，可以有效避免在输入/输出焊盘10受到静电袭击前(即在静电脉冲到来之前)误触发ESD静电泄放，影响芯片的正常工作。
本实施例中，第一负载211与第二负载212均由多个并联的二级管实现，相对于传统的设计方式(如采用一个具有足够大击穿电压的二极管)，面积更大，散热性更好，泄放能力更强、泄放速度更快，且由于由多个并联的二极管实现，多个并联的二极管之间在电路布局中，形成了很多镂空空间，进一步加快散热，可以分散静电电流所产生的热量，避免二极管因大电流高热量而烧毁以及产生永久性损坏，可使得所形成的静电泄放电路重复使用。
可选的，在本实施例中，限流电路可以包括限流电阻，限流电阻一端与第一级静电泄放电路21连接，限流电阻另一端与内部电路30连接。
通过在第一级静电泄放电路21与内部电路30之间采用限流电阻，在第一级静电泄放电路21对输入/输出焊盘10所产生的静电电流进行泄放的过程中，对输入/输出焊盘10产生的静电电流进行限流，使绝大部分静电电流可以稳定地通过第一级静电泄放电路21进行泄放，同时还可避免部分未经第一级静电泄放电路21泄放的静电电流直接流入芯片的内部电路30，而导致内部电路30被击穿、烧毁或者信号干扰。
进一步地，为了使输入/输出焊盘10产生的静电电流可以由第一级静电泄放电路21进行泄放，本实施例所采用的限流电阻的阻值大于第一级静电泄放电路21的阻值。可以理解地，限流电阻的具体阻值可根据实际电路设计确定，本发明不作具体限定。
可选的，在本实施例中，第二级静电泄放电路22包括第三负载221以及与第三负载221串连的第四负载222。
其中，第三负载221的第一端与限流电路(即如图2所示，第三负载221的第一端连接在限流电阻的另一端与内部电路30之间)连接，第三负载221的第二端通过第四负载222与接地端连接，在输入/输出焊盘10受静电袭击时，通过第三负载221和第四负载222对流经限流电路的静电电流进行二次泄放。
本实施例中，第三负载221可以由多个并联二极管组成，且多个并联二极管的阴极连接节点为第三负载221的第一端，多个并联二极管的阳极连接节点为第三负载221的第二端。其中，所采用的多个二极管为相同的二极管，二极管的阻值及击穿电压根据实际电路设计确定，本实施例不作具体限定。
可选的，本实施例中，第四负载222可以由多个并联二极管组成，且多个并联二极管的阴极与第三负载221的第二端连接，多个并联二极管的阳极与接地端(GND)连接。其中，第四负载222所采用的多个二极管为相同的二极管，且第四负载222中所采用的多个二极管与第三负载221中所采用的二极管相同。
进一步地，由第一级静电满族电路泄放的静电电流远大于第二级静电泄放电路22泄放的静电电流，因此，第三负载221和第四负载222所采用的二极管与第一负载211和第二负载212所采用的二极管不同，且第三负载221和第四负载222所承受的击穿电压小于第一负载211和第二负载212所承受的击穿电压。
可以理解地，在本实施例中，第二级静电泄放电路22通过由多个二极管先组成并联二极管组后再串联，形成两组串联的并联二极管组，从而对输入/输出焊盘10上所产生的电压进行分压，相对于单组并联二极管，两组并联二极管组能够承受更高的工作电压，可以有效避免在输入/输出焊盘10受到静电袭击前(即在静电脉冲到来之前)误触发ESD静电泄放，影响芯片的正常工作。
本实施例中，第三负载221与第四载均由多个并联的二级管实现，相对于传统的设计方式(如采用一个具有足够大击穿电压的二极管)，面积更大，散热性更好，泄放能力更强、泄放速度更快，且由于由多个并联的二极管实现，多个并联的二极管之间在电路布局中，形成了很多镂空空间，进一步加快散热，可以分散静电电流所产生的热量，避免二极管因大电流高热量而烧毁以及产生永久性损坏，可使得所形成的静电泄放电路重复使用。
可以理解地，本实施例中，第一负载211和第二负载212所采用的二极管数量相同，但是具体数量需根据电路设计确定，本发明不作具体限定。第三负载221和第四负载222所采用的二极管数量相同，但是具体数量需根据电路设计确定，本发明不作具体限定。
综上，本实施例的应用于深度传感器的静电保护电路20，通过在输入/输出焊盘10与芯片的内部电路30之间设置双级静电泄放电路，能够将在第一级静电泄放电路21没有完全泄放的电流彻底满族到GND，从而将深度传感器芯片内部核心电路被击穿、烧毁或者信号干扰的几率降到极低的水平，有效保护芯片，避免芯片被损坏。
另外，本实施例中，每一级静电泄放电路均采用先多个二极管并联后串联的方式，不仅可以增加每一级静电泄放电路所能承受的工作电压，以避免在静电脉冲到来之前误触发静电泄放的问题发生，而且将多个二极管并联，可以大大增加二极管组的侧面积，进而提高静电泄放电路的最大泄放电流能力。
进一步地，在输入/输出焊盘10受到静电袭击时，静电产生的极高电压会产生极高的电流，进而产生大量热量，并联二极管可以有效进行分流，减小了单一二极管通过的电流，同时，由于并联二极管增大了二极管组的面积，起到了分散静电电流产生的热量的作用，从而避免二极管因大电流高热量而烧毁，产生永久性的损坏，使得所形成的第一级静电泄放电路21和第二级静电泄放电路22均可实现重复使用。
此外，本实施例的第一级静电泄放电路21和第二组静电泄放电路在实际电路布局中，由于采用了并联二极管的方式，多个并联二极管之间有很多镂空空间，可以进一步分散热量，散热速度、泄放速度更快。采用多个并联二极管实现静电泄放，成本更低、耐久性及耐热性更好，且在制作过程中，工艺好控制，芯片良品率高。
本发明还提供了一种深度传感器，该深度传感器可设置上述的应用于深度传感器的静电保护电路。
通过设计上述应用于深度传感器的静电保护电路，可以将深度传感器内部核心电路被击穿、烧毁或者信号干扰的几率降低极低的水平，有效地保护深度传感器的内部电路，而且本方案电路结构简单、成本低、可靠性和耐久性好，可以长久地保护芯片。
以上实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据此实施，并不能限制本发明的保护范围。凡跟本发明权利要求范围所做的均等变化与修饰，均应属于本发明权利要求的涵盖范围。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种应用于深度传感器的静电保护电路，其特征在于，所述静电保护电路连接在深度传感器的输入/输出焊盘与内部电路之间，其中，
所述输入/输出焊盘用于接收或输出信号；
所述内部电路通过所述输入/输出焊盘接收或输出信号；
所述静电保护电路包括：
第一级静电泄放电路，连接在所述输入/输出焊盘与接地端之间，用于在所述输入/输出焊盘受静电袭击时，将所述输入/输出焊盘产生的静电电流泄放到接地端；所述第一级静电泄放电路由两组并联二极管组串联组成、且所述并联二极管组由多个二极管并联组成；
限流电路，连接在所述第一级静电泄放电路与所述内部电路之间，对所述静电电流进行限流；
第二级静电泄放电路，连接在所述限流电路与所述内部电路之间，用于将流经所述限流电路的静电电流进行二次泄放；所述第二级静电泄放电路由两级并联二极管组串联组成、且该并联二极管组由多个二极管并联组成。
2.根据权利要求1所述的应用于深度传感器的静电保护电路，其特征在于，所述第一级静电泄放电路包括第一负载以及与所述第一负载串连的第二负载；
所述第一负载的第一端与所述输入/输出焊盘连接，所述第一负载的第二端通过所述第二负载与接地端连接，在所述输入/输出焊盘受静电袭击时，通过所述第一负载和第二负载将所述输入/输出焊盘产生的静电电流泄放到接地端。
3.根据权利要求2所述的应用于深度传感器的静电保护电路，其特征在于，所述第一负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点为所述第一负载的第一端，所述多个并联二极管的阳极连接节点为所述第一负载的第二端。
4.根据权利要求2所述的应用于深度传感器的静电保护电路，其特征在于，所述第二负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点与所述第一负载的第二端连接，所述多个并联二极管的阳极与接地端连接。
5.根据权利要求1所述的应用于深度传感器的静电保护电路，其特征在于，所述限流电路包括限流电阻，所述限流电阻一端与所述第一级静电泄放电路连接，所述限流电阻另一端与所述内部电路连接；
所述限流电阻的阻值大于所述第一级静电泄放电路的阻值。
6.根据权利要求1所述的应用于深度传感器的静电保护电路，其特征在于，所述第二级静电泄放电路包括第三负载以及与所述第三负载串连的第四负载；
所述第三负载的第一端与所述限流电路连接，所述第三负载的第二端通过所述第四负载与接地端连接，在所述输入/输出焊盘受静电袭击时，通过所述第三负载和第四负载对流经所述限流电路的静电电流进行二次泄放。
7.根据权利要求6所述的应用于深度传感器的静电保护电路，其特征在于，所述第三负载由多个并联二极管组成，且所述多个并联二极管的阴极连接节点为所述第三负载的第一端，所述多个并联二极管的阳极连接节点为所述第三负载的第二端。
8.根据权利要求6所述的应用于深度传感器的静电保护电路，其特征在于，所述第四负载由多个并联二极管组成，且所述多个并联二极管的阴极与所述第三负载的第二端连接，所述多个并联二极管的阳极与接地端连接。
9.根据权利要求1所述的应用于深度传感器的静电保护电路，其特征在于，所述第二级静电泄放电路的击穿电压小于所述第一级静电泄放电路的击穿电压。
10.一种深度传感器，其特征在于，包括权利要求1-9任一项所述的应用于深度传感器的静电保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091020.4A CN107994558B (zh) | 2017-11-08 | 2017-11-08 | 应用于深度传感器的静电保护电路和深度传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091020.4A CN107994558B (zh) | 2017-11-08 | 2017-11-08 | 应用于深度传感器的静电保护电路和深度传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994558A CN107994558A (zh) | 2018-05-04 |
| CN107994558B true CN107994558B (zh) | 2019-10-01 |
Family
ID=62030279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711091020.4A Active CN107994558B (zh) | 2017-11-08 | 2017-11-08 | 应用于深度传感器的静电保护电路和深度传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994558B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108925009A (zh) * | 2018-08-15 | 2018-11-30 | 深圳市锐拓显示技术有限公司 | 静电防护电路和防静电模组 |
| CN110557113A (zh) * | 2019-08-15 | 2019-12-10 | 珠海格力电器股份有限公司 | 一种端口电路 |
| CN111613616A (zh) * | 2020-06-02 | 2020-09-01 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN112072628A (zh) * | 2020-09-22 | 2020-12-11 | 福建星网视易信息系统有限公司 | 一种数据接口保护电路及数据接口 |
| CN115189337A (zh) * | 2021-04-01 | 2022-10-14 | 长鑫存储技术有限公司 | 静电保护电路 |
| CN114859201B (zh) * | 2022-05-06 | 2023-09-12 | 上海晶岳电子有限公司 | 一种可配置eos测试方法和系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275806A (zh) * | 1999-05-28 | 2000-12-06 | 凌阳科技股份有限公司 | 多晶硅二极管的静电放电保护装置 |
| US8110876B2 (en) * | 2003-12-17 | 2012-02-07 | Broadcom Corporation | System for ESD protection with extra headroom in relatively low supply voltage integrated circuits |
| CN103579224A (zh) * | 2012-07-26 | 2014-02-12 | 英飞凌科技股份有限公司 | Esd保护 |
| CN103683238A (zh) * | 2013-11-28 | 2014-03-26 | 成都市宏山科技有限公司 | 一种相机端口的静电防护电路 |
| CN105810667A (zh) * | 2015-01-20 | 2016-07-27 | 台湾积体电路制造股份有限公司 | 静电放电结构、包括该结构的电路及其使用方法 |
-
2017
- 2017-11-08 CN CN201711091020.4A patent/CN107994558B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1275806A (zh) * | 1999-05-28 | 2000-12-06 | 凌阳科技股份有限公司 | 多晶硅二极管的静电放电保护装置 |
| US8110876B2 (en) * | 2003-12-17 | 2012-02-07 | Broadcom Corporation | System for ESD protection with extra headroom in relatively low supply voltage integrated circuits |
| CN103579224A (zh) * | 2012-07-26 | 2014-02-12 | 英飞凌科技股份有限公司 | Esd保护 |
| CN103683238A (zh) * | 2013-11-28 | 2014-03-26 | 成都市宏山科技有限公司 | 一种相机端口的静电防护电路 |
| CN105810667A (zh) * | 2015-01-20 | 2016-07-27 | 台湾积体电路制造股份有限公司 | 静电放电结构、包括该结构的电路及其使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994558A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107994558B (zh) | 应用于深度传感器的静电保护电路和深度传感器 | |
| TW475250B (en) | ESD protection circuit to be used in high-frequency input/output port with low capacitance load | |
| CN104319275B (zh) | 静电放电保护电路 | |
| US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
| KR100976410B1 (ko) | 정전기 방전 장치 | |
| US6671153B1 (en) | Low-leakage diode string for use in the power-rail ESD clamp circuits | |
| US6448123B1 (en) | Low capacitance ESD protection device | |
| JP5342656B2 (ja) | 集積回路内のｅｓｄ保護に要する面積を縮小する方法および装置 | |
| JP5188017B2 (ja) | 半導体装置の静電気放電保護 | |
| CN103427407B (zh) | 静电放电保护装置及电路 | |
| US20130200371A1 (en) | Device for detecting a laser attack in an integrated circuit chip | |
| JP3990352B2 (ja) | 半導体集積回路装置 | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| Ker et al. | Complementary-LVTSCR ESD protection circuit for submicron CMOS VLSI/ULSI | |
| CN108063133A (zh) | 一种基于soi工艺的静电保护器件及其构成的静电保护电路 | |
| US6215251B1 (en) | Spark gap for high voltage integrated circuit electrostatic discharge protection | |
| KR101128897B1 (ko) | 반도체 장치 | |
| CN101859766A (zh) | 从电源vdd到io管脚之间的一种新型nmos箝位及其应用方法 | |
| CN104409456A (zh) | 一种soi esd两级保护网络 | |
| US8634172B2 (en) | Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure | |
| TW200541041A (en) | ESD protection module triggered by BJT punch-through | |
| Ker et al. | SCR device fabricated with dummy-gate structure to improve turn-on speed for effective ESD protection in CMOS technology | |
| CN102569374B (zh) | 一种内嵌齐纳触发结构的可控硅器件 | |
| TW201244048A (en) | ESD protection circuit | |
| CN106783806A (zh) | 一种cdm保护电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |