TWI614762B - 用於自我參考之匹配線感測的匹配線預充電架構 - Google Patents
用於自我參考之匹配線感測的匹配線預充電架構 Download PDFInfo
- Publication number
- TWI614762B TWI614762B TW105120485A TW105120485A TWI614762B TW I614762 B TWI614762 B TW I614762B TW 105120485 A TW105120485 A TW 105120485A TW 105120485 A TW105120485 A TW 105120485A TW I614762 B TWI614762 B TW I614762B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- match line
- threshold
- charge
- match
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
本發明揭露係關於內容可定址記憶體(CAM,Content Addressable Memories),並且尤係關於具有自我參考匹配線預充電及局部回授控制之可搜尋內容可定址記憶體結構及使用之方法。本發明揭露包含一種結構,該結構包含:感測線路,連接至感測裝置;回授線路,在該感測線路之第一端點及第二端點之間之分接點處連接至該感測線路;以及局部預充電控制器,藉由該回授線路連接至該分接點,以依據該回授線路之狀態控制該感測線路之預充電。
Description
本發明揭露係關於內容可定址記憶體(CAM,Content Addressable Memories),並且尤係關於具有自我參考匹配線預充電及局部回授控制之可搜尋內容可定址記憶體結構及使用之方法。
近來,尺寸縮放技術(例如,至次100奈米尺寸)已經造成整合至電路內部之相當大的隨機製程變異,並且尤其,已經造成在記憶體裝置(例如,感測電路)內之相當大的晶片變異。為了補償這些變異,感測電路通常以使電路之時序延遲的方式操作,這會使效能降低。
例如,當(且僅當)字元之內容不匹配輸入搜尋線路之內容時,在內容可定址記憶體(CAM)中每一個字元是與在週期開始時的預充電及在該週期之評估部分期間的放電之匹配線相關聯。因此,該內容可定址記憶體之週期時間,意即,該匹配操作能可靠地重複之最快速時間(在特定的電壓及溫度),是視該預充電時間、該評估(比較)時間及用來鎖存及傳遞結果所花之時間而定。為了允許在製
造中之統計變異,整體操作之每一個時間部分必須詳細地設計。匹配線預充電時間是由產生施加至虛設匹配線用於預充電時間加上固定的邏輯延遲之全域的預充電訊號而決定。因此,用於每一個匹配線之預充電時間是全域固定的而沒有能力調整從匹配線至匹配線之預充電時間變異。該預充電時間亦未具有能力感測及補償可變的金屬電阻及電容,因而迫使設計者過度設計各種元件。
在本發明揭露之態樣中,一種結構包含:感測線路,連接至感測裝置,該感測裝置可以偵測可能在該評估時間之期間發生之在該感測線路上之小電壓差異;回授線路,在該感測線路之第一端點及第二端點之間之分接點處連接至該感測線路;以及局部預充電控制器,藉由該回授線路連接至該分接點,以依據該回授線路之狀態而控制該感測線路之預充電。
在本發明揭露之態樣中,一種結構包含:全域控制器,以輸出全域預充電訊號;匹配線,連接至位元比較電晶體;以及感測放大器,連接至該全域控制器及該匹配線,該感測放大器包括經組構成局部預充電該匹配線之局部預充電控制器。
在本發明揭露之態樣中,一種用於決定在匹配線上之匹配或不匹配之方法,包含:預充電連接至感測放大器之匹配線;以及依據連接至該匹配線之回授線路之充電狀態而關閉該匹配線之該預充電。
100‧‧‧結構
110‧‧‧完全匹配預充電虛設匹配線
120‧‧‧評估虛設匹配線
123‧‧‧匹配線
125‧‧‧感測放大器
130‧‧‧連接線路
140‧‧‧回授線路
210‧‧‧自我參考感測放大器
210’‧‧‧自我參考感測放大器
210”‧‧‧自我參考感測放大器
215‧‧‧局部預充電控制器
215’‧‧‧局部預充電控制器
215”‧‧‧局部預充電控制器
220‧‧‧匹配線
223‧‧‧位元比較電晶體
310‧‧‧反及閘
312‧‧‧第一輸入
313‧‧‧第二輸入
510‧‧‧預充電模式
520‧‧‧曲線
530‧‧‧評估模式
540‧‧‧曲線
550‧‧‧預充電模式
560‧‧‧評估模式
570‧‧‧曲線
580‧‧‧曲線
CNTL‧‧‧控制器
GLOBAL_PRE‧‧‧全域預充電訊號
I2‧‧‧反相器
LATCH‧‧‧鎖存訊號
LOCAL_PRE‧‧‧局部預充電訊號
ML‧‧‧匹配線
ML_Far‧‧‧遠端
ML_Near‧‧‧近端
ML_TAP‧‧‧回授線路
MLOUT‧‧‧匹配線輸出訊號
N1‧‧‧n型場效電晶體
N2‧‧‧重置n型場效電晶體
N3‧‧‧n型場效電晶體
P1‧‧‧p型場效電晶體
P2‧‧‧p型場效電晶體
Pre Charge CNTL‧‧‧預充電控制器
RST‧‧‧重置訊號
S1‧‧‧反相器
SN‧‧‧感測節點
本發明揭露係以實施方式配合參考多個所附圖式藉由本發明揭露之例示實施例的非限制性範例來進行描述。
第1圖顯示依據本發明揭露之態樣之包含感測放大器及匹配線之內容可定址記憶體結構。
第2圖顯示依據本發明揭露之態樣之感測放大器及匹配線。
第3圖顯示依據本發明揭露之額外態樣之感測放大器及匹配線。
第4圖顯示依據本發明揭露之額外態樣之感測放大器及匹配線。
第5圖顯示依據本發明揭露之態樣之降低的時間週期/時間存取(Tcycle/Taccess)。
本發明揭露係關於內容可定址記憶體(CAM),並且尤係關於具有自我參考匹配線預充電及局部回授控制之可搜尋內容可定址記憶體結構及使用之方法。尤其,本發明揭露呈現一種新穎的方式以監視及控制該匹配線預充電時間。例如,本發明揭露係關於感測裝置結構,其係經結構化成決定匹配線或感測線路之匹配/不匹配,其中依據該感測線路之充電狀態至該預充電控制器之回授,該感測裝置對該匹配線或感測線路之預充電具有局部預充電控制。各種實施例可以應用於四個電晶體(4T)、六個電
晶體(6T)、八個電晶體(8T)、十個電晶體(10T)等等、靜態隨機存取記憶體單元位元線、電阻全域資料線等等。
好處是,本發明揭露藉由對個別的匹配線(意即,感測線路)之預充電提供局部控制,使得內容可定址記憶體結構之所有的匹配線路之預充電及評估時間下降,從而提供可搜尋內容可定址記憶體結構之改良的搜尋效能。在實施例中,該內容可定址記憶體結構之該個別的匹配線之狀態可以回授至局部預充電控制器,以控制施加至電晶體的局部預充電訊號而控制電壓源之存取。為了改善搜尋效能,該匹配線是在其距離感測放大器(意即,感測裝置)之全部長度之一比例處分接,然後回授至該感測放大器以直接量測該匹配線與感測放大器組合之預充電位準,包含金屬電阻及電容,造成整體較快的預充電時間及因此較快的整體週期時間。
本發明之一態樣在於該預充電時間現在是由全域訊號及局部訊號兩者所控制。當感測到正在監控之個別的匹配線是適當地預充電時,對於所有匹配線之預充電時間是藉由該全域預充電控制訊號所初始化而該局部控制訊號將關閉該預充電。當準備好如此進行時,因為每一個匹配線可以開始該評估部分,所以本方法允許整體較快速的週期時間,而不是等待最慢的匹配線來進行預充電。
藉由例子,在本技術領域之目前狀態中,用以確保匹配線裡有五標準差(1千萬分之9999997)的多數完成本身的操作所需的該週期時間等於最大預充電時間+
平均評估時間+平均鎖存時間+與該評估及鎖存時間相關聯之該五標準差統計變異時間。在本發明中,該週期時間現在等於該平均預充電時間+平均評估時間+平均鎖存時間+與該預充電、評估及鎖存時間相關聯之該五標準差統計變異時間,該週期時間在統計上是較快的。該局部預充電關閉控制係使用來自該個別的匹配線之回授以評估該匹配線製程-電壓-溫度(PVT,Process,Voltages,and Temperatures)之條件下的電阻,並且確認在每一個個別的感測放大器/匹配線綜合體上提供適當的預充電時間。換言之,該匹配線之回授係用以確保該匹配線之預充電是高於該感測放大器在預充電完成時之閾值。
為了改善該預充電時間以及週期時間,就變異的匹配線長度及製程靈敏度而言,該匹配線感測架構包含該回授(意即,匹配線分接點)至每一個感測放大器以個別地設定最佳預充電時間。依據該匹配線分接點之回授,每一個匹配線之該預充電時間可以是不同的,而且在匹配線充分預充電之後,可以立即開始每一個匹配線之該評估週期。
由於每一個局部感測放大器設定屬於本身的預充電時間,所以該評估可以相對於該全域預充電訊號而較早啟動,藉以改善效能。例如,根據追蹤PVT的自我限制預充電以及根據本揭露內容的匹配線金屬,已觀察到對於三元內容可定址記憶體(TCAM,Ternary Content Addressable Memories)之時間週期(Tcycle)及時間存取
(Taccess)上有15%的改善。
第1圖顯示依據本發明揭露之態樣之包含感測放大器及匹配線之結構。該結構100可以是如同在此所描述之內容可定址記憶體。該內容可定址記憶體可以是全部由1及0所組成之分析資料搜尋字元的二位元內容可定址記憶體或者可以是允許第三匹配狀態之三元內容可定址記憶體,例如,通配符號,X,或“don’t care”,用於所儲存的字元中的一個或一個以上之位元。
該結構100包含完全匹配預充電虛設匹配線110、評估虛設匹配線120、全域控制器CNTL、匹配線123及感測放大器125。在實施例中,每一個匹配線123係經由連接線路130及回授線路140連接至各自的感測放大器125。
如同在第1圖中所顯示,全域控制器CNTL係經由感測放大器125連接至該完全匹配預充電虛設匹配線110之末端及該1位元未命中(1-bit miss)評估虛設匹配線120之該末端。連接至該完全匹配預充電虛設匹配線110之該感測放大器125之輸出可以輸入至每一個該感測放大器125作為全域預充電訊號GLOBAL_PRE。在實施例中,該全域控制器CNTL發出鎖存訊號LATCH以擷取所有搜尋結果及完成該評估(比較)操作,其中在所有匹配的匹配線123上之電壓會跨過他們各自的感測放大器125之閾值,而在不匹配的匹配線123上之電壓保持在低於他們各自的感測放大器125之閾值。
第2圖顯示依據本發明揭露之態樣之感測放大器及匹配線。例示性的自我參考感測放大器210包含局部預充電控制器215、p型場效電晶體P1、感測節點SN及連接至該感測節點SN並且產生匹配線輸出訊號MLOUT之反相器I2。在實施例中,該感測放大器210包含n型場效電晶體N1、用以控制該n型場效電晶體N1之閘極的反相器S1、由重置訊號RST所控制之重置n型場效電晶體N2及匹配線220。
在實施例中,該感測放大器210更包含連接在該匹配線220、該局部預充電控制器215及該反相器S1之間之回授線路ML_TAP。位元比較電晶體223係以串聯方式連接在該匹配線220及接地之間。該位元比較電晶體223之閘極可以連接至及/或由搜尋線路或儲存元件(例如,靜態隨機存取記憶體或動態隨機存取記憶體)所控制。例如,兩個位元比較電晶體223(意即,堆疊)可以連接在該匹配線220及該接地之間,並且該兩個位元比較電晶體223中較接近該匹配線220之電晶體可以連接至搜尋線路,而該位元比較電晶體223中另一個電晶體是連接至記憶體元件。在實施例中,該位元比較電晶體223之鄰接堆疊可以連接至平行搜尋線路。在該儲存元件中所儲存之資料與所搜尋之資料之間之不匹配會造成該位元比較電晶體223的至少一個堆疊導通,藉以降低該匹配線220之電荷及電壓位準。
該感測放大器210是耦接至該匹配線220
以決定該匹配線220之狀態。該感測放大器210包含以串聯方式耦接至該n型場效電晶體N1之該p型場效電晶體P1以連接該匹配線220至電壓源。該反相器S1為耦接至被連接至該匹配線220之該回授線路ML_TAP。該反相器S1可以是施密特觸發器(Schmitt-Trigger),但是在本發明揭露之所有態樣中並不需要如此。反相器S1之輸出是回授至n型場效電晶體N1之閘極,而p型場效電晶體P1之閘極是耦接至該局部預充電控制器215。再者,該反相器I2是耦接至被連接在p型場效電晶體P1及n型場效電晶體N1之間之感測節點SN,以驅動用於每個匹配線的評估結果(MLOUT訊號)。
為了改善該搜尋效能,每一個匹配線220是在其距離該感測放大器210之全部長度的一比例處分接並且直接回授至感測放大器210之該局部預充電控制器215以量測該分接點之該預充電位準。該回授線路ML_TAP可以沿著該匹配線220之長度而連接至該匹配線220的任何地方,並且最好連接在該匹配線220之遠端ML_Far及近端ML_Near之間。該分接點之位置可以依據技術相依的參數而設置,諸如金屬電阻及電容,並且可以設置在該匹配線之其中一端與該感測放大器之間。在實施例中,例如,該回授線路ML_TAP可以從連接至該n型場效電晶體N1之該匹配線220之端點在大約1/3至大約1/2之該匹配線220之長度處連接至該匹配線220;但本發明也可考量其它連接點。
在操作上,該匹配線220是藉由該重置n型場效電晶體N2所接收之重置訊號RST而設定為低電位,例如接地。該重置電晶體N2是連接至該匹配線220及該電晶體N1之端點。該全域預充電訊號GLOBAL_PRE是設定至高電位,例如,Vdd。該局部預充電控制器215接收該高電位全域預充電訊號GLOBAL_PRE並且產生高電位局部預充電訊號LOCALPRE給該p型場效電晶體P1之閘極。
在預充電模式中,該匹配線220是預充電至該反相器S1之閾值(或觸發點),之後,匹配線220感測發生。為了從本身的初始低電位開始預充電該匹配線220,該全域控制器CNTL控制該全域預充電訊號GLOBAL_PRE從本身的初始高電位進入低電位。該局部預充電控制器215從該全域控制器接收該低電位全域預充電訊號GLOBAL_PRE並且,在回應上,採取LOCALPRE為低電位,該低電位導通p型場效電晶體P1。該局部預充電控制器215之操作將在此做更詳細之描述。
因為該匹配線220及回授線路ML_TAP是初始設定為低電位,所以n型場效電晶體N1之閘極會經由反相器S1設定為高電位,而導通n型場效電晶體N1。該動作允許電流流動而快速開始將匹配線220及該回授線路ML_TAP充電至反相器S1之閾值。當該匹配線220上之電壓越過反相器S1之閾值時,反相器S1將開始放電n型場效電晶體N1之閘極為低電位直到n型場效電晶體N1關
閉。因此,原本透過n型場效電晶體N1耦接至匹配線220的感測節點SN使用由p型場效電晶體P1所提供之全部電荷以將感測節點SN充電至Vdd,而反相器I2之輸出為放電為低電位至接地。
該回授線路ML_TAP亦供給至該局部預充電控制器215以禁能(disable)LOCALPRE並局部地關閉p型場效電晶體P1以允許該匹配線220發展匹配或不匹配,而該全域預充電訊號GLOBAL_PRE保持為低電位,意即,同時該全域預充電訊號GLOBAL_PRE持續指示預充電模式。該局部預充電控制器215之用於禁能該LOCALPRE訊號的閾值可以高於該反相器S1之閾值,以便確保該局部預充電控制器215不會避免該匹配線ML用於評估之充分充電。
例如,該反相器S1之閾值及該回授線路ML_TAP連接至該匹配線220之位置允許該匹配線220充電足夠長時間以提供充分的電流用於該匹配線220之該遠端ML_Far之該位元比較電晶體223之操作。因此,當沿著該匹配線220之電荷相等時,位在該匹配線220中之該回授線路ML_TAP之分接點有利於提供充分的電流給該匹配線220之該遠端ML_Far以偵測匹配及未命中,也不必增加該預充電模式之時間之長度。當該回授線路ML_TAP通過該反相器S1之閾值時,該匹配線220之該遠端ML_Far將具有較低於該匹配線220之該近端ML_Near的電壓,但是該匹配線220會在高於用於評估所必要之閾值之電壓處
相等。
在一段時間之後,該全域控制器CNTL可以再次採取該全域預充電訊號GLOBAL_PRE為高電位以結束該全域預充電模式以避免不匹配的匹配線220之連續的耗盡,該不匹配的匹配線220避免該匹配線220達到該反相器S1閾值。在該個別的匹配線220之該預充電完成之後,在該全域預充電訊號GLOBAL_PRE保持為高電位時以及在其它匹配線ML已經開始該評估模式之前或之後,該評估模式接著可以開始用於該匹配線220。
因為每一個位元線220依據在本身擁有的時間中之本身惟一的閾值而預充電,所以不需要為了該匹配線220延遲該評估模式,藉以減少該預充電模式之持續時間及改善感測效能。再者,視需要的保持器(keeper)可以耦接在n型場效電晶體N1之閘極語匹配線220之間,該保持器可以維持該預充電值以避免在該匹配線220上之洩漏被誤認為是不匹配。
當匹配發生時,連接至該匹配線220之該位元比較電晶體223作動像是簡單的電容器,使得該匹配線220以及該感測節點SN兩者保持為被預充電,並且反相器I2之該輸出保持為低電位。或者,當不匹配發生時,連接至該位元線220的該位元比較電晶體223之至少一個堆疊是導通的並且作動像是弱開關(weak switch)以放電該匹配線220。由於該導通下拉電晶體之結果,該匹配線220將下降低於反相器S1之閾值電壓,使得反相器S1之輸出會
翻轉至高電位狀態並且導通n型場效電晶體N1。導通n型場效電晶體N1會放電感測節點SN而從其預充電Vdd位準回到該匹配線220電壓位準,造成反相器I2之該輸出進入高電位。為了降低時序不確定性,該反相器I2係設計成具有較高於反相器S1之觸發點。因此,匹配預充電高於本身的感測閾值並且保持為被預充電,同時未命中預充電高於本身的感測閾值並且接著放電。該預充電位準及該放電之速率視在該記憶體字元內有多少位元不匹配該搜尋位元而定。
由於所有但大部分不匹配的MLs被預充電至他們各自的感測放大器之閾值,所以該感測是快速的。匹配的匹配線保持在本身的預充電位準直到他們被重置為止,而未命中的匹配線則在評估階段期間放電至接地。由於該感測放大器之自我參考的特質及該匹配線之回授,所以即使該匹配線在預充電期間呈現不同的切換次數,一旦達到閾值電荷時,該感測放大器會觸發,並且該局部預充電控制器結束該局部預充電模式以開始該匹配線上的該評估模式。因此,每一個感測放大器210決定何時本身的匹配線220被預充電,而允許該評估模式在接收全域預充電完成訊號之前開始。該結果為具有改良的1位元失去統計資料之較快速的搜尋時間。
第3圖顯示依據本發明揭露之額外態樣之感測放大器及匹配線。尤其,第3圖顯示感測放大器210’之替代的局部預充電控制器215’。該局部預充電控制器
215’包含具有連接至該p型場效電晶體P1之輸出的反及(NAND)閘310。該反及閘310之第一輸入312為全域預充電訊號GLOBAL_PRE且該反及閘310之第二輸入313指示該匹配線220及該回授線路ML_TAP之狀態。
該局部預充電控制器215’亦包含以串聯方式配置在VDD及GND之間之局部p型場效電晶體P2及局部n型場效電晶體N3,其中該p型場效電晶體P2在VDD與該n型場效電晶體N3之間,而該n型場效電晶體N3在該p型場效電晶體P2與該GND之間。該反及閘310之該第二輸入313是連接在該p型場效電晶體P2及該n型場效電晶體N3之間。該p型場效電晶體P2之閘極是連接至該全域預充電訊號GLOBAL_PRE。該n型場效電晶體N2之閘極是經由若干反相器IN1及IN2連接至該回授線路ML_TAP。在實施例中,反相器IN1具有閾值較高於該反相器S1之閾值以允許該匹配線220充電至足夠高的電壓以確認在該匹配線220之該遠端ML_Far處之匹配及不匹配。如同先前所描述的,該反相器S1之閾值及該回授線路ML_TAP中連接至該匹配線220之位置允許該匹配線220充電足夠長的時間,以提供充分的電流給該匹配線220之該遠端ML_Far之操作。
該回授線路ML_TAP是連接至該局部預充電控制器215’之該反相器IN1以提供訊號至該反及閘310之該第二輸入313。該反相器IN1及IN2中至少一個(較佳為該反相器IN1)具有閾值較高於該反相器S1之閾值,以
便確保該感測放大器210’之該反相器S1在該預充電中斷之前觸發。在該反相器S1觸發及該n型場效電晶體N1關閉之後,電荷沿著該匹配線220(從該匹配線220之該近端ML_Near至該遠端ML_Far)以及該回授線路ML_TAP分佈,使得該至少一個反相器IN1及IN2達到較高的閾值。一旦達到該至少一個反相器IN1及IN2之該較高的閾值時,該n型場效電晶體N3將導通以採取該反及閘310之該第二輸入313至接地而造成該反及閘310輸出高電位的LOCALPRE並關閉該p型場效電晶體P1,藉以對於該個別的匹配線220局部地結束該預充電模式。接著可以如同在此之描述而操作該匹配線220之該評估模式。
第4圖顯示依據本發明揭露之額外態樣之感測放大器及匹配線。如同在此所描述的,該匹配線220之預充電是由包含輸出該LOCALPRE控制訊號之該局部預充電控制器215”的感測放大器210”所局部地控制。
在本實施例中,該局部預充電控制器215”並未包含反相器。尤其,該局部預充電控制器215”包含具有連接至該p型場效電晶體P1之該閘極之輸出的反及閘310。該反及閘310之該第一輸入312為該全域預充電訊號GLOBAL_PRE並且該反及閘310之該第二輸入313指示該匹配線220及該回授線路ML_TAP之狀態。
該局部預充電控制器215”亦包含以串聯方式配置在VDD及GND之間之局部p型場效電晶體P2及局部n型場效電晶體N3,其中該p型場效電晶體P2在VDD
與該n型場效電晶體N3之間,而該n型場效電晶體N3在該p型場效電晶體P2與該GND之間。該反及閘310之該第二輸入313是連接在該p型場效電晶體P2及該n型場效電晶體N3之間。該p型場效電晶體P2之閘極是連接至該全域預充電訊號GLOBAL_PRE。該n型場效電晶體N2之閘極是連接至該回授線路ML_TAP。
在此,該n型場效電晶體N2具有閾值較高於該反相器S1之閾值以允許該匹配線220充電至足夠高的電壓以便該位元比較電晶體223確認在該匹配線220之該遠端ML_Far處之匹配及不匹配。該反相器S1之閾值及該回授線路ML_TAP中連接至該匹配線220之位置允許該匹配線220充電足夠長的時間以提供充分的電流給該匹配線220之遠端ML_Far之操作。
該回授線路ML_TAP為連接至該局部預充電控制器215”之該n型場效電晶體N3之閘極以提供訊號給該反及閘310之該第二輸入313。該n型場效電晶體N3具有閾值較高於該反相器S1之閾值以便確保該感測放大器之該反相器S1在該預充電中斷之前觸發。在該反相器S1觸發及該n型場效電晶體N1關閉之後,該電荷沿著該匹配線220(從該匹配線220之該近端ML_Near至該遠端ML_Far)以及該回授線路ML_TAP分佈,使得該n型場效電晶體N3達到較高的閾值。一旦該n型場效電晶體N3達到該較高的閾值時,該n型場效電晶體N3將導通以採取該反及閘310之該第二輸入313至接地而造成該反及閘310
輸出高電位的LOCALPRE並關閉該p型場效電晶體P1,藉以對於該個別的匹配線局部地結束該預充電模式。接著可以如同在此之描述而操作該匹配線220之該評估模式。
第5圖顯示依據本發明揭露之減少的時間週期/時間存取。在預充電模式期間,全域控制器施加預充電參考電壓至絕緣場效電晶體之閘極,並且該匹配線開始預充電。對於內容可定址記憶體,該匹配線預充電是依據參考或虛設ML預充電時間加上固定的邏輯延遲。該固定的邏輯延遲可以包含隨機裝置變異,例如,可變動的金屬電阻及電容,這會造成由近至遠(near-to-far)的匹配線預充電時間變異。因此,該充電時間是固定的,而不具有能力以調整感測放大器以感測放大器預充電時間變異,並且不具有能力以感測及補償該隨機裝置變異。因此,該電路為過度設計並且該評估模式是延遲的。
例如,該全域控制器可以依據用以擷取5標準差預充電及5標準差評估輸入(5 sigma evaluation entries)兩者的時間而輸出全域訊號,其中5標準差預充電及5標準差評估輸入兩者係依據Tcycle=mean_pre+mean_eval+5*sigma_pre+5*sigma_eval。換言之,該全域預充電訊號是在該預充電模式之固定的時程期間施加足夠長的時間以確保每一個該匹配線是充分地充電以準確地執行該內容可定址記憶體之搜尋。如同在第5圖中所顯示,該預充電模式510之該預充電時間是固定並且有充分的持續時間以允許每一個該匹配線預充電,如同表示匹配線預
充電之數目的曲線520所指示者。該全域預充電訊號是施加用於整個預充電模式510及關閉以開始評估模式530。該評估模式530之評估時間亦是固定的並且在該預充電模式510完成之後開始。並且,每一個該匹配線是在該評估模式530中做評估,如同由表示匹配線受到評估之數目的曲線540所指示者。
如同在第5圖中所顯示,該預充電模式550是動態的,因為一旦匹配線完成自己的、局部預充電之後,就開始每一個匹配線的評估模式560,有效地消除用於預充電模式510內建延遲的需要。一旦預充電完成,每一個已預充電的匹配線開始該評估模式560。例如曲線570表示已預充電並準備好評估的匹配線數目。在該評估模式560中,每一個該匹配線係如同曲線580所指示而受到評估。如同在第5圖中所顯示,因為匹配線之充電狀態之回授及位置預充電控制,該匹配線之評估相對於該評估模式530在評估模式560中較早發生。
該分接點之位置可依據技術相依的參數(諸如金屬電阻及電容)來設置,並且可以設置在該匹配線之其中一端及該感測放大器之間。例如,該分接點之位置可以設置在從該匹配線之連接端距離大約1/3至大約1/2該ML長度處。
本發明揭露之可搜尋內容可定址記憶體結構可以使用許多不同的工具以許多方式製造。然而,一般而言,該方法及工具係用以形成尺寸在微米及奈米尺度之
結構。用以製造本發明揭露之可搜尋內容可定址記憶體結構的方法(意即,技術)一直是採用積體電路(IC,Integrated Circuit)技術。例如,該結構是建立在晶圓上並且是以藉由在晶圓頂部進行光微影製程所圖案化的材料薄膜而實現。尤其,該可搜尋內容可定址記憶體結構之製造使用三個基本的建立區塊:(i)在基板上沉積材料薄膜,(ii)藉由光微影影像施加圖案化遮罩於該薄膜頂部上,以及(iii)針對該遮罩選擇性蝕刻該薄膜。
如同上文所描述之該方法是用於積體電路晶片之製造。所產生的積體電路晶片可以藉由製造者以原始晶圓形式(意即,具有多個未封裝晶片之單一晶圓)、作為裸晶粒、或者以封裝的形式來銷售。在後述的例子中,該晶片是安裝於單一晶片封裝件(諸如塑膠載體,具有固定至母板或其它較高層級的載板之導線)或多晶片封裝件(諸如具有表面互連線或埋入互連線任一個或兩者之陶瓷載體)。在任何情況中,該晶片接著與其它晶片、離散的電路元件及/或其它訊號處理裝置積體化成為下列任一者之一部份:(a)中間產品,諸如主機板,或(b)終端產品。該終端產品可以是包含積體電路晶片之任何產品,範圍從玩具及其它低階應用至具有顯示屏、鍵盤或其它輸入裝置、以及中央處理器之先進電腦產品。
本發明揭露之該各種實施例之描述已經為了說明之目的而呈現,但是並非意在詳盡或限定於該所揭露之實施例。很多修正及變更對於一般熟習該項技藝之人
士將是顯而易見的而不會違反所描述的實施例之範疇及精神。在此所使用之術語是經選擇以最佳解釋該實施例之原理、該實施上的應用或經由在該市場上所發現之技術之技術上的改良,或者使一般熟習該項技藝之其他人士能夠瞭解在此所揭露之該實施例。
210‧‧‧自我參考感測放大器
215‧‧‧局部預充電控制器
220‧‧‧匹配線
223‧‧‧位元比較電晶體
CNTL‧‧‧控制器
GLOBAL_PRE‧‧‧全域預充電訊號
I2‧‧‧反相器
LOCAL_PRE‧‧‧局部預充電訊號
ML_Far‧‧‧遠端
ML_Near‧‧‧近端
ML_TAP‧‧‧回授線路
MLOUT‧‧‧匹配線輸出訊號
N1‧‧‧n型場效電晶體
N2‧‧‧重置n型場效電晶體
P1‧‧‧p型場效電晶體
RST‧‧‧重置訊號
S1‧‧‧反相器
SN‧‧‧感測節點
Claims (20)
- 一種記憶體結構,包括:感測線路,連接至感測裝置;回授線路,在該感測線路之第一端點與第二端點之間之分接點處連接至該感測線路;以及局部預充電控制器,藉由該回授線路連接至該分接點,以依據該回授線路之狀態控制該感測線路之預充電。
- 如申請專利範圍第1項所述之記憶體結構,其中,該感測裝置更包括藉由該回授線路連接至該分接點之反相器。
- 如申請專利範圍第2項所述之記憶體結構,其中:該感測裝置具有閾值,並且,當該回授線路之充電狀態達到該感測裝置之該閾值時,該反相器關閉該感測線路之該預充電;以及該局部預充電控制器具有閾值,以及,當該回授線路之充電狀態達到該局部預充電控制器之該閾值時,該局部預充電控制器關閉存取電壓源。
- 如申請專利範圍第3項所述之記憶體結構,其中,該局部預充電控制器之該閾值為大於該感測裝置之該閾值。
- 如申請專利範圍第2項所述之記憶體結構,其中,該局部預充電控制器包括具有閾值高於該感測裝置之該反相器之閾值之反相器。
- 如申請專利範圍第2項所述之記憶體結構,其中,該局部預充電控制器包括具有閾值高於該感測器裝置之該反相器之閾值之開關。
- 如申請專利範圍第1項所述之記憶體結構,其中,該局部預充電控制器在由該感測裝置所接收之全域預充電訊號結束之前關閉該感測線路之該預充電。
- 一種記憶體結構,包括:全域控制器,輸出全域預充電訊號;匹配線,連接至位元比較電晶體;以及感測放大器,連接至該全域控制器及該匹配線,該感測放大器包括經組構成局部地預充電該匹配線之局部預充電控制器。
- 如申請專利範圍第8項所述之記憶體結構,更包括在該匹配線之第一端點及該匹配線之第二端點之間之分接點處連接至該匹配線之回授線路,以指示該個別的匹配線之充電狀態用於該局部預充電控制器之局部預充電控制。
- 如申請專利範圍第9項所述之記憶體結構,其中,該回授線路是連接至該局部預充電控制器,並且該局部預充電控制器依據該回授線路之充電之狀態而停止感測線路或該匹配線之該預充電。
- 如申請專利範圍第10項所述之記憶體結構,其中,該匹配線之該第一端點是連接至該感測放大器,並且該分接點是從該匹配線之該第一端點距離大約1/3至大 約1/2的該匹配線之長度。
- 申請專利範圍第10項所述之記憶體結構,其中,該感測放大器更包括連接至該回授線路之反相器,並且該感測放大器依據該回授線路之充電之狀態而關閉該匹配線之充電。
- 申請專利範圍第12項所述之記憶體結構,其中,該局部預充電控制器包括具有閾值高於該感測放大器之該反相器之閾值之反相器。
- 申請專利範圍第12項所述之記憶體結構,其中,該局部預充電控制器包括具有閾值高於該感測放大器之該反相器之閾值之開關。
- 一種用於決定在匹配線上匹配或不匹配之方法,該方法包括:預充電連接至感測放大器之匹配線;以及依據連接至該匹配線之回授線路之充電狀態關閉該匹配線之該預充電。
- 如申請專利範圍第15項所述之方法,其中,該匹配線被預充電至由該回授線路連接至該匹配線之反相器之閾值。
- 如申請專利範圍第16項所述之方法,其中,一旦達到該閾值時,該反相器關閉該匹配線對電壓源之存取。
- 如申請專利範圍第16項所述之方法,其中,一旦達到該閾值時,在該匹配線上之該電荷沿著該匹配線分佈以在分接點處達到閾值,該分接點位在該匹配線之第 一端點及第二端點之間,以關閉該匹配線之該預充電。
- 如申請專利範圍第15項所述之方法,其中,該回授線路之該充電狀態係在該匹配線之第一端點及第二端點之間之分接點處決定。
- 如申請專利範圍第19項所述之方法,其中,該匹配線之該第一端點是連接至該感測放大器,並且該分接點是從該匹配線之該第一端點距離大約1/3至大約1/2的該匹配線之長度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/164,325 | 2016-05-25 | ||
US15/164,325 US9583192B1 (en) | 2016-05-25 | 2016-05-25 | Matchline precharge architecture for self-reference matchline sensing |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201742060A TW201742060A (zh) | 2017-12-01 |
TWI614762B true TWI614762B (zh) | 2018-02-11 |
Family
ID=58056798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105120485A TWI614762B (zh) | 2016-05-25 | 2016-06-29 | 用於自我參考之匹配線感測的匹配線預充電架構 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9583192B1 (zh) |
CN (1) | CN107437425B (zh) |
DE (1) | DE102016213092A1 (zh) |
TW (1) | TWI614762B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI713051B (zh) * | 2019-10-21 | 2020-12-11 | 瑞昱半導體股份有限公司 | 內容可定址記憶體裝置 |
CN111934626B (zh) * | 2020-07-31 | 2024-02-06 | 大连理工大学 | 一种改进型的cam匹配线敏感放大器电路结构 |
CN112259144B (zh) * | 2020-10-29 | 2021-04-30 | 海光信息技术股份有限公司 | 一种静态随机存取存储器电路、存储器及电子设备 |
US11837289B2 (en) | 2021-08-31 | 2023-12-05 | International Business Machines Corporation | Compact low-leakage multi-bit compare CAM cell |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373738B1 (en) * | 2000-11-20 | 2002-04-16 | International Business Machines Corporation | Low power CAM match line circuit |
US7751218B2 (en) * | 2006-07-14 | 2010-07-06 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
US7852652B1 (en) * | 2007-06-29 | 2010-12-14 | Netlogic Microsystems, Inc. | Match line precharge circuits and methods for content addressable memory (CAM) device |
US20120206951A1 (en) * | 2011-02-10 | 2012-08-16 | Vinod Rachamadugu | High density cam array architectures with adaptive current controlled match-line discharge |
US8687398B2 (en) * | 2012-02-29 | 2014-04-01 | International Business Machines Corporation | Sense scheme for phase change material content addressable memory |
US20150055389A1 (en) * | 2013-08-21 | 2015-02-26 | International Business Machines Corporation | Self-timed, single-ended sense amplifier |
US9088277B2 (en) * | 2013-11-08 | 2015-07-21 | International Business Machines Corporation | Leakage reduction in output driver circuits |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2307240C (en) * | 2000-05-01 | 2011-04-12 | Mosaid Technologies Incorporated | Matchline sense circuit and method |
US7724559B2 (en) * | 2006-07-14 | 2010-05-25 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
US8164974B2 (en) * | 2009-02-24 | 2012-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and method of interleaving accesses thereof |
CN101635170B (zh) * | 2009-08-24 | 2011-12-28 | 中国科学院微电子研究所 | 电流灵敏放大器 |
CN102385899B (zh) * | 2010-08-27 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 应用在存储器中的锁存放大电路及读取方法 |
US8503210B2 (en) * | 2010-12-22 | 2013-08-06 | Advanced Micro Devices, Inc. | Conditionally precharged dynamic content addressable memory |
CN102403018B (zh) * | 2011-11-07 | 2014-04-30 | 中国科学院声学研究所 | 内容可寻址存储器存储单元匹配检测方法和电路 |
JP6337908B2 (ja) * | 2013-11-27 | 2018-06-06 | 株式会社ソシオネクスト | 半導体記憶装置 |
US9281023B2 (en) | 2014-01-03 | 2016-03-08 | Globalfoundries Inc. | Single ended sensing circuits for signal lines |
-
2016
- 2016-05-25 US US15/164,325 patent/US9583192B1/en active Active
- 2016-06-29 TW TW105120485A patent/TWI614762B/zh not_active IP Right Cessation
- 2016-07-18 DE DE102016213092.7A patent/DE102016213092A1/de not_active Withdrawn
-
2017
- 2017-02-10 CN CN201710072642.6A patent/CN107437425B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373738B1 (en) * | 2000-11-20 | 2002-04-16 | International Business Machines Corporation | Low power CAM match line circuit |
US7751218B2 (en) * | 2006-07-14 | 2010-07-06 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
US7852652B1 (en) * | 2007-06-29 | 2010-12-14 | Netlogic Microsystems, Inc. | Match line precharge circuits and methods for content addressable memory (CAM) device |
US20120206951A1 (en) * | 2011-02-10 | 2012-08-16 | Vinod Rachamadugu | High density cam array architectures with adaptive current controlled match-line discharge |
US8687398B2 (en) * | 2012-02-29 | 2014-04-01 | International Business Machines Corporation | Sense scheme for phase change material content addressable memory |
US20150055389A1 (en) * | 2013-08-21 | 2015-02-26 | International Business Machines Corporation | Self-timed, single-ended sense amplifier |
US9088277B2 (en) * | 2013-11-08 | 2015-07-21 | International Business Machines Corporation | Leakage reduction in output driver circuits |
Also Published As
Publication number | Publication date |
---|---|
CN107437425A (zh) | 2017-12-05 |
US9583192B1 (en) | 2017-02-28 |
DE102016213092A1 (de) | 2017-11-30 |
CN107437425B (zh) | 2020-12-08 |
TW201742060A (zh) | 2017-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100718902B1 (ko) | 정합라인 감지 회로 및 방법 | |
US7724559B2 (en) | Self-referenced match-line sense amplifier for content addressable memories | |
US9230649B2 (en) | Non-volatile ternary content-addressable memory 4T2R cell with RC-delay search | |
TWI614762B (zh) | 用於自我參考之匹配線感測的匹配線預充電架構 | |
US20130286705A1 (en) | Low power content addressable memory hitline precharge and sensing circuit | |
US7751218B2 (en) | Self-referenced match-line sense amplifier for content addressable memories | |
US9384835B2 (en) | Content addressable memory early-predict late-correct single ended sensing | |
US9620179B2 (en) | Sense amplifier and methods thereof for single ended line sensing | |
TWI654617B (zh) | 自我預充電之記憶體電路 | |
JPH08147974A (ja) | クロッキング回路 | |
US11062786B2 (en) | One-time programmable memories with low power read operation and novel sensing scheme | |
TWI634560B (zh) | 用於多位元差錯偵檢電路之三元內容可定址記憶體 | |
US7433254B2 (en) | Accelerated single-ended sensing for a memory circuit | |
KR102269070B1 (ko) | 내용 주소화 메모리 장치 및 그 동작 방법 | |
US7391633B2 (en) | Accelerated searching for content-addressable memory | |
TW202044244A (zh) | 低功率記憶體 | |
US7057420B2 (en) | Semiconductor device having sense amplifier driver with capacitor affected by off current | |
TW202121418A (zh) | 用於評估參考裝置及記憶體單元之再使用相同元件的感測放大器 | |
US20240127868A1 (en) | Single ended sense amplifier with current pulse circuit | |
US20230162769A1 (en) | Memory device and method | |
JPS61165885A (ja) | 半導体記憶装置 | |
KR20010107136A (ko) | 내용 주소화 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |