TWI606601B - 太陽電池及太陽電池之製造方法 - Google Patents

太陽電池及太陽電池之製造方法 Download PDF

Info

Publication number
TWI606601B
TWI606601B TW105123722A TW105123722A TWI606601B TW I606601 B TWI606601 B TW I606601B TW 105123722 A TW105123722 A TW 105123722A TW 105123722 A TW105123722 A TW 105123722A TW I606601 B TWI606601 B TW I606601B
Authority
TW
Taiwan
Prior art keywords
impurity
concentration
region
boron
substrate
Prior art date
Application number
TW105123722A
Other languages
English (en)
Other versions
TW201712885A (en
Inventor
西村邦彦
西村慎也
佐藤剛彦
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW201712885A publication Critical patent/TW201712885A/zh
Application granted granted Critical
Publication of TWI606601B publication Critical patent/TWI606601B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

太陽電池及太陽電池之製造方法
本發明係有關太陽電池及太陽電池之製造方法，尤其有關擴散型太陽電池的pn分離。
習知技術的太陽電池係例如在n型單晶矽(silicon)基板的受光面設置稱為紋理(texture)的微小凹凸，然後在受光面整個面形成p型雜質擴散層。接著，在紋理上係形成兼具反射防止功能與鈍化(passivation)功能的絕緣膜，在該絕緣膜的表面設置梳齒形狀的受光面電極。此外，遍及n型矽基板的整個背面形成n型雜質擴散層，在表面形成具有鈍化功能的絕緣膜，接著在該絕緣膜的表面設置梳齒形狀的背面電極。在如上述的太陽電池中，設置在受光面側的p型雜質擴散層係與n型基板成對形成pn接合，作為射極(emitter)發揮功能。此外，設置在背面側的n型雜質擴散層係具有令基板內產生電場，使基板內產生的光生載子(carrier)遠離基板表面的功能，亦即具有BSF(Back Surface Field；背面電場)功能。此外，在基板端部附近形成有將p型雜質擴散層與n型雜質擴散層予以電 性分離的區域，抑制逆向偏壓(bias)漏電流(leak current)。
上述習知技術的太陽電池的一例揭示於下述之專利文獻1。在下述之專利文獻1的太陽電池中係實施如下的製造步驟。首先，對摻雜(dope)有磷或砷的n型單晶矽基板，以鹼(alkali)溶液進行紋理形成，在背面塗布含有磷等n型雜質的材料，待乾燥後，施行熱處理，藉此在背面側形成n型擴散層。然後，在表面塗布含有硼(boron)等雜質的擴散劑，待乾燥後，進行熱處理，藉此在表面形成p型擴散層。接著，在基板的表背面，形成由電漿(plasma)CVD(Chemical Vapor Deposition；化學氣相沉積)裝置形成的氮化矽(SiNx)膜作為反射防止膜兼鈍化膜，接著，在受光面側及背面側形成由指狀(finger)電極及匯流(bus)電極組成的電極。然後，對從受光面側擴散層的外周部往內側達一定寬度之位置，以一筆劃狀進行雷射(laser)加工，藉此形成分離溝，將受光面側及背面側的擴散層分離。
在專利文獻1的技術中，係即使在受光面電極與背面電極之間施加逆向偏壓，由於受光面側擴散層已以雷射加工斷開，故在受光面擴散層與背面擴散層相接的部分不會有施加逆向偏壓，因此能夠製作出逆向偏壓漏電流低的太陽電池。
然而，本案的發明人等的研究係指出逆向偏壓漏電的發生部位亦散布在從基板端部往內側數mm的區域。以下，說明逆向偏壓漏電發生的原因，並且說明逆向偏壓漏電散布在從基板端部往內側數mm的區域的原 因。
首先，關於使用p型單晶矽基板作為基板的p型太陽電池，簡單做個說明。p型太陽電池的一般的製造步驟，係在基板兩面形成n型擴散層，在受光面側形成兼具反射防止功能與鈍化功能的SiNx膜，在受光面整面形成梳齒形銀(Ag)電極作為n側電極，在背面整面形成鋁(Al)電極作為p側電極。在如上述的製造步驟中，Al電極係與n型擴散層接觸，因此受光面Ag電極與背面Al電極係隔著n型擴散層形成歐姆(Ohmic)連接。
以上述p型太陽電池的構造評估I-V特性的時，I-V曲線(curve)的矩形性亦即填充因子(Fill Factor)變差，轉換效率低。這是因為成了僅隔介n層的歐姆特性重疊於隔介pn接合的二極體(diode)特性而成的特性曲線之故。此處的歐姆特性的電阻係稱為分流(shunt)電阻Rsh。當分流電阻Rsh小，亦即I-V曲線小，光照射時的轉換效率下降。因此，在p型太陽電池中係在n側電極與p側電極之間將n層分離，藉此使分流電阻Rsh增加，從而使轉換效率提升。
接著，說明使用n型單晶矽基板作為基板的n型太陽電池的情形。在n型太陽電池中，為了獲得高轉換效率，在受光面側形成p型擴散層，在背面側形成n型擴散層，在各者的面形成有鈍化膜。此外，在受光面、背面分別形成有梳齒形Ag電極。當為此構造時，不同於p型太陽電池，背面電極並無直接接觸受光面的p型擴散 層，因此分流電阻Rsh不會下降。然而，在n型太陽電池中，起因於將p型擴散層、n型擴散層個別形成，在施加逆向偏壓時，會引起漏電流。通常，對二極體施加逆向偏壓時，因其整流特性，只會有少量電流流通。然而，當p側、n側雙方的雜質濃度高，兩側的空乏層便會變薄，使施加逆向偏壓施加時由穿隧(tunneling)現象導致的漏電流增加。為了抑制該情形，便必須採取將p型擴散層與n型擴散層的接觸部分，亦即p+/n+接合部去除之方法，或將往p+/n+接合部的路徑斷開之方法。此處，p+、n+等的上標「+」，係表示是高濃度的p層、n層，表示摻雜濃度為基板的基底(base)摻雜濃度1×1016atm/cm3程度以上。
就具體的方法而言，為了將p+/n+接合部亦即基板側面的擴散層去除，能夠利用使用CF4、SF6等氣體(gas)進行的電漿蝕刻(plasma etching)。為了僅蝕基板側面，採取了將基板重疊而僅將側面曝露於蝕刻氣體的對策。此外，為了將往p+/n+接合部的路徑斷開，可使用在受光面的端部附近實施以雷射照射進行的溝加工來將p型擴散層局部去除之方法。相對於此，對背面的端部附近進行雷射照射來將n型擴散層去除的方法並達不到效果。這是因為即使去除n型擴散層，n型基板仍作為往p+/n+接合部的路徑發揮功能。
雖針對在n型太陽電池中需要分離步驟是為了抑制逆向偏壓漏電而非提高分流電阻Rsh進行了說明，但在經分離步驟後仍會有發生逆向偏壓漏電的情形。 漏電的發生部位之偵測係能夠使用熱感攝影儀(thermal camera)。在施加有逆向偏壓的狀態下，以熱感攝影儀進行攝影，便能夠以發熱部位之形式偵測漏電流的部位。據此，便得知漏電部位散布在從基板端部往內側數mm的部分。
只要p+/n+接合部形成在基板側面，上述的以電漿蝕刻進行的分離便有效果。然而，實際上在背面形成n型擴散層時亦有繞回往受光面側的情形，從而有p+/n+接合部移動至受光面側面內的情形。如此一來，即使藉由電漿蝕刻將側面去除，也不過是將p+/n+接合部的n+層側去除而已，n型基板仍作為往p+/n+接合部的路徑發揮功能，逆向偏壓漏電流不會減少。此外，即使藉由雷射照射進行分離加工，只要雷射加工部有在比實際的p+/n+接合部更往n+層側，便不過是將n+層側去除而已，同理，逆向偏壓漏電流不會減少。
在形成n型擴散層時，僅在背面側形成擴散源進行熱處理，藉此應僅會在背面側形成n型擴散層。然而，n型雜質係從擴散源不僅擴散至基板中，亦揮發至氣相中，揮發的n型雜質會重新附著於受光面側而擴散至受光面側的基板內，從而發生所謂的「擴散繞回」，成為逆向偏壓漏電的原因。
此外，為了抑制該擴散繞回，係認為於進行熱處理時令兩片晶圓(wafer)密接再插入熱處理晶舟(boat)使受光面不會曝露在熱處理環境氣體下之方法為有效者。然而，要令兩片晶圓完全密接是不可能的，在受光面側的 基板端部附近仍會形成n型擴散層。此外，係認為為了防止往受光面側擴散而在受光面側形成遮罩(mask)膜之方法為有效者，但當遮罩膜有針孔(pin hole)等缺陷時，會形成透過針孔形成的島狀的n型擴散層，形成為島狀的p+/n+接合部，而經由n型基板而發生逆向偏壓漏電。
從以上狀況可知，難以完全防止n型雜質的繞回，因此需要即使存在n型雜質的繞回仍能夠降低逆向偏壓漏電的構造。
(先前技術文獻) (專利文獻)
專利文獻1：國際專利公開第2014/188773號
本發明係鑒於上述而研創，目的在於獲得逆向偏壓漏電流小的太陽電池。
為了解決上述課題、達成目的，本發明的太陽電池係具有：第1擴散層，係形成在第1導電型的半導體基板的第1主面並含有呈第2導電型之第1雜質；第2擴散層，係形成在與第1主面相對向的第2主面並含有呈第1導電型之第2雜質；第1集電電極，係連接至第1擴散層；及第2集電電極，係連接至第2擴散層。第1擴散層係以第1區域、及包圍第1區域且沿著半導體基板的 周緣部設置成帶狀的第2區域構成，第2區域之第1雜質的擴散深度比第1區域深。
依據本發明，達成能夠獲得逆向偏壓漏電流小的太陽電池之效果。
1‧‧‧n型單晶矽基板
1A‧‧‧受光面
1B‧‧‧背面
1C‧‧‧側面
2‧‧‧p型擴散層
3‧‧‧反射防止膜
4‧‧‧受光面電極
4B‧‧‧匯流電極
4G‧‧‧指狀電極
5‧‧‧n型擴散層
6‧‧‧鈍化膜
7‧‧‧背面電極
9‧‧‧摻雜物糊
10‧‧‧硼玻璃膜
11‧‧‧低濃度硼擴散層
11P‧‧‧含低濃度硼BSG膜
11Q‧‧‧含高濃度硼BSG膜
12‧‧‧高濃度硼擴散層
12P‧‧‧含高濃度硼BSG膜
12Q‧‧‧含低濃度硼BSG膜
14‧‧‧磷玻璃膜
15‧‧‧磷擴散部
21‧‧‧低濃度硼擴散層
22‧‧‧高濃度硼擴散層
23‧‧‧NSG膜
24‧‧‧NSG膜
100、101‧‧‧太陽電池
200、300、400‧‧‧SiC盤
201、301、401‧‧‧周緣部
202、302、402‧‧‧中央部
203‧‧‧平頭孔
303‧‧‧高溫加熱器
304‧‧‧低溫加熱器
403‧‧‧輔助熱源
a1至a3‧‧‧顯示硼的深度分布之曲線
b1‧‧‧顯示磷的深度分布之曲線
R1‧‧‧第1區域
R2‧‧‧第2區域
第1圖係顯示實施形態1的太陽電池的受光面側的外觀之俯視圖。
第2圖係第1圖的剖面圖。
第3圖係示意性顯示實施形態1的太陽電池的高濃度硼擴散層之圖。
第4圖係顯示實施形態1的太陽電池的製造方法之流程圖(flow chart)。
第5圖(a)至第5圖(g)係顯示實施形態1的太陽電池的製造方法之圖。
第6圖(a)及第6圖(b)係避免偏壓漏電的原理的說明圖。
第7圖係實施形態1的太陽電池的硼及磷的深度分布(profile)的說明圖。
第8圖係實施形態1的太陽電池的硼及磷的深度分布的說明圖。
第9圖係實施形態1的太陽電池的硼及磷的深度分布的說明圖。
第10圖係顯示實施形態2的太陽電池的製造方法之流程圖。
第11圖(a)至第11圖(f)係顯示實施形態2的太陽電池的製造方法之圖。
第12圖係實施形態2的太陽電池的製造方法所使用的基板載置台的說明圖。
第13圖係顯示實施形態2的太陽電池的製造方法所使用的基板載置台的變形例1之說明圖。
第14圖係顯示實施形態2的太陽電池的製造方法所使用的基板載置台的變形例2之說明圖。
第15圖係實施形態3的太陽電池的剖面圖。
第16圖係顯示實施形態3的太陽電池的製造方法之流程圖。
第17圖(a)至第17圖(e)係顯示實施形態3的太陽電池的製造方法之圖。
第18圖(a)至第18圖(d)係顯示實施形態3的太陽電池的製造方法之圖。
第19圖係顯示實施形態3的太陽電池的硼及磷的深度分布之圖。
第20圖係顯示實施形態4的太陽電池的製造方法之流程圖。
第21圖(a)至第21圖(g)係顯示實施形態4的太陽電池的製造方法之圖。
以下，根據圖式詳細說明本發明的太陽電池及太陽電池之製造方法。另外，本發明並不限於以下的記述內容，在不脫離本發明主旨的範圍內當能夠適當進行變更。此外，在以下所示的圖式中，為了容易理解，各構件的比例有不同於實物的情形。各圖式間亦同。此外，為了圖面的易讀性，即使為俯視圖亦有加上陰影線(hatching)的情形。
實施形態1.
第1圖係顯示實施形態1的太陽電池的受光面側的外觀之俯視圖，第2圖係第1圖的剖面圖。第3圖係示意性顯示實施形態1的太陽電池的高濃度硼擴散層之圖。在實施形態1的太陽電池100中，作為第1擴散層的p型擴散層2係具有：第1區域R1，係具有第1擴散深度；及第2區域R2，係沿著半導體基板的周緣部設置成帶狀並包圍第1區域R1，且第1雜質的擴散深度比第1區域R1深。第1區域R1係以擴散深度淺的低濃度硼擴散層11構成。第2區域R2係以擴散深度比第1區域R1深的高濃度硼擴散層12構成。另外，在第2圖中係省略了中央部的受光面電極4。
在作為具有第1導電型的晶體系的半導體基板發揮功能的n型單晶矽基板1的屬於第1主面之受光面1A及與屬於第1主面相對向的第2主面之背面1B，係以10μm(micrometer；微米)程度的深度形成有將光封住之 用的稱為紋理的表面凹凸部。此外，在n型單晶矽基板1的受光面1A側的紋理面係形成厚度0.4μm的屬於第2導電型的半導體層之p型擴散層2，而形成pn接合。在該p型擴散層2上形成有降低反射而用以提高光利用率之由氮化矽膜構成的反射防止膜3。接著，在受光面1A側的表面係有由許多細的指狀電極4G及數條與指狀電極4G正交的粗的匯流電極4B構成的受光面電極4貫通反射防止膜3形成。此處，雖然在n型單晶矽基板1的表面係形成有紋理，但省略圖示。
n型單晶矽基板1係具有：受光面1A，係屬於光射入之側；背面1B，係與受光面1A相對向；及側面1C，係位在受光面1A與背面1B之間，連接受光面1A與背面1B。背面1B係位在受光面1A的背側之面，具有與受光面1A相同的形狀。在本實施形態中，受光面1A與背面1B的平面形狀係如第1圖所示進行過去角加工的角加工晶圓(pseudo-square wafers)，但亦能夠使用正方形。
另一方面，在太陽電池100的背面1B，係在形成在n型單晶矽基板1上的n型擴散層5上，有由許多細的指狀電極及數條與指狀電極正交的粗的匯流電極構成的背面電極7貫通鈍化膜6形成。受光面電極4相當於第1集電電極，背面電極7相當於第2集電電極。
n型單晶矽基板1係例如一邊為150mm至160mm程度、厚度為150μm至250μm程度的進行過角加工的矩形平板。
如顯示第2圖中受光面1A側之圖之第1圖所示，受光面1A側的電極係具有匯流電極4B及連接至匯流電極4B的指狀電極4G。匯流電極4B係具有寬度1mm至3mm程度的寬廣寬度，在受光面1A上互相平行地設置兩條至四條程度。此外，指狀電極4G係以與該匯流電極4B垂直相交之方式，在受光面1A上以1mm至5mm程度的間距(pitch)設置許多條。指狀電極4G的寬度為20μm至200μm程度。如上述的匯流電極4B、指狀電極4G的厚度為10μm至20μm程度。另外，在受光面1A的整面係形成有使光的吸收提升之用的反射防止膜3。
背面1B側的電極雖未圖示，但係以與受光面1A側的集電電極相同之方式形成。
此處，指狀電極4G、背面指狀電極係具有將藉由光電轉換而生成的載子集電的功用。匯流電極4B、背面匯流電極係具有將利用指狀電極4G、背面指狀電極而集電的載子輸出至外部的功用。
另外，如上述，在受光面1A的周緣部設置有由擴散深度深的高濃度硼擴散層12構成的第2區域R2，包圍由擴散深度淺的低濃度硼擴散層11構成的第1區域R1。當將從第1雜質的雜質濃度成為1×1016atm/cm3的受光面1A表面起算的深度定義為擴散深度時，第2區域R2係位在第1主面之中的從基板端緣起寬5mm的區域，第2區域R2內的擴散深度比第1區域R1內的平均擴散深度大。
依據上述構成，在背面1B形成n型擴散層5作為含有屬於第2雜質之磷的第2擴散層的步驟中，當屬於第2雜質之磷非計劃性地繞回形成在受光面1A側的端部，且存在於比屬於第1雜質之硼深的區域，逆向偏壓漏電流便會增大。當為了避免上述情形而加深整個受光面1A的硼的擴散深度，再結合便會增大，導致轉換效率降低。在實施形態1中係僅在磷會繞回形成的端部5mm寬度加深擴散深度，藉此，可降低逆向偏壓漏電並抑制太陽電池的特性降低。
接著，針對實施形態1的太陽電池之製造方法進行說明。第4圖係顯示太陽電池的製造方法之流程圖，第5圖(a)至第5圖(g)係顯示第4圖的太陽電池的製造方法之步驟剖面圖。
首先，就半導體基板而言例如準備厚數百μm的n型單晶矽基板1，進行基板洗淨，如第5圖(a)所示，在步驟S101進行基板準備。
在進行損傷(damage)去除後，在紋理蝕刻步驟S102，進行n型單晶矽基板1的異向性蝕刻，如第5圖(b)所示，在n型單晶矽基板1的受光面1A側及背面1B側的表面形成由微小凹凸構成的紋理。另外，關於構成紋理的凹凸的尺寸，係一個突起的一邊為0.1μm至10μm程度，非常微細，故在圖中並未表現出凹凸形狀。在用以形成紋理構造之蝕刻步驟中，係使用在6%的NaOH(氫氧化鈉)水溶液混合10%異丙醇(isopropano1)而成者。將藥液溫度設 定在80℃，將切片(slice)成板狀的n型單晶矽基板1浸漬10分鐘，藉此在基板表面整面獲得紋理形狀。在此步驟中，基板表面係蝕刻10μm，因此能夠將進行切片時形成在基板表面的損傷層也同時去除。此處雖係使用在NaOH水溶液混入異丙醇而成者，但亦可使用在NaOH水溶液或KOH(氫氧化鉀)水溶液等鹼性水溶液加入市售的紋理蝕刻用添加劑而成者等其他蝕刻液。此外，當為多晶矽基板時，亦能夠使用氫氟酸、硝酸混合液。此外，就上述紋理蝕刻處理的前處理而言，藉由將矽基板浸於未加有異丙醇的高溫NaOH水溶液，亦能夠事先將損傷層去除。此外，紋理構造的製作方法係亦能夠採用以反應性離子蝕刻(Reactive Ion Etching；RIE)進行的方法而非以如上述的溶液處理進行。
然後，在步驟S103，如第5圖(b)所示，在n型單晶矽基板1的受光面1A端部印刷摻雜物糊(dopant paste)9。在本實施形態中，係使用網版(screen)印刷法，將含硼摻雜物糊9印刷形成為從基板端部起寬5mm的帶狀。第3圖係顯示形成區域之示意圖。關於印刷版，只要能夠形成上述所示圖案(pattern)，則可使用任何規格，例如能夠使用線徑φ 20μm、網目數(mesh count)290、乳劑厚10μm的印刷版。此外，此處雖未說明，但亦能夠在基板端部區域以外，例如相當於受光面電極4之位置的部分，亦同時形成含硼摻雜物糊9，形成為選擇性射極。在印刷後係以250℃的乾燥爐乾燥10分鐘。
接著，在硼擴散步驟S104，如第5圖(c)所示，在受光面1A同時形成低濃度硼擴散層11及高濃度硼擴散層12。具體而言，在石英玻璃製的晶舟上以3.5mm的間距載置300片n型單晶矽基板1，插入加熱至750℃的橫型爐的石英管(tube)內。一邊導入在10SLM的氮氣混入10%的氧氣而成的混合氣體一邊升溫至960℃，保持10分鐘，藉此進行含硼摻雜物糊9所含有機成分的燃燒、硼氧化物的熔融、硼往n型單晶矽基板1的熱擴散。此時，摻雜物糊9係變化成硼玻璃(boron glass)。接著，將材料氣體導入爐內並保持10分鐘，藉此在未形成有摻雜物糊9的基板表面進行硼玻璃膜10的成膜、硼從硼玻璃膜10往矽基板內的熱擴散。此處，所謂的材料氣體，係採用於封入在玻璃容器的三溴化硼(BBr3)使氮氣鼓泡(bubbling)，而作成BBr3蒸氣者。10分鐘後，停止材料氣體，再保持60分鐘，藉此使硼擴散得更深。然後降溫至750℃，將晶舟從爐管取出。此時，在基板表面係形成有低濃度硼擴散層11及高濃度硼擴散層12，在低濃度硼擴散層11及高濃度硼擴散層12上形成有硼玻璃膜10。
關於以上述方法形成的硼擴散層的片電阻(sheet resistance)，在摻雜物糊形成區域為20Ω/□，在沒有形成摻雜物糊9的部分為140Ω/□。此外，以利用SIMS(secondary ion mass spectroscopy；二次離子質譜分析法)進行的深度分析，評估硼濃度成為1×1016atm/cm3的擴散深度，結果，在摻雜物糊形成區域為540nm，在沒有形成 摻雜物糊9的部分為400nm。
此處雖係使用橫型爐，但亦可使用縱型爐；若為p型雜質，亦能夠使用BBr3以外的材料。
接著，如第5圖(d)所示，在背面擴散層蝕刻步驟S105，將背面硼擴散層去除。在硼擴散步驟S104中亦在背面1B形成了硼擴散層，故將該硼擴散層予以蝕刻去除。為了選擇性地僅蝕刻背面1B，使用下述的蝕刻方式：將圓筒狀的滾筒(roller)平行排列於注滿蝕刻液的藥液槽的液面，藉由旋轉滾筒來搬送載置於滾筒上的晶圓。藉由旋轉滾筒，使滾筒表面中浸泡於藥液之部分所附著的藥液送達晶圓背面，藉此，蝕刻基板的背面1B。就藥液而言，係使用將HF(氫氟酸)：HNO3(硝酸)：純水以1：7：3的比例混合而成的藥液，將藥液溫度維持在12℃。完成上述蝕刻的晶圓係接著一邊由平行排列的滾筒搬送一邊經純水澆淋(shower)洗淨、KOH處理、純水澆淋洗淨、乾燥後取出。其中的KOH處理係亦稱為瑕疵(stain)處理，係將進行HF+HNO3處理時在去除掉硼擴散層的背面1B形成的粗糙予以蝕刻去除。藥液為10%KOH，處理溫度為常溫。此外，在進行KOH處理時，係以使晶圓潛入到液面下的狀態進行滾筒搬送。由於在此背面去除步驟中並未有以HF進行的浸漬步驟，故受光面1A的硼玻璃膜10係留存下來。
然後，如第5圖(e)所示，在磷擴散步驟S106，在n型單晶矽基板1的背面1B形成磷玻璃膜14。具體而言，將n型單晶矽基板1載置於與步驟S104相同的 石英玻璃製的晶舟，此時係將兩片基板以受光面1A彼此密接的方式重疊，插入晶舟上的一處槽縫(slit)。這是為了使磷不會擴散至受光面1A側的對策。在如上述將600片基板載置到間距3.5mm的晶舟的狀態下，插入加熱至750℃的橫型爐的石英管內。一邊導入10SLM的氮氣一邊升溫至850℃，將材料氣體導入爐內，保持10分鐘，藉此進行磷玻璃膜14在n型單晶矽基板1的背面1B的成膜、磷從磷玻璃膜14往矽基板內的熱擴散。此處，所謂的材料氣體，係採用於封入在玻璃容器的氧氯化磷(POCl3)使氮氣鼓泡而作成為POCl3蒸氣之氣體。10分鐘後，停止材料氣體，再保持17分鐘，藉此使磷擴散得更深。然後降溫至750℃，將晶舟從爐管取出。此時，在基板的背面1B係形成有n型擴散層5，在n型擴散層5的上層形成有磷玻璃膜14。以上述方法形成的n型擴散層5的片電阻為40Ω/□。利用SIMS評估磷的擴散深度的結果，磷濃度成為1×1016atm/cm3的深度為420nm。此處雖係使用橫型爐，但亦可使用縱型爐，若為n型雜質，亦能夠使用POCl3以外的材料。
如第5圖(f)所示，在端面pn分離處理步驟S107，進行p+/n+接合部的分離。藉由在CF4、O2、N2的混合氣體中進行電漿處理，將基板側面的硼玻璃膜10及低濃度硼擴散層11去除。為了僅去除側面，採取下述的措施：將200片基板重疊，以與基板相同尺寸的壓板夾住，藉此，使得僅基板側面曝露於蝕刻氣體。此時，若基板間有間隙，蝕刻氣體便會侵入，導致受光面1A或背面1B的硼擴散層 或磷擴散層遭到蝕刻，故採取於壓板間施加一定的壓力而在排除掉基板間的間隙之狀態下進行蝕刻處理的措施。在蝕刻處理後係再次送回匣盒(cassette)，在10%HF中浸漬4分鐘，藉此將受光面1A及背面1B的硼玻璃、磷玻璃去除。
在受光面反射防止膜形成步驟S108，係形成由氧化鋁Al2O3與氮化矽SiN的積層膜構成的反射防止膜3。Al2O3膜係使用ALD方式(Atomic Layer Depotision；原子層沉積法)形成。即，在基板溫度保持在200℃的狀態下令TMA(Trimethyl Alumium；三甲基鋁)蒸氣、水蒸氣個別交互接觸基板表面，藉此一次一原子層地形成Al2O3膜。等到膜厚達到5nm，放入熱處理爐，進行600℃、20分鐘的退火(anneal)處理。由於Al2O3膜具有負的固定電荷，故作為p層的表面鈍化膜使用時，有使p層內生成的少數屬於載子之電子遠離缺陷多的界面之效果，發揮良好的鈍化性。但由於膜厚薄，折射率亦較低，為1.76程度，故不會作為反射防止膜發揮功能。因此，習知會在Al2O3膜上積層使用向來作為反射防止膜使用的SiN膜。關於SiN的成膜，係利用使用SiH4與NH3的混合氣體進行的平行平板式的PE-CVD(Prasma Enhanced Chemical Vapor Deposition；電漿輔助化學氣相沉積)方式形成折射率2.0的膜。
接著，在背面鈍化膜形成步驟S109，如第5圖(g)所示，以PE-CVD形成SiN膜作為鈍化膜6。由於SiN膜具有正的固定電荷，故在作為背面1B側的屬於n型擴散層5之磷擴散層的鈍化膜使用時，有使n層內生成的 少數屬於載子之電洞遠離缺陷多的界面之效果，發揮良好的鈍化性。
最後，在電極印刷繞結步驟S110，以網版印刷將在含銀Ag糊添加有數%鋁Al而成的糊印刷至受光面1A，而形成受光面電極4。受光面電極4係亦能夠如第1圖及第2圖中所示，採用指狀電極4G與匯流電極4B之組合。在本實施形態中，就指狀電極4G而言，以1.5mm的間距平行排列寬度50μm的線狀電極，並且就受光面側的匯流電極4B而言，以形成與受光面電極4正交的位置關係之方式，以39mm的間距平行排列四條寬度1mm的線狀電極。受光面電極4係在印刷後以250℃乾燥5分鐘。
接著，以網版印刷將含Ag糊印刷至基板的背面1B，形成背面電極7。背面電極7亦能夠與第1圖所示的受光面電極4同樣地採用指狀電極與匯流電極之組合。在本實施形態中，就指狀電極而言，以1.2mm的間距平行排列寬度50μm的線狀電極，並且就匯流電極而言，以形成與指狀電極正交的位置關係之方式，以39mm的間距平行排列四條寬度1mm的線狀電極，組成背面電極7。以上，揭示了受光面、背面電極的材料、排列方式，但該些僅是一例，只要能夠獲得所期望的性能，亦可為其他的材料、排列方式。
接著，將形成有供形成受光面電極4及背面電極7之用的電極糊之基板導入隧道爐，以峰值(peak)溫度800℃、3秒進行短時間熱處理。藉此，糊中的樹脂成 分消失，受光面電極4所含有的玻璃粒子係貫通SiN膜/Al2O3膜的積層膜，所含有的Al係與p型擴散層2形成合金層，所含有的Ag粒子係接觸合金層，獲得電性導通。此外，背面電極7所含有的玻璃粒子係貫通SiN膜，所含有的Ag係接觸n型矽，獲得電性導通。經以上步驟，以實施形態1製得在受光面1A具有p型擴散層，在背面1B具有n型擴散層的n型矽太陽電池。
接著，說明實施形態1的太陽電池100能夠降低逆向偏壓漏電的理由。第6圖(a)及第6圖(b)係迴避偏壓漏電的原理的說明圖。第6圖(a)係在實施形態1的太陽電池的受光面1A端部局部地擴散有磷而成為n+型擴散層的磷擴散部15的剖面示意圖。第6圖(b)係通例的太陽電池的受光面1A端部的剖面示意圖。若非必要地擴散的n+型擴散層到達n型單晶矽基板1，則對太陽電池施加逆向偏壓時，會透過n型單晶矽基板1對n+層與受光面的p+層之界面施加逆向偏壓，使漏電流增大。相對於此，在實施形態1的太陽電池100中，如第6圖(a)所示，係令受光面1A端部的p+層的接合深度更深，因此n+層沒有到達n型單晶矽基板1，故對p+/n+接合部係不會施加逆向偏壓。
接著，顯示硼與磷的擴散深度分布，針對逆向偏壓漏電的有無與太陽電池特性間之關係進行說明。第7圖中以曲線a1顯示低濃度硼擴散層11的硼的深度分布。峰值濃度為1×1020atm/cm3，成為1×1016atm/cm3的深度為400nm。1×1016atm/cm3係對應於n型單晶矽基板1的磷 濃度，因此，將400nm附近定義為接合深度。在如該構造所示連接p/n接合兩側的情形中，當如本次所示單側的摻雜濃度低時，會在摻雜濃度低之側形成厚的空乏層，逆向偏壓時，流通於接合的穿隧電流小。
相對於此，第8圖中係設想為第6圖(b)的磷擴散部15，以曲線a1顯示硼的深度分布，並且以曲線b1顯示磷的深度分布。在全部的深度，磷濃度皆超過硼濃度，形成為n+層。此時，由於相鄰接的p+層與磷擴散部15的n+層之接合面為雙方皆為高濃度的兩側接合，故彼此的空乏層皆薄，在施加逆向偏壓時，流通於接合的穿隧電流係增大，使逆向偏壓漏電流變大。
另一方面，第9圖中係設想為第6圖(a)的磷擴散部15，以曲線a2顯示硼的深度分布，並且以曲線b1顯示磷的深度分布。磷雖有擴散，但硼分布係在表面濃度、深度上皆增加，故在全部的深度，硼濃度皆超過磷濃度，維持為p+層。實質上為與第7圖所見相同的p+/n-接合，即使施加逆向偏壓，漏電流也是小。然而，由於此分布係令硼的擴散總量增加，故光載子的再結合會增加，太陽電池特性之中的短路電流密度Jsc、開路電壓Voc會降低。因此，必須將令硼總量增加的區域限定在最小限度。為此，本案的發明人等係對可能出現磷擴散部15的區域進行了調査。
關於磷往受光面的繞回擴散，雖然藉由進行磷擴散時的基板重疊而可以某程度抑制，但預料會因 POCl3氣體從重疊端部侵入而在基板端部發生繞回擴散。此外，雖然藉由背面的氧化膜而可阻礙磷擴散，但若氧化膜有缺落，則在同時發生POCl3氣體的侵入時，磷擴散便可能發生。氧化膜缺落的原因有因接觸造成的物理性缺落或因基板污染造成的硼玻璃膜的形成不良等，不論在受光面的哪個位置皆有可能隨機(random)發生。另一方面，因POCl3氣體侵入造成的擴散預料係限定在基板端部附近。因此，對因POCl3氣體侵入造成的繞回寬度進行評估。關於評估方法，係以p型基板為監視(monitor)基板，重疊兩片進行磷擴散處理，藉由電阻量測來量測擴散至密接面的擴散繞回寬度。結果，從端部到內側5mm觀察到了電阻變化，可知在該區域有磷擴散發生。因此，這指出關於令硼濃度增加的區域，限定在從基板端部起寬5mm的範圍係有效地兼顧到逆向偏壓漏電的抑制及太陽電池特性的提升。
此外，在相當於受光面電極位置的部分形成含硼摻雜物糊而形成選擇射極構造時，以包圍基板周緣部之方式環狀形成含硼摻雜物糊，藉此不需增加工數便能夠與選擇射極構造的形成同時形成，故製造容易。
實施形態2.
實施形態2的太陽電池的特徵在於受光面1A側的屬於p型擴散層2之硼擴散層的形成方法，第10圖係顯示太陽電池的製造方法之流程圖，第11圖(a)至第11圖(f)顯示步驟剖面圖。與實施形態1的太陽電池的製造方法之間的 差異在於：在第3個步驟中使用常壓CVD來成膜含有高濃度硼的含高濃度硼BSG(Boron Silicate Glass；硼矽酸鹽玻璃)膜12P及含有低濃度硼的的含低濃度硼BSG膜11P，在退火步驟S204S進行退火，藉此將硼擴散至基板中。此外，在此方法中，能夠僅在受光面形成低濃度硼擴散層11及高濃度硼擴散層12，故不需要背面擴散層蝕刻步驟S105。以下，利用第10圖及第11圖詳細說明各步驟。
第11圖(a)中所示的基板準備步驟S201及紋理蝕刻步驟S202係與實施形態1相同，故省略說明。
接著，如第11圖(b)所示，藉由BSG膜及NSG膜成膜步驟S203S，使用常壓CVD依序積層BSG膜與NSG(Non-doped Silicate Glass；無摻雜之矽酸鹽玻璃)膜23。此處，BSG膜係由硼濃度低的含低濃度硼BSG膜11P及硼濃度高的含高濃度硼BSG膜12P構成。然後，藉由退火步驟S204S從含低濃度硼BSG膜11P、含高濃度硼BSG膜12P將硼擴散至n型單晶矽基板1內，僅在受光面1A側形成低濃度硼擴散層11及高濃度硼擴散層12。關於常壓CVD，係將加熱至500℃的n型單晶矽基板1水平搬送插入大氣壓的SiH4、O2的混合氣體中來形成SiO2膜。n型單晶矽基板1係以載置在SiC盤(tray)的狀態搬送，基板溫度係藉由加熱SiC盤來設定。此外，藉由在上述氣體混合少量的B2H6氣體，亦能夠形成摻雜有硼的SiO2膜。以下，將SiO2稱為NSG膜23，將摻雜有硼的SiO2稱為BSG膜。在BSG膜及NSG膜成膜步驟S203S中，係在令n型單晶矽 基板1通過SiH4、O2、B2H6混合氣體中而成膜100nm的含低濃度硼BSG膜11P、含高濃度硼BSG膜12P後，令基板通過SiH4、O2混合氣體中而成膜500nm的NSG膜23。在退火步驟S204S中將硼從含低濃度硼BSG膜11P及含高濃度硼BSG膜12P擴散至n型單晶矽基板1內時，NSG膜23係作為蓋罩(cap)膜發揮功能，雖然成膜之目的是為了防止硼揮散至退火環境氣體中，但NSG膜23的形成係能夠省略。
在成膜含低濃度硼BSG膜11P及含高濃度硼BSG膜12P時，膜中的硼濃度係利用硼濃度會依基板溫度而變化的現象。亦即，當基板溫度低，B2H6的熱分解速度便低，故形成為低濃度，當基板溫度高，B2H6的熱分解速度便高，故形成為高濃度。因此，如第12圖的說明圖所示，對在成膜時作為基板載置n型單晶矽基板1的SiC盤200施行措施，以使基板端部5mm寬度的基板溫度變高之方式設定，藉此如第11圖(b)所示，在基板端部5mm寬度形成硼濃度高的含高濃度硼BSG膜12P，其餘部分形成硼濃度低的含低濃度硼BSG膜11P。
關於實施形態2中所使用的BSG膜之成膜，如第12圖所示，係使用將從端部起5mm寬度程度的周緣部201排除而在中央部202形成有平頭孔203的SiC盤200作為基板載置台。SiC盤200係令與屬於基板周緣部之第2區域R2對應的周緣部201以外的部分凹陷形成為平頭孔203而成。相當於屬於基板周緣部之第2區域R2 之區域係藉由與SiC盤200之接觸所形成的熱傳導而升溫，屬於基板周緣部之第2區域R2以外的屬於基板中央部之第1區域R1係藉由來自SiC盤200的輻射熱而升溫。因熱傳導與熱輻射的差異所造成的升溫速度的不同，n型單晶矽基板1係在屬於基板周緣部之第2區域R2成為較高溫，而形成為於基板面內具有溫度分布。由於此溫度分布，便能夠在同一步驟成膜含低濃度硼BSG膜11P及含高濃度硼BSG膜12P。因此，藉由基板面內的溫度分布，能夠將作為擴散源的BSG膜之膜中的雜質濃度控制為在屬於基板周緣部之第2區域R2比屬於基板中央部之第1區域R1高。
第11圖(c)係第10圖的退火步驟S204S的說明圖。上述步驟S204S係將基板進行退火，使含低濃度硼BSG膜11P及含高濃度硼BSG膜12P中的硼往基板熱擴散之步驟。具體而言，在石英玻璃製的晶舟以3.5mm的間距載置300片矽基板，再插入加熱至750℃的橫型爐的石英管內。一邊導入10SLM的氮氣一邊升溫至1000℃，保持30分鐘，藉此，將含低濃度硼BSG膜11P及含高濃度硼BSG膜12P所含的硼往矽基板熱擴散。然後降溫至750℃，將晶舟從爐管取出。此時，在基板表面係對應於含低濃度硼BSG膜11P、含高濃度硼BSG膜12P中的硼濃度而形成有低濃度硼擴散層11及高濃度硼擴散層12，在低濃度硼擴散層11及高濃度硼擴散層12上留存有含低濃度硼BSG膜11P及含高濃度硼BSG膜12P、NSG膜23。
關於以上述方法形成的硼擴散層的片電阻，在高濃度硼擴散層12為60Ω/□，在低濃度硼擴散層11為103Ω/□。此外，以利用SIMS進行的深度分析，評估硼濃度成為1×1016atm/cm3的擴散深度，結果，在高濃度硼擴散層12為500nm，在低濃度硼擴散層11為380nm。
在此方法中，由低濃度硼擴散層11及高濃度硼擴散層12構成的p型擴散層2係僅形成在受光面1A側，因此不需要實施形態1中第5圖(d)所示的背面擴散層蝕刻步驟S105，但若因第11圖(b)的步驟S203S中的BSG膜成膜步驟中的往背面的繞回，或第11圖(c)的退火步驟S204S的往背面1B的繞回擴散而使硼擴散層亦往背面1B側形成的話，則亦可加上背面擴散層蝕刻步驟。
第11圖(d)至第11圖(f)係分別相當於第10圖的步驟S206至S210之說明圖。該些步驟S206至步驟S210係分別為在背面形成n型擴散層5的磷擴散步驟S206，將p+/n+接合部分離的端面pn分離處理步驟S207，受光面反射防止膜形成步驟S208，背面鈍化膜形成步驟S209，電極印刷燒結步驟S210，由於與第5圖(e)至第5圖(g)相同，故省略說明。經以上步驟，以實施形態2製得在受光面1A具有p型擴散層，且在背面具有n型擴散層的n型矽太陽電池。
在實施形態2中係與實施形態1同樣地，在端部5mm實現硼深度較深的擴散，在其餘部分實現硼深度較淺的擴散，因此能夠兼顧逆向偏壓漏電的抑制及太陽 電池特性的改善，且又不同於實施形態1，不使用摻雜物糊即能夠同時形成硼的深度較深的擴散及深度較淺的擴散。此外，能夠僅在基板的受光面側選擇性地形成作為擴散源的BSG膜，故也不需要背面擴散層蝕刻步驟，從而能夠謀求工數的簡化。
此外，能夠依基板溫度來控制作為擴散源的BSG膜之膜中的雜質濃度，故生產性亦佳。
如上所述，在實施形態2中係令SiC盤200的與屬於基板周緣部之第2區域R2對應的區域以外凹陷成平頭孔形狀，藉此相當於屬於基板周緣部之第2區域R2之區域係藉由與SiC盤200之接觸的熱傳導而升溫，屬於基板中央部之第1區域R1則藉由來自SiC盤200的輻射熱而升溫。因熱傳導與熱輻射的差異所造成的升溫速度的不同，n型單晶矽基板1係在屬於基板周緣部之第2區域R2成為比基板中央部即第1區域R1高溫，而形成為於基板面內具有溫度分布。藉由該基板面內的溫度分布，能夠將作為擴散源的BSG膜之膜中的雜質濃度控制為在屬於基板周緣部之第2區域R2比屬於基板中央部之第1區域R1高。
並不限定為將SiC盤的周緣部排除而形成平頭孔的方法，亦能夠使用其他用以使SiC盤具有溫度分布的方法。
具體而言，以使作為基板載置台的SiC盤具有溫度分布之方式，調整埋設加熱器(heater)或加熱媒介 的密度，藉此便能夠控制性佳地控制基板面內的溫度分布。就變形例1而言，如第13圖的說明圖所示，將在從端部起寬5mm程度的周緣部301埋設繞圈數多的高溫加熱器303，在中央部302埋設繞圈數較少的低溫加熱器304而成的帶熱源SiC盤300作為基板載置台使用。在相當於屬於基板周緣部之第2區域R2的周緣部301係以高溫加熱器303以高溫熱成，在相當於屬於基板周緣部之第2區域R2以外的屬於基板中央部之第1區域R1的中央部302係以低溫加熱器304以低溫加熱。由於帶熱源SiC盤300的溫度分布，n型單晶矽基板1係在屬於基板周緣部之第2區域R2成為較高溫，而形成為於基板面內具有溫度分布。由於此溫度分布，便能夠在同一步驟成膜含低濃度硼BSG膜11P及含高濃度硼BSG膜12P。因此，藉由基板面內的溫度分布，能夠將作為擴散源的BSG膜之膜中的雜質濃度控制為在屬於基板周緣部之第2區域R2比屬於基板中央部之第1區域R1高。
此外，就變形例2而言，如第14圖的說明圖所示，亦可在相當於屬於基板周緣部之第2區域R2之區域配置輔助熱源403作為額外熱源。藉由配置輔助熱源403，便能夠僅在屬於基板周緣部之第2區域R2選擇性地形成含有高濃度硼的的BSG膜。將對從端部起寬5mm程度的周緣部401進行加熱之用的輔助熱源403，沿著屬於基板周緣部之第2區域R2配置在斜上部。作為基板載置台的SiC盤400係以通例的平板狀的台構成。SiC盤400 本身係設計為不論周緣部401還是中央部402皆同樣具有未圖示的均一熱源。屬於基板周緣部之第2區域R2藉由輔助熱源403選擇性加熱而成為更高溫，從而在屬於基板周緣部之第2區域R2與屬於基板中央部之第1區域R1形成溫度分布。如上所述，n型單晶矽基板1係在屬於基板周緣部之第2區域R2成為較高溫，而形成為於基板面內具有溫度分布。由於此溫度分布，便能夠在同一步驟成膜含低濃度硼BSG膜11P及含高濃度硼BSG膜12P。因此，藉由基板面內的溫度分布，能夠將作為擴散源的BSG膜之膜中的雜質濃度控制為在屬於基板周緣部之第2區域R2比屬於基板中央部之第1區域R1高。
依據實施形態2的太陽電池之製造方法，能夠控制性佳地形成濃度相異的BSG膜，不需增加工數即能夠極容易地在基板的周緣部形成深度較深的高濃度硼擴散層。
如上所述，在實施形態2的太陽電池之製造方法中，以氣相法而控制性佳地成膜濃度相異的BSG膜係能夠藉由採用以下的方法來實現。在第1方法中，第1成膜步驟係含有下述步驟：將半導體基板配設於令與半導體基板的周緣部對應的區域以外的部分凹陷成平頭孔狀而成的基板載置台，而僅令相當於周緣部的區域抵接於基板載置台，在使半導體基板的周緣部的溫度成為比中央部更高的狀態下成膜BSG膜。在第2方法中，第1成膜步驟係含有下述步驟：將半導體基板配置於與半導體基板的周緣 部對應的區域的溫度比中央部高的基板載置台，在使半導體基板的周緣部的溫度成為比中央部高的狀態下成膜BSG膜。在第3方法中，第1成膜步驟係含有下述步驟：於與半導體基板的周緣部對應的區域上方配置輔助熱源，在使半導體基板的周緣部的溫度成為比中央部更高的狀態下成膜BSG膜。
實施形態3.
在實施形態3中，係說明既抑制逆向偏壓漏電，並使太陽電池特性提升的例子。如第15圖所示，在實施形態3的太陽電池101中，基板周緣部的第2區域R2係以擴散至較深位置的高濃度硼擴散層22構成。如實施形態1中所說明，逆向偏壓漏電係發生在逆向偏壓施加於p+/n+界面時。按此思維，在往表面的磷繞回擴散部中，如第19圖顯示深度與雜質濃度之關係的曲線所示，不需要將深度方向全域皆形成為高濃度的p+型擴散層，只要將與n型基板相接的區域形成為高濃度的p+型擴散層即可。藉此，逆向偏壓係施加於p+/n基板界面，漏電流因n型單晶矽基板的空乏層的厚度而抑制得較低。另一方面，由於n型單晶矽基板表面的硼擴散量不需要增加，故能夠抑制由再結合造成的Jsc降低、Voc降低，能夠比實施形態1及2更加提升太陽電池特性。擴散至較深位置的高濃度硼擴散層22的表面硼濃度係與低濃度硼擴散層21相同程度，而擴散深度比磷的深度分布b1更深。
第16圖係顯示實施形態3的太陽電池的製造方法之流程圖。以下，利用第17圖(a)至第17圖(e)及第18圖(a)至第18圖(d)詳細說明各步驟。在實施形態3中係使用摻雜物糊9形成高濃度硼擴散層12，在去除摻雜物糊9後，在將深度較淺的低濃度硼擴散層21形成於受光面1A時的熱步驟，令高濃度硼擴散層22擴散至更深的位置，藉此在基板周緣部的深度較深的位置形成以高濃度硼擴散層22構成的第2區域R2。
在實施形態3係如第15圖所示，以高濃度硼擴散層22構成的第2區域R2的擴散深度係比以低濃度硼擴散層21構成的第1區域R1的擴散深度深。另外，以高濃度硼擴散層22構成的第2區域R2表面的硼的濃度係與低濃度硼擴散層21相同程度。當為了在端部5mm的第2區域R2擴散地較深而令硼的總量增加，再結合便會增大，導致轉換效率降低。相對於此，在實施形態3的太陽電池101中，係僅令使逆向偏壓漏電降低的屬於深度較深的部分之第2區域R2的硼深度增加，沒有令第1區域R1表面的雜質濃度增加，藉此既降低逆向偏壓漏電，也能夠進一步抑制太陽電池特性的降低。另外，藉由雜質的下方擴散，既使在第2區域R2的表面，雜質濃度亦比實施形態2時低，既謀求進一步減少載子的再結合，也能夠謀求逆向偏壓漏電的抑制。
第17圖(a)及第17圖(b)所示的基板準備步驟S301、紋理蝕刻步驟S302及受光面端部摻雜物糊印刷 步驟S303係與第5圖(a)及第5圖(b)所示的實施形態1的步驟相同，故省略說明。
接著，係藉由退火步驟S304S，如第17圖(c)所示，藉由退火步驟S304S令硼從摻雜物糊9擴散至基板中，形成高濃度硼擴散層12。具體而言，在石英玻璃製的晶舟以3.5mm的間距載置300片n型單晶矽基板1，插入加熱至750℃的水平式爐的石英管內。一邊導入在10SLM的氮氣混入10%的氧氣而成的混合氣體一邊升溫至940℃，保持10分鐘，藉此進行含硼摻雜物糊9所含有機成分的燃燒、硼氧化物的熔融、硼往n型單晶矽基板1的熱擴散。此時，摻雜物糊9係變化成硼玻璃。然後降溫至750℃，將晶舟從爐管取出。此時，在基板表面係在之前形成摻雜物糊9的區域形成有高濃度硼擴散層12，在表面係留存有硼玻璃。接著，在10%HF中浸漬4分鐘，藉此，在摻雜物糊去除步驟S304P將硼玻璃去除。
接著，在硼擴散步驟S304，如第17圖(d)所示，在受光面1A形成深度淺的高濃度硼擴散層12。具體而言，在石英玻璃製的晶舟以3.5mm的間距載置300片n型單晶矽基板1，插入加熱至750℃的橫型爐的石英管內。一邊導入10SLM的氮氣一邊升溫至960℃，保持30分鐘，藉此將高濃度硼擴散層12的硼擴散得更深。此時，由於硼擴散層12上層的硼玻璃層已經去除，故不會有硼追加導入基板中，表面硼濃度係降低，僅擴散深度變深。接著，將材料氣體導入爐內，保持10分鐘，藉此進行硼玻璃 膜在基板表面的成膜，及硼從硼玻璃膜往n型單晶矽基板1內的熱擴散。此處，所謂的材料氣體，係採用於封入在玻璃容器的三溴化硼(BBr3)使氮氣鼓泡，而作成BBr3蒸氣之氣體。10分鐘後，停止材料氣體，再保持60分鐘，藉此，使硼擴散得更深。然後降溫至750℃，將晶舟從爐管取出。此時，在基板表面係形成有深度較淺的低濃度硼擴散層21及深度較深的高濃度硼擴散層22，在低濃度硼擴散層21及高濃度硼擴散層22上形成有硼玻璃膜10。
關於以上述方法形成的硼擴散層的片電阻，在深度較深的高濃度硼擴散層22為120Ω/□，在低濃度硼擴散層21的部分為140Ω/□。此外，以利用SIMS進行的深度分析，評估硼濃度成為1×1016atm/cm3的擴散深度，結果，在深度較深的高濃度硼擴散層22為470nm，在低濃度硼擴散層21的部分為400nm。
於進行擴散時，此處雖係使用橫型爐，但亦可使用縱型爐；若為p型雜質，亦能夠使用BBr3以外的材料。
第17圖(e)及第18圖(a)至第18圖(d)以及背面擴散層蝕刻步驟S305至電極印刷燒結步驟S310係與實施形態1的第5圖(d)至第5圖(g)以及背面擴散層蝕刻步驟S105至電極印刷燒結步驟S110相同，故省略說明。經以上步驟，以實施形態3製得在受光面具有p型擴散層，在背面具有n型擴散層的n型矽太陽電池。
說明能夠以本實施形態抑制逆向偏壓漏電 的理由。在19圖以曲線a3顯示本實施形態所製作出的端部5mm區域的表側的硼的深度分布。設想在該部分發生有磷擴散之情形，並以曲線b1顯示磷的深度分布。由於硼擴散的表面濃度低，故在表面附近係形成磷佔優勢的n+層，而由於硼的擴散深度較深，故在比290nm深的區域係形成硼佔優勢的p+層，p+層係與n型基板接合。因此，當對本構造施加逆向偏壓，逆向偏壓會施加於p+/n-接合部，漏電流因n-層側亦即n型單晶矽基板側的空乏層之擴展而不會增加。
另一方面，第19圖的硼表面濃度係與第7圖所示實施形態1的硼擴散層的表面濃度相同程度的1×1020atm/cm3，故能夠抑制由再結合造成的Jsc降低、Voc降低，能夠比實施形態1、2更加提升太陽電池特性。
另外，第2區域R2的形成係並不限定為以摻雜物糊進行的方法，亦可僅在基板周緣部藉由植入離子而在深度較深的位置選擇性地植入硼等雜質。或者，亦可為變化離子植入的植入能量(energy)，在第1區域R1對深度較淺的位置進行離子植入，在第2區域對深度較深的位置進行離子植入，同時進行熱處理使之擴散。
此外，亦可為藉由擴散距離相異的雜質的組合，同時進行熱處理而僅在基板周緣部的第2區域R2選擇性地形成深度較深的擴散區域。上述各方法在實施形態3的方法中尤其具有效果，但並非僅適用在實施形態3的方法，亦能夠適用在實施形態1及2的方法。
實施形態4.
第20圖係顯示實施形態4的太陽電池的製造方法之流程圖，第21圖(a)至第21圖(g)係顯示實施形態4的太陽電池的製造方法之步驟剖面圖。在實施形態4中係針對更簡便地形成既抑制逆向偏壓漏電並能夠進一步提升太陽電池特性的電池單元(cell)構造之方法進行說明。在實施形態2中，係於在基板周緣部形成硼濃度高的含高濃度硼BSG膜12P，並在包括中央部的內側區域形成硼濃度低的含低濃度硼BSG膜11P後，將基板進行退火，藉此在基板周緣部形成高濃度硼擴散層12，在中央部形成低濃度硼擴散層11。藉此，硼擴散深度係在基板周緣部比以基板的中央部為首的內側區域深，故能夠將逆向偏壓漏電抑制得較低。相對於此，在實施形態4的太陽電池的製造方法中，係在表面又再形成低濃度層，藉此，能夠更進一步抑制由再結合造成的Jsc降低、Voc降低。以下，說明其詳情。
在實施形態4中，係同實施形態2的太陽電池之製造方法中的第11圖(c)所示步驟，如第21圖(c)所示，於在基板周緣部形成硼濃度高的含高濃度硼BSG膜12P，在包括中央部的內側區域形成硼濃度低的含低濃度硼BSG膜11P後，將基板進行退火，藉此在基板周緣部形成高濃度硼擴散層12，在中央部形成低濃度硼擴散層11。接著，在藉由以HF進行的蝕刻將NSG膜23去除後，在基板周緣部又再成膜硼濃度低的含低濃度硼BSG膜12Q，在包 括中央部的內側區域又再成膜硼濃度高的含高濃度硼BSG膜11Q，並進行退火。藉此，在基板周緣部係形成表面濃度低但擴散深度深的高濃度硼擴散層12，在基板中央係形成擴散深度淺的低濃度硼擴散層11。
以下，利用第21圖(a)至第21圖(g)詳細說明各步驟。第21圖(a)至第21圖(c)所示的基板準備步驟S401至紋理蝕刻步驟S402、退火步驟S404S係與第11圖(a)至第11圖(c)所示的實施形態2的步驟相同，故省略說明。
如第21圖(d)所示，在BSG膜及NSG膜去除步驟S413中，係將基板浸漬於10%的HF水溶液10分鐘，然後以純水洗淨將含低濃度硼BSG膜11P、含高濃度硼BSG膜12P、及NSG膜23去除。
接著，如第21圖(e)所示，藉由BSG膜及NSG膜成膜步驟S413S，使用常壓CVD依序積層含高濃度硼BSG膜11Q、含低濃度硼BSG膜12Q及NSG膜24。此處，BSG膜係由硼濃度高的含高濃度硼BSG膜11Q及硼濃度低的含低濃度硼BSG膜12Q構成。
藉由屬於第2成膜步驟之BSG膜及NSG膜成膜步驟S413S成膜含高濃度硼BSG膜11Q、含低濃度硼BSG膜12Q及NSG膜24的成膜步驟，係與實施形態2中說明的相同。常壓CVD係將加熱至500℃的n型單晶矽基板1水平搬送插入大氣壓的SiH4、O2的混合氣體中來形成SiO2膜的方式。此時，n型單晶矽基板1係以載置在SiC 盤的狀態搬送，基板溫度係藉由加熱SiC盤來設定。此外，藉由在上述氣體混合少量的B2H6氣體，形成摻雜有硼的SiO2膜。在BSG膜及NSG膜成膜步驟S413S中，係令n型單晶矽基板1通過SiH4、O2、B2H6混合氣體中而成膜100nm的含高濃度硼BSG膜11Q、含低濃度硼BSG膜12Q後，令基板通過SiH4、O2混合氣體中而成膜500nm的NSG膜24。在退火步驟S414S中將硼從含高濃度硼BSG膜11Q及含低濃度硼BSG膜12Q擴散至n型單晶矽基板1內時，NSG膜24成膜之目的雖是作為蓋罩膜發揮功能而防止硼揮散至退火環境氣體中，但此處亦能夠省略NSG膜24的形成。
在成膜含高濃度硼BSG膜11Q及含低濃度硼BSG膜12Q時，膜中的硼濃度係利用硼濃度會依基板溫度而變化的現象。亦即，當基板溫度低，B2H6的熱分解速度便低，故形成為低濃度，當基板溫度高，B2H6的熱分解速度便高，故形成為高濃度。因此，同實施形態2中第1成膜步驟實施的內容，對在成膜時作為基板載置n型單晶矽基板1的SiC盤200施行措施，以使基板端部5mm寬度的基板溫度變低之方式設定，藉此在基板端部5mm寬度形成硼濃度低的含低濃度硼BSG膜12Q，其餘部分形成硼濃度高的含高濃度硼BSG膜11Q。
關於實施形態4中所使用的BSG膜之成膜，係將令第12圖所示概念與平頭孔的高低反轉而在從端部起寬5mm程度的周緣部形成有平頭孔的SiC盤作為基板 載置台使用。SiC盤係令與屬於基板周緣部之第2區域對應的周緣部凹陷形成為平頭孔而成。相當於屬於基板周緣部之第2區域之區域以外係藉由與SiC盤之接觸所形成的熱傳導而升溫，屬於基板周緣部之第2區域以外的屬於基板中央部之第1區域係藉由來自SiC盤的輻射熱而升溫。因熱傳導與熱輻射的差異所造成的升溫速度的不同，n型單晶矽基板1係在屬於基板周緣部之第2區域成為較低溫，而形成為於基板面內具有溫度分布。由於此溫度分布，便能夠在同一步驟成膜含高濃度硼BSG膜11Q及含低濃度硼BSG膜12Q。因此，藉由基板面內的溫度分布，能夠將作為擴散源的BSG膜之膜中的雜質濃度控制為在屬於基板周緣部之第2區域比屬於基板中央部之第1區域低。另外，並不限定為設置平頭孔的方法，亦能夠使用與實施形態2中說明的概念相反而藉由以加熱器或加熱燈(lamp)為首的局部加熱對基板中央部選擇性地進行加熱之方法。如上所述，以氣相法控制性佳地成膜濃度相異的BSG膜，係能夠藉由採用與在實施形態2的太陽電池之製造方法中說明的方法相同的方法來實現。
第21圖(f)以後係與第11圖(c)以後所示實施形態2的步驟相同，故簡化說明，惟在第21圖(e)所示的含高濃度硼BSG膜11Q、含低濃度硼BSG膜12Q及NSG膜24之成膜後，如第21圖(f)所示，藉由退火步驟S414S將硼擴散至n型單晶矽基板1內。在退火步驟S414S中，硼係從藉由BSG及NSG成膜步驟S413S使用常壓CVD成 膜的含高濃度硼BSG膜11Q、含低濃度硼BSG膜12Q擴散至n型單晶矽基板1內。
如上所述，如第21圖(g)所示獲得硼擴散層11、12。接著，步驟S406至步驟S410係分別為在背面形成n型擴散層5的磷擴散步驟S406、將p+/n+接合部分離的端面pn分離處理步驟S407、受光面反射防止膜形成步驟S408、背面鈍化膜形成步驟S409、電極印刷繞結步驟S410，由於與第11圖(f)相同，故省略說明。經以上步驟，以實施形態4亦製得在受光面具有p型擴散層，且在背面具有n型擴散層的n型矽太陽電池。
以下，針對以實施形態4形成的硼分布進行說明。在基板周緣部，係首先形成含高濃度硼BSG膜12P，先藉由進行退火，形成表面濃度高且擴散深度深的硼分布。接著，在將硼濃度高的含高濃度硼BSG膜12P去除後，又再形成含低濃度硼BSG膜12Q並進行退火，藉此雖然硼從表面供給得少，但原已擴散至基板的硼擴散得更深，故形成表面濃度低且擴散深度深的分布。
此處，針對含高濃度硼BSG膜12P與含低濃度硼BSG膜12Q的功用進行說明。從首先形成的含高濃度硼BSG膜12P，硼係因第一次的退火而擴散至基板內，該硼又因第二次的退火而擴散得更深。另外，於第二次的退火時，由於含高濃度硼BSG膜12P已被去除，故第二次的退火時不會有新的硼從含高濃度硼BSG膜12P供給。因此，首先形成的含高濃度硼BSG膜12P係影響硼分布之中 深度較深的部分的形成。相對於此，來自後來形成的含低濃度硼BSG膜12Q的硼由於僅經歷第二次的退火，故係影響比較淺的部分的的硼分布，尤其是最表面的硼分布。
依上述，為了在基板周緣部獲得表面濃度低且擴散深度深的分布，係必須在形成硼濃度高的含高濃度硼BSG膜12P後進行硼濃度低的含低濃度硼BSG膜12Q的形成。
另一方面，在包括基板中央部的內側區域，係首先形成含低濃度硼BSG膜11P，先藉由進行退火，形成表面濃度低、擴散深度淺的分布。在此狀態下，作為射極或作為橫向的導電路徑(path)，硼的絕對量不足，故在將含低濃度硼BSG膜11P去除後又再形成含高濃度硼BSG膜11Q並進行退火，藉此形成成表面濃度高、擴散深度淺的硼擴散層。藉此，能夠確保作為射極發揮功能的硼絕對量及用以確保橫向導電率的硼絕對量。
此處，同前述形成含低濃度硼BSG膜12Q時的理由，為了形成表面濃度高、擴散深度淺的硼擴散層，同樣必須在形成硼濃度低的含低濃度硼BSG膜11P後進行硼濃度高的含高濃度硼BSG膜11Q的形成。
依據實施形態4，實施兩次硼濃度於面內相異的BSG膜的形成步驟與退火步驟之組合，藉此在基板周緣部係獲得表面濃度低、擴散深度深的硼分布，在包括基板中央部的內側區域係能夠確保作為射極發揮功能的硼絕對量且確保用以確保橫向導電率的硼絕對量，故既抑制逆 向偏壓漏電，也能夠抑制載子再結合而維持高轉換效率。
如以上說明，在實施形態1至4的太陽電池中，於形成第2主面的雜質層形成時，即使第2雜質往第1主面的端部繞回，由於繞回的第2雜質與基板之間存在含有第1雜質的第1擴散層，故能夠抑制逆向偏壓漏電。此外，由於包括基板中央部的內側區域的第1擴散層的雜質濃度低，故能夠抑制載子再結合，維持高轉換效率。在製造太陽電池時，係於形成雜質層後，無進行切割(dicing)直接形成電極進行配裝，故擴散雜質時的雜質在背面側的繞回雖會成為顯著的問題，但依據實施形態1至4的太陽電池之製造方法，能夠容易地謀求降低漏電。
另外，在實施形態1至4中雖係針對n型單晶矽基板進行說明，但並不限定為n型單晶矽基板，以p型單晶矽基板、多晶矽基板等晶體系矽基板為首，能夠適用於使用化合物半導體基板的擴散型太陽電池。
以上說明了本發明的數個實施形態，但該些實施形態僅係提示作為例子，並無限定發明的範圍之意。該些新穎的實施形態係能夠以其他各種形態實施，在不脫離發明主旨的範圍內，能夠進行各種省略、置換、變更。該些實施形態及其變形係包含在發明的範圍內，並且包含在申請專利範圍記載的發明及其均等的範圍內。
1‧‧‧n型單晶矽基板
1A‧‧‧受光面
1B‧‧‧背面
1C‧‧‧側面
2‧‧‧p型擴散層
3‧‧‧反射防止膜
4‧‧‧受光面電極
5‧‧‧n型擴散層
6‧‧‧鈍化膜
7‧‧‧背面電極
11‧‧‧低濃度硼擴散層
12‧‧‧高濃度硼擴散層
100‧‧‧太陽電池
R1‧‧‧第1區域
R2‧‧‧第2區域

Claims (15)

  1. 一種太陽電池，係具有：第1擴散層，係形成在第1導電型的半導體基板的第1主面，含有呈第2導電型之第1雜質；第2擴散層，係形成在與前述第1主面相對向的第2主面，含有呈第1導電型之第2雜質；第1集電電極，係連接至前述第1擴散層；及第2集電電極，係連接至前述第2擴散層；其中，前述第1擴散層係以第1區域、及包圍前述第1區域且沿著前述半導體基板的周緣部設置成帶狀的第2區域構成；前述第2區域中，前述第1雜質的擴散深度比前述第1區域深；前述第2區域的前述第1雜質的表面濃度比前述第1區域的第1雜質的表面濃度小。
  2. 如申請專利範圍第1項所述之太陽電池，其中，前述擴散深度係從前述第1雜質的雜質濃度成為1×1016atm/cm3的第1主面表面起算的深度；前述第2區域係位在第1主面之中從基板端緣起寬5mm的區域，前述第2區域內的擴散深度比前述第1區域內的平均擴散深度大。
  3. 如申請專利範圍第1或2項所述之太陽電池，其中，前述半導體基板為n型矽基板；前述第1雜質為硼，前述第2雜質為磷。
  4. 一種太陽電池之製造方法，係包括下述步驟：第1擴散步驟，係在第1導電型的半導體基板的第1主面形成含有呈第2導電型的第1雜質的第1擴散層；第2擴散步驟，係在與前述第1主面相對向的第2主面形成含有呈第1導電型的第2雜質的第2擴散層；在前述第1擴散層形成第1集電電極之步驟；及在前述第2擴散層形成第2集電電極之步驟；其中，前述第1擴散步驟係形成以第1區域及包圍前述第1區域且沿著前述半導體基板的周緣部設置成帶狀的第2區域構成的第1擴散層之步驟；前述第2區域中，前述第1雜質的擴散深度比前述第1區域深；前述第2區域的前述第1雜質的表面濃度比前述第1區域的第1雜質的表面濃度小。
  5. 如申請專利範圍第4項所述之太陽電池之製造方法，其中，前述第1擴散步驟係含有下述步驟：沿著前述半導體基板的周緣部，將含有前述第1雜質的摻雜物糊塗布成帶狀之步驟；及對前述半導體基板表面供給含有第1雜質的擴散源，在前述半導體基板表面形成第1擴散層之步驟。
  6. 如申請專利範圍第5項所述之太陽電池之製造方法，其中，含有下述步驟：在前述塗布步驟後，以前述摻雜物糊作為擴散源，形成前述半導體基板的前述第1主面的前述第1區域之 步驟；及將前述擴散源去除之步驟；前述第1擴散步驟係含有下述步驟：在前述去除步驟後，在前述半導體基板表面形成前述第1區域並且使前述第2區域的擴散深度加深之步驟。
  7. 如申請專利範圍第4項述之太陽電池之製造方法，其中，前述第1擴散步驟係含有下述步驟：第1成膜步驟，係在前述半導體基板的前述第1主面成膜第1雜質含有層，該第1雜質含有層係由沿周緣部設成帶狀且以高濃度含有前述第1雜質的高濃度雜質含有層、及雜質濃度比前述高濃度雜質含有層低的低濃度雜質含有層所構成；及加熱步驟，係令第1雜質從前述第1雜質含有層擴散至前述半導體基板表面。
  8. 如申請專利範圍第7項所述之太陽電池之製造方法，其中，前述第1成膜步驟中，前述半導體基板表面係在前述周緣部比前述周緣部的內側區域高溫。
  9. 如申請專利範圍第8項所述之太陽電池之製造方法，其中，前述第1成膜步驟係含有對前述半導體基板的前述周緣部選擇性地進行加熱之輔助加熱步驟。
  10. 如申請專利範圍第9項所述之太陽電池之製造方法，其中，前述第1成膜步驟係以CVD法成膜BSG膜之步驟。
  11. 如申請專利範圍第7項所述之太陽電池之製造方法，其 中，前述第1擴散步驟更包括下述步驟：第2成膜步驟，係在擴散有前述第1雜質的前述半導體基板的前述第1主面成膜第2雜質含有層，該第2雜質含有層係由沿著周緣部設成帶狀且以低濃度含有前述第1雜質的低濃度雜質含有層、及雜質濃度比前述低濃度雜質含有層高的高濃度雜質含有層所構成；及加熱步驟，係令第1雜質從前述第2雜質含有層擴散至前述半導體基板表面。
  12. 如申請專利範圍第11項所述之太陽電池之製造方法，其中，前述第2成膜步驟中，前述半導體基板表面係在前述周緣部比前述周緣部的內側區域低溫。
  13. 如申請專利範圍第12項所述之太陽電池之製造方法，其中，前述第2成膜步驟係含有對前述半導體基板的前述周緣部的內側區域選擇性地進行加熱之輔助加熱步驟。
  14. 如申請專利範圍第13項所述之太陽電池之製造方法，其中，前述第2成膜步驟係以CVD法成膜BSG膜之步驟。
  15. 如申請專利範圍第4至14項中任一項所述之太陽電池之製造方法，其中，前述半導體基板為n型矽基板；前述第1雜質為硼，前述第2雜質為磷。
TW105123722A 2015-07-30 2016-07-27 太陽電池及太陽電池之製造方法 TWI606601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015151147 2015-07-30
PCT/JP2016/071320 WO2017018300A1 (ja) 2015-07-30 2016-07-20 太陽電池および太陽電池の製造方法

Publications (2)

Publication Number Publication Date
TW201712885A TW201712885A (en) 2017-04-01
TWI606601B true TWI606601B (zh) 2017-11-21

Family

ID=57884811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123722A TWI606601B (zh) 2015-07-30 2016-07-27 太陽電池及太陽電池之製造方法

Country Status (3)

Country Link
JP (1) JP6234633B2 (zh)
TW (1) TWI606601B (zh)
WO (1) WO2017018300A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098265A (zh) * 2019-04-29 2019-08-06 南通天盛新能源股份有限公司 一种n型太阳能电池正面电极金属化方法
EP4287267A1 (en) * 2022-06-01 2023-12-06 Jinko Solar (Haining) Co., Ltd. Photovoltaic cell and photovoltaic module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304098B1 (ko) * 1996-09-06 2002-03-08 다니구찌 이찌로오, 기타오카 다카시 트랜지스터및그제조방법
JP3676954B2 (ja) * 1999-11-08 2005-07-27 シャープ株式会社 光電変換素子およびその製造方法
JP5868290B2 (ja) * 2012-08-23 2016-02-24 三菱電機株式会社 光起電力装置およびその製造方法
JP2014146766A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 太陽電池の製造方法及び太陽電池
JP2015130406A (ja) * 2014-01-07 2015-07-16 三菱電機株式会社 光起電力装置およびその製造方法、光起電力モジュール

Also Published As

Publication number Publication date
JPWO2017018300A1 (ja) 2017-07-27
TW201712885A (en) 2017-04-01
WO2017018300A1 (ja) 2017-02-02
JP6234633B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
JP5737204B2 (ja) 太陽電池及びその製造方法
EP3151286B1 (en) Solar cell element, method for manufacturing same and solar cell module
US9871156B2 (en) Solar cell and method of manufacturing the same
JP6538009B2 (ja) 太陽電池及びその製造方法
JP2010186900A (ja) 太陽電池及びその製造方法
US9685581B2 (en) Manufacturing method of solar cell
US20170133545A1 (en) Passivated contacts for photovoltaic cells
US20180254359A1 (en) Solar cell and solar cell manufacturing method
JP6144778B2 (ja) 太陽電池の製造方法
JP5830143B1 (ja) 太陽電池セルの製造方法
KR102320551B1 (ko) 태양 전지의 제조 방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
TWI606601B (zh) 太陽電池及太陽電池之製造方法
US11222991B2 (en) Solar cell and method for manufacturing the same
KR102581702B1 (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
KR101024322B1 (ko) 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법
JP5645734B2 (ja) 太陽電池素子
WO2016111132A1 (ja) 太陽電池の製造方法
JPWO2017122422A1 (ja) 太陽電池および太陽電池を生産する方法
JP6238884B2 (ja) 光起電力素子およびその製造方法
CN117153944A (zh) 一种异质结太阳能电池及其制备方法和光伏组件
KR101442012B1 (ko) 태양전지 및 그 제조방법
KR20160142169A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees