TWI606527B

TWI606527B - 形成保護塗覆層的半導體製造方法及結構

Info

Publication number: TWI606527B
Application number: TW105107795A
Authority: TW
Inventors: 張浩喆
Original assignee: 芯光飛股份有限公司
Priority date: 2015-11-18
Filing date: 2016-03-14
Publication date: 2017-11-21
Also published as: KR20170058506A; TW201719780A; KR101742806B1

Description

形成保護塗覆層的半導體製造方法及結構

本發明係關於一種半導體製造方法及結構，特別是關於一種一成保護塗覆層的半導體製造方法及結構。

一般而言，在半導體和外部電路之間提供電氣連接時，使用了引線接合(Wire Bonding)。半導體，由製造有該裝置的晶片切割(Dicing)，並且在封裝內配置為面朝上(Face-Up)形式。然後，一般是由金或銅製成的小的電線被焊接至位於半導體上的接合焊墊(Bond Pad)和封裝上的外部引線(Lead)之間。

倒裝晶片焊接技術，其名稱係指在封裝內將半導體配置形成倒扣(Face Down)形式。將半導體的表面上的導電性焊接凸塊(Solder Bump)藉由回流(Reflow)，在半導體和封裝的外部引線之間形成電氣連接。

在倒裝晶片焊接技術中，為了形成接合焊墊，利用半導體的整體區域，相反，在引線接合上，一般地，接合焊墊形成於半導體的周邊，由此，形成多個電氣連接。並且，倒裝晶片焊接技術藉由去除與引線接合相關的電阻及電容量，容易在半導體裝置和外部電路之間進行較快的電氣連接。

在半導體製造技術中，晶圓級晶片規模封裝(Wafer Level Chip Scale Package,WLCSP)為在半導體上直接形成電氣連接。

一般而言，WLCSP區分為利用焊接凸塊的WLCSP和利用銅柱(Cu post)的WLCSP的方式。第1a圖的(a)圖顯示利用焊接凸塊的WLCSP，第1a圖的(b)圖為利用銅柱的WLCSP。

在製造包含低介電常數絕緣層(Low-k Dielectric)的半導體的步驟中，利用Cu post的WLCSP，為了保護低介電常數絕緣層而使用了利用模具(Mold)在側面形成保護膜的技術。如第1b圖所示，利用Cu post的WLCSP，在包括低介電常數絕緣層110的情況下，為了保護絕緣層，能夠利用模具在側面形成保護膜120。換言之，利用Cu post的WLCSP在藉由倒裝焊(Bumping)技術而形成重新分佈層和絕緣層之後，切割(Cutting)直至絕緣層層，其上面利用模具樹脂(Mold Resin)而覆蓋，形成保護半導體及絕緣層的保護膜，以免受外部壓力影響。

但，利用焊接凸塊的WLCSP因未使用模具，而不能形成保護膜。對於Low-k絕緣體，存在如下缺點，因彈性很差，因較小的外部物理壓力也很容易引發破壞。

利用焊接凸塊的WLCSP，因切割(Sawing)晶片的步驟等，Low-k絕緣體很容易發生損壞，在如表面貼裝技術(Surface mount technology,SMT)等後續半導體組裝技術中，因物理壓力也容易發生損壞，由此，增加產生半導體的不良現象。

本實施例的目的為提供一種形成保護塗覆層的半導體製造方法及結構，其在利用焊接凸塊而製造半導體時，在半導體的側面形成保護塗覆層，保護半導體及絕緣層而免受外部壓力影響。

根據本實施例的一方面提供一種形成保護塗覆層的半導體製造方法，對於形成用於保護半導體的保護塗覆層，包括如下步驟：製造晶片，製造包含接合焊墊(Bond Pad)及低介電常數絕緣層(Low-k Dielectric)的晶片(Wafer)；形成凹槽，在已設定於所述晶片的上側面的每個切割區域(Sawing Street)形成凹槽部(Groove)；塗覆鈍化層，在所述晶片的上側面及所述凹槽部的內側塗覆聚合物材質的鈍化層(Passivation)；倒裝焊(Bumping)，在所述鈍化層上形成焊接凸塊(Solder Bump)；及切割，依據基於所述凹槽部的中心設定的切割線(Sawing Line)切割被倒裝焊接步驟的所述晶片，而製造具有第一聚合物塗覆層的半導體。

並且，本實施例的另一方面為提供一種形成保護塗覆層的半導體製造方法，對於形成用於保護半導體的保護塗覆層，包括如下步驟：製造晶片，製造包含接合焊墊及低介電常數絕緣層的晶片；塗覆鈍化層，在所述晶片的上側面塗覆聚合物材質的鈍化層；倒裝焊，在所述鈍化層上形成焊接凸塊；形成凹槽，在已設定于形成有所述鈍化層及所述焊接凸塊的晶片的上側面的每個切割區域形成凹槽部；形成塗覆層，在所述凹槽部的內側塗覆聚合物；及切割，依據基於所述凹槽部的中心而設定的切割線切割所述晶片，從而，製造具有第二聚合物塗覆層的半導體。

而且，本實施例的另一方面為提供一種形成保護塗覆層的半導體製造方法，對於形成用於保護半導體的保護塗覆層，包括如下步驟：製造晶片，製造包含接合焊墊及低介電常數絕緣層的晶片；形成凹槽，在已設定於所述晶片的上側面的每個切割區域形成凹槽部；塗覆鈍化層，在所述晶片的上側面及所述凹槽部的內側塗覆聚合物材質的鈍化層；形成塗覆層，在所述鈍化層上形成與所述接合焊墊連接的金屬材質的連接焊盤，在所述凹槽部的內側面利用所述金屬材質形成金屬膜；倒裝焊，在所述鈍化層上形成焊接凸塊；及切割，依據基於形成有所述金屬膜的所述凹槽部的中心設定的切割線而切割所述晶片，從而，製造具有金屬塗覆層的半導體。

並且，本實施例的另一方面為提供一種形成保護塗覆層的半導體製造方法，對於形成用於保護半導體的保護塗覆層，包括如下步驟：製造晶片，製造包含接合焊墊及低介電常數絕緣層的晶片；形成凹槽，在已設定於所述晶片的上側面的每個切割區域形成凹槽部；塗覆鈍化層，在所述晶片的上側面及所述凹槽部的內側塗覆聚合物材質的鈍化層；形成塗覆層，在所述鈍化層上形成與所述接合焊墊連接的金屬材質的連接焊盤，在所述凹槽部的內側面利用所述金屬材質而形成金屬膜；倒裝焊，在所述鈍化層上形成焊接凸塊，並在所述金屬膜的內側面塗覆焊錫(Solder)；及切割，依據基於包含所述金屬膜及所述焊錫的所述凹槽部的中心設定的切割線切割所述晶片，而製造具有金屬及焊錫塗覆層的半導體。

另外，本實施例的另一方面提供一種半導體，對於具有保護塗覆層的半導體的結構，包括：晶片，其包括低介電常數絕緣層，並且接合焊墊裸露至外部；鈍化層，其覆蓋在所述晶片的上側面，並且形成有開口部，以使所述接合焊墊裸露至外部；金屬材質的連接焊盤，其與所述接合焊墊連接，並形成於所述開口部；焊接凸塊，其與所述連接焊盤連接；及所述保護塗覆層，其用於在所述晶片的切割面的一個側面或兩個側面保護所述半導體。

綜上所述，本發明的實施例具有如下效果：保持現有的WLCSP技術的製造基礎結構(Infrastructure)，並能夠製造具有保護塗覆層的半導體。並且藉由製造具有保護塗覆層的半導體，能夠解決發生絕緣層的損壞(Damage)、刮破(Scratching)以及破碎(Chipping)現象。

並且具有如下效果：在半導體側面形成保護塗覆層，能夠將因重工(Rework)技術等而造成的半導體晶片的破壞及損失降到最小化，由此能夠降低產生半導體次品的頻率，並提高重工的成功機率，從而能夠增加量產。

110‧‧‧低介電常數絕緣層

120‧‧‧保護膜

200‧‧‧半導體

210‧‧‧晶片

212‧‧‧矽

214‧‧‧絕緣層

220‧‧‧鈍化層

230‧‧‧連接焊盤

240‧‧‧底層凸塊金屬化層

250‧‧‧聚合物層

260‧‧‧凸塊

270‧‧‧保護塗覆層

310‧‧‧聚合物絕緣塗覆層

320‧‧‧金屬塗覆層

330‧‧‧金屬及焊錫塗覆層

332‧‧‧全部金屬材質的塗覆層

334‧‧‧焊錫材質的塗覆層

420、422、424‧‧‧凹槽部

430‧‧‧第一開口部

410‧‧‧接合焊墊

440‧‧‧第二開口部

450‧‧‧第一聚合物塗覆層

510‧‧‧聚合物

520‧‧‧第二聚合物塗覆層

610‧‧‧金屬材質的金屬膜

620‧‧‧金屬塗覆層

710‧‧‧內側面塗覆焊錫

720‧‧‧金屬及焊錫塗覆層

A‧‧‧區域

S410、S420、S430、S440、S450‧‧‧步驟

S510、S520、S530、S540、S550‧‧‧步驟

S610、S620、S630、S640、S650、S660‧‧‧步驟

S710、S720、S730、S740、S750、S760‧‧‧步驟

第1a及1b圖為習知技術的半導體結構的剖視圖；第2圖繪示依據本發明實施例中適用於保護塗覆層的半導體結構的剖視圖；第3圖繪示依據本發明第一至第四實施例中適用於保護塗覆層的多個半導體結構的剖視圖；第4圖繪示依據本發明第一實施例的聚合物塗覆層的半導體製造方法的剖視圖；第5圖繪示依據本發明第二實施例的聚合物塗覆層的半導體製造方法的剖視圖；第6圖繪示依據本發明第三實施例的金屬塗覆層的半導體製造方法的剖視圖；第7圖繪示依據本發明第四實施例的金屬及焊錫塗覆層的半導體製造方法的剖視圖。

本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。實施例中的各元件的配置是為了清楚說明本發明揭示的內容，並非用以限制本發明。在不同的圖式中，相同的元件符號表示相同或相似的元件。以下參照附圖對本實施例進行具體說明。

本發明的實施例基於利用焊接凸塊(Solder Bump)的晶圓級晶片規模封裝(Wafer Level Chip Scale Package,WLCSP)製造半導體進行說明，但並非限定於此，本發明適用於形成半導體的保護塗覆層的各種半導體製造技術。

第2圖繪示依據本發明實施例中適用於保護塗覆層的半導體結構的剖視圖。第2圖顯示適用於保護塗覆層的半導體的截面圖。如第2圖的(a)圖及(b)圖所示，半導體200包括晶片(Wafer)210、鈍化層(Passivation)220、連接焊盤230、底層凸塊金屬化層(Under Bump Metallurgy,UBM)240、聚合物層(Polyer)250、凸塊(Bump)260以及保護塗覆層270等構成要素。第2圖所示的半導體200作為一實施例，第2圖所示的所有的構成要素並非必要構成要素，在不同的實施例中，能夠增加、變更或刪除包含於半導體200的一部分構成要素。

第2圖的(a)圖顯示半導體200整體的截面圖，第2圖的(b)圖為顯示半導體200中”A區域”的局部放大視圖。

晶片210為構成半導體的基板，其材質例如是矽元素(Si)的矽(Silicon)212精煉而製成結晶體之後，依據預定厚度層層切割之後，製成表面光滑的矽晶圓板212。另外，在本實施例中，晶片210以只由矽212構成而記載，但並非限定於此，能夠包含砷化鎵(Gallium Arsenide,GaAs)、鉭酸鋰(LiTaO3)、矽鍺(Silicon Germanium)等物質。

本實施例的晶片210包含矽成分的矽212以及絕緣層(如介電層(Dielectric))214。在此，絕緣層214為低介電常數絕緣層(Low-k Dielectric)。

鈍化層220是指塗覆於晶片的上側面的保護層，在晶圓片級晶片規模封裝(WLCSP)處理上，用以附著供形成凸塊260的連接焊盤230的開口部。

鈍化層220包含氮化矽、氮氧化物(Oxide nitride)等，鈍化層220因在晶片210上形成開口部而被非連續塗覆。鈍化層220的開口部為圓形，並位於連接焊盤230的中心部。

連接焊盤230是指在附著於晶片210的接合焊墊(Bond Pad)和凸塊260之間生成電路徑的重新分佈層(Redistribution Layer)。連接焊盤230由包含鋁、銅或者該兩種物質的複合物的金屬物質所組成。

底層凸塊金屬化層(UBM)240是指利用金屬鍍金、金屬濺射鍍膜等標準的金屬沉積方法而形成的凸塊下部金屬盤。在此，底層凸塊金屬化層(UBM)240包含銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)等各種類型的金屬物質或銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)的組合物質。

底層凸塊金屬化層(UBM)240提供用於配置凸塊260的位置，容易附著凸塊260。此處，底層凸塊金屬化層(UBM)240位於以鈍化層220而形成的開口部。

底層凸塊金屬化層(UBM)240能夠附著於鈍化層220及連接焊盤230而形成，具有不到一微米(Fraction of a Micrometer)(例如：0.2μm、0.5μm等)及一微米或是數微米(例如：1μm、3μm、10μm等)之間的厚度。底層凸塊金屬化層(UBM)240根據半導體技術設定，由此能夠省略。

聚合物層250將聚合物塗覆而形成於鈍化層220及連接焊盤230的上側面，以使整個或一部分連接焊盤230裸露。聚合物層250形成開口部，以使與因鈍化層220而形成的開口部相同的位置或不同的位置的連接焊盤230裸露。此處，根據聚合物層250而形成的開口部為用於沉積凸塊260的開口部。

聚合物層250利用由聚醯亞胺(Polyimide)、苯並環丁烯(Benzo Cyclo Butene,BCB)、聚苯噁唑(Polybenzoxazole)、聚苯並噁唑衍生物等構成的聚合物物質而形成，較佳地，聚合物層250的厚度形成為10μm以下。另外，聚合物層250由與包含於鈍化層220的聚合物材質相同的材質(例如：氮化矽、氮氧化物等)的聚合物形成，但並非限定於此。

凸塊260是指用於提高半導體的電接觸性能而形成的凸起。凸塊260形成於連接焊盤230或底層凸塊金屬化層(UBM)240的上側面，凸塊260的厚度為根據電鍍金溶液或電流分佈等電鍍參數調節。

本實施例的凸塊260為焊接凸塊(Solder Bump)，焊接凸塊260為使用銀(Ag)、錫(Sn)、銅(Cu)、鎳(Ni)等中的一種物質或多個物質的組合(例如：SAC(Sn-Ag-Cu)，氯化亞錫(SNC)等錫基合金)而形成。

保護塗覆層270是指在將晶片210依據已設定的切割線(Sawing Line)而切割之後，為了保護半導體的側面而形成的塗覆層。保護塗覆層270為由聚合物材質形成的聚合物絕緣塗覆層、由金屬材質形成的金屬塗覆層、金屬和焊錫材質形成的金屬及焊錫塗覆層等實現。在具有保護塗覆層270的半導體技術中，聚合物絕緣塗覆層對應第一及第二實施例，金屬塗覆層對應第三實施例，金屬及焊錫塗覆層對應第四實施例。

第3圖繪示依據本發明第一至第四實施例中適用於保護塗覆層的多個半導體結構的剖視圖。

第3圖的(a)圖顯示具有第一實施例及第二實施例的聚合物絕緣塗覆層310的半導體的截面圖。在此，聚合物絕緣塗覆層310使用與鈍化層220相同的材質(例如：氮化矽、氮氧化物等)的聚合物物質而形成(第一實施例)，但並非限定於此。即，聚合物絕緣塗覆層310也能使用與鈍化層220不同材質的聚合物物質而形成(第二實施例)。具有聚合物絕緣塗覆層310的半導體的製造方法(第一實施例、第二實施例)在第4圖及第5圖中進行說明。

第3圖的(b)圖顯示具有第三實施例的金屬塗覆層320的半導體的截面圖。在此，金屬塗覆層320使用與構成連接焊盤230或底層凸塊金屬化層(UBM)240的銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)等金屬物質相同的金屬物質而形成，但並非限定於此，也能夠使用與構成連接焊盤230或底層凸塊金屬化層(UBM)240的金屬物質不同的金屬物質。具有金屬塗覆層320的半導體的製造方法(第三實施例)在第6圖中進行說明。

第3圖(c)圖顯示具有第四實施例的金屬及焊錫塗覆層330的半導體的截面圖。在此，金屬及焊錫塗覆層330形成包含全部金屬材質的塗覆層332與焊錫材質的塗覆層334的塗覆層。具有金屬及焊錫塗覆層330的半導體的製造方法(第四實施例)在第7圖中進行說明。

第4圖繪示依據本發明第一實施例的聚合物塗覆層的半導體製造方法的剖視圖。

用於形成第一實施例的聚合物塗覆層的半導體技術，即半導體製造方法依序包括下列步驟：『①製造晶片(Wafer)；②在晶片的一側面形成凹槽(Groove)；③塗覆鈍化層(Passivation)；④形成凸塊(Bump)；以及⑤切割晶片』。

在第一實施例的半導體製造方法中，第一步驟為製造晶片210(S410)。換言之，製造包含用於製造半導體的接合焊墊410的半導體基板即晶片210。在此，晶片210包含低介電常數絕緣層(Low-k Dielectric)214。晶片210的製造步驟為公知的各種方法中的一種。

在半導體製造方法中，第二步驟為在所製造的晶片220的一側面形成凹槽部(S420)。換言之，在已設定於晶片220的每個切割區域(Sawing Street)形成凹槽部(420、422、424)。在此，凹槽部420利用光刻(Photo)技術或雷射刻槽技術(Laser Grooving)而形成至晶片210的低介電常數絕緣層214所處的區域(深度)。

在半導體製造方法中，第三步驟為在晶片210的上側面塗覆鈍化層220(S430)。在此，鈍化層220塗覆於晶片210的上側面，同時也塗覆于形成的凹槽部(420、422、424)的內側，並形成第一開口部430，以使接合焊墊410裸露。

在半導體製造方法中，藉由第四步驟即倒裝焊接步驟形成聚合物層250及焊接凸塊260(S440)。在倒裝焊接步驟中，將金屬材質的連接焊盤230形成於第一開口部430，利用聚合物層250而形成第二開口部440，在第二開口部440的上側形成焊接凸塊260。

在步驟S430及S440中形成的凹槽部(420、422、424)的內側和晶片210的上側面全部塗覆有鈍化層220及聚合物層250。在此，鈍化層220及聚合物層250使用相同的聚合物物質而形成，但並非限定於此。

在半導體製造方法中，第五步驟為根據凹槽部(420、422、424)的中心即切割線(Sawing Line)而切割被倒裝焊接步驟的晶片210(S450)。在此，根據切割線而切割晶片210，由此，能夠製造分別在側面具有第一聚合物塗覆層450的多個半導體。

即，依據半導體製造方法即步驟S410至S450依次處理，能夠形成保護包含於半導體的低介電常數絕緣層214的第一聚合物塗覆層450。

第5圖繪示依據本發明第二實施例的聚合物塗覆層的半導體製造方法的剖視圖。

第二實施例的半導體技術，即半導體製造方法依序包括下列步驟：『①製造晶片；②塗覆鈍化層；③形成凸塊；④在晶片的一側面形成凹槽；⑤在所形成的凹槽的內側增加塗覆聚合物；以及⑥切割晶片』。

在第二實施例的半導體製造方法中，第一步驟為製造包含用於製造半導體的接合焊墊410的半導體基板即晶片210(S510)。在此，晶片210包含低介電常數絕緣層214。

在半導體製造方法中，第二步驟為在晶片210的上側面塗覆鈍化層220(S520)。在此，鈍化層220被塗覆於晶片210的上側面，並形成第一開口部430，以使接合焊墊410裸露。

在半導體製造方法中，第三步驟為形成聚合物層250及焊接凸塊260(S530)。在第三步驟即倒裝焊接步驟中，在第一開口部430形成金屬材質的連接焊盤230，利用聚合物層250而形成第二開口部440，並在第二開口部440的上側形成焊接凸塊260。

在第二實施例中，步驟S520及S530以不同的步驟記載，但並非限定於此，能夠為連續或同時處理的一個步驟。

在半導體製造方法中，第四步驟為在形成有焊接凸塊260的晶片220的一側面形成凹槽(S540)。換言之，在已設定於晶片220的每個切割區域(Sawing Street)形成凹槽部(420、422、424)。在此，凹槽部(420、422、424)利用光刻技術或雷射刻槽技術(Laser Grooving)而形成至晶片210的低介電常數絕緣層214所處的區域。

在半導體製造方法中，第五步驟為在所形成的凹槽部(420、422、424)的內側塗覆用於形成保護塗覆層的聚合物510(S550)。在此，聚合物510利用分配工具(Dispensing Tool而被塗覆。較佳地，聚合物510為與用於構成鈍化層220或聚合物層250的聚合物物質不同的物質，但並非限定於此。

在半導體製造方法中，第六步驟為依據凹槽部(420、422、 424)的中心即切割線(Sawing Line)切割晶片210(S560)。在此，依據切割線而切割晶片210，分別製造在側面具有第二聚合物塗覆層520的多個半導體。

即，依次處理半導體製造方法即步驟S510至S560，由此，而形成用於保護包含於半導體的低介電常數絕緣層214的第二聚合物塗覆層520。

第6圖繪示依據本發明第三實施例的金屬塗覆層的半導體製造方法的剖視圖。

第三實施例的半導體技術，即半導體製造方法依序包括下列步驟：『①製造晶片；②在晶片的一側面形成凹槽；③塗覆鈍化層；④在所形成的凹槽的內側面形成金屬膜；⑤後續形成凸塊；以及⑥切割晶片』。

在第三實施例的半導體製造方法中，第一步驟為製造包含用於製造半導體的接合焊墊410的半導體基板即晶片210(S610)。在此，晶片210包括低介電常數絕緣層214。

在半導體製造方法中，第二步驟為在所製造的晶片220的一側面形成凹槽(S620)。換言之，在已設定於晶片220的每個切割區域(Sawing Street)形成凹槽部(420、422、424)。在此，凹槽部420利用光刻技術或雷射刻槽技術(Laser Grooving)而形成至晶片210的低介電常數絕緣層214所處的區域。

在半導體製造方法中，第三步驟為在晶片210的上側面塗覆鈍化層220(S630)。在此，鈍化層220在被塗覆於晶片210的上側面，同時也塗覆于所形成的凹槽部(420、422、424)的內側，並形成第一開口部430，以使接合焊墊410裸露。

在半導體製造方法中，第四步驟為在凹槽部(420、422、424)的內側面形成用於形成保護塗覆層的金屬材質的金屬膜610(S640)。在此，較佳地，金屬膜610使用與形成於第一開口部430的金屬材質的連接焊盤230相同的金屬材質而形成，但並非限定於此，連接焊盤230和金屬膜610能夠由相互不同的金屬材質實現。例如，金屬膜610由銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)等各種類型的金屬物質或銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)的組合物質實現。

在半導體製造方法中，第五步驟為藉由後續倒裝焊接步驟而形成聚合物層250及焊接凸塊260(S650)。在後續倒裝焊接步驟中，在連接焊盤230的上側形成聚合物層250，並利用聚合物層250而形成第二開口部440之後，在第二開口部440的上側形成焊接凸塊260。

在半導體製造方法中，第六步驟為依據具有金屬膜610的凹槽部(420、422、424)的中心即切割線(Sawing Line)切割晶片210(S660)。在此，依據切割線切割晶片210，由此，能夠分別製造在側面具有金屬塗覆層620的多個半導體。

即，藉由依次處理半導體製造方法即步驟S610至S660，形成用於保護包含於半導體的低介電常數絕緣層214的金屬塗覆層620。

第7圖繪示依據本發明第四實施例的金屬及焊錫塗覆層的半導體製造方法的剖視圖。

第四實施例的半導體技術，即半導體製造方法依序包括下列步驟：『①製造晶片；②在晶片的一側面形成凹槽；③塗覆鈍化層；④在所形成的凹槽的內側面形成金屬膜；⑤形成後續凸塊及在金屬膜內側面塗覆焊錫；⑥切割晶片』。

在第四實施例的半導體製造方法中，第一步驟為製造包含用於製造半導體的接合焊墊410的半導體基板即晶片210(S710)。在此，晶片210包括低介電常數絕緣層214。

在半導體製造方法中，第二步驟為在所製造的晶片220的一側面形成凹槽(S720)。換言之，在已設定於晶片220的每個切割區域(Sawing Street)形成凹槽部(420、422、424)。在此，凹槽部420利用光刻技術或雷射刻槽技術(Laser Grooving)而形成至晶片210的低介電常數絕緣層214所處的區域。

在半導體製造方法中，第三步驟為在晶片210的上側面塗覆鈍化層220(S730)。在此，鈍化層220塗覆於晶片210的上側面，同時也塗覆于所形成的凹槽部(420、422、424)的內側，並形成第一開口部430，以使接合焊墊410裸露。

在半導體製造方法中，第四步驟為在凹槽部(420、422、424)的內側面形成用於形成保護塗覆層的金屬材質的金屬膜610(S740)。在此，較佳地，金屬膜610利用與形成於第一開口部430的金屬材質的連接焊盤230相同的金屬材質而形成，但並非限定於此。例如，金屬膜610由銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)等各種類型的金屬物質或由銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、鈦(Ti)、釩(V)、鉑金(Pt)的組合物質實現。

在半導體製造方法中，第五步驟為藉由後續倒裝焊接步驟形成聚合物層250及焊接凸塊260，同時在金屬膜610的內側面塗覆焊錫710(S750)。在後續倒裝焊接步驟中，在連接焊盤230的上側形成聚合物層 250，並利用聚合物層250而形成第二開口部440，之後在第二開口部440的上側形成焊接凸塊260。

在金屬膜610的內側面，較佳地，焊錫710為與焊接凸塊260的構成材質相同，但並非限定于此，塗覆於焊接凸塊260和金屬膜的內側面的焊錫710也能夠由相互不同比例的物質的組合形成。

在半導體製造方法中，第六步驟為依據具有金屬膜610及焊錫710的凹槽部(420、422、424)的中心即切割線(Sawing Line)切割晶片210(S760)。在此，依據切割線切割晶片210，由此，製造分別在側面具有金屬塗覆層620的多個半導體。

即，依次處理半導體製造方法即步驟S710至S760而形成用於保護包含於半導體的低介電常數絕緣層214的金屬及焊錫塗覆層720。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。