KR20170058506A

KR20170058506A - 보호 코팅막을 형성하는 반도체 제조방법 및 구조

Info

Publication number: KR20170058506A
Application number: KR1020150162055A
Authority: KR
Inventors: 장호철
Original assignee: (주)에프씨아이
Priority date: 2015-11-18
Filing date: 2015-11-18
Publication date: 2017-05-29
Also published as: TWI606527B; KR101742806B1; TW201719780A

Abstract

보호 코팅막을 형성하는 반도체 제조방법 및 구조를 개시한다.
솔더 범프를 이용하여 반도체를 제조하는데 있어서, 반도체의 측면에 보호 코팅막을 형성하여 외부 스트레스로부터 반도체 및 절연막을 보호하는 보호 코팅막을 형성하는 반도체 제조방법 및 구조에 관한 것이다.

Description

보호 코팅막을 형성하는 반도체 제조방법 및 구조{Method and Structure for Manufacturing Semiconductor forming Protect Coating}

본 실시예는 보호 코팅막을 형성하는 반도체 제조방법 및 구조에 관한 것이다.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.

통상적으로는, 반도체와 외부 회로 사이에 전기 접속을 제공하는데 와이어 본딩(Wire Bonding)이 사용되었다. 반도체는, 그 장치가 제조된 웨이퍼로부터 다이싱(Dicing)되고 패키지 내에 페이스-업(Face-Up) 형태로 배치된다. 그 다음, 통상적으로 금 또는 구리로 만들어진 작은 와이어들이 반도체 상에 존재하는 본드 패드(Bond Pad)와 패키지 상의 외부 리드(Lead) 사이에 용접된다.

플립 칩 기술은 패키지 내에 반도체를 페이스 다운(Face Down) 형태로 배치한다는 것에서 그 명칭이 유래된 것이다. 반도체의 표면상의 전도성 솔더 범프(Solder Bump)를 리플로우(Reflow)함으로써 반도체와 패키지의 외부 리드 사이에 전기 접속이 만들어진다.

플립 칩 기술은, 본드 패드를 형성하기 위해 반도체의 전체 영역이 이용될 수 있는 반면, 와이어 본딩에서 통상적으로 반도체의 주변에 본드 패드가 형성되기 때문에, 많은 수의 전기 접속들이 만들어질 수 있다. 또한, 플립 칩 기술은 와이어 본딩에 연관된 저항 및 전기용량을 제거함으로써 반도체 장치와 외부 회로 사이에 빠른 전기 접속을 용이하게 한다.

반도체 제조공정 중 웨이퍼 레벨 칩 스케일 패키지(WLCSP: Wafer Level Chip Scale Package, 이하 WLCSP로 기재)는 반도체 상에 바로 전기 접속을 형성할 수 있다.

일반적으로 WLCSP는 솔더 범프를 이용한 WLCSP와 Cu post를 이용한 WLCSP의 방식으로 구분될 수 있다. 도 1a의 (a)는 솔더 범프를 이용한 WLCSP를 나타내고, 도 1a의 (b)는 Cu post를 이용한 WLCSP를 나타낸다.

저유전상수 절연막(Low-k Dielectric)을 포함하는 반도체를 제작하는 과정에서, Cu post를 이용한 WLCSP는 저유전상수 절연막을 보호하기 위해 측면에 몰드(Mold)를 이용하여 보호막을 형성하는 기술이 사용되었다. 도 1b에 도시된 바와 같이, Cu post를 이용한 WLCSP는 저유전상수 절연막(110)을 포함하는 경우 절연막을 보호하기 위해 측면에 몰드를 이용하여 보호막(120)을 형성할 수 있다. 다시 말해, Cu post를 이용한 WLCSP는 범핑(Bumping) 공정을 통한 재배선층과 절연막을 형성 후 절연막층까지 절단(Cutting)하고 그 위에 몰드 레진(Mold Resin)을 이용하여 덮어줌으로 외부의 스트레스로부터 반도체 및 절연막을 보호하는 보호막을 형성할 수 있다.

하지만, 솔더 범프를 이용한 WLCSP는 몰드를 사용을 하지 못하기 때문에 보호막 형성이 불가능하다. 저유전상수 절연체의 경우 탄성이 매우 약하여 작은 외부의 물리적 스트레스에 의해서 쉽게 파괴가 일어나는 단점이 있다.

솔더 범프를 이용한 WLCSP는 웨이퍼를 절단(Sawing)하는 과정 등으로 인하여 저유전상수 절연체가 쉽게 손상될 수 있고, SMT(Surface mount technology)와 같은 후속 반도체 조립공정에서도 물리적 스트레스로 인해 쉽게 손상될 수 있어 반도체의 불량 현상을 증가시킨다.

본 실시예는 솔더 범프를 이용하여 반도체를 제조하는데 있어서, 반도체의 측면에 보호 코팅막을 형성하여 외부 스트레스로부터 반도체 및 절연막을 보호하는 보호 코팅막을 형성하는 반도체 제조방법 및 구조를 제공하는 데 주된 목적이 있다.

본 실시예의 일 측면에 의하면, 반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서, 본드 패드(Bond Pad) 및 저유전상수 절연막(Low-k Dielectric)을 포함하는 웨이퍼(Wafer)를 제조하는 웨이퍼 제조과정; 상기 웨이퍼의 상측면에 기 설정된 절단 영역(Sawing Street)마다 요홈부(Groove)를 형성하는 홈 형성과정; 상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션(Passivation)을 도포하는 패시베이션 도포과정; 상기 패시베이션 상에 솔더 범프(Solder Bump)를 형성하는 범핑(Bumping) 과정; 및 상기 요홈부의 중심을 기준으로 설정된 절단 라인(Sawing Line)에 따라 범핑 처리된 상기 웨이퍼를 절단하여, 제1 폴리머 코팅막을 갖는 반도체를 제조하는 절단과정을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법을 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서, 본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정; 상기 웨이퍼의 상측면에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정; 상기 패시베이션 상에 솔더 범프를 형성하는 범핑 과정; 상기 패시베이션 및 상기 솔더 범프가 형성된 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정; 상기 요홈부의 내측에 폴리머를 도포하는 코팅막 형성과정; 및 상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 제2 폴리머 코팅막을 갖는 반도체를 제조하는 절단과정을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법을 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서, 본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정; 상기 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정; 상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정; 상기 패시베이션 상에 상기 본드 패드와 연결되는 금속 재질의 랜딩 패드를 형성하고, 상기 요홈부의 내측면에 상기 금속 재질을 이용하여 금속막을 형성하는 코팅막 형성과정; 상기 패시베이션 상에 솔더 범프를 형성하는 범핑 과정; 및 상기 금속막이 형성된 상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 금속 코팅막을 갖는 반도체를 제조하는 절단과정을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법을 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서, 본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정; 상기 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정; 상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정; 상기 패시베이션 상에 상기 본드 패드와 연결되는 금속 재질의 랜딩 패드를 형성하고, 상기 요홈부의 내측면에 상기 금속 재질을 이용하여 금속막을 형성하는 코팅막 형성과정; 상기 패시베이션 상에 솔더 범프를 형성하고, 상기 금속막의 내측면에 솔더(Solder)를 도포하는 범핑 과정; 및 상기 금속막 및 상기 솔더를 포함하는 상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 금속 및 솔더 코팅막을 갖는 반도체를 제조하는 절단과정을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법을 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 보호 코팅막을 갖는 반도체의 구조에 있어서, 저유전상수 절연막을 포함하고, 본드 패드가 외부로 노출된 웨이퍼; 상기 웨이퍼의 상측면을 덮되, 상기 본드 패드가 외부로 노출되도록 개구부가 형성된 패이베이션; 상기 본드 패드와 연결되고, 상기 개구부에 형성되는 금속 재질의 랜딩 패드; 상기 랜딩 패드와 연결되는 솔더 범프; 및 상기 웨이퍼의 절단면 일측면 또는 양측면에 상기 반도체를 보호하기 위한 상기 보호 코팅막을 포함하는 것을 특징으로 하는 반도체를 제공한다.

이상에서 설명한 바와 같이 본 실시예에 의하면, 종래의 WLCSP 공정의 제조 인프라(Infrastructure)를 그대로 유지하면서 보호 코팅막을 갖는 반도체를 제조할 수 있는 효과가 있다. 또한, 보호 코팅막을 갖는 반도체를 제조함에 따라 절연막의 손상(Damage), 스크레치(Scratching) 및 치핑(Chipping) 현상이 발생하는 문제를 해결할 수 있는 효과가 있다.

또한, 반도체 측면에 보호 코팅막을 형성함에 따라 리워크(Rework) 공정 등으로 인한 반도체 칩의 파괴 및 손실을 최소화할 수 있으며, 이에 따라 불량 반도체의 발생 빈도를 줄일 수 있고, 리워크의 성공확률을 높일 수 있어 양산 마진을 증가시킬 수 있는 효과가 있다.

도 1a 및 도 1b는 종래의 반도체 구조를 나타낸 예시도이다.
도 2는 본 실시예에 따른 보호 코팅막을 적용한 반도체 구조를 나타낸 도면이다.
도 3은 본 발명의 제1 내지 제4 실시예에 따른 보호 코팅막을 적용한 복수의 반도체 구조를 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 폴리머 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.
도 5는 본 발명의 제2 실시예에 따른 폴리머 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.
도 6은 본 발명의 제3 실시예에 따른 금속 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.
도 7은 본 발명의 제4 실시예에 따른 금속 및 솔더 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.

이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

본 발명의 실시예에서는 솔더 범프(Solder Bump)를 이용한 웨이퍼 레벨 칩 스케일 패키지(WLCSP: Wafer Level Chip Scale Package)를 기반으로 반도체를 제조하는 것을 가정하여 설명하고 있으나 반드시 이에 한정되는 것은 아니며, 반도체의 보호 코팅막을 형성하기 위한 다양한 반도체 제조 공정에 적용될 수 있다.

도 2는 본 실시예에 따른 보호 코팅막을 적용한 반도체 구조를 나타낸 도면이다.

도 2는 보호 코팅막을 적용한 반도체의 단면도를 도시한다. 도 2의 (a) 및 (b)에 도시된 바와 같이, 반도체(200)는 웨이퍼(210, Wafer), 패시베이션(220, Passivation), 랜딩 패드(230), UBM(240, Under Bump Metallurgy), 폴리머층(250, Polyer), 범프(260, Bump) 및 보호 코팅막(270) 등의 구성요소를 포함한다. 도 2에 도시된 반도체(200)는 일 실시예에 따른 것으로서, 도 2에 도시된 모든 구성요소가 필수 구성요소는 아니며, 다른 실시예에서 반도체(200)에 포함된 일부 구성요소가 추가, 변경 또는 삭제될 수 있다.

도 2의 (a)는 반도체(200) 전체의 단면도를 도시하고, 도 2의 (b)는 반도체(200) 중 'A 영역'을 확대한 단면도를 도시한다.

웨이퍼(210)는 반도체를 구성하는 기판으로서, 규소(Si)라고 알려진 실리콘(212, Silicon)을 정제해 결정체를 만든 다음 소정의 두께로 층층이 자른 후 표면을 매끈하게 다듬은 실리콘 원판을 말한다. 한편, 본 실시예에서 웨이퍼(210)는 실리콘(212)만으로 구성되는 것으로 기재하고 있으나 반드시 이에 한정되는 것은 아니며, 갈륨 비소(GaAs: Gallium Arsenide), 리튬 탄탈레이트(LiTaO₃), 실리콘 게르마늄(Silicon Germanium) 등과 같은 물질을 포함할 수 있다.

본 실시예에 따른 웨이퍼(210)는 규소 성분의 실리콘(212) 및 절연막(214, Dielectric)을 포함한다. 여기서, 절연막(214)는 저유전상수 절연막(Low-k Dielectric)일 수 있다.

패시베이션(220)은 웨이퍼의 상측면에 도포되는 보호층을 의미하며, 웨이퍼 레벨 칩 스케일 패키지(WLCSP: Wafer Level Chip Scale Package) 처리 상에서 범프(260)의 생성을 위한 랜딩 패드(230)를 부착하기 위한 개구부를 형성한다.

패시베이션(220)은 질화규소, 질화산화물(Oxidenitride) 등을 포함할 수 있으며, 패시베이션(220)은 웨이퍼(210) 상에서 개구부를 형성하여 연속적이지 않게 도포될 수 있다. 패시베이션(220)의 개구부는 원형일 수 있으며, 랜딩 패드(230)의 중심부에 위치한다.

랜딩 패드(230)는 웨이퍼(210)에 부착된 본드 패드(Bond Pad)와 범프(260)를 사이의 전기 경로를 생성하는 재배선층(Redistribution Layer)을 의미한다. 랜딩 패드(230)는 알루미늄, 구리, 또는 이 두 물질의 복합물을 포함하는 금속 물질로 구현될 수 있다.

UBM(240)은 금속 도금, 금속 스퍼터링 등과 같은 표준의 금속 증착 방법을 이용하여 형성된 범프 하부 금속패드를 의미한다. 여기서, UBM(240)은 구리(Cu), 금(Au), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 바나듐(V), 백금(Pt) 등과 같은 다양한 타입들의 금속 물질 또는 이들의 조합 물질을 포함할 수 있다.

UBM(240)은 범프(260)의 배치를 위한 장소를 제공하고, 범프(260)의 부착을 용이하게 한다. 여기서, UBM(240)은 패시베이션(220)에 의해 형성된 개구부에 위치한다.

UBM(240)은 패시베이션(220) 및 랜딩 패드(230)에 부착되어 형성될 수 있으며, 마이크로미터의 일부(Fraction of a Micrometer)(예: 0.2 ㎛, 0.5 ㎛ 등) 및 수 마이크로미터(예: 1 ㎛, 3 ㎛, 10 ㎛ 등) 사이의 두께를 가질 수 있다. UBM(240)은 반도체 공정의 설정에 따라 생략될 수 있다.

폴리머층(250)은 랜딩 패드(230)의 전체 또는 일부가 노출되도록 패시베이션(220) 및 랜딩 패드(230)의 상측면에 폴리머를 도포하여 형성된다. 폴리머층(250)은 패시베이션(220)에 의해 형성된 개구부와 동일한 위치 또는 다른 위치의 랜딩 패드(230)가 노출되도록 개구부를 형성한다. 여기서, 폴리머층(250)에 의해 형성된 개구부는 범프(260)을 증착하기 위한 개구부이다.

폴리머층(250)은 폴리이미드(Polyimide), 벤조시클로부텐(BCB: BenzoCycloButene), 폴리벤즈옥사졸(Polybenzoxazole), 폴리벤즈옥사졸 유도체 등으로 구성된 폴리머 물질을 이용하여 형성되며, 폴리머층(250)의 두께는 10 ㎛ 미만으로 형성되는 것이 바람직하다. 한편, 폴리머층(250)은 패시베이션(220)에 포함된 폴리머 재질과 동일한 재질(예: 질화규소, 질화산화물 등)의 폴리머로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.

범프(260)는 반도체의 전기적인 접촉 성능을 높이기 위해 형성된 돌기를 말한다. 범프(260)는 랜딩 패드(230) 또는 UBM(240)의 상측면에 형성될 수 있으며, 범프(260)의 두께는 전기 도금용액 또는 전류 분포 등과 같은 전기도금 파라미터들에 의해 조절될 수 있다.

본 실시예에 따른 범프(260)는 솔더 범프(Solder Bump)일 수 있으며, 솔더 범프(260)는 은(Ag), 주석(Sn), 구리(Cu), 니켈(Ni) 등 중 하나의 물질 또는 복수의 물질의 조합(예: SAC(Sn-Ag-Cu), 염화주석(SNC) 등의 주석계 합금들)을 사용하여 형성될 수 있다.

보호 코팅막(270)은 웨이퍼(210)를 기 설정된 절단 라인(Sawing Line)에 따라 절단한 후 반도체의 측면을 보호하기 위해 형성된 코팅막을 의미한다. 보호 코팅막(270)은 폴리머 재질로 형성된 폴리머 절연 코팅막, 금속 재질로 형성된 금속 코팅막, 금속과 솔더 재질로 형성된 금속 및 솔더 코팅막 등으로 구현될 수 있다. 보호 코팅막(270)을 갖는 반도체 공정에서 폴리머 절연 코팅막은 제1 및 제2 실시예에 해당하고, 금속 코팅막은 제3 실시예에 해당하며, 금속 및 솔더 코팅막은 제4 실시예에 해당한다.

도 3은 본 발명의 제1 내지 제4 실시예에 따른 보호 코팅막을 적용한 복수의 반도체 구조를 나타낸 도면이다.

도 3의 (a)는 제1 실시예 및 제2 실시예에 따른 폴리머 절연 코팅막(310)을 갖는 반도체의 단면도를 나타낸다. 여기서, 폴리머 절연 코팅막(310)은 패시베이션(220)과 동일한 재질(예: 질화규소, 질화산화물 등)의 폴리머 물질을 사용하여 형성(제1 실시예)될 수 있으나 반드시 이에 한정되는 것은 아니다. 즉, 폴리머 절연 코팅막(310)은 패시베이션(220)과는 상이한 재질의 폴리머 물질을 사용하여 형성(제2 실시예)될 수 있다. 폴리머 절연 코팅막(310)을 갖는 반도체의 제조방법(제1 실시예, 제2 실시예)은 도 4 및 도 5에서 설명하도록 한다.

도 3의 (b)는 제3 실시예에 따른 금속 코팅막(320)을 갖는 반도체의 단면도를 나타낸다. 여기서, 금속 코팅막(320)은 랜딩 패드(230) 또는 UBM(240)을 구성하는 구리(Cu), 금(Au), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 바나듐(V), 백금(Pt) 등의 금속 물질과 동일한 금속 물질을 사용하여 형성될 수 있으나 반드시 이에 한정되는 것은 아니며, 랜딩 패드(230) 또는 UBM(240)을 구성하는 금속 물질과 상이한 금속 물질을 사용할 수도 있다. 금속 코팅막(320)을 갖는 반도체의 제조방법(제3 실시예)은 도 6에서 설명하도록 한다.

도 3의 (c)는 제4 실시예에 따른 금속 및 솔더 코팅막(330)을 갖는 반도체의 단면도를 나타낸다. 여기서, 금속 및 솔더 코팅막(330)은 금속재질의 코팅막(332)과 솔더 재질의 코팅막(334) 모두를 포함하는 코팅막을 형성한다. 금속 및 솔더 코팅막(330)을 갖는 반도체의 제조방법(제4 실시예)은 도 7에서 설명하도록 한다.

도 4는 본 발명의 제1 실시예에 따른 폴리머 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.

제1 실시예에 따른 폴리머 코팅막을 형성하기 위한 반도체 공정 즉, 반도체 제조방법은 『① 웨이퍼(Wafer) 제조 -> ② 웨이퍼의 일측면에 홈(Groove) 형성 -> ③ 패시베이션(Passivation) 도포 -> ④ 범프(Bump) 형성 -> ⑤ 웨이퍼 절단』하는 과정을 포함한다.

제1 실시예에 따른 반도체 제조방법에서 첫 번째 과정은, 웨이퍼(210)를 제조한다(S410). 다시 말해, 반도체를 제조하기 위한 본드 패드(410)가 포함된 반도체 기판인 웨이퍼(210)를 제조한다. 여기서, 웨이퍼(210)는 저유전상수 절연막(Low-k Dielectric, 214)을 포함한다. 웨이퍼(210)의 제조과정은 널리 알려진 다양한 기법 중 하나일 수 있다.

반도체 제조방법에서 두 번째 과정은, 제조된 웨이퍼(220)의 일측면에 홈을 형성한다(S420). 다시 말해, 웨이퍼(220)에 기 설정된 절단 영역(Sawing Street)마다 요홈부(420, 422, 424)를 형성한다. 여기서, 요홈부(420)는 Photo 공정 또는 레이저 타공 방식(Laser Grooving)을 이용하여 웨이퍼(210)의 저유전상수 절연막(214)이 존재하는 영역(깊이)까지 형성된다.

반도체 제조방법에서 세 번째 과정은, 웨이퍼(210)의 상측면에 패시베이션(220)을 도포한다(S430). 여기서, 패시베이션(220)은 웨이퍼(210)의 상측면에 도포됨과 동시에 형성된 요홈부(420, 422, 424)의 내측에도 도포되며, 본드 패드(410)가 노출되도록 제1 개구부(430)를 형성한다.

반도체 제조방법에서 네 번째 과정인 범핑 과정을 통해 폴리머층(250) 및 솔더 범프(260)를 형성한다(S440). 범핑 과정에서 금속 재질의 랜딩 패드(230)를 제1 개구부(430)에 형성하고, 폴리머층(250)을 이용하여 제2 개구부(440)를 형성하며 제2 개구부(440)의 상측에 솔더 범프(260)를 형성한다.

단계 S430 및 S440에서는 형성된 요홈부(420, 422, 424)의 내측과 웨이퍼(210)의 상측면 모두에 패시베이션(220) 및 폴리머층(250)이 도포된다. 여기서, 패시베이션(220) 및 폴리머층(250)은 동일한 폴리머 물질을 이용하여 형성될 수 있으나 반드시 이에 한정되는 것은 아니다.

반도체 제조방법에서 다섯 번째 과정은, 요홈부(420, 422, 424)의 중심인 절단 라인(Sawing Line)에 따라 범핑 처리된 웨이퍼(210)를 절단한다(S450). 여기서, 절단 라인에 따라 웨이퍼(210)를 절단함으로써 측면에 제1 폴리머 코팅막(450)을 갖는 복수의 반도체 각각을 제조할 수 있다.

즉, 반도체 제조방법인 단계 S410 내지 S450을 순차적으로 처리함에 따라 반도체에 포함된 저유전상수 절연막(214)을 보호하기 위한 제1 폴리머 코팅막(450)을 형성할 수 있다.

도 5는 본 발명의 제2 실시예에 따른 폴리머 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.

제2 실시예에 따른 반도체 공정 즉, 반도체 제조방법은 『① 웨이퍼 제조 -> ② 패시베이션 도포 -> ③ 범프 형성 -> ④ 웨이퍼의 일측면에 홈 형성 -> ⑤ 형성된 홈의 내측에 추가 폴리머 도포 -> ⑥ 웨이퍼 절단』하는 과정을 포함한다.

제2 실시예에 따른 반도체 제조방법에서 첫 번째 과정은, 반도체를 제조하기 위한 본드 패드(410)가 포함된 반도체 기판인 웨이퍼(210)를 제조한다(S510). 여기서, 웨이퍼(210)는 저유전상수 절연막(214)을 포함한다.

반도체 제조방법에서 두 번째 과정은 웨이퍼(210)의 상측면에 패시베이션(220)을 도포한다(S520). 여기서, 패시베이션(220)은 웨이퍼(210)의 상측면에 도포되며, 본드 패드(410)가 노출되도록 제1 개구부(430)를 형성한다.

반도체 제조방법에서 세 번째 과정은 폴리머층(250) 및 솔더 범프(260)를 형성한다(S530). 세 번째 과정인 범핑 과정에서 금속 재질의 랜딩 패드(230)를 제1 개구부(430)에 형성하고, 폴리머층(250)을 이용하여 제2 개구부(440)를 형성하며 제2 개구부(440)의 상측에 솔더 범프(260)를 형성한다.

제2 실시예에서 단계 S520 및 S530은 별도의 과정으로 기재하고 있으나 반드시 이에 한정되는 것은 아니며, 연속 또는 동시에 처리되는 하나의 과정일 수 있다.

반도체 제조방법에서 네 번째 과정은 솔더 범프(260)가 형성된 웨이퍼(220)의 일측면에 홈을 형성한다(S540). 다시 말해, 웨이퍼(220)에 기 설정된 절단 영역(Sawing Street)마다 요홈부(420, 422, 424)를 형성한다. 여기서, 요홈부(420, 422, 424)는 Photo 공정 또는 레이저 타공 방식(Laser Grooving)을 이용하여 웨이퍼(210)의 저유전상수 절연막(214)이 존재하는 영역까지 형성된다.

반도체 제조방법에서 다섯 번째 과정은 형성된 요홈부(420, 422, 424)의 내측에 보호 코팅막을 형성하기 위한 폴리머(510)를 도포한다(S550). 여기서, 폴리머(510)는 디스펜싱 툴(Dispensing Tool)을 이용하여 도포될 수 있다. 폴리머(510)는 패시베이션(220) 또는 폴리머층(250)을 구성하는 폴리머 물질과 상이한 물질인 것이 바람직하나 반드시 이에 한정되는 것은 아니다.

반도체 제조방법에서 여섯 번째 과정은, 요홈부(420, 422, 424)의 중심인 절단 라인(Sawing Line)에 따라 웨이퍼(210)를 절단한다(S560). 여기서, 절단 라인에 따라 웨이퍼(210)를 절단함으로써 측면에 제2 폴리머 코팅막(520)을 갖는 복수의 반도체 각각을 제조할 수 있다.

즉, 반도체 제조방법인 단계 S510 내지 S560을 순차적으로 처리함에 따라 반도체에 포함된 저유전상수 절연막(214)을 보호하기 위한 제2 폴리머 코팅막(450)을 형성할 수 있다.

도 6은 본 발명의 제3 실시예에 따른 금속 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.

제3 실시예에 따른 반도체 공정 즉, 반도체 제조방법은 『① 웨이퍼 제조 -> ② 웨이퍼의 일측면에 홈 형성 -> ③ 패시베이션 도포 -> ④ 형성된 홈의 내측면에 금속막 형성 -> ⑤ 후속 범프 형성 -> ⑥ 웨이퍼 절단』하는 과정을 포함한다.

제3 실시예에 따른 반도체 제조방법에서 첫 번째 과정은, 반도체를 제조하기 위한 본드 패드(410)가 포함된 반도체 기판인 웨이퍼(210)를 제조한다(S610). 여기서, 웨이퍼(210)는 저유전상수 절연막(214)을 포함한다.

반도체 제조방법에서 두 번째 과정은, 제조된 웨이퍼(220)의 일측면에 홈을 형성한다(S620). 다시 말해, 웨이퍼(220)에 기 설정된 절단 영역(Sawing Street)마다 요홈부(420, 422, 424)를 형성한다. 여기서, 요홈부(420)는 Photo 공정 또는 레이저 타공 방식(Laser Grooving)을 이용하여 웨이퍼(210)의 저유전상수 절연막(214)이 존재하는 영역까지 형성된다.

반도체 제조방법에서 세 번째 과정은, 웨이퍼(210)의 상측면에 패시베이션(220)을 도포한다(S630). 여기서, 패시베이션(220)은 웨이퍼(210)의 상측면에 도포됨과 동시에 형성된 요홈부(420, 422, 424)의 내측에도 도포되며, 본드 패드(410)가 노출되도록 제1 개구부(430)를 형성한다.

반도체 제조방법에서 네 번째 과정은, 요홈부(420, 422, 424)의 내측면에 보호 코팅막을 형성하기 위한 금속 재질의 금속막(610)을 형성한다(S640). 여기서, 금속막(610)은 제1 개구부(430)에 형성되는 금속 재질의 랜딩 패드(230)과 동일한 금속 재질을 이용하여 형성되는 것이 바람직하나 반드시 이에 한정되는 것은 아니며, 랜딩 패드(230)와 금속막(610)은 서로 다른 금속 재질로 구현될 수 있다. 예를 들어, 금속막(610)은 구리(Cu), 금(Au), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 바나듐(V), 백금(Pt) 등과 같은 다양한 타입들의 금속 물질 또는 이들의 조합 물질로 구현될 수 있다.

반도체 제조방법에서 다섯 번째 과정은, 후속 범핑 과정을 통해 폴리머층(250) 및 솔더 범프(260)를 형성한다(S650). 후속 범핑 과정에서는 랜딩 패드(230)의 상측에 폴리머층(250)을 형성하고, 폴리머층(250)을 이용하여 제2 개구부(440)를 형성한 후 제2 개구부(440)의 상측에 솔더 범프(260)를 형성한다.

반도체 제조방법에서 여섯 번째 과정은, 반도체 제조방법에서 여섯 번째 과정은, 금속막(610)을 갖는 요홈부(420, 422, 424)의 중심인 절단 라인(Sawing Line)에 따라 웨이퍼(210)를 절단한다(S660). 여기서, 절단 라인에 따라 웨이퍼(210)를 절단함으로써 측면에 금속 코팅막(620)을 갖는 복수의 반도체 각각을 제조할 수 있다.

즉, 반도체 제조방법인 단계 S610 내지 S660을 순차적으로 처리함에 따라 반도체에 포함된 저유전상수 절연막(214)을 보호하기 위한 금속 코팅막(620)을 형성할 수 있다.

도 7은 본 발명의 제4 실시예에 따른 금속 및 솔더 코팅막을 형성하는 반도체 제조방법을 설명하기 위한 도면이다.

제4 실시예에 따른 반도체 공정 즉, 반도체 제조방법은 『① 웨이퍼 제조 -> ② 웨이퍼의 일측면에 홈 형성 -> ③ 패시베이션 도포 -> ④ 형성된 홈의 내측면에 금속막 형성 -> ⑤ 후속 범프 형성 및 금속막 내측면에 솔더 도포 -> ⑥ 웨이퍼 절단』하는 과정을 포함한다.

제4 실시예에 따른 반도체 제조방법에서 첫 번째 과정은, 반도체를 제조하기 위한 본드 패드(410)가 포함된 반도체 기판인 웨이퍼(210)를 제조한다(S710). 여기서, 웨이퍼(210)는 저유전상수 절연막(214)을 포함한다.

반도체 제조방법에서 두 번째 과정은, 제조된 웨이퍼(220)의 일측면에 홈을 형성한다(S720). 다시 말해, 웨이퍼(220)에 기 설정된 절단 영역(Sawing Street)마다 요홈부(420, 422, 424)를 형성한다. 여기서, 요홈부(420)는 Photo 공정 또는 레이저 타공 방식(Laser Grooving)을 이용하여 웨이퍼(210)의 저유전상수 절연막(214)이 존재하는 영역까지 형성된다.

반도체 제조방법에서 세 번째 과정은, 웨이퍼(210)의 상측면에 패시베이션(220)을 도포한다(S730). 여기서, 패시베이션(220)은 웨이퍼(210)의 상측면에 도포됨과 동시에 형성된 요홈부(420, 422, 424)의 내측에도 도포되며, 본드 패드(410)가 노출되도록 제1 개구부(430)를 형성한다.

반도체 제조방법에서 네 번째 과정은, 요홈부(420, 422, 424)의 내측면에 보호 코팅막을 형성하기 위한 금속 재질의 금속막(610)을 형성한다(S740). 여기서, 금속막(610)은 제1 개구부(430)에 형성되는 금속 재질의 랜딩 패드(230)과 동일한 금속 재질을 이용하여 형성되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 예를 들어, 금속막(610)은 구리(Cu), 금(Au), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 바나듐(V), 백금(Pt) 등과 같은 다양한 타입들의 금속 물질 또는 이들의 조합 물질로 구현될 수 있다.

반도체 제조방법에서 다섯 번째 과정은, 후속 범핑 과정을 통해 폴리머층(250) 및 솔더 범프(260)를 형성함과 동시에 금속막(610)의 내측면에 솔더(710)를 도포한다(S750). 후속 범핑 과정에서는 랜딩 패드(230)의 상측에 폴리머층(250)을 형성하고, 폴리머층(250)을 이용하여 제2 개구부(440)를 형성한 후 제2 개구부(440)의 상측에 솔더 범프(260)를 형성한다.

금속막(610)의 내측면에 솔더(710)는 솔더 범프(260)의 구성 재질과 동일한 것이 바람직하나 반드시 이에 한정되는 것은 아니며, 솔더 범프(260)와 금속막의 내측면에 도포된 솔더(710)는 서로 다른 비율의 물질의 조합으로 구성될 수도 있다.

반도체 제조방법에서 여섯 번째 과정은, 반도체 제조방법에서 여섯 번째 과정은, 금속막(610) 및 솔더(710)를 갖는 요홈부(420, 422, 424)의 중심인 절단 라인(Sawing Line)에 따라 웨이퍼(210)를 절단한다(S760). 여기서, 절단 라인에 따라 웨이퍼(210)를 절단함으로써 측면에 금속 코팅막(620)을 갖는 복수의 반도체 각각을 제조할 수 있다.

즉, 반도체 제조방법인 단계 S710 내지 S760을 순차적으로 처리함에 따라 반도체에 포함된 저유전상수 절연막(214)을 보호하기 위한 금속 및 솔더 코팅막(720)을 형성할 수 있다.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

200: 반도체 210: 웨이퍼
220: 패시베이션 230: 랜딩 패드
240: UBM 250: 폴리머층
260: 범프 270: 보호 코팅막

Claims

반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서,
본드 패드(Bond Pad) 및 저유전상수 절연막(Low-k Dielectric)을 포함하는 웨이퍼(Wafer)를 제조하는 웨이퍼 제조과정;
상기 웨이퍼의 상측면에 기 설정된 절단 영역(Sawing Street)마다 요홈부(Groove)를 형성하는 홈 형성과정;
상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션(Passivation)을 도포하는 패시베이션 도포과정;
상기 패시베이션 상에 솔더 범프(Solder Bump)를 형성하는 범핑(Bumping) 과정; 및
상기 요홈부의 중심을 기준으로 설정된 절단 라인(Sawing Line)에 따라 범핑 처리된 상기 웨이퍼를 절단하여, 제1 폴리머 코팅막을 갖는 반도체를 제조하는 절단과정
을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 1 항에 있어서,
상기 요홈부는,
상기 저유전상수 절연막이 존재하는 깊이까지 형성되되, Photo 공정 또는 레이저 타공 방식(Laser Grooving)을 이용하여 형성되는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 1 항에 있어서,
상기 패시베이션 도포과정은,
상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 동시에 상기 패시베이션을 도포하며, 상기 솔더 범프를 증착하기 위한 개구부를 형성하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 3 항에 있어서,
상기 제1 폴리머 코팅막은,
상기 패시베이션 도포과정에서 도포된 상기 패시베이션의 폴리머 재질에 의해 형성되는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서,
본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정;
상기 웨이퍼의 상측면에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정;
상기 패시베이션 상에 솔더 범프를 형성하는 범핑 과정;
상기 패시베이션 및 상기 솔더 범프가 형성된 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정;
상기 요홈부의 내측에 폴리머를 도포하는 코팅막 형성과정; 및
상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 제2 폴리머 코팅막을 갖는 반도체를 제조하는 절단과정
을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 5 항에 있어서,
상기 코팅막 형성과정은,
상기 패시베이션의 폴리머 재질과 상이한 재질의 폴리머를 도포하여, 상기 제2 폴리머 코팅막이 형성되도록 하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서,
본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정;
상기 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정;
상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정;
상기 패시베이션 상에 상기 본드 패드와 연결되는 금속 재질의 랜딩 패드를 형성하고, 상기 요홈부의 내측면에 상기 금속 재질을 이용하여 금속막을 형성하는 코팅막 형성과정;
상기 패시베이션 상에 솔더 범프를 형성하는 범핑 과정; 및
상기 금속막이 형성된 상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 금속 코팅막을 갖는 반도체를 제조하는 절단과정
을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 7 항에 있어서,
상기 코팅막 형성과정은,
상기 요홈부의 내측면에 상기 요홈부와 동일한 홈을 갖는 형태의 상기 금속막이 삽입되거나, 상기 요홈부와 동일한 홈을 갖는 형태로 상기 금속 재질을 도포하여 상기 금속막을 형성하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 8 항에 있어서,
상기 코팅막 형성과정에서, 상기 랜딩 패드와 상기 금속막을 형성하는 상기 금속 재질은 서로 다른 금속 재질인 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
반도체를 보호하기 위한 보호 코팅막을 형성하는 데 있어서,
본드 패드 및 저유전상수 절연막을 포함하는 웨이퍼를 제조하는 웨이퍼 제조과정;
상기 웨이퍼의 상측면에 기 설정된 절단 영역마다 요홈부를 형성하는 홈 형성과정;
상기 웨이퍼의 상측면 및 상기 요홈부의 내측에 폴리머 재질의 패시베이션을 도포하는 패시베이션 도포과정;
상기 패시베이션 상에 상기 본드 패드와 연결되는 금속 재질의 랜딩 패드를 형성하고, 상기 요홈부의 내측면에 상기 금속 재질을 이용하여 금속막을 형성하는 코팅막 형성과정;
상기 패시베이션 상에 솔더 범프를 형성하고, 상기 금속막의 내측면에 솔더(Solder)를 도포하는 범핑 과정; 및
상기 금속막 및 상기 솔더를 포함하는 상기 요홈부의 중심을 기준으로 설정된 절단 라인에 따라 상기 웨이퍼를 절단하여, 금속 및 솔더 코팅막을 갖는 반도체를 제조하는 절단과정
을 포함하는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
제 11 항에 있어서,
상기 범핑 과정에서,
상기 솔더 범프와 상기 금속막의 내측면에 도포된 상기 솔더는 서로 다른 비율의 물질의 조합으로 구성되는 것을 특징으로 하는 보호 코팅막을 형성하는 반도체 제조방법.
보호 코팅막을 갖는 반도체의 구조에 있어서,
저유전상수 절연막을 포함하고, 본드 패드가 외부로 노출된 웨이퍼;
상기 웨이퍼의 상측면을 덮되, 상기 본드 패드가 외부로 노출되도록 개구부가 형성된 패이베이션;
상기 본드 패드와 연결되고, 상기 개구부에 형성되는 금속 재질의 랜딩 패드;
상기 랜딩 패드와 연결되는 솔더 범프; 및
상기 웨이퍼의 절단면 일측면 또는 양측면에 상기 반도체를 보호하기 위한 상기 보호 코팅막
을 포함하는 것을 특징으로 하는 반도체.
제 12 항에 있어서,
상기 보호 코팅막은,
폴리머 재질, 금속 재질, 금속 및 솔더를 결합한 재질 중 적어도 하나의 재질로 형성되는 것을 특징으로 하는 반도체.