TWI606494B - 用於缺陷控制之改良式離子植入 - Google Patents
用於缺陷控制之改良式離子植入 Download PDFInfo
- Publication number
- TWI606494B TWI606494B TW102142544A TW102142544A TWI606494B TW I606494 B TWI606494 B TW I606494B TW 102142544 A TW102142544 A TW 102142544A TW 102142544 A TW102142544 A TW 102142544A TW I606494 B TWI606494 B TW I606494B
- Authority
- TW
- Taiwan
- Prior art keywords
- implantation
- width
- fin
- implanting
- feature
- Prior art date
Links
- 239000007943 implant Substances 0.000 title claims description 25
- 230000007547 defect Effects 0.000 title description 19
- 238000002513 implantation Methods 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 27
- 239000002019 doping agent Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 241000465531 Annea Species 0.000 claims description 2
- 241000894007 species Species 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 23
- 238000010884 ion-beam technique Methods 0.000 description 19
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Description
本發明涉及離子植入，並且更確切地說，涉及用於在三維結構中的缺陷控制的離子植入。
離子植入將所需摻雜物引入半導體晶圓上的電晶體的選定區域中。在離子植入期間，平臺(例如，靜電平臺等)支撐著半導體晶圓。靜電平臺可以配置有內部加熱器，以將平臺並且因此將半導體晶圓加熱至超過150℃的溫度，以用於熱離子植入。具有內部加熱器的當前平臺可能具有可靠性問題，尤其是在超過400℃的較高溫度下。
新一代三維電晶體(諸如鰭式場效應電晶體(finFET))具有鰭片等的結構，所述結構可以摻雜有來自離子植入機的所需摻雜物。所面臨的挑戰為在隨後鰭片的退火步驟之後存在的一定數目的缺陷。舉例而言，在室溫下對鰭片進行摻雜已經被證明會使整個鰭片完全非晶化。也已經嘗試過更高溫度的植入，其結果
也不理想。
因此，在所屬領域中需要新穎且改進的缺陷控制方法。
本發明揭示了用於將摻雜物離子植入半導體晶圓的三維特徵中的各種方法。植入溫度可以是變化的，以保證在植入之後，三維特徵具有由非晶化表層圍繞的晶體狀內核。晶體狀核提供了模板(template)，特徵的其餘部分的晶體狀結構可以從所述模板重新生長。在一些實施例中，可以各自對植入能量以及植入溫度進行修改，以獲得具有圍繞的非晶化表層的所需晶體狀內核。
在一個實施中，揭示了一種將摻雜物離子植入半導體晶圓的三維特徵中的方法，所述方法包括以一定植入能量以及植入溫度將摻雜物離子植入三維特徵中，以便產生圍繞著晶體狀內核的非晶化表層。
在另一實施例中，揭示了一種對finFET電晶體中的鰭片進行摻雜的方法，所述方法包括以一定植入能量以及植入溫度將摻雜物離子植入鰭片中，以便產生圍繞著晶體狀內核的由摻雜物離子進行非晶化的表層；以及在植入步驟之後進行退火以使表層重結晶。
在另一實施例中，揭示了一種植入摻雜物質的方法，所述方法包括提供finFET電晶體的鰭片，所述鰭片具有一定鰭片寬度；以一定植入能量以及在150℃以上的高溫下將摻雜物質離子植
入鰭片中，因此在離子植入之後所述鰭片具有表層和內核，其中所述表層通過離子植入進行非晶化而內核未被非晶化，並且其寬度小於鰭片寬度的一半；以及對鰭片進行退火。
100‧‧‧離子植入機
102‧‧‧離子束產生器
104‧‧‧離子束
105‧‧‧終端站
106‧‧‧熱單元
110‧‧‧晶圓
112‧‧‧平臺
120‧‧‧控制器
200‧‧‧鰭片
202‧‧‧表層
204‧‧‧內核
為了更好地理解本發明，將參考附圖，這些附圖以引用的方式併入本文中，並且在附圖中：圖1為離子植入機的簡化示意圖。
圖2為在指定熱離子植入後的finFET的鰭片的截面圖。
圖3為在退火處理之後的圖2的鰭片的截面圖。
轉到圖1，其示出了能夠執行熱植入的簡化離子植入機100的方框圖。熱植入通常在超過150℃的溫度下發生。在本文詳細說明的一些實施例中，在300℃以及在以300℃為中心的範圍(諸如在280℃與320℃之間、在290℃與310℃之間)內的熱離子植入被示為通過減小在隨後的退火步驟之後的缺陷密度以及缺陷大小來提供缺陷控制。
離子植入機100包含離子束產生器102、終端站105、平臺112、將由離子束104處理的半導體晶圓110、熱單元106，以及控制器120。離子束產生器102經配置以產生離子束104並且將其導向晶圓110的前表面。
離子束產生器102可以包含所屬領域的技術人員所熟知的許多部件，諸如間熱式陰極離子源、定位成最接近離子源的引出孔徑的引出元件、質量分析器、加速/減速透鏡等，以提供具有所需特徵(諸如射束電流、均勻性，以及能級)的離子束104。如所屬領域中已知，由離子束產生器102提供的離子束104可以為帶狀束或點波束。通過離子束移動、晶圓移動，或這兩者的組合，離子束104可以分佈在晶圓110的整個前表面上。在一個實施例中，離子束104可以為具有近似矩形橫截面形狀的帶狀束。晶圓110可以在與帶狀束的長度正交的方向上進行機械驅動，以使帶狀束分佈在晶圓110的整個前表面上。離子束104所遍歷的整個路徑通過真空抽氣系統(未圖示)抽空，以創造出所屬領域的技術人員所熟知的高真空條件。
終端站105可以包含平臺112和熱單元106。終端站105還可以包含用於將晶圓引導至平臺112以及將晶圓從平臺112移除的自動晶圓傳送設備(未圖示)。自動晶圓傳送設備也可以經配置以將晶圓從空氣條件中通過裝載室(load lock)引導至平臺112，並且在離子處理之後將晶圓從裝載室中引導出，以返回空氣條件中。
熱單元106經配置以給半導體晶圓110加熱以用於熱植入，或便於室溫植入。對於熱植入，熱單元106可以包含嵌入平臺112中的熱源(例如，加熱線圈)或者在平臺外部的熱源(例如，燈)。
控制器120可以為或可以包含通用電腦或可以經程式設計以執行所需輸入/輸出功能的通用電腦的網路。控制器120還可以包含其他電子電路系統或部件，諸如專用積體電路、其他硬接線(hardwired)的或可程式設計的電子裝置、分立元件電路等。控制器120還可以包含通信裝置、資料存儲裝置和軟體。控制器120可以接收來自各個系統和部件(諸如離子束產生器102，以及熱單元106)的輸入信號，並且將輸出信號提供給每一者以控制所述輸出信號，例如，以控制用於所需物質的熱植入的溫度。離子植入機100已經被描述為射束線離子植入機，但電漿摻雜植入機也可以用於處理矽晶圓110。所屬領域的技術人員將認識到，電漿摻雜植入機將半導體晶圓110定位在產生電漿的處理腔室中。
如上文所描述，新技術(諸如finFET)包含較小的三維特徵。這些特徵可以從半導體晶圓的平面朝上延伸，從而具有在20nm與40nm之間的高度。這些特徵或鰭片中的每一者可以具有在約5nm與20nm之間(取決於技術形成)的寬度。對此類三維特徵進行摻雜可能存在問題。舉例而言，如上文所描述，在室溫下對鰭片進行摻雜已經被證明會使整個鰭片完全非晶化。對這種鰭片進行退火(例如，利用1,000℃峰值退火(spike anneal))會產生具有非期望數目的缺陷的多晶鰭片。這可能是由於在鰭片中不存在晶體矽這一事實導致的，其中晶體重生長可以從所述晶體矽開始。
熱植入通常用以減少半導體材料的非晶化。例如，在
450℃下進行的熱植入會產生鰭片，所述鰭片在植入之後不存在非晶化部分。儘管這被認為是有利的，但出乎意料地，這並不適用於這些結構。例如，對這種鰭片進行退火(例如，利用1,000℃的峰值退火)會產生包含相對較高的缺陷密度的晶體狀鰭片。也已經嘗試過在450℃的熱離子植入溫度下對鰭片進行摻雜。所得的鰭片在植入之後不存在非晶化部分。即使是在隨後的1,000℃的峰值退火之後，所得的鰭片也顯示出了相對較高的缺陷密度(1×1010/cm2)以及缺陷大小(10nm到40nm)。
轉到圖2，其示出了在300℃下的熱離子植入之後的finFET的鰭片200的截面圖。在一個實例中，與圖1一致的射束線離子植入機提供離子束中的摻雜物質(所述離子束具有相對較低的3keV的能量、1×1015的劑量)，以45度的傾角對鰭片200進行摻雜。在上述能量以及劑量下，以相對於法線正45度和負45度的傾角進行了兩次植入，以對鰭片200的兩側都進行植入。還可以使用其他傾角來對鰭片200的各側進行植入。類似地，在其他實施例中，還可以使用其他植入能量和劑量。在300℃下的熱離子植入之後，鰭片200包含圍繞著未進行非晶化的內核204的非晶化表層202。非晶化表層202可以被限制成鰭片表面的幾奈米。在一個實施例中，表層202具有2.3nm的厚度。
換句話說，選擇離子植入的溫度以便使鰭片200的內核204保持晶體狀，而圍繞的表層202變成非晶化的。在一些實施例中，可能需要使晶體狀內核204的寬度為約鰭片200的寬度的一
半。在此情況下，在內核204的每一側上，表層202可以為約鰭片200的寬度的四分之一。在其他實施例中，晶體狀內核204的寬度可以為約鰭片200的寬度的四分之一，並且表層202可以為約鰭片200的寬度的3/8。在其他實施例中，可能需要在厚度上僅為單個或極少的單層材料的晶體狀內核204。在此情況下，在此單層的任一側上，表層202大約為鰭片200的寬度的一半。
轉到圖3，其示出了在1,000℃峰值退火操作之後的鰭片200的截面圖。如圖所示，在退火之後鰭片200完全重結晶。儘管參考finFET的鰭片進行描述，但在300℃的溫度下的熱離子植入還可以在其他三維特徵上進行，並且也可以在平面裝置上進行，包含在應力的嵌入式磊晶(epi)層(諸如嵌入式矽鍺(eSiGe)或嵌入式碳化矽(eSiC))中的植入。
在另一實施例中，在植入能量與植入溫度之間存在某種關係。例如，較低能量植入比較高能量植入更淺地滲透入半導體材料。因此，可以使用較低植入溫度來產生具有非晶化表層的相同晶體狀內核。例如，2keV的植入能量可以以不同於300℃的溫度來執行。因為較少的材料被非晶化，所以可以具有可以進行利用的較寬的植入溫度範圍。相反地，較高植入能量滲透得更深，並且因此較高植入溫度可能適合於產生具有非晶化表層的所需晶體狀內核。例如，4keV植入可能需要超過300℃的植入溫度。因此，儘管討論了300℃左右的溫度範圍，但其他實施例也是有可能的，尤其在植入能量也發生變化的情況下。
選擇植入能量和植入溫度，從而使進行植入的特徵(諸如鰭片)保留由非晶化表層圍繞的晶體狀內核。在其他實施例中，表層可能被離子植入損壞，而不是被非晶化。換句話說，晶體狀內核提供了結晶模板，所述結晶模板是使表層重新生長為單晶體所必需的。
此外，可以基於進行植入的特徵的寬度來調整植入能量和植入溫度。較薄的特徵具有較少的材料，並且因此非晶化表層的厚度也可以改變大小。因此，在一些實施例中，當特徵變薄時，植入能量可能減少。這可以允許較寬範圍的植入溫度。在其他實施例中，當特徵變薄時，植入溫度可能增加。在一些實施例中，植入能量和植入溫度兩者都發生變化，從而使特徵保留由非晶化表層圍繞的晶體狀內核。
有利的是，提供一種在finFET的鰭片中進行熱離子植入的方法，所述方法在熱離子植入之後留下晶體狀內核以及非晶化的表層。這可以利用在300℃的高溫下的熱離子植入來實現。在退火之後，產生完全重結晶結構。在3keV以及在300℃下進行植入的樣品的圖片顯示了在300℃熱離子植入之後的4×1011/cm2到5×1011/cm2的缺陷密度以及5nm到8nm缺陷大小。重要的是，在1,000℃下的峰值退火之後，缺陷密度減小至<1×107/cm2並且缺陷大小減小至<3nm。相比之下，以較高的450℃的溫度對類似樣品進行植入，在植入後未在鰭片中留下非晶化表層。隨後鰭片利用在1,000℃下的峰值退火類似地進行退火。在退火之後所得的鰭片
具有高得多的1×1010/cm2的缺陷密度以及大得多的10nm到40nm的缺陷大小。因此，在3keV以及在300℃下的熱離子植入會在退火後產生具有低得多的缺陷密度以及小得多的缺陷大小的鰭片。此外，具有內部加熱器的平臺趨向於在300℃下比在更高溫度(諸如450℃)下更加可靠，從而產生改進的平臺可靠性。
儘管上文使用3keV的植入能量以及300℃的植入溫度來揭示特定的實施例，但其他實施例也在本揭示的範圍內。如上文所描述，這兩個參數中的一者的改變可能伴隨著另一個參數的對應改變以獲得所需結果。
此外，上文所進行的測試假設了具有30nm寬度的鰭片。改變鰭片的寬度也可能會影響用以對鰭片進行摻雜的植入能量以及植入溫度。例如，較厚的鰭片具有更多材料，並且對於給定的植入能量，可以利用較低的溫度。對於給定的植入溫度，可以使用較高的植入能量。同樣，較薄的鰭片可能需要較高的植入溫度或較低的植入能量以獲得具有非晶化表層的晶體狀內核。
因為已經對本發明的至少一個說明性實施例進行描述，所以所屬領域的技術人員將容易想到各種改變、修改以及改進。此類改變、修改以及改進既定在本發明的範圍內。因此，前述描述僅用作實例且並不意圖作為限制。
本發明的範圍不應受本文所描述的具體實施例限制。實際上，所屬領域的一般技術人員根據前述描述以及附圖將瞭解(除本文所描述的那些實施例和修改外)本發明的其他各種實施例和
對本發明的修改。因此，此類其他實施例和修改既定屬於本發明的範圍內。此外，儘管已出於特定目的而在本文中在特定環境中的特定實施方案的情境中描述了本發明，但所屬領域的一般技術人員將認識到，本發明的效用不限於此，並且可以為了任何數目的目的在任何數目的環境中有利地實施本發明。因此，應鑒於如本文所描述的本發明的整個廣度和精神來解釋下文陳述的申請專利範圍。
100‧‧‧離子植入機
102‧‧‧離子束產生器
104‧‧‧離子束
105‧‧‧終端站
106‧‧‧熱單元
110‧‧‧晶圓
112‧‧‧平臺
120‧‧‧控制器
Claims (17)
- 一種將摻雜物離子植入半導體晶圓的三維特徵中的方法，包括：以植入能量以及植入溫度以多個傾角將所述摻雜物離子植入所述三維特徵中，以便產生圍繞晶體狀內核的非晶化的表層，其中，在植入後，所述三維特徵由非晶化的所述表層與所述晶體狀內核構成，且其中所述三維特徵具有特徵寬度，且所述晶體狀內核具有小於所述特徵寬度的一半的寬度。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述表層具有超過所述特徵寬度的四分之一的厚度。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述晶體狀內核具有小於所述特徵寬度的四分之一的寬度。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述晶體狀內核包括單個單層材料。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述植入溫度隨所述植入能量一起變化。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述植入溫度高於150℃。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，更包括在植入步驟後進行峰值退火，以使所述表層重結晶。
- 如申請專利範圍第1項所述的將摻雜物離子植入半導體晶圓的三維特徵中的方法，其中所述三維特徵包括finFET電晶體的鰭片。
- 一種對finFET電晶體中的鰭片進行摻雜的方法，包括：以植入能量以及植入溫度將摻雜物離子植入所述鰭片中，以便產生圍繞晶體狀內核的由所述摻雜物離子進行非晶化的表層；以及在植入步驟後進行退火，以使所述表層重結晶，其中，在植入後，所述鰭片由非晶化的所述表層與所述晶體狀內核構成，且其中所述鰭片具有特徵寬度，且所述晶體狀內核具有小於所述特徵寬度的一半的寬度。
- 如申請專利範圍第9項所述的對finFET電晶體中的鰭片進行摻雜的方法，其中所述表層具有超過所述特徵寬度的四分之一的厚度。
- 如申請專利範圍第9項所述的對finFET電晶體中的鰭片進行摻雜的方法，其中所述晶體狀內核具有小於所述特徵寬度的四分之一的寬度。
- 如申請專利範圍第9項所述的對finFET電晶體中的鰭片進行摻雜的方法，其中所述晶體狀內核包括單個單層材料。
- 如申請專利範圍第9項所述的對finFET電晶體中的鰭片進行摻雜的方法，其中所述植入溫度隨所述植入能量一起變化。
- 如申請專利範圍第9項所述的對finFET電晶體中的鰭片進行摻雜的方法，其中所述植入溫度高於150℃。
- 一種植入摻雜物質的方法，包括： 提供finFET電晶體的鰭片，其中所述鰭片具有鰭片寬度；以植入能量並且以高於150℃的高溫將所述摻雜物質植入所述鰭片中，因此在離子植入之後，所述鰭片由表層以及內核構成，其中所述表層通過所述離子植入進行非晶化，而所述內核未進行非晶化並，且所述內核的寬度小於所述鰭片寬度的一半；以及對所述鰭片進行退火。
- 如申請專利範圍第15項所述的植入摻雜物質的方法，其中所述表層具有小於3奈米的厚度。
- 如申請專利範圍第15項所述的植入摻雜物質的方法，其中所述高溫為300℃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261736053P | 2012-12-12 | 2012-12-12 | |
| US13/897,666 US9299564B2 (en) | 2012-12-12 | 2013-05-20 | Ion implant for defect control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201428828A TW201428828A (zh) | 2014-07-16 |
| TWI606494B true TWI606494B (zh) | 2017-11-21 |
Family
ID=50881368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102142544A TWI606494B (zh) | 2012-12-12 | 2013-11-22 | 用於缺陷控制之改良式離子植入 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9299564B2 (zh) |
| TW (1) | TWI606494B (zh) |
| WO (1) | WO2014093536A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9299564B2 (en) * | 2012-12-12 | 2016-03-29 | Varian Semiconductor Equipment Associates, Inc. | Ion implant for defect control |
| TW201517133A (zh) * | 2013-10-07 | 2015-05-01 | Applied Materials Inc | 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化 |
| US20150145069A1 (en) * | 2013-11-22 | 2015-05-28 | Qualcomm Incorporated | Silicon germanium finfet formation |
| US10127653B2 (en) * | 2014-07-22 | 2018-11-13 | Kla-Tencor Corp. | Determining coordinates for an area of interest on a specimen |
| KR102400361B1 (ko) | 2016-03-18 | 2022-05-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| TWI746673B (zh) | 2016-12-15 | 2021-11-21 | 台灣積體電路製造股份有限公司 | 鰭式場效電晶體裝置及其共形傳遞摻雜方法 |
| US10276691B2 (en) * | 2016-12-15 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conformal transfer doping method for fin-like field effect transistor |
| US10680084B2 (en) | 2017-11-10 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial structures for fin-like field effect transistors |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8418063D0 (en) | 1984-07-16 | 1984-08-22 | Atomic Energy Authority Uk | Temperature control in vacuum |
| US5196355A (en) | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| JP3180895B2 (ja) | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| JP4504214B2 (ja) * | 2005-02-04 | 2010-07-14 | 株式会社東芝 | Ｍｏｓ型半導体装置及びその製造方法 |
| US20070257315A1 (en) | 2006-05-04 | 2007-11-08 | International Business Machines Corporation | Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors |
| CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US8063437B2 (en) * | 2007-07-27 | 2011-11-22 | Panasonic Corporation | Semiconductor device and method for producing the same |
| US20110272763A1 (en) * | 2009-02-12 | 2011-11-10 | Yuichiro Sasaki | Semiconductor device and method for fabricating the same |
| US8557692B2 (en) | 2010-01-12 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET LDD and source drain implant technique |
| US8598025B2 (en) * | 2010-11-15 | 2013-12-03 | Varian Semiconductor Equipment Associates, Inc. | Doping of planar or three-dimensional structures at elevated temperatures |
| US8460569B2 (en) | 2011-04-07 | 2013-06-11 | Varian Semiconductor Equipment Associates, Inc. | Method and system for post-etch treatment of patterned substrate features |
| JP2013165254A (ja) * | 2012-01-13 | 2013-08-22 | Tokyo Electron Ltd | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 |
| US8722431B2 (en) * | 2012-03-22 | 2014-05-13 | Varian Semiconductor Equipment Associates, Inc. | FinFET device fabrication using thermal implantation |
| JP5742810B2 (ja) * | 2012-10-02 | 2015-07-01 | 東京エレクトロン株式会社 | プラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法 |
| US8815668B2 (en) * | 2012-12-07 | 2014-08-26 | International Business Machines Corporation | Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask |
| US9299564B2 (en) * | 2012-12-12 | 2016-03-29 | Varian Semiconductor Equipment Associates, Inc. | Ion implant for defect control |
| US9412847B2 (en) * | 2013-03-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned passivation of active regions |
-
2013
- 2013-05-20 US US13/897,666 patent/US9299564B2/en active Active
- 2013-11-22 TW TW102142544A patent/TWI606494B/zh active
- 2013-12-11 WO PCT/US2013/074472 patent/WO2014093536A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014093536A1 (en) | 2014-06-19 |
| US9299564B2 (en) | 2016-03-29 |
| US20140162435A1 (en) | 2014-06-12 |
| TW201428828A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI606494B (zh) | 用於缺陷控制之改良式離子植入 | |
| US7642150B2 (en) | Techniques for forming shallow junctions | |
| CN108431925B (zh) | 对衬底与半导体装置掺杂的方法及对衬底掺杂的系统 | |
| KR20160110507A (ko) | 좁은 반도체 구조체들의 이온 주입을 위한 기술들 | |
| TWI475600B (zh) | 鰭型場效電晶體裝置及多重閘極電晶體裝置的形成方法 | |
| TW201413795A (zh) | 摻雜非平面半導體裝置 | |
| US20080090392A1 (en) | Technique for Improved Damage Control in a Plasma Doping (PLAD) Ion Implantation | |
| JP2005510085A (ja) | 極浅接合を形成するための方法 | |
| TW201230133A (en) | Doping of planar or three-dimensional structures at elevated temperatures | |
| US20030186519A1 (en) | Dopant diffusion and activation control with athermal annealing | |
| JP2004289154A (ja) | 超浅型接合のための接合狭小化用相補インプラント | |
| US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
| US6767809B2 (en) | Method of forming ultra shallow junctions | |
| US9576819B2 (en) | Techniques for increased dopant activation in compound semiconductors | |
| US20140363986A1 (en) | Laser scanning for thermal processing | |
| US8124487B2 (en) | Method for enhancing tensile stress and source/drain activation using Si:C | |
| CN112885716B (zh) | 半导体结构的形成方法 | |
| CN109148298B (zh) | 半导体器件及其制造方法 | |
| Chang et al. | High Mass Molecular Ion Implantation | |
| Foggiato et al. | Implementation of flash technology for ultra shallow junction formation: challenges in process integration | |
| Sklenard et al. | Low temperature junction formation by solid phase epitaxy on thin film devices: Atomistic modeling and experimental achievements | |
| CN108431928B (zh) | FinFET的掺杂方法 | |
| US20070293012A1 (en) | Reduction of slip and plastic deformations during annealing by the use of ultra-fast thermal spikes | |
| Renau | Evolution of directed ion beams from doping to materials engineering | |
| KR20100134455A (ko) | 브레이크다운 특성 개선을 위한 트랜지스터 제조방법 |