TWI604610B

TWI604610B - Semiconductor device

Info

Publication number: TWI604610B
Application number: TW100142209A
Authority: TW
Inventors: Akio Iwabuchi; Hironori Aoki
Original assignee: Sanken Electric Co Ltd
Priority date: 2011-11-18
Filing date: 2011-11-18
Publication date: 2017-11-01
Also published as: TW201322444A

Description

半導體裝置

本發明係關於一種半導體裝置，尤其是關於具備開關元件之半導體裝置。

已知使用氮化鎵(GaN)系化合物半導體之高電子移動度電晶體(HEMT：high electron mobility transistor)。HEMT具有低導通電阻值且具有高耐壓，因此使用在例如電力用途。

下述專利文獻1揭示具有常閉特性之HEMT。此HEMT具有在對閘極不施加控制訊號之狀態下成為在源極與汲極之間電流不流通之斷開狀態之特性。是以，為了控制閘極不需產生負之控制訊號(負電位)，能使用以驅動HEMT之電路之構成簡化。

專利文獻1揭示之具有常閉特性之HEMT具備具有二維載體氣體層之主半導體區域、配置在此主半導體區域之主面上且電氣連接於二維載體氣體層之源極及汲極、配置在主半導體區域之主面上之源極與汲極之間之閘極、配置在主半導體區域之主面與閘極之間之金屬氧化物半導體膜。在金屬氧化物半導體膜使用氧化鎳等材料。此HEMT並非絕緣閘極型構造，具有在主半導體區域之主面上介在有金屬氧化物半導體膜積層閘極之構造。此外，已知在非絕緣閘極型構造之HEMT將鎳等之與主半導體區域蕭特基連接之材料作為閘極使用。

專利文獻1：日本特開2009-76845號公報

然而，在具有上述閘極構造之HEMT，未考慮到以下幾點。在對閘極供應高頻控制訊號且將HEMT作為高速開關元件而驅動感應性負荷或電阻性負荷之情形，藉由從汲極至負荷之配線電感，在閘極關閉時在汲極電壓(汲極-源極間電壓：VDS)產生與-L‧di/dt量對應之超越量。在此超越量產生、HEMT產生崩潰之情形HEMT會立刻破壞。

又，若產生超越量而使汲極電壓變化，則經由在HEMT之汲極-閘極間產生之誤電容在閘極電壓VGS亦產生超越量。在未採用絕緣閘極型構造之HEMT，若施加超過額定之閘極電壓則產生洩漏電流，因此閘極電壓之最大額定電壓必須設定的較低。關於閘極電壓產生之超越量之對策，在閘極插入串聯電阻並類比地對應較有效。然而，對閘極之串聯電阻之插入，與控制訊號(閘極電壓)之上升時間、下降時間之延遲相關，會妨礙HEMT之高速開關動作。

本發明係為了解決上述問題而成。是以，本發明提供一種能減少超越量之產生並防止元件破壞且具備實現開關元件動作速度之高速化之開關元件之半導體裝置。

為了解決上述問題，本發明實施例第1特徵之半導體裝置，具備：第1半導體層；第2半導體層，在第1半導體層上介在有異質接合面而配置；二維載體氣體層，係配置在第1半導體層之異質接合面附近；第1主電極，電氣連接於二維載體氣體層之一端；第2主電極，電氣連接於二維載體氣體層之另一端；第1閘極，在第1主電極之一部分與和其對向之第2主電極之一部分之間配置在第2半導體層上；以及第2閘極，在第1主電極之另一部分與和其對向之第2主電極之另一部分之間配置在第2半導體層上，在與第1閘極之間介在有與二維載體氣體層之片電阻相較片電阻較高之分離區域而配置，與第1閘極獨立地被控制。

第1特徵之半導體裝置中，較佳為，第1閘極之閘寬度相較於第2閘極之閘寬度設定較大。

第1特徵之半導體裝置中，較佳為，分離區域係配置在第1閘極與第2閘極之間，藉由從第2半導體層之表面至少下挖至其內部之凹槽構成。

第1特徵之半導體裝置中，較佳為，分離區域至少配置在第2半導體層之第1閘極與第2閘極之間，為導入有電氣陰極度高之氟、鐵或鎂之雜質導入區域。

本發明實施例第2特徵，在第1特徵之半導體裝置中，進一步具備驅動電路，該驅動電路係分別連接於第1閘極、第2閘極，對第1閘極及第2閘極在不同時序供應進行導通及斷開之控制之閘極訊號。

本發明實施例第3特徵之半導體裝置，具備：第1半導體層；第2半導體層，在第1半導體層上介在有異質接合面而配置；二維載體氣體層，係配置在第1半導體層之異質接合面附近；第1主電極，電氣連接於二維載體氣體層之一端；第2主電極，電氣連接於二維載體氣體層之另一端；以及閘極，在第1主電極與和其對向之第2主電極之間配置在第2半導體層上；緊鄰閘極之閘寬度方向之一部分下方之閾值電壓與緊鄰閘極之閘寬度方向之另一部分下方之閾值電壓不同。

根據本發明，可提供能減少超越量之產生並防止元件破壞且具備實現開關元件動作速度之高速化之開關元件之半導體裝置。

接著，參照圖式說明本發明之實施例。以下之圖式之記載中，對相同或類似之部分賦予相同或類似之符號。然而，圖式係以示意方式顯示，與現實不同。又，圖式彼此間會有包含彼此之尺寸關係或比率不同之部分之情形。

又，以下所示之實施例係例示用以將本發明之技術思想具體化之裝置或方法，本發明之技術思想並未將各構成零件之配置等特定在下述說明。本發明之技術思想在申請專利範圍內可追加各種變更。

(實施例1)

本發明之實施例1係說明將本發明適用在搭載有具有常閉構造之HEMT之半導體裝置之例。

(半導體裝置之電路構成)

如圖5所示，實施例1之半導體裝置1具備具有常閉構造之n通道導電型之HEMT(Tr)。在實施例1，HEMT(Tr)具備二個具有常閉構造之n通道導電型之第一HEMT(Tr1)及具有常閉構造之n通道導電型之第二HEMT(Tr2)，第一HEMT(Tr1)與第二HEMT(Tr2)係電氣並聯。

HEMT(Tr)之第一HEMT(Tr1)具備作為源極(S)使用之第1主電極41、作為汲極(D)使用之第2主電極42、及第1閘極(G1)51。第二HEMT(Tr2)具備與第一HEMT(Tr1)共用之第1主電極41、同樣地與第一HEMT(Tr1)共用之第2主電極42、與第1閘極51電氣分離且獨立地被控制之第2閘極(G2)52。

第2主電極42此處通過感應性負荷或電阻性負荷等負荷11連接於電源12之正極。電源12之負極係連接於例如基準電位(接地電位)13。負荷11、電源12在實施例1皆構成為半導體裝置1之外附零件，但內設在半導體裝置1亦可。

第1閘極51、第2閘極52係連接於驅動電路10，該驅動電路10對第1閘極51、第2閘極52供應獨立之控制訊號(閘極訊號)，進行第一HEMT(Tr1)、第二HEMT(Tr2)分別之導通動作及斷開動作之控制。驅動電路10，與負荷11以及電源12同樣地，在實施例1構成為半導體裝置1之外附零件，但內設在半導體裝置1亦可。

此外，實施例1之半導體裝置1雖構成為具備二個第一HEMT(Tr1)及第二HEMT(Tr2)，但構成為三個以上之HEMT電氣並聯亦可。

(半導體裝置之元件構造)

如圖1至圖3所示，搭載於實施例1之半導體裝置1之HEMT(Tr)之第一HEMT(Tr1)具備基板2、此基板2上之第1半導體層31、在第1半導體層31上介在有異質接合面而配置之第2半導體層32、配置在第1半導體層31之異質接合面附近之二維載體氣體層33、電氣連接於二維載體氣體層33之一端之第1主電極(S)41、電氣連接於二維載體氣體層33之另一端之第2主電極(D)42、在第2半導體層32上配置在第1主電極41之閘寬度方向之一部分(圖1中，上側之一部分)與和其對向之第2主電極42之閘寬度方向之一部分(圖1中，上側之一部分)之間之第1閘極(G1)51。

第二HEMT(Tr2)具備與第一HEMT(Tr1)相同或同層之基板2、第1半導體層31、第2半導體層32及二維載體氣體層33、與第一HEMT(Tr1)共用之第1主電極(S)41及第2主電極(D)42、第2閘極(G2)52，該第2閘極(G2)52，在二維載體氣體層33上配置在第1主電極41之閘寬度方向之另一部分(圖1中，下側之一部分)與和其對向之第2主電極42之閘寬度方向之另一部分(圖1中，下側之一部分)之間，在與第1閘極51之間介在有與二維載體氣體層33之片電阻相較片電阻較高之分離區域6而配置，與第1閘極51獨立地被控制。

基板2在實施例1係使用矽單晶半導體基板(Si基板)。此外，基板2並不限於此例，例如基板2可使用藍寶石基板、碳化矽基板(SiC基板)、GaN基板等。

又，在基板2與第1半導體層31之間可配置周知之緩衝層(未圖示)。代表性之III族氮化物系半導體係藉由Al_xIn_yGa_1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)表示。雖並不限於此構造，但在實施例1可使用在緩衝層交互積層有複數層之GaN層與AlN層之複合膜。

第1半導體層31及第2半導體層32實際上構成搭載HEMT(Tr)之半導體功能層3。半導體功能層3之第1半導體層31係藉由氮化物系半導體層、具體而言GaN層構成。此第1半導體層31係作用為載體走行層。在實施例1之HEMT(Tr)，載體為電子，第1半導體層31係作用為電子走行層。第2半導體層32係藉由氮化物系半導體層、具體而言具有較第1半導體層31之格子常數小之格子常數且具有較第1半導體層31之帶隙大之帶隙之AlGaN層構成。第2半導體層32係作用為載體供應層，在實施例1係作用為電子供應層。

二維載體氣體層33具體而言為二維電子氣體(2DEG：two-dimensional electron gas)層。二維載體氣體層33，圖1至圖3中，從左側往右側朝向X方向延伸。二維載體氣體層33係作用為電流(或電子或電洞)朝向X方向或朝向相反方向流動之通道區域。在與異質接合面平行之平面，與二維載體氣體層33之延伸方向(X方向)交叉之方向為Y方向。

此處，雖不一定限定於此數值，但在實施例1，使用在半導體裝置1之第1半導體層31之膜厚係設定在例如0.5μm~10.0μm之範圍內，由於此處使用GaN層，因此此GaN層之膜厚係設定在例如2.5μm~3.5μm。第2半導體層32之AlGaN層之膜厚係設定在例如5.0nm~100.0nm之範圍內，此處設定在例如30nm。

第1主電極41，係藉由歐姆接觸電氣連接於二維載體氣體層33之一端。第1主電極41，此處，係以將一部分埋設於從第2半導體層32之表面通過異質接合面至少下挖達到第1半導體層31之二維載體氣體層33之溝渠內之方式配置。在構成此第1主電極41之歐姆接觸之電極材料可使用具有例如10nm~50nm之膜厚之Ti層與積層在此Ti層上且具有例如100nm~1000nm之膜厚之Al層之積層膜。如圖2所示，第1主電極41之剖面形狀係藉由X方向之寬度尺寸與Z方向之厚度尺寸幾乎沒差之方形狀構成，如圖1所示，第1主電極41之平面形狀係藉由相對於寬度尺寸在Y方向延伸之長度較長之帶形狀構成。此處，Z方向為與異質接合面垂直之方向。

第2主電極42係藉由歐姆接觸電氣連接於二維載體氣體層33之另一端。與第1主電極41同樣地，第2主電極42，係以將一部分埋設於從第2半導體層32之表面通過異質接合面至少下挖達到第1半導體層31之二維載體氣體層33之溝渠內之方式配置。此第2主電極42之電極材料在此處與第1主電極41之電極材料相同。又，第2主電極42之剖面形狀以及平面形狀在此處與第1主電極41之剖面形狀以及平面形狀相同。

此外，第1主電極41、第2主電極42之至少一方並不限於埋設於溝渠內之構造，配置在第2半導體層32之表面上亦可。

第一HEMT(Tr1)之第1閘極51，在第1主電極41之閘寬度方向之一部分與第2主電極42之閘寬度方向之一部分之間，配置在二維載體氣體層33上且與第2半導體層32之表面相鄰。在實施例1，閘寬度方向為與Y方向一致之方向。又，閘長度方向為與X方向一致之方向。雖不一定限於此構造，但在實施例1，閘極51係配置在從第2半導體層32之表面朝向其深度方向將第2半導體層32之膜厚之一部分下挖之凹槽(凹陷或凹部)321之底面上(第2半導體層32之凹槽321內之表面上)。第2半導體層32之厚度設定在例如30nm之情形，凹槽321之深度係設定在例如23nm~27nm，較佳為25nm。

第1閘極51，可使用例如摻雜有Mg之GaN層或摻雜有Mg之AlGaN層等之p型半導體層或氧化鎳、氧化鐵、氧化鈷、氧化錳或氧化銅等之金屬氧化物層或Ni等之蕭特基材料。在金屬層可使用例如Au層。使用此種構造以及材料構成之第一HEMT(Tr1)具有常閉特性，此第一HEMT(Tr1)之閾值電壓Vth係設定在例如數V。

第二HEMT(Tr2)之第2閘極52，在第1主電極41之閘寬度方向之另一部分與第2主電極42之閘寬度方向之另一部分之間，配置在二維載體氣體層33上且與第2半導體層32之表面相鄰。第2閘極52之基本構造或材料與第1閘極51相同，第二HEMT(Tr2)與第一HEMT(Tr1)同樣地具有常閉特性，此第二HEMT(Tr2)之閾值電壓Vth係設定在例如數V。

第2閘極52，在實施例1，係配置於在閘寬度方向(Y方向)延伸之第1閘極51之延長上。換言之，第一HEMT(Tr1)之第1主電極41與第1閘極51之距離及第1閘極51與第2主電極42之距離係設定成與第二HEMT(Tr2)之第1主電極41與第2閘極52之距離及第2閘極52與第2主電極42之距離相同。此外，第一HEMT(Tr1)之第1閘極51之閘寬度尺寸係設定成較第二HEMT(Tr2)之第2閘極52之閘寬度尺寸大。雖藉由雙方之電流量決定閘寬度尺寸，但在實施例1，第1閘極51之閘寬度尺寸與第二HEMT(Tr2)之第2閘極52之比率係設定在100對1以下。

實施例1之半導體裝置1，如圖4所示，具備具有長圓形形狀之平面形狀之第2主電極42、與以此第2主電極42為中心且分離一定間隔配置並具有環形狀之平面形狀之第1主電極41。第1閘極51係配置在第2主電極42與第1主電極41之間，沿著以第2主電極42為中心之第2主電極42之周圍之大半配置。第2閘極52係配置在第2主電極42與第1主電極41之間，沿著以第2主電極42為中心之第2主電極42之周圍之僅僅一部分配置。

此外，實施例1，藉由電氣並聯之二個第一HEMT(Tr1)及第二HEMT(Tr2)構成一個HEMT(Tr)，但藉由電氣並聯之三個以上之第一HEMT(Tr1)~第n(n為3以上之整數)HEMT(Trn)構成一個HEMT(Tr)亦可。此情形，第nHEMT(Trn)之第n閘極之閘寬度係設定成與第二HEMT(Tr2)之第2閘極52之閘寬度相同或較其小之尺寸。

分離區域6，尤其如圖3所示，在實施例1，係藉由從第2半導體層32之表面朝向其深度方向將第2半導體層32及第1半導體層31之膜厚之一部分下挖之凹槽構成。此分離區域6之凹槽之底面係設定在較二維載體氣體層33深之位置。其結果，此凹槽之(底面之)深度形成為較配置有第1閘極51及第2閘極52之凹槽321之(底面之)深度深。此外，分離區域6之凹槽之底面位於第2半導體層32內亦可，分離區域6使第一HEMT(Tr1)之二維載體氣體層33與第二HEMT(Tr2)之二維載體氣體層33之間之通道電阻(片電阻)增大以進行電氣分離。

在實施例1，分離區域6係設定成較第1閘極51及第2閘極52之閘長度尺寸(X方向之尺寸)以及第1閘極51與第2閘極52之間之分離尺寸(Y方向之尺寸)大一點。此處，雙方之尺寸，為了防止起因於第1閘極51、第2閘極52分別與分離區域6之對準偏移之第1主電極41與第2主電極42之間之洩漏電流，設定成大於至少製造程序之對準余裕尺寸量。此尺寸為分離區域6之最小尺寸，由於第一HEMT(Tr1)及第二HEMT(Tr2)之電流量減少，因此分離區域6之Y方向尺寸雖不易增加，但分離區域6之X方向尺寸可增加。分離區域6之X方向以分別越過第1主電極41、汲極區域42並交叉之方式延伸亦可。

此外，第1閘極51、第2閘極52皆經由較此等上層之未圖示之配線連接於驅動電路10。

(半導體裝置之動作機構)

上述圖1至圖5所示之半導體裝置1具備以下之動作機構。

圖6(B)係說明第1比較例之半導體裝置(HEMT)之動作之時序圖，縱軸係閘極電壓VG及汲極-源極間電壓VDS，橫軸為時間。與HEMT之閘極電壓VG之下降對應，HEMT成為斷開狀態，汲極-源極間電壓VDS上升。然而，受到第2主電極所負荷之感應性負荷或電阻性負荷影響，在汲極-源極間電壓VDS之上升產生超越量。若產生此超越量，則不具有絕緣閘極型構造之HEMT在閘極與二維載體氣體層之第2主電極側之間產生崩潰，會有損壞之虞。

圖6(C)係說明第2比較例之半導體裝置(HEMT)之動作之時序圖，縱軸係在閘極插入有串聯電阻之情形之汲極-源極間電壓VDS，橫軸為時間。與HEMT之閘極電壓VG之下降(關閉動作)對應，HEMT成為斷開狀態，汲極-源極間電壓VDS上升。由於在閘極插入有串聯電阻，因此相較於第1比較例，在汲極-源極間電壓VDS之上升可減少超越量。然而，由於串聯電阻之插入所伴隨之時間常數之增加，汲極-源極間電壓VDS之上升時間變慢。

圖6(A)係說明實施例1之半導體裝置1之動作之時序圖，縱軸為供應至第1閘極51之第1閘極電壓VG1、供應至第2閘極52之第2閘極電壓VG2及汲極-源極間電壓VDS，橫軸為時間。

在HEMT(Tr)，與第一HEMT(Tr1)之第1閘極電壓VG1之下降對應，第一HEMT(Tr1)成為導通狀態。在與此第一HEMT(Tr1)之第1閘極電壓VG1之上升相同時序，進行第二HEMT(Tr2)之第2閘極電壓VG2之下降，接著，僅在一定時間反覆進行第二HEMT(Tr2)之第2閘極電壓VG2之上升及下降，在短時間反覆進行第二HEMT(Tr2)之導通狀態、斷開狀態之控制。第2閘極電壓VG2之上升及下降為具有從圖5所示之驅動電路10輸出之脈衝形狀之閘極訊號。

如圖6(A)所示，藉由電流量大之第一HEMT(Tr1)及電流量小之第二HEMT(Tr2)之導通動作，汲極-源極間電壓VDS急速上升。然而，由於後者之第二HEMT(Tr2)與時序偏移短時間地反覆進行導通狀態及斷開狀態，因此能將汲極電壓之di/dt成分數位地(階段性地)抑制，能在短時間內使在汲極-源極間電壓VDS產生之超越量收束。在實施例1之半導體裝置1，與圖6(B)所示之第1比較例相較，能使在汲極-源極間電壓VDS產生之超越量減少。再者，在實施例1之半導體裝置1，與圖6(C)所示之第2比較例相較，能使在汲極-源極間電壓VDS產生之超越量減少且在短時間使超越量收束。

此外，在實施例1之半導體裝置1，藉由三個以上之第一HEMT(Tr1)至第nHEMT(Trn)構成HEMT(Tr)之情形，進行在供應至第一HEMT(Tr1)之第1閘極51之第1閘極電壓VG1下降之後在短時間內使供應至第二HEMT(Tr2)之第2閘極52之第2閘極電壓VG2、…供應至第nHEMT(Trn)之第n閘極5n之第n閘極電壓VGn分別依序下降之控制。

(半導體裝置之特徵)

如上述說明，在實施例1之半導體裝置1，使用藉由分離區域6電氣並聯之第一HEMT(Tr1)及第二HEMT(Tr2)構成HEMT(Tr)，能分別獨立地控制第1閘極51、第2閘極52，因此能減少超越量之產生，可防止元件破壞且在短時間內使超越量收束，因此可實現開關動作速度之高速化。

(實施例2)

本發明之實施例2係說明在上述實施例1之半導體裝置1中替代分離區域6之構成之例。

(半導體裝置之元件構造)

如圖7所示，在實施例2之半導體裝置1，分離區域6至少配置在第2半導體層32之第一HEMT(Tr1)之第1閘極51與第二HEMT(Tr2)之第2閘極52之間，由導入有電氣陰極度高之氟(F)、鐵(Fe)或鎂(Mg)等之離子之雜質導入區域構成。電氣陰極度高之離子在第2半導體層32之膜厚方向在其一部分產生固定負電荷，此固定負電荷具有將在緊鄰其下方產生之二維載體氣體層33之載體(此處為電子)排除之功能。亦即，分離區域6使在緊鄰其下方產生之二維載體氣體層33之載體濃度減少或將二維載體氣體層33本身之產生排除，在緊鄰分離區域6下方能將二維載體氣體層33之通道電阻(片電阻)較高地控制。

分離區域6係藉由使用例如使用光微影技術形成之光阻光罩、使用電漿浸沒離子植入(PIII：plasma immersion ion implantation)技術將電氣陰極度高之離子導入至第2半導體層32而形成。

(半導體裝置之特徵)

如以上說明，在實施例2之半導體裝置1，可達到與藉由實施例1之半導體裝置1獲得之作用效果相同之作用效果。

(實施例3)

本發明之實施例3係說明在上述實施例1或實施例2之半導體裝置1中使HEMT(Tr)之第一HEMT(Tr1)之閾值電壓、第二HEMT(Tr2)之閾值電壓分別具有差而能獨立控制第一HEMT(Tr1)、第二HEMT(Tr2)分別之導通動作、斷開動作之例。

(半導體裝置之元件構造)

如圖8(A)及圖8(B)所示，實施例3之半導體裝置1，具備：第1半導體層31；第2半導體層32，在第1半導體層31上介在有異質接合面而配置；二維載體氣體層33，係配置在第1半導體層31之異質接合面附近；第1主電極(源極(S))41，電氣連接於二維載體氣體層33之一端；第2主電極(汲極(D))42，電氣連接於二維載體氣體層33之另一端；以及第1閘極(G1)51及第2閘極(G2)52，在第1主電極41與和其對向之第2主電極42之間配置在第2半導體層32上；緊鄰第1閘極51(第一HEMT(Tr1)之區域且為閘極之閘寬度方向之一部分)下方之閾值電壓與緊鄰第2閘極52(第二HEMT(Tr2)之區域且為閘極之閘寬度方向之另一部分)下方之閾值電壓不同。

第1閘極51在第一HEMT(Tr1)之區域係配置在形成在第2半導體層32之凹槽321內。第2閘極52在第二HEMT(Tr2)之區域係配置在較形成在第2半導體層32之凹槽321淺之凹槽322內。亦即，在實施例3，第一HEMT(Tr1)之閾值電壓例如設定較高，第二HEMT(Tr2)之閾值電壓例如設定較第一HEMT(Tr1)之閾值電壓低。

又，雖未圖示，但在實施例3，在閘極51與閘極52之間，與上述實施例1或實施例2之半導體裝置1同樣地，介在有分離區域6而分斷，使用驅動電路10獨立進行第1閘極51、第2閘極52分別之控制。

實施例3之半導體裝置1之動作機構與實施例1之半導體裝置1之動作機構相同，因此在此省略說明。

(半導體裝置之變形例)

在實施例3之半導體裝置1，與分離區域6之存在無關地，能使第一HEMT(Tr1)之第1閘極51與第二HEMT(Tr2)之第2閘極52之間電氣短路。例如，第1閘極51與第2閘極52同一層且藉由相同材料一體構成，或使用其他配線將第1閘極51與第2閘極52之間電氣連接以進行短路。

由於第一HEMT(Tr1)之閾值電壓與第二HEMT(Tr2)之閾值電壓為不同設定，因此若對短路後之第1閘極51及第2閘極52供應進行第一HEMT(Tr1)之導通及斷開動作之閘極訊號與進行第二HEMT(Tr2)之導通及斷開動作之閘極訊號，則能執行與上述實施例1之半導體裝置1之動作相同之動作。

(其他實施例)

如上述，本發明雖藉由複數個實施例記載，但構成此揭示之一部分之論述及圖式並未限定本發明。本發明可適用於各種替代實施形態、實施例及運用技術。

例如，本發明將藉由上述實施例1至實施例3之半導體裝置1之電氣並聯之第一HEMT(Tr1)及第二HEMT(Tr2)構成之HEMT(Tr)與未成為上述並聯構成之HEMT混在於一個基板2上亦可。又，本發明，替代未成為並聯構成之HEMT或追加地使MIS(metal insulator semiconductor)型電晶體或常開(降低)型電晶體等之其他元件混在亦可。

本發明能廣泛適用於能減少超越量之產生並防止元件破壞且具備實現開關元件動作速度之高速化之開關元件之半導體裝置。

1．．．半導體裝置

2．．．基板

3．．．半導體功能層

31．．．第1半導體層

32．．．第2半導體層

41．．．第1主電極

42．．．第2主電極

51,G1．．．第1閘極

52,G2．．．第2閘極

6．．．分離區域

10．．．驅動電路

321,322．．．凹槽

圖1係顯示搭載於本發明實施例1之半導體裝置之HEMT之構成之主要部分俯視圖。

圖2係在圖1所示之HEMT之F2-F2切斷線(第1閘極部分)切斷之主要部分剖面圖。

圖3係在圖1所示之HEMT之F2-F2切斷線(分離區域)切斷之主要部分剖面圖。

圖4係圖1所示之HEMT整體之俯視圖。

圖5係包含實施例1之半導體裝置之電路圖。

圖6(A)係說明實施例1之半導體裝置之動作之時序圖，(B)係說明第1比較例之半導體裝置之動作之時序圖，(C)係說明第2比較例之半導體裝置之動作之時序圖。

圖7係顯示搭載於本發明實施例2之半導體裝置之HEMT之分離區域之構成之主要部分剖面圖。

圖8(A)係顯示搭載於本發明實施例3之半導體裝置之HEMT之閘極之一部分之構成之主要部分剖面圖，(B)係顯示HEMT之閘極之另一部分之構成之主要部分剖面圖。

1．．．半導體裝置

2．．．基板

31．．．第1半導體層

41．．．第1主電極

42．．．第2主電極

51,G1．．．第1閘極

52,G2．．．第2閘極

6．．．分離區域

321,322．．．凹槽

D．．．汲極

S．．．源極

Tr．．．HEMT

Tr1．．．第一HEMT

Tr2．．．第二HEMT

Claims

一種半導體裝置，具備：第1半導體層；第2半導體層，在該第1半導體層上介在有異質接合面而配置；二維載體氣體層，係配置在該第1半導體層之該異質接合面附近；第1主電極，電氣連接於該二維載體氣體層之一端；第2主電極，電氣連接於該二維載體氣體層之另一端；第1閘極，在該第1主電極之一部分與和其對向之該第2主電極之一部分之間配置在該第2半導體層上；以及第2閘極，在該第1主電極之另一部分與和其對向之該第2主電極之另一部分之間配置在該第2半導體層上，在與該第1閘極之間介在有片電阻較該二維載體氣體層之片電阻高之分離區域而配置，與該第1閘極獨立地被控制。
如申請專利範圍第1項之半導體裝置，其中，該第1閘極之閘寬度係設定得較該第2閘極之閘寬度大。
如申請專利範圍第1或2項之半導體裝置，其進一步具備驅動電路，該驅動電路分別連接於該第1閘極、該第2閘極，對該第1閘極及該第2閘極供應在不同時序進行導通及斷開之控制之閘極訊號。
如申請專利範圍第1或2項之半導體裝置，其中，該分離區域係形成為較該第1閘極及該第2閘極之閘長度尺寸大且較該第1閘極與該第2閘極之分離距離大。
一種半導體裝置，具備：第1半導體層；第2半導體層，在該第1半導體層上介在有異質接合面而配置；二維載體氣體層，係配置在該第1半導體層之該異質接合面附近；第1主電極，電氣連接於該二維載體氣體層之一端；第2主電極，電氣連接於該二維載體氣體層之另一端；以及閘極，在該第1主電極與和其對向之該第2主電極之間配置在該第2半導體層上；緊鄰該閘極之閘寬度方向之一部分下方之閾值電壓與緊鄰該閘極之閘寬度方向之另一部分下方之閾值電壓不同。