TWI604496B

TWI604496B - 電漿處理裝置及電漿處理方法

Info

Publication number: TWI604496B
Application number: TW105100379A
Authority: TW
Inventors: 荒瀬高男; 森政士; 橫川賢悅; 武川祐亮; 一野貴雅
Original assignee: 日立全球先端科技股份有限公司
Priority date: 2015-01-09
Filing date: 2016-01-07
Publication date: 2017-11-01
Also published as: KR20160086270A; JP6567943B2; JP2016131235A; TW201637066A; KR101777253B1

Description

電漿處理裝置及電漿處理方法

本發明係有關電漿處理裝置及電漿處理方法，特別是有關有效抑制因電漿電位的上昇而造成對電漿處理裝置的電極的損壞之技術。

電漿蝕刻裝置等電漿處理裝置中，作為用以高精度地保持半導體晶圓的溫度之技術，係廣泛運用令半導體晶圓靜電吸附，而在該半導體晶圓與電極間流通氦氣之構造。

作為靜電吸附方式，例如主要運用單極(monopole)及雙極(dipole)這2種方式。單極方式，是對1個電極施加靜電吸附電壓，雙極方式，是設置2個以上的電極，而施加極性各自相異之靜電吸附電壓。

靜電吸附，是隔著形成於陶瓷等上之薄的絕緣膜，對電極與半導體晶圓間賦予直流電壓，藉此實施。此外，在半導體晶圓會被施加高電壓，用以讓來自電漿的離子加速入射。

專利文獻1中揭示，監控施加於電極之高頻電壓，並依據受監控的高頻電壓訊號來控制靜電吸附(ESC：Electro Static Chuck)用電源的輸出電壓，藉此將靜電吸附所需的電壓保持在所需的值。

此外，專利文獻2中揭示，施加於半導體晶圓之高頻電壓是交互施加高電壓及低電壓這2種類的電壓，並設定高電力的時間比率(TM工作比)及反覆頻率來蝕刻。該專利文獻2中揭示，此時，對受監控之晶圓施加的高頻偏壓的峰值，為高電力時之值的穩定值。

又，專利文獻3中揭示，在電漿處理裝置中，當未受到時間調變之高頻偏壓施加至電極的情形下，控制靜電吸附用電源的輸出電壓之相關技術。

〔先前技術文獻〕 〔專利文獻〕

[專利文獻1]日本特開2006-210726號公報

[專利文獻2]日本特開2013-12624號公報

[專利文獻3]日本特開2010-10236號公報

以下探討利用上述專利文獻2記載之蝕刻技術，亦即一面交互施加高電壓及低電壓這2種高頻電壓，一面利用專利文獻1記載之靜電吸附用直流電流的控制方法，來施加2.5kV以上的晶圓偏壓之情形。

在該條件下，於工作比(Duty)為40%以下及60%以上，半導體晶圓的氦背面壓力的時間變化的頻率會變大。其結果，恐會發生靜電吸附力降低及靜電吸附膜的電壓破壞。

此外，上述先前技術中的技術，是利用CW(連續波)偏壓來進行電漿蝕刻處理，但並未考量使用TM(Time Modulation，時間調變)偏壓之技術。

本發明之目的，在於提供一種不破壞靜電吸附膜，確保靜電吸附力的同時，能夠高精度地控制電漿處理中的試料的溫度之技術。

有關本發明之前述以及其他目的及新穎特徵，將由本說明書之記述及所附圖面而明瞭。

本案揭示之發明當中，若要簡單說明具代表性者之概要，則如下所述。

也就是說，代表性的電漿處理，具有處理室、第1高頻電源、試料台、第1直流電源、第2直流電源、第2高頻電源、電壓偵測部、及電源控制部。

處理室，供試料受到電漿處理。第1高頻電源，供給在處理室內生成電漿之高頻電力。

試料台，具備埋設於靜電吸附膜而使試料靜電吸附於靜電吸附膜之第1電極及第2電極，供試料載置。第1直流電源，對第1電極施加第1直流電壓。第2直流電源，對第2電極施加第2直流電壓。

第2高頻電源，對試料台供給高頻電力。電壓偵測部，由施加於試料台之高頻電力來偵測第1電壓值及第2電壓值。電源控制部，控制第1直流電源及第2直流電源的設定電壓。

電壓偵測部偵測的第1電壓值，為當供給至試料台之高頻電力受到時間調變時，在具有第1振幅之時間調變的第1期間中施加於試料台之高頻電力的峰值間電壓值。

電壓偵測部偵測的第2電壓值，為在具有比第1振幅還小的第2振幅之時間調變的第2期間中施加於試料台之高頻電力的峰值間電壓值。

此外，電源控制部，依據第1電壓值、第2電壓值、及時間調變的工作比，求出施加於試料台之高頻電壓的峰值間電壓值的時間平均值，利用求出的時間平均值以及使試料靜電吸附於靜電吸附膜之電壓亦即靜電吸附膜的兩端間的電位差亦即靜電吸附用電壓，求出第1直流電壓及第2直流電壓，並分別控制第1直流電源及第2直流電源以便分別輸出求出的第1直流電壓及第2直流電壓。

特別是，電源控制部，係判定是否對靜電吸附膜施加了超出靜電吸附膜的絕緣耐壓的上限之電壓，若判定為超出絕緣耐壓的上限之次數，比事先設定好的判定次數閾值還多，則輸出更換靜電吸附膜之主旨的警告。

本案揭示之發明當中，若要簡單說明藉由具代表性者所獲得之效果，則如下所述。

能夠進行高品質的電漿處理。

100‧‧‧被加工試料設置部

101‧‧‧基材部

102‧‧‧靜電吸附膜

103A‧‧‧ESC電極

103B‧‧‧ESC電極

104‧‧‧被加工試料

105A‧‧‧ESC電源

105B‧‧‧ESC電源

106A‧‧‧低域通過濾波器

106B‧‧‧低域通過濾波器

107‧‧‧電漿

108‧‧‧高電壓側Vpp檢測器

109‧‧‧低電壓側Vpp檢測器

110‧‧‧偏壓整合器

111‧‧‧高頻整合器

112‧‧‧高頻電源

113‧‧‧冷媒通路

114‧‧‧氦供給部

115‧‧‧蝕刻控制部

116‧‧‧ESC電源控制部

[圖1]一實施形態之使用了雙極方式電極的電漿處理裝置中的主要部位構成一例示意說明圖。

[圖2]本發明者所探討之當僅使用施加於ESC電極之高電力側的偏壓亦即高頻電壓的監控值時，難以做半導體晶圓的溫度控制之電漿處理裝置的各部位的訊號一例示意時序圖。

[圖3]本發明者所探討之當僅使用施加於ESC電極之高電力側的偏壓亦即高頻電壓的監控值時，會有靜電吸附膜絕緣破壞之電漿處理裝置的各部位的訊號一例示意時序圖。

[圖4]圖1之電漿處理裝置中的各部位的訊號時序一例示意時序圖。

[圖5]圖1之電漿處理裝置所具有的ESC電源控制部所做的蝕刻處理中的控制動作一例示意流程圖。

[圖6]一實施形態之使用了單極方式電極的電漿處理裝置中的主要部位構成一例示意說明圖。

[圖7]一實施形態之電漿處理裝置的概略截面示意說明圖。

以下實施形態中，為求方便，若有必要時會分割成複數個章節或實施形態來說明，但除有特別載明的場合以外，它們彼此並非亳無關係，而是呈一方為另一方的一部分或全部之變形例、詳細、補足說明等之關係。

此外，以下實施形態中，當提及要素的數量等(包括個數、數值、量、範圍等)的情形下，除有特別載明的場合及原理上顯然限定為特定數量的場合等以外，並非限定為該特定數量，亦可為特定數量以上或以下。

又，以下實施形態，其構成要素(亦包括要素步驟等)，除有特別載明的場合及原理上顯然被認為必須的場合等以外，當然未必皆為必須之物。

同樣地，以下實施形態中，當提及構成要素等的形狀、位置關係等時，除有特別載明的場合及原理上顯然被認為並非如此的場合等以外，實質上訂為包括近似或類似於該形狀等之物等。此一事實，針對上述數值及範圍亦同。

此外，在用來說明實施形態的全部圖式中，對同一構件原則上標註同一符號，並省略其反覆說明。另，為了容易理解圖面，即使是俯視圖有時亦會繪上陰影線。

以下，詳細說明實施形態。

〈電漿處理裝置的構成例〉

圖1為本實施形態之圖7所示般的電漿處理裝置中的主要部位構成一例示意說明圖。該圖1中，揭示電漿處理裝置所具有之被加工試料設置部100及與該被加工試料設置部100連接之各電路部。

電漿處理裝置，如圖1所示，設有試料台亦即被加工試料設置部100。被加工試料設置部100，設於供半導體晶圓等後述被加工試料104受到電漿處理之未圖示的處理室內。

被加工試料設置部100，具有基材部101、靜電吸附膜102、及ESC電極103A，103B。在被施加高頻電力之基材部101的上部，載置有靜電吸附膜102。該靜電吸附膜102，例如藉由陶瓷等而形成。此外，在靜電吸附膜102，分別埋設有ESC電極103A，103B。

作為第1電極之ESC電極103A，配置於圖1的右側，在其左側配置有作為第2電極之ESC電極103B，圖1中揭示雙極方式靜電吸附部的例子。在靜電吸附膜102，載置著被加工試料104。如前述般，被加工試料104為半導體晶圓等。

在ESC電極103A，連接有低域通過濾波器106A的一方，在該低域通過濾波器106A的另一方，連接著ESC電源105A。在ESC電極103B，連接有低域通過濾波器106B的一方，在該低域通過濾波器106B的另一方，連接著ESC電源105B。該些低域通過濾波器106A，106B，即所謂的低通濾波器(LPF：Low Pass Filter)。

作為第1直流電源之ESC電源105A，透過低域通過濾波器106A對ESC電極103A供給直流電壓。作為第2直流電源之ESC電源105B，透過低域通過濾波器106B對ESC電極103B供給直流電壓。

在ESC電極103A、103B，分別被供給極性相異之直流電壓，於沒有電漿107的狀態下，為藉由對各個ESC電極103A、103B施加之直流電壓的電位差，將被加工試料104靜電吸附於靜電吸附膜102之靜電吸附用電極。

此外，在基材部101，連接有高頻整合器111。在該高頻整合器111，連接有高頻電源112。高頻整合器111，由具有後述的高電壓側Vpp檢測器108、低電壓側Vpp檢測器109、及偏壓整合器110之構成所組成。偏壓整合器110，進行從高頻電源112輸出之高頻電力的偏壓整合。

電源控制部亦即ESC電源控制部116，依據高頻整合器111的高電壓側Vpp檢測器108及低電壓側Vpp檢測器109所做的檢測結果，設定從ESC電源105A、105B輸出之輸出電壓值。

此外，藉由對Vpp檢測器(例如僅對高電壓側Vpp檢測器108)設置High/Low的時序，亦能依據1系統所做的Vpp檢測結果，設定從ESC電源105A、105B輸出之輸出電壓。

此外，在基材部101，透過偏壓整合器110被施加來自高頻電源112的高頻電力以作為偏壓電力。高頻電源112，例如為頻率4MHz程度、輸出1kW~7.5kW程度之電源。

高頻電源112，作為TM模式，係在TM工作比(TM Duty)5-95%程度、TM頻率0.1-5kHz程度的範圍內輸出。此時，TM工作比，為相對於1周期而言高偏壓功率的期間的比。

TM模式，換言之即TM偏壓，係施加於被加工試料104之高頻電壓為交互施加高電壓及低電壓這2種類的高頻電力(偏壓)，並設定其高頻電力的時間比率(TM工作比)及反覆頻率來做電漿蝕刻。

此外，在基材部101的內部，形成有流通冷媒之通路亦即複數個冷媒通路113。在冷媒通路113，流通著受到溫度控制之冷媒，藉此基材部101的溫度受到控制。

又，在被加工試料104與靜電吸附膜102之間，藉由氦供給部114以一定壓力供給著氦。藉此，被加工試料104與靜電吸附膜102之間的熱傳導會被提高。在高頻電源112，連接有蝕刻控制部115，該高頻電源112藉由蝕刻控制部115而受到控制。

〈僅使用了高頻電壓Vpp_H之電壓控制的問題點〉

此處，說明以往的ESC電源的輸出電壓的控制技術。

在以往的技術中，係僅使用施加於ESC電極之高電力側的偏壓亦即高頻電壓Vpp_H的監控值，例如依據以下式子，決定2台ESC電源的輸出電壓(V_A、V_B)，並對依條件而不同之高頻電壓Vpp值自動地進行控制。

[數1]ESC電源A的輸出V_A=V_ESC/2-Vpp_H*R₁·········(式1) ESC電源B的輸出V_B=-(V_ESC/2+Vpp_H*R₁)·····(式2)

此處，V_ESC為蝕刻製程配方(recipe)內設定之2個ESC電源105A、105B的輸出電壓值的差。R₁為製程配方內設定之Vdc/Vpp比，依實測結果，當為連續輸出(亦即TM工作比100%)的情形下，通常設定為0.3-0.45程度。

另，實際的半導體晶圓上的電位Vw，係依據式3算出。

[數2]實際的半導體晶圓上的電位Vw=(V_A+V_B)/2=-Vpp_H*R₁·····(式3)

圖2、圖3為本發明者所探討之當僅使用施加於ESC電極之高電力側的偏壓亦即高頻電壓Vpp_H的監控值時，電漿處理裝置的各部位的訊號時序圖。

圖2中，從上方至下方，分別揭示高Vpp的高頻波形201、低Vpp的高頻波形202、對ESC電極A的施加電壓203、對ESC電極B的施加電壓205、實際的半導體晶圓上的電位204、及ESC電極A，B與被加工試料之間的各自的電位差206，207。

同樣地，圖3中，從上方至下方，分別揭示高Vpp波形亦即高頻波形301、低Vpp波形亦即高頻波形302、對ESC電極A的施加電壓303、對ESC電極B的施加電壓305、實際的半導體晶圓上的電位304、及2個ESC電極A，B與被加工試料之間的各自的電位差306，307。

此外，計測條件為，靜電吸附膜的耐電壓(V_d)為3000V，蝕刻設定值當中，為高輸出4kW、低輸出200W、TM工作比40%、TM頻率1kHz之2位準TM條件，且R₁=0.4、吸附電壓的設定值V_ESC=3000V時。

此處，探討前述僅以高電力側的Vpp_H的監控電壓來控制ESC電極A、B的輸出電壓之情形。

在此情形下，如圖2般若高輸出時與低輸出時之Vpp值的差成為2.5kV以上，則低輸出時的ESC電極A與被加工試料之間的電位差206，會變得比最低必要吸附電壓208(例如1kV程度)還小。如此一來，半導體晶圓的溫度控制會變得困難。

此外，如圖3般若在另一蝕刻條件下當Vpp超出3333V程度的情形下，ESC電極B與被加工試料之間的電位差307，會變得比靜電吸附膜的絕緣耐電壓V_d還大，而會發生靜電吸附膜絕緣破損之問題。

〈解決問題點之構成〉

鑑此，圖1所示之電漿處理裝置中，如前述般設計成在高頻整合器111具備高電壓側Vpp檢測器108及低電壓側Vpp檢測器109之構成。又，ESC電源控制部116利用從高電壓側Vpp檢測器108及低電壓側Vpp檢測器109檢測出的檢測值來決定ESC電源105A、105B的輸出值。

作為電壓偵測部之高電壓側Vpp檢測器108，係依據和從蝕刻控制部115或高頻電源112輸出的TM頻率及TM工作比相對應之觸發(trigger)訊號，檢測在高電壓側的時序偵測出之Vpp_H，輸出至ESC電源控制部116。

此外，同樣地作為電壓偵測部之低電壓側Vpp檢測器109，係依據和從蝕刻控制部115或高頻電源112輸出的TM頻率及TM工作比相對應之觸發訊號，將在低電壓側的時序偵測出之偏壓電壓亦即高頻電壓Vpp_L，輸出給ESC電源控制部116。

然後，ESC電源控制部116中，由以下所示式4算出時間平均的高頻電壓。

此時D為TM偏壓的TM工作比。ESC電源105A、105B的輸出電壓V_A、V_B，係依據式5及式6算出。

本實施形態中，當不是2位準TM而是通常的TM偏壓的情形下，只要在式5、式6中代入Vpp_L=0(亦即低輸出功率為0W)即可，藉由

[數5]V_A=V_ESC/2-Vpp_H*D*R₁·········(式7) V_B=-(V_ESC/2+Vpp_H*D*R₁)·········(式₈)

這兩式來控制ESC電源105A、105B。

說明此時的Vpp電壓波形、ESC電源的輸出電壓、以及ESC電極103A、103B與被加工試料104之間的各自的電位差的訊號時序。

〈電漿處理裝置的訊號時序例〉

圖4為圖1之電漿處理裝置中的各部位的訊號時序一例示意時序圖。

該圖4中，從上方至下方，分別揭示高Vpp波形的高頻波形401及低Vpp波形的高頻波形402、對ESC電極A的施加電壓403、實際的半導體晶圓上的電位404、對ESC電極B的施加電壓405、及ESC電極A，B與被加工試料之間的各自的電位差411，412。

圖1之電漿處理裝置的情形中，ESC電源控制部116，利用式4計算高輸出時及低輸出時的被加工試料104上的電位的時間平均值406，並依據該值，控制ESC電源105A的輸出電壓407及ESC電源105B的輸出電壓408。此處，上述高輸出時作為第1期間，低輸出時作為第2期間。

藉由此控制，ESC電極103A與被加工試料104之間的電位差409，便可往吸附力變大之方向偏移(shift)。且，低電壓時的ESC電極103B與被加工試料104之間的電壓差V_B側的絕緣耐電壓，亦可控制成靜電吸附膜的絕緣耐電壓412以下。

像這樣，式5~式8所示之控制式，相對於習知計算而言，能夠將設定於製程配方之TM偏壓的TM工作比自動地納入作為Vpp的平均值，而可拓寬能夠確保吸附力及避免靜電吸附膜102的破壞之區域。

該能夠確保吸附力及確保絕緣耐壓力之區域，在由高Vpp及低Vpp所構成之TM偏壓中，若Vpp_H與Vpp_L之差愈大則愈變窄。

〈電漿處理裝置所具有的ESC電源控制部的控制動作例〉

圖5為圖1之電漿處理裝置所具有的ESC電源控制部116所做的蝕刻處理中的控制動作一例示意流程圖。

首先，若被加工試料104被載置於被加工試料設置部100，則對處理室供給微波，藉由氦供給部114對處理室內供給氦氣。然後，將處理室內的壓力控制成規定壓力，藉由供給至該處理室內的微波及由未圖示的螺線管線圈所產生的靜磁場之相互作用，令處理室內產生高密度的圖1所示之電漿107。

若蝕刻開始(步驟S501)，則藉由蝕刻控制部115判定蝕刻製程配方中記載之高頻電源112的輸出模式為TM偏壓或CW(連續波)偏壓(步驟S502)，並以判定結果所得的模式輸出(步驟S503，S504)。

在電漿點火而高頻電源112依設定值輸出來實施蝕刻處理的期間，藉由高電壓Vpp檢測器108及低電壓Vpp檢測器109偵測出的監控值Vpp_H、Vpp_L，會被輸入至ESC電源控制部116(步驟S505)。

接著，控制ESC電源105A、105B以輸出和依據上述式5及式6計算出的輸出電壓V_A、V_B相當之電壓(步驟S506)。然後，對計算出的輸出電壓V_A、V_B之值，進行以下判定(步驟S507)。

[數6]V_d>|(V_A)+Vpp_H*R₂H|·········(式9) V_d>|(V_B)+Vpp_H*R₂H|·········(式10) V_d>|(V_A)+Vpp_L*R₂L|·········(式11) V_d>|(V_B)+Vpp_L*R₂L|·········(式12)

此處，V_d為靜電吸附膜的耐壓使用上限閾值(V)，R₂H為高輸出時的實際的Vdc/Vpp比，R₂L為低輸出時的Vdc/Vpp比。

式9表示高輸出時的+側電極亦即ESC電極103A與被加工試料104間之電位差。式10表示高輸出時的-側電極亦即ESC電極103B與被加工試料104間之電位差。

式11表示低輸出時的+側電極亦即ESC電極103A與被加工試料104之間之電位差。式12表示低輸出時的-側電極亦即ESC電極103B與被加工試料104之間之電位差。

ESC電源控制部116，若各個電壓比靜電吸附膜的耐壓使用上限閾值還小則繼續蝕刻處理(步驟S512)，若為其以上則產生警告，令警告計數器增加+1 (步驟S508)。

然後，當該超過靜電吸附膜的耐壓上限之次數，超出事先設定好的次數閾值的情形下(步驟S509)，輸出更換ESC電極之警告(步驟S510)。

當輸出了更換ESC電極之警告的情形下，於蝕刻處理結束後，實施ESC電極之更換(步驟S511)。此處，次數閾值，例如存儲於ESC電源控制部116所具有的未圖示記憶體等。

式9~式12中，R₂H、R₂L為和高輸出時、低輸出時的Vpp電壓相應之函數，理想是事前以實驗實測，將其資料庫化來使用，但亦可以製程配方設定值R₁等來代用。

此時的非2位準而是通常的TM偏壓的情形下，式9~式12的R₂可視為幾乎是0，可如以下般單純化使用。

[數7]V_d>|(V_A)+Vpp_H*R₁|·········(式13) V_d>|(V_B)+Vpp_H*R₁|·········(式14) V_d>|(V_A)|·········(式15) V_d>|(V_B)|·········(式16)

〈實施例1〉

例如，設想使用閾值V_d=3000V之ESC電極，對V_ESC=3000V、R₁=0.45、D=80%之製程配方設定值，監控Vpp_H=4000V、Vpp_L=0V之情形。

高電壓時的ESC，依式7則ECS(+)成為60V，依式8則ECS(-)成為-2940V，於TM偏壓的高電壓時依CW時的式3成為-1800V，高電壓時的ESC電極與被加工試料間之電壓成為|1860/1140V|，依式9、式10，低電壓時的ESC電極與被加工試料間之電壓成為|60/2940V|，低於閾值V_d，因此不會造成使用限制錯誤，亦即不會造成靜電吸附膜的耐壓不良。

但，若變為Vpp=5000V，則高電壓時的ESC電極與被加工試料間之電壓成為|1950/1050V|，依式9、式10，低電壓時的ESC電極與被加工試料間之電壓成為|300/3300V|。故，會超出低電壓時的-側的ESC電極的閾值V_d之上限，因此會造成使用限制錯誤。

此外，本實施形態中，揭示對於Vpp_L亦偵測並控制之例子，但當未附有低輸出側Vpp檢測器109的情形下，在式5，6代入Vpp_L=0，

[數8]V_A=V_ESC/2-Vpp*D*R₁·········(式17) V_B=-(V_ESC/2+Vpp*D*R₁)·········(式18)此處，Vpp=Vpp_H

的兩式中控制ESC電源105A、B，藉此便可維持足夠的吸附力，同時避免靜電吸附膜102的破壞。

〈實施例2〉

此外，前述實施例1之形態，係揭示有關雙極方式電極的例子，但對於單極方式電極亦能運用。圖6為圖1之電漿處理裝置中的主要部位的構成的另一例示意說明圖。

圖6中，被加工試料設置部600，具有基材部601、靜電吸附膜602、及ESC電極603。在被施加高頻電力之基材部601的上部，載置有靜電吸附膜602。

靜電吸附膜602，例如藉由陶瓷等而形成。此外，在靜電吸附膜602，分別埋設有ESC電極603。在ESC電極603，連接有低域通過濾波器606，在該低域通過濾波器606，連接著ESC電源605。

作為直流電源之ESC電源605，透過低域通過濾波器606對ESC電極603供給直流電壓。

此外，在基材部601，連接有高頻整合器610。在該高頻整合器610，連接有高頻電源611。高頻整合器610，由具有Vpp檢測器608、及偏壓整合器609之構成所組成。偏壓整合器609，進行從高頻電源611輸出之高頻電力的偏壓整合。

電源控制部亦即ESC電源控制部615，依據高頻整合器610的Vpp檢測器608所做的檢測結果，設定從ESC電源605輸出之輸出電壓值。雖可將ESC電源的輸出V代用至式7來計算，但因單極方式電極的吸附電壓的設定值為單極，因此V_ESC值沒有二等分而是直接代入算出。也就是說，能夠依據式19算出。

[數9]V_A=-(V_ESC+Vpp_H*D*R₁)·········(式19)

接著，控制ESC電源605以輸出和依據上述式19計算出的V_A相當之電壓。然後，對計算出的V_A值，進行以下判定。

[數10]V_d>｜(V_A)+Vpp_H*R₂H｜·········(式20) V_d>｜(V_A)+Vpp_L*R₂L｜·········(式21)

式20表示高輸出時的ESC電極603與被加工試料604間之電位差。

式21表示低輸出時的ESC電極603與被加工試料604之間之電位差。

式20、式21中，R₂H、R₂L為和高輸出時、低輸出時的Vpp電壓相應之函數，理想是事前以實驗實測，將其資料庫化來使用，但亦可以製程配方設定值R₁ 等來代用。

此時的非2位準而是通常的TM偏壓的情形下，式20、式21的R₂可視為幾乎是0，可如以下般單純化使用。

[數11]V_d>｜(V_A)+Vpp_H*R₁｜·········(式22) V_d>｜(V_A)｜·········(式23)

例如，設想使用閾值V_d=1000V之ESC電極，對V_ESC=500V、R₁=0.45、D=80%之製程配方設定值，監控Vpp_H=400V、Vpp_L=0V之情形。高電壓時的ESC，依式19則ECS成為-644V，在TM的高電壓時依CW時的式3成為-180V。低電壓時的ESC電極與被加工試料間之電壓成為|464V|，低於閾值V_d，因此不會造成使用限制錯誤，亦即不會造成靜電吸附膜的耐壓不良。

但，若變為Vpp=2500V，則高電壓時的ESC電極與被加工試料間之電壓成為|275V|，低電壓時的ESC電極與被加工試料間之電壓成為|1400V|。故，會超出低電壓時的ESC電極的閾值V_d之上限，因此會造成使用限制錯誤。

此外，圖5所示蝕刻中的控制動作一例的流程圖亦能同樣地適用。

如上所述，便能夠防止靜電吸附膜602的破壞及確保試料的靜電吸附力，同時穩定地控制電漿處理中的試料的溫度。如此一來，能夠實現進行高品質的電漿處理之電漿處理裝置。

以上，已基於實施形態具體地說明了本發明者所研發之發明，但本發明並非限定於前述實施形態，在不脫離其要旨的範圍內當然可做各種變更。

另，本發明並非限定於上述實施形態，還包含各種變形例。舉例來說，上述實施形態是為了簡單明瞭地敍述本發明而詳細說明，未必限定於具備上開說明之所有構成者。

此外，可將某一實施形態的構成的一部分置換成其他實施形態之構成，又，亦可於某一實施形態之構成追加其他實施形態之構成。此外，針對各實施形態的構成的一部分，可追加、刪除或置換其他構成。

舉例來說，上述實施例1的情形中，將V_A的初始值、V_B的初始值、R₁及V_A與V_B之電位差作為參數而設定於製程配方，藉此便能達成電漿處理中的自動追蹤。

此外，上述實施例2的情形中，將V_ESC的初始值、R₁、及靜電吸附膜的兩端間之電位差作為參數而設定於製程配方，藉此便能達成電漿處理中的自動追蹤。