TWI602960B - Crystal-aligning laminate structure, an electronic memory, and a method of manufacturing a crystal-aligning laminate structure - Google Patents
Crystal-aligning laminate structure, an electronic memory, and a method of manufacturing a crystal-aligning laminate structure Download PDFInfo
- Publication number
- TWI602960B TWI602960B TW104114190A TW104114190A TWI602960B TW I602960 B TWI602960 B TW I602960B TW 104114190 A TW104114190 A TW 104114190A TW 104114190 A TW104114190 A TW 104114190A TW I602960 B TWI602960 B TW I602960B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- crystal alignment
- crystal
- alignment layer
- alignment
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims description 323
- 239000000758 substrate Substances 0.000 claims description 63
- 239000000956 alloy Substances 0.000 claims description 31
- 229910045601 alloy Inorganic materials 0.000 claims description 30
- 229910005900 GeTe Inorganic materials 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 8
- -1 Sb 2 Te 3 Inorganic materials 0.000 claims description 6
- 229910018321 SbTe Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 239000010955 niobium Substances 0.000 claims description 5
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- XGZGDYQRJKMWNM-UHFFFAOYSA-N tantalum tungsten Chemical compound [Ta][W][Ta] XGZGDYQRJKMWNM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- IADRPEYPEFONML-UHFFFAOYSA-N [Ce].[W] Chemical compound [Ce].[W] IADRPEYPEFONML-UHFFFAOYSA-N 0.000 claims 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 1
- 230000005291 magnetic effect Effects 0.000 description 34
- 238000000034 method Methods 0.000 description 34
- 238000002347 injection Methods 0.000 description 26
- 239000007924 injection Substances 0.000 description 26
- 238000003860 storage Methods 0.000 description 26
- 238000004544 sputter deposition Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 239000012212 insulator Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000007787 solid Substances 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- 238000001803 electron scattering Methods 0.000 description 4
- CJTCBBYSPFAVFL-UHFFFAOYSA-N iridium ruthenium Chemical compound [Ru].[Ir] CJTCBBYSPFAVFL-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910000575 Ir alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- FAYUQEZUGGXARF-UHFFFAOYSA-N lanthanum tungsten Chemical compound [La].[W] FAYUQEZUGGXARF-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XHFLMVUWWQVXGR-UHFFFAOYSA-N tungsten yttrium Chemical compound [Y]=[W] XHFLMVUWWQVXGR-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910002546 FeCo Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000511976 Hoya Species 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000000887 hydrating effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- AJTVWPGZWVJMEA-UHFFFAOYSA-N ruthenium tungsten Chemical compound [Ru].[Ru].[W].[W].[W] AJTVWPGZWVJMEA-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/025—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/68—Crystals with laminate structure, e.g. "superlattices"
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
Description
本發明係關於一種包含配向性得以控制之結晶層之能夠形成超晶格構造之結晶配向層積層構造體、使用有上述結晶配向層積層構造體之電子記憶體及上述結晶配向層積層構造體之製造方法。
維持現代文明之電腦係藉由電子之流動即電流而進行動作。對該電流進行操作並應用於資訊之記錄、刪除之裝置係藉由半導體構成。於上述半導體中流動之電子受到因雜質或庫侖力而引起之散射，而產生焦耳熱。
因此，於電腦中，需要冷卻用風扇。又，因上述焦耳熱而導致輸入能量之一部分無法利用於資訊之記錄、刪除，而產生能量損失。亦即，毫無疑問，抑制上述電子之散射係以上述電子裝置之省電化為目的之中心技術開發課題。
作為其解決對策之一，自先前以來，有使上述電子裝置於極低溫下進行動作，而抑制上述電子之散射之方法。例如，使用超導體便相當於此。於上述超導體中由於電子散射成為零，故而無電阻且亦不會產生焦耳熱。因此，不會發生上述電子散射。
但是，於使用該方法之情形時，必須將上述電子裝置冷卻至數凱文之溫度，因此不可忽略耗費之能量。又，難以將此種利用極低溫狀態之電子裝置一般化、實用化。因此，處於如下之情況：作為可於
室溫下抑制上述電子散射之方法，尚不存在能夠滿足者。
然而，自2007年前後起情況逐漸變化。其原因在於，作為物理學之理論，提出了拓撲(topological)絕緣體之理論模型。所謂上述拓撲絕緣體係指利用在物體表面或界面產生之特殊之電子狀態的絕緣體，且基於因原子序相對較大之元素之內核電子以接近於光速之速度進行運動而產生之相對論效果而對其進行了說明。
即，藉由該電子之作用(自旋-軌道相互作用)，而向上述電子所形成之能帶結構之哈密爾頓函數(Hamiltonian)追加自旋-軌道相互作用之項，從而於能帶結構與能量固有值產生變化。此時，於某特殊之物質中存在如下情況：真空表面中之價帶之最上層部之能帶與傳導帶之最下部之能帶鍵結，但另一方面，於上述物質之內部形成能帶為打開之狀態之特殊之能帶結構。
其結果為，出現之前未知之特殊之物性，即於上述物質之表面或界面為導體，但於內部由於存在能帶故而為絕緣體。將具有此種特性之物質稱為「拓撲絕緣體」(參照非專利文獻1)。
上述拓撲絕緣體所具有之特殊之電子能帶結構具有如下奇妙之特徵：因時間反轉對稱性，而存在於上述物質之表面或界面之電子分為自旋不同之兩種電子自旋電流，且不施加電壓地持續流動。反過來說，該特徵係等同於具有不會受到因上述雜質等而引起之上述電子散射之重要之性質。又，只要無例如破壞上述時間反轉對稱性般之外部磁場，則該特性可非常強固地保存。再者，上述拓撲絕緣體之名稱係源自此種上述電子能帶結構所具有之特性具有與數學之拓撲多面體論類似之性質(參照非專利文獻1)。
自上述拓撲絕緣體之存在被理論上預言以來，便實際上開始具有該奇妙之性質之材料之探索。其結果為，結晶性較高之鉍-碲合金、銻-碲合金等已藉由利用光電子分光法而進行之實驗而被確認，
但用於該等實驗之單晶係藉由熔融合金之冷卻法等而製作者，並非可直接應用於上述電子裝置者(參照非專利文獻2)。
另一方面，本發明者提出有超晶格型相變固體記憶體，該超晶格型相變固體記憶體係與上述拓撲絕緣體毫無關係，而以削減相變型固體記憶體之消耗電力為目的，將包含鍺-碲之結晶合金層與包含銻-碲之結晶合金層製成使各個結晶合金層所具有之(111)面軸與c軸對準地積層而成之超晶格型相變膜，並使鍺原子之序列結構沿結晶成長軸向切換，而可進行記憶動作(參照專利文獻1、2及非專利文獻3)。
本發明者發現該超晶格型相變固體記憶體能夠成為理想之拓撲絕緣體。其原因在於，如可見於非專利文獻1般，銻與碲之原子比率為2：3之結晶合金層(Sb2Te3結晶合金層)可設為上述拓撲絕緣體，另一方面，於本發明者之上述揭示中，配置複數層該結晶合金層，並藉由具有能帶隙之鍺與碲之原子比率為1：1之結晶合金層(GeTe結晶合金層)隔離該等而成之構造恰好製成上述超晶格型相變固體記憶體之記錄層。不過，理應確認包含鍺及碲之結晶合金層是否具有與真空帶相同之作用，藉由使用量子力學之第一原理計算，並藉由模擬確認了該結晶合金層發揮與真空帶相同之作用(參照專利文獻3)。
據此，於逆晶格空間內之某點(伽瑪點)，於費米能帶附近，傳導帶之最下部與價帶之最上部之能帶以相接之方式於一點交叉。該現象係上述拓撲絕緣體所具有之特異之特徵，且該伽瑪點係於實際空間內，正好對應於上述GeTe結晶合金層之中心對稱點。亦即，已確認該層為上述電子之非散射層，且為上述電子可二維地自由地移動之層(參照專利文獻3)。
本發明者成功地一面改變上述GeTe結晶合金層之區塊數(1區塊數為約1nm)、及配置於上述GeTe結晶合金層之上下之上述Sb2Te3結晶合金層之區塊數，一面推進上述第一原理計算，並使用濺鍍裝置實際
地製作基於計算結果之人工之超晶格構造(參照非專利文獻3)。
又，已確認若自外部對具備該超晶格構造之記憶體裝置施加磁場，則於室溫下產生非常大之磁阻效果(參照非專利文獻4)。該特異之現象係基於上述超晶格構造所具有之Rashba效應者，該Rashba效應與迄今為止已知之任何磁性材料相比均大得驚人，且於上述超晶格構造產生之自旋能帶之能量差甚至達到200eV。又，上述磁阻效果大至能夠於室溫下觀察自旋特性之差異(參照非專利文獻4)。
又，於矽晶圓上形成已改變上述Sb2Te3結晶合金層之厚度之各種上述超晶格構造，並將對該等沿面垂直方向施加外部磁場而使該等分裂所產生之自旋電子密度之變化，設為藉由使圓偏振光之光入射而產生之反射率之變化，而進行測定，結果確認上述Rashba效應係於為薄於2nm之上述Sb2Te3結晶合金層之情形時顯著，若為其以上之厚度，則因自旋分裂而產生之反射率之差較小。反過來說，該情況可總結為其以上之厚度之上述超晶格型相變膜之Rashba效應較小，成為上述拓撲絕緣體(參照專利文獻3)。
但是，為了使此種上述超晶格構造所具有之電特性、磁特性有效地表現，必須一面維持由Sb2Te3等形成之結晶合金層與由GeTe等形成之結晶合金層所共用之晶軸，一面使其配向成長。
作為用以獲得上述配向成長之方法，提出有配置由Sb2Te3形成之配向控制層作為上述超晶格構造之基底(例如，參照專利文獻4、非專利文獻5)。又，提出有用以形成以上述配向控制層作為基底之上述超晶格構造之較佳之溫度條件(參照非專利文獻5)。
[專利文獻1]日本專利4621897號公報
[專利文獻2]日本專利4635236號公報
[專利文獻3]國際公開第2013/125101號公報
[專利文獻4]日本專利特開2010-263131號公報
[非專利文獻1]H. Zhang et al. Nature Physics, 5, 438 (2009).
[非專利文獻2]Y. Xia et al. Nature Physics, 5, 398 (2009).
[非專利文獻3]J. Tominaga et al. Nature Nanotechnology, 6, 501 (2011).
[非專利文獻4]J. Tominaga et al. Applied Physics Letter, 99, 152105 (2011).
[非專利文獻5]R. E. Simpson et al. Applied Physics Letters, 100, 021911 (2012)
然而，已弄清上述由Sb2Te3形成之配向控制層雖然於形成於Si(111)、Si(100)等限定之基底基板或由W、TiN形成之電極之表面之情形時能夠獲得上述配向成長之效果，但即便形成於SiO2、SiN等氧化物或氮化物之表面亦無法獲得上述配向成長之效果。因此，使用有上述超晶格構造之電子裝置，存在其裝置構造限定於具有特定之基底基板或電極基板者之問題。
本發明之課題在於解決先前之上述各種問題，並達成以下之目的。即，本發明之目的在於提供一種可範圍較廣地選擇基底基板或電極基板之材質之結晶配向層積層構造體、使用有上述結晶配向層積層構造體之電子記憶體及上述結晶配向層積層構造體之製造方法。
作為用以解決上述問題之方法係如下所示。即，
<1>一種結晶配向層積層構造體，其特徵在於包括：基板；配
向控制層，其積層於上述基板上，並由鍺、矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者形成，且厚度至薄為1nm以上；以及第1結晶配向層，其積層於上述配向控制層上，並以SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者作為主成分而形成，且沿固定之結晶方位配向。
<2>如上述<1>之結晶配向層積層構造體，其包括第2結晶配向層，該第2結晶配向層係積層於第1結晶配向層上，並以下述通式(1)所表示之合金作為主成分而形成，且沿固定之結晶方位配向，[化1]M 1-x Te x (1)
其中，上述式(1)中，M表示Ge、Al及Si中任一者之原子，x表示0.5以上且未達1之數值。
<3>如上述<2>之結晶配向層積層構造體，其中第1結晶配向層具有六方晶之結晶構造，第2結晶配向層具有立方晶之結晶構造，且上述第1結晶配向層之c軸係沿積層方向配向，上述第2結晶配向層之(111)面係沿與上述第2結晶配向層之鄰接面配向。
<4>如上述<1>至<3>中任一項之結晶配向層積層構造體，其中第1結晶配向層係以Sb2Te3作為主成分而形成。
<5>如上述<2>至<4>中任一項之結晶配向層積層構造體，其中第2結晶配向層係以GeTe作為主成分而形成。
<6>一種電子記憶體，其特徵在於至少包括如上述<1>至<5>中任一項之結晶配向層積層構造體。
<7>一種結晶配向層積層構造體之製造方法，其特徵在於包括：配向控制層形成步驟，其係於惰性氣體環境下，於基板上將鍺、
矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者成膜，而形成厚度為1nm以上之配向控制層；以及第1結晶配向層形成步驟，其係於維持上述配向控制層形成步驟中之上述惰性氣體環境之狀態下，於上述配向控制層上將包含SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者之成膜材料成膜，而形成沿固定之結晶方位配向之第1結晶配向層。
<8>如上述<7>之結晶配向層積層構造體之製造方法，其中第1結晶配向層形成步驟係於將配向控制層加熱至150℃以上且未達300℃之狀態下，將Sb2Te3成膜而形成第1結晶配向層之步驟。
根據本發明，可解決先前技術中之上述各種問題，而可提供一種可範圍較廣地選擇基底基板或電極基板之材質之結晶配向層積層構造體、使用有上述結晶配向層積層構造體之電子記憶體及上述結晶配向層積層構造體之製造方法。
1‧‧‧下部電極
2‧‧‧配向控制層
3‧‧‧自旋電流產生層
4‧‧‧自旋電流儲存層
5‧‧‧上部電極
10‧‧‧電子記憶體
51‧‧‧第1結晶配向層
52‧‧‧第2結晶配向層
51a‧‧‧鄰接面
52a‧‧‧鄰接面
100‧‧‧電子記憶體
101‧‧‧下部電極
102‧‧‧半導體基板
103‧‧‧配向控制層
104‧‧‧第1結晶配向層
105‧‧‧第2結晶配向層
106a‧‧‧記錄層
106b‧‧‧記錄層
106c‧‧‧記錄層
107‧‧‧自旋注入層
108‧‧‧上部電極
200‧‧‧電子記憶體
201‧‧‧下部電極
203‧‧‧配向控制層
208‧‧‧上部電極
209‧‧‧超晶格構造
A‧‧‧結晶配向層
B‧‧‧結晶配向層
C‧‧‧結晶配向層
D‧‧‧結晶配向層
圖1(a)係表示六方晶之第1結晶配向層之結晶構造之說明圖。
圖1(b)係表示立方晶之第2結晶配向層之結晶構造之說明圖。
圖2係表示第1實施形態之電子記憶體之層構成之剖視圖。
圖3係表示第2實施形態之電子記憶體之層構成之剖視圖。
圖4(a)係對第2實施形態之電子記憶體之電流電壓特性進行說明之說明圖。
圖4(b)係對第2實施形態之電子記憶體之電阻電壓特性進行說明之說明圖。
圖5係表示第3實施形態之電子記憶體之層構成之剖視圖。
圖6係表示測定第1結晶配向層之結晶性所得之結果之圖。
(結晶配向層積層構造體)
本發明之結晶配向層積層構造體至少包括基板、配向控制層、及第1結晶配向層，且視需要包括第2結晶配向層等。
作為上述基板，並無特別限制，可視目的適當進行選擇，可列舉廣泛公知之Si基板、SiO2基板、SiN基板、各種玻璃基板、Al2O3基板、MgO基板、GaAs基板、InP基板等基底基板及於該等基底基板上形成有W-Ti、Ti、Al、Pt、W、TiN等電極之電極基板。
即，技術之核心係如下：作為上述基板，只要能積層以下敍述詳細情況之上述配向控制層即可，上述結晶配向層積層構造體係藉由使上述第1結晶配向層以上述配向控制層作為基底而積層於此種任意基板上，而對上述第1結晶配向層、進而對積層於上述第1結晶配向層上之上述第2結晶配向層之配向性進行控制。
上述配向控制層係設為積層於上述基板上，並由鍺、矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者形成且厚度至薄為1nm以上之層而構成。
作為上述配向控制層，只要具有此種特徵，則並無特別限制，亦可包含晶質、非晶質之任一者，且可形成於任意上述基板上。但是，若上述厚度未達1nm，則變為難以控制上述第1結晶配向層之配向性。又，若上述厚度超過100nm，則有表面凹凸變大，而難以進行配向性控制之情況。
作為上述結晶配向層積層構造體，如上所述，藉由使上述第1結晶配向層積層於此種配向控制層上，可控制上述第1結晶配向層之配向性，進而可控制形成於上述第1結晶配向層上之上述第2結晶配向層之配向性。
關於可進行此種配向性之控制之理由，雖然未必為定論，但可
認為其原因在於構成上述配向控制層及上述第1結晶配向層之各元素彼此之熱力學性之相互作用之影響。
作為上述配向控制層之形成方法，並無特別限制，可視目的適當進行選擇，例如可列舉：濺鍍法、真空蒸鍍法、分子束磊晶法、ALD(Atomic Layer Deposition，原子層沈積)法、CVD(Chemical Vapor Deposition，化學氣相沈積)法等。
上述第1結晶配向層係設為積層於上述配向控制層上，並以SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者作為主成分而形成且沿固定之結晶方位配向之層而構成。
再者，於本說明書中，所謂「主成分」係表示形成層之基本單元晶格之元素。
作為上述第1結晶配向層，並無特別限制，較佳為具有六方晶之結晶構造，並且其c軸沿積層方向配向。
若具有此種結晶構造，則接下來積層之層成為以該層作為基底而產生配向之模板，從而易於獲得包含該等層之超晶格構造。
作為上述第1結晶配向層之形成方法，並無特別限制，由於c軸配向之上述結晶構造易於獲得，故而較佳為例如濺鍍法、真空蒸鍍法、分子束磊晶法、ALD法、CVD法等。
上述第2結晶配向層係設為積層於上述第1結晶配向層上，並以下述通式(1)所表示之合金作為主成分而形成且沿固定之結晶方位配向之層而構成。上述第2結晶配向層係設為藉由積層於由上述配向控制層控制配向性之上述第1結晶配向層上而具有與上述第1結晶配向層共用之晶軸之層而構成。
[化2]
M 1-x Te x (1)
其中，上述式(1)中，M表示Ge、Al及Si中任一者之原子，x表示0.5以上且未達1之數值。
作為上述通式(1)所表示之合金，其中，就介電常數之大小而言，較佳為GeTe。
作為上述第2結晶配向層，並無特別限制，較佳為具有立方晶之結晶構造，並且使其(111)面積層於與上述第1結晶配向層之鄰接面。其中，更佳為具有面心立方晶之結晶構造，並且使其(111)面積層於與上述第1結晶配向層之鄰接面。
若具有此種結晶構造，則接下來積層之層成為以該層作為基底而產生配向之模板，從而易於獲得包含該等層之超晶格構造。
作為上述第2結晶配向層之形成方法，並無特別限制，由於c軸配向之上述結晶構造易於獲得，故而較佳為例如濺鍍法、真空蒸鍍法、分子束磊晶法、ALD法、CVD法等。
此處，參照圖1(a)及圖1(b)，對上述第1結晶配向層、上述第2結晶配向層之積層狀態進行說明。再者，圖1(a)係表示六方晶即上述第1結晶配向層之結晶構造之說明圖，圖1(b)係表示立方晶即上述第2結晶配向層之結晶構造之說明圖。
如圖1(a)所示，若使六方晶即結晶配向層51進行c軸配向而作為上述第1結晶配向層，則鄰接面51a成為六邊形。因此，若於結晶配向層51之表面，使立方晶即結晶配向層52沈積而作為上述第2結晶配向層，則圖1(b)所示之(111)面成為鄰接面52a。即，由於立方晶之(111)面為三角形，故而與經c軸配向之結晶配向層51之鄰接面52a匹配。因此，若使立方晶即結晶配向層52沈積於經c軸配向之結晶配向層51之表面，則可將該等鄰接面52a設為結晶配向層52之(111)面。相對於
此，若無結晶配向層51地形成結晶配向層52，則結晶配向層52沿例如(100)面配向，其結果為，於由該等積層體形成之超晶格構造易產生晶格錯亂。
作為上述結晶配向層積層構造體，除了配置上述第2結晶配向層以外，亦可視目的配置任意構件。以下，對用作電子記憶體之情形時之構成進行說明。
(電子記憶體)
本發明之電子記憶體至少包括上述結晶配向層積層構造體，進而視需要包括任意構件。
作為上述電子記憶體，只要為具有此種特徵者，則並無特別限制，列舉3個實施形態作為構成例，更詳細地進行說明。
第1實施形態之電子記憶體包括：自旋電流產生層及自旋電流儲存層，其等包含上述基板、上述配向控制層、上述第1結晶配向層及上述第2結晶配向層；以及一對電極；且進而視需要包括磁場產生部及自旋電子供給層等任意構件。
上述基板及上述配向控制層可設為與上述結晶配向層積層構造體中之說明相同之構成。
上述自旋電流產生層包括上述第1結晶配向層、及積層於上述第1結晶配向層上之上述第2結晶配向層，且上述第1結晶配向層之厚度設為0nm以上且未達2nm。
於以此方式構成之上述自旋電流產生層中，能表現出Rashba效應，使基於來自上述電極之電壓施加而於上述第1結晶配向層中取得不同之自旋狀態之兩個自旋電子產生密度差。即，上述第2結晶配向
層具有能帶隙，又，上述第1結晶配向層係於與其結晶之逆晶格空間上之上述第2結晶配向層之界面具有時間反轉對稱性，且除了上述時間反轉對稱中心點以外能帶簡並被解除，於費米能階正上方之兩個自旋能帶產生能量差，藉此，上述自旋電流產生層產生上述Rashba效應。其結果為，變為於在上述第1結晶配向層中取得不同之自旋狀態之兩個自旋電子產生密度差，而可產生自旋電流。再者，所謂上述自旋係表示自旋偏極之電子。
以下，為了方便說明，將構成上述自旋電流產生層之上述第1結晶配向層稱為結晶配向層A，將構成上述自旋電流產生層之上述第2結晶配向層稱為結晶配向層B。
於上述自旋電流產生層中，作為上述結晶配向層B之厚度，並無特別限制，較佳為厚於0nm且為4nm以下。若上述厚度超過4nm，則有表示獨立之固有之特性之情況。
又，作為上述自旋電流產生層，並無特別限制，較佳為具有使上述結晶配向層A與上述結晶配向層B交替地重複積層複數層而成之構造。若具有此種構造，則易於對應於重複數，而獲得較大之上述Rashba效應。
上述自旋電流儲存層包括上述第1結晶配向層、及積層於上述第1結晶配向層上之上述第2結晶配向層，且上述第1結晶配向層之厚度設為2nm以上且10nm以下。
於以此方式構成之上述自旋電流儲存層中，可表現出作為拓撲絕緣體之特性，上述第2結晶配向層具有能帶隙，又，上述第1結晶配向層係於與其結晶之逆晶格空間上之上述第2結晶配向層之界面具有時間反轉對稱性，且除了上述時間反轉對稱中心點以外能帶簡並被解除，並使費米能階正上方之兩個自旋能帶與費米能階正下方之價帶最
上部之簡並被解除之自旋能帶，以逆空間內之時間反轉對稱中心為邊界相互交叉而連結，藉此，表現出作為上述拓撲絕緣體之特性。其結果為，變為能夠使自上述自旋電流產生層流入之密度較高之上述自旋電子儲存於上述第1結晶配向層與上述第2結晶配向層之界面或上述第2結晶配向層。
以下，為了方便說明，將構成上述自旋電流儲存層之上述第1結晶配向層稱為結晶配向層C，將構成上述自旋電流儲存層之上述第2結晶配向層稱為結晶配向層D。
於上述自旋電流儲存層中，作為上述結晶配向層D之厚度，並無特別限制，較佳為與上述結晶配向層B同樣地為厚於0nm且為4nm以下。
又，作為上述自旋電流儲存層，並無特別限制，較佳為具有使上述結晶配向層C與上述結晶配向層D交替地重複積層複數層而成之構造。若具有此種構造，則可對應於重複數，而儲存較大之上述自旋電流。
再者，於上述第1實施形態之電子記憶體中，就藉由簡易之構成實現記憶動作之觀點而言，較佳為將上述自旋電流產生層與上述自旋電流儲存層設為將上述自旋電流儲存層之上述結晶配向層C直接積層於上述自旋電流產生層之上述結晶配向層B上之構造。
上述一對電極係以夾持上述配向控制層、上述自旋電流產生層及上述自旋電流儲存層之方式配置。
作為上述電極，並無特別限制，可視目的適當進行選擇，可藉由公知之方法配置用於公知之半導體元件之電極而形成。
又，作為上述電極，可將至少1個電極(例如下部電極)設為於上述結晶配向層積層構造體中說明之上述電極基板而配置，又，亦可形
成於上述基底基板上。
關於上述自旋電流產生層，藉由其本身亦可施加電壓而產生內部磁場，使上述自旋電子產生密度差，但藉由自外部施加輔助之磁場，可使上述Rashba效應放大。
作為上述磁場產生部，例如，可以上述第1實施形態之電子記憶體之附屬部之方式將磁鐵配置於外部，又，亦可於上述第1實施形態之電子記憶體之積層構造中積層具有磁性之磁性層而配置。
作為上述磁鐵及上述磁性層，並無特別限制，可視目的適當進行選擇，可藉由公知之方法配置公知之磁鐵及磁性層而構成。但是，作為上述磁性層，為了不損害上述自旋電流產生層及上述自旋電流儲存層中之記憶動作，較佳為不配置於該等層間，而配置於該等層與上述電極之間。
如上所述，上述自旋電流產生層藉由其本身亦可施加電壓而產生內部磁場，使上述自旋電子產生密度差，但藉由自外部供給上述自旋電子，可使上述Rashba效應放大。於上述第1實施形態之電子記憶體中，於此種目的下，可配置將上述自旋電子供給至上述自旋電流產生層之上述自旋電子供給層。
作為上述自旋電子供給層，並無特別限制，例如可列舉由鈷或鉑、或者該等之合金等形成之層，作為其形成方法，例如可列舉濺鍍法等。
於配置上述自旋電子供給層之情形時，作為上述第1實施形態之電子記憶體，較佳為鄰接於上述自旋電流產生層之與供配置上述自旋電流儲存層之面為相反側之面或者上述自旋電流儲存層之與供配置上述自旋電流產生層之面為相反側之面而配置。
一面參照圖2，一面對上述第1實施形態之電子記憶體之主要構成及其記憶動作更具體地進行說明。再者，圖2係表示上述第1實施形態之電子記憶體之層構成之剖視圖。
如圖2所示，電子記憶體10係於下部電極1(電極基板)上依序配置配向控制層2、自旋電流產生層3、自旋電流儲存層4及上部電極5而構成。
自旋電流產生層3係使以例如Sb2Te3作為主成分且厚度厚於0nm且未達2nm之結晶配向層A、與以例如GeTe作為主成分之結晶配向層B交替地重複積層3次而成。
又，自旋電流儲存層4係使以例如Sb2Te3作為主成分且厚度為2nm以上且10nm以下之結晶配向層C、與以例如GeTe作為主成分之結晶配向層D交替地重複積層3次而成。
於以此方式構成之電子記憶體10中，於基於來自下部電極1或上部電極5之電壓施加而在結晶配向層A中取得不同之自旋狀態之兩個自旋電子產生密度差。該等自旋電子係自自旋電流產生層3流入至自旋電流儲存層4，且密度較高之自旋電子儲存於自旋電流儲存層4之至少表面之一部分(例如自旋電流儲存層4之自旋電流產生層3側之表面)。
包含所儲存之密度較高之自旋電子之自旋電流只要不釋放至外部便可保存，又，可藉由來自反方向之電壓施加而刪除。
其結果為，電子記憶體10可進行基於自旋電子之自旋狀態之記憶動作。根據此種記憶動作，可不將被利用於電壓施加之電流之能量轉換為焦耳熱，而直接利用於自旋電流之形成，因此，可實現大幅度之省電化。
其次，對第2實施形態之電子記憶體進行說明。
上述第2實施形態之電子記憶體包括：記錄層，其包含上述基板、上述配向控制層、上述第1結晶配向層及上述第2結晶配向層；自旋注入層；以及一對電極；且進而視需要包括磁性部等任意構件。
於上述第1實施形態之電子記憶體中係利用釋放自旋之狀態與儲存自旋之狀態之兩種狀態而進行記憶動作，但於上述第2實施形態之電子記憶體中，可進而進行以對應於上述記錄層之積層數而被多值化之資訊作為對象之記憶動作。
上述基板、上述配向控制層、上述電極可設為與上述第1實施形態之電子記憶體中之說明相同之構成。於上述第2實施形態之電子記憶體中，主要在包括以下敍述詳細情況之上述記錄層及上述自旋注入層之方面，與上述第1實施形態之電子記憶體不同。
上述記錄層係使上述結晶配向層積層構造體中之上述第1結晶配向層與上述第2結晶配向層積層而形成，且將上述第1結晶配向層之厚度設為2nm以上且10nm以下而構成。又，作為上述第2結晶配向層之厚度，較佳為厚於0nm且為4nm以下。
作為上述記錄層，亦可為一層，但藉由積層至少兩層以上，可記錄二值以上之多值資訊。
上述記錄層包含與上述第1實施形態之電子記憶體之上述自旋電流儲存層相同之構成，但於上述第2實施形態之電子記憶體中，目的在於基於關於以下敍述之上述記錄層之特性之見解，將自旋儲存於上述記錄層之每一層。
即，上述記錄層中之上述第1結晶配向層係作為上述拓撲絕緣體而發揮作用，可使自上述自旋注入層注入之上述自旋存在於其表面或界面。又，上述記錄層中之上述第2結晶配向層係設為可進而藉由上
述通式(1)所表示之合金中之M之配置，而相變為包含在層之中心具有空間反轉對稱性之構造之第1結晶相、與上述空間反轉對稱性崩壞之第2結晶相。於上述第2結晶相中，具有鐵磁性體之磁特性，而可儲存上述自旋。又，上述第2結晶配向層係設為可藉由施加相對較弱之電壓，而自上述第1結晶相相變為上述第2結晶相，另一方面，設為可藉由施加相對較強之電壓，而相變為無上述磁特性之第1結晶相。
於上述第2實施形態之電子記憶體中，設為可藉由利用該等特性，而進行將能夠儲存上述自旋之上述第2結晶相設為設定狀態，並將上述自旋被釋放之上述第1結晶相設為重設狀態之記憶動作。
上述自旋注入層係設為由磁性材料形成且於上述磁性材料被磁化之狀態下將上述自旋注入至上述記錄層之層而構成。再者，於上述自旋注入層中具有如下作用：藉由在被磁化之狀態下施加電壓，而利用上述磁性材料使傳導至上述記錄層之電子之自旋特性偏極。
作為上述磁性材料，並無特別限制，可列舉用作公知之磁性記憶體之磁性層形成材料之材料，具體而言，可列舉：TbFeCo、FeCo、MnCr、MnPt等。該等係鐵磁性體，且可作為如下目的而利用，即形成上述自旋之配向相對於作為磁性層之上述自旋注入層之面成為垂直之磁場，並使上述自旋之配向相對於與上述自旋注入層平行地配置之上述記錄層對齊之狀態下傳導。
作為上述自旋注入層之厚度，並無特別限制，較佳為1nm~10nm。
若上述厚度未達1nm，則有無法獲得充分之自旋配向性之情況，若超過10nm，則有磁化變得過強，而變為難以進行資料之刪除之情況。
又，作為上述自旋注入層之形成方法，並無特別限制，可列
舉：濺鍍法、分子束磊晶法、ALD法、CVD法等。
又，作為配置上述自旋注入層之位置，為了將上述自旋注入至上述記錄層，而配置於上述記錄層之供配置使電子流入至上述記錄層之上述電極之側。
於上述第2實施形態之電子記憶體中，就將上述自旋注入至上述記錄層之觀點而言，於形成上述自旋注入層之後，藉由對上述自旋注入層之面施加垂直之磁場，而使上述自旋注入層磁化，從而賦予將上述自旋之配向對齊之作用。作為該磁性部，可設為配置於上述電子記憶體，亦可於形成上述自旋注入層之後，並於使該磁化狀態固定之後卸除。
於為前者之情形時，進而，就補強上述自旋注入層所形成之磁場之強度之觀點而言，亦可設為藉由設為與上述自旋注入層平行地積層之層而配置，而輔助經磁化之上述自旋注入層之對上述記錄層之上述自旋之注入。該情形時，上述磁性部係設為相對於上述自旋注入層之面形成垂直方向之磁場，並經由上述自旋注入層對上述記錄層注入自旋之磁性層而構成。
又，於為後者之情形時，藉由磁化狀態被固定之上述自旋注入層所形成之磁場而將上述自旋注入至上述記錄層。
再者，作為上述磁性部，並無特別限制，可藉由公知之永久磁鐵、電磁鐵等構成。
一面參照圖3，一面對上述第2實施形態之電子記憶體之主要構成更具體地進行說明。再者，圖3係表示上述第2實施形態之電子記憶體之層構成之剖視圖。
如圖3所示，電子記憶體100係設為於層狀之下部電極101上，依序配置有半導體基板102、配向層103、3層記錄層106a~106c、自旋
注入層107、及層狀之上部電極108之構成。
又，3層記錄層106a~106c之各層係設為於以例如Sb2Te3作為主成分且厚度為2nm以上且10nm以下之第1結晶配向層104上，積層有以例如GeTe作為主成分之第2結晶配向層105之構造。
再者，該電子記憶體100之構成為一例，可於半導體基板102上配置下部電極101，亦可不使用半導體基板102而直接於下部電極101(電極基板)上配置配向控制層103。又，自旋注入層107只要配置於記錄層106a~106c之供配置使電子流入至記錄層106a~106c之上部電極108之側即可，亦可與上部電極108更換積層順序而配置。
其次，以電子記憶體100作為一例，對上述第2實施形態之電子記憶體之作用進行說明。
記錄層106a~106c之第1結晶配向層104係作為上述拓撲絕緣體而發揮作用，並使上述自旋傳導至第2結晶配向層105。第2結晶配向層105係根據上述通式(1)中之M(鍺原子、鋁原子或矽原子)之配置，而包括包含在層之中心具有上述空間反轉對稱性之構造之上述第1結晶相、及上述空間反轉對稱性崩壞之上述第2結晶相。該第2結晶相係表現上述Rashba效應或磁性特性，而作為能夠保持上述自旋之鐵磁性體發揮作用。又，為了使上述第2結晶相優先表現，只要施加相對較弱之電壓即可。該電壓之具體之值可藉由預先測定特性而進行確認。
當前，施加相對較弱之電壓，而自混合相之狀態之上述第2結晶相設為上述第2結晶相優先表現之狀態(設定狀態)，若自外部電源對電子記憶體100施加電壓，則對應於其電壓值，藉由自旋注入層107使被自旋偏極之電子流入至記錄層106a~106c，並設為上述自旋能夠儲存於記錄層106a~106c。該自旋係藉由作為上述拓撲絕緣體發揮作用之第1結晶配向層104及上述設定狀態之第2結晶配向層105而被各自保持。
此時，上述自旋向記錄層106a~106c之儲存係自最接近於電子所流入之下部電極101側之記錄層106a起依序開始，若於記錄層106a中之上述自旋之儲存成為飽和狀態，則於第二接近之記錄層106b進行，最後於記錄層106c進行。
使用圖4(a)及圖4(b)對該情況進行說明。再者，圖4(a)係對上述第2實施形態之電子記憶體之電流電壓特性進行說明之說明圖，圖4(b)係對上述第2實施形態之電子記憶體之電阻電壓特性進行說明之說明圖。再者，各圖中，符號A表示未施加磁場之情形時之特性，符號B表示施加有磁場之情形時之特性。
如圖4(a)所示，於符號A之特性中，電流值與電壓值成正比地變大，但於符號B之特性中，電流值相對於電壓值之上升而階段性地降低。即，於藉由電磁鐵等，一面使自旋注入層107磁化，一面沿記錄層106a~106c之積層方向施加磁場之情形時，對應於上述自旋向記錄層106a~106c之階段性之儲存，電流值階段性地降低。又，如圖4(b)所示，於符號A之特性中，電阻值與電壓值成正比地變大，但於符號B之特性中，相對於電壓值之上升，電阻值之上升成為階段性。即，於藉由電磁鐵等，施加磁場之情形時，對應於上述自旋之向記錄層106a~106c之階段性之儲存，電阻值階段性地增大。
於電子記憶體100中，藉由利用此種階段性之電流值之降低現象、電阻值之增大等狀態值變化現象，將施加之電壓設為特定之值，而控制上述自旋之向記錄層106a~106c之儲存狀態，使被多值化之資訊能夠再生記錄。
再者，於本例中，設為將上述記錄層設為3層而使4值之資訊能夠再生記錄之構成，但可藉由增加上述記錄層之層數，而設為以更大之數值被多值化之記憶體。
又，於電子記憶體100中，藉由施加相對較強之電壓，可使第2
結晶配向層105之上述第2結晶相相變成上述第1結晶相而失去磁性，而刪除基於上述自旋之儲存狀態之記錄層106a~106c之記錄資訊(重設狀態)。該重設狀態可藉由再次施加相對較弱之電壓，而恢復為上述設定狀態，電子記憶體100可重複進行多次資訊之記錄、刪除。再者，設為上述重設狀態之電壓之具體值可藉由預先測定特性而進行確認。又，使用電阻值對向上述記錄層之記錄狀態之再生進行了說明，但亦可基於上述記錄層之光反射率之值而特定出上述記錄狀態，從而進行資訊之再生。
其次，對第3實施形態之電子記憶體進行說明。
上述第3實施形態之電子記憶體包括：超晶格構造，其包含上述基板、上述配向控制層、上述第1結晶配向層及上述第2結晶配向層；以及一對電極；且進而視需要包括任意構件。
於上述第3實施形態之電子記憶體中，與上述第1實施形態及上述第2實施形態之各電子記憶體不同，利用伴隨上述超晶格構造之相變之電阻變化而記錄資訊。
上述基板、上述配向控制層、上述電極可設為與上述第1實施形態及上述第2實施形態之各電子記憶體中之說明相同之構成。
上述超晶格構造包含使上述結晶配向層積層構造體中之上述第1結晶配向層與上述第2結晶配向層交替地積層而成之超晶格構造體。
作為上述第1結晶配向層之厚度，只要產生上述電阻變化則並無特別限制，例如設為1nm以上且10nm以下，又，作為上述第2結晶配向層之厚度，只要產生上述電阻變化則並無特別限制，例如設為超過0nm且為4nm以下。
又，作為上述超晶格構造體整體之厚度，只要產生上述電阻變化則並無特別限制，例如設為2nm以上且50nm以下。
此處，於一般之相變型固體記憶體中，記錄層包含將Sb2Te3、GeTe等金屬材料以一定比率混合而成之合金層，關於記憶動作之切換之機構係藉由控制利用電流脈衝之注入而進行之上述合金層之熔融、以及其後之非晶化及經非晶化之上述合金層之結晶化而進行。例如，於上述合金層之結晶狀態下之電阻為約1kΩ，上述合金層之非晶狀態下之電阻為約1MΩ之情形時，利用於該等狀態間產生之電阻差，辨別0、1之位元信號。
相對於此，於具有上述超晶格構造之上述第3實施形態之電子記憶體中，上述超晶格構造係藉由上述第2結晶配向層中之“M”(參照上述式(1))之結晶上之不同之原子序列，相變為被稱為設定相之表示較低之電阻值之相(例如為約10kΩ)、及被稱為重設相之表示較大之電阻值之相(例如為約1MΩ)，並利用產生電阻變化，而進行切換。以下，將該不伴隨熔融變化之具有上述超晶格構造之上述第3實施形態之電子記憶體，設為使用有超晶格構造之非揮發性固體記憶體並稱為“TRAM(Translation Random Access Memory，轉換隨機存取記憶體)”。
於上述TRAM中，由於相對於上述一般之相變型固體記憶體，於切換中不包含熔融之操作，故而可使為干預原子序列之熱能之一種且被稱為熵之項之能量大幅度減少而進行切換，與上述一般之相變型固體記憶體相比，可使切換所需要之能量減少為1/10~1/100。
對於上述TRAM中之上述能量之減少效果，上述超晶格構造之結晶配向性發揮影響，藉由上述結晶配向層積層構造體中之上述配向控制層，控制構成上述超晶格構造之上述第1結晶配向層及上述第2結晶配向層之配向性起作用。又，藉由配置上述配向控制層，可於任意基
板上形成配向性得以控制之上述超晶格構造。
一面參照圖5，一面對上述第3實施形態之電子記憶體之主要構成及其記憶動作更具體地進行說明。再者，圖5係表示上述第3實施形態之電子記憶體之層構成之剖視圖。
如圖5所示，電子記憶體200係例如於下部電極201(電極基板)上依序配置配向控制層203、超晶格構造209及上部電極208而構成。
超晶格構造209係設為使以例如Sb2Te3作為主成分且厚度為1nm以上且10nm以下之上述第1結晶配向層、與以例如GeTe作為主成分且厚度超過0nm且為4nm以下之上述第2結晶配向層交替地積層而成之超晶格構造體而構成，且超晶格構造209整體之厚度設為例如2nm~50nm。
於以此方式構成之電子記憶體200中，可藉由電壓施加，控制超晶格構造209之上述設定相及上述重設相間之相變，並藉由測定電阻值，進行0、1之位元信號之記錄、讀出。
(結晶配向層積層構造體之製造方法)
本發明之結晶配向層積層構造體之製造方法至少包括配向控制層形成步驟、及第1結晶配向層形成步驟。
於上述結晶配向層積層構造體及上述電子記憶體中，包含除上述配向控制層及上述第1結晶配向層以外之構造，但該等構造之形成方法係與於上述結晶配向層積層構造體及上述電子記憶體中說明之事項共通，因此省略說明。
上述配向控制層形成步驟係於惰性氣體環境下，於上述基板上將鍺、矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者成膜，而形成厚度為1nm以上之上述配向控制層之步驟。
作為上述惰性氣體，並無特別限制，可視目的適當進行選擇，可列舉氬氣、氮氣等。
又，作為上述配向控制層之形成方法，並無特別限制，可視目的適當進行選擇，例如可列舉：濺鍍法、真空蒸鍍法、分子束磊晶法、ALD法、CVD法等。
再者，於實施上述配向控制層形成步驟時，較佳為於在包含Si、W等之基板上、電極基板上形成上述配向控制層之情形時，作為上述配向控制層形成步驟之預處理步驟，而實施去除上述基板之表面之氧化物層(SiO2、WO2等)之蝕刻步驟。
作為上述蝕刻步驟，並無特別限制，可藉由公知之方法實施，例如可列舉使用Ar氣體等進行逆向濺鍍之方法等。
又，作為上述蝕刻步驟中之對上述基板之蝕刻深度，並無特別限制，較佳為自上述基板表面起5nm~10nm之深度。若進行蝕刻直至此種深度，則可提高利用上述配向控制層之上述第1結晶配向層及上述第2結晶配向層之配向性。
上述第1結晶配向層形成步驟係於維持上述配向控制層形成步驟中之上述惰性氣體環境之狀態下，於上述配向控制層上將包含SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者之成膜材料成膜，而形成沿固定之結晶方位配向之第1結晶配向層之步驟。
作為上述第1結晶配向層之形成方法，並無特別限制，可視目的適當進行選擇，例如可列舉：濺鍍法、真空蒸鍍法、分子束磊晶法、ALD法、CVD法等。
作為上述第1結晶配向層之成膜溫度，並無特別限制，於上述成膜材料為Sb2Te3之情形時，作為上述第1結晶配向層形成步驟，較佳為於將上述配向控制層加熱至150℃以上且未達300℃之狀態下，將Sb2Te3成膜而形成上述第1結晶配向層之步驟。若上述成膜溫度超出上述溫度範圍，則有失去上述第1結晶配向層之配向性之情況。
(實施例1)
於藉由氧化鈰、膠體氧化矽對玻璃基板(HOYA GLASS DISK公司製造，WFN5 65-20-0.635PT)之表面進行拋光而將平均表面粗糙度(Ra)設為2nm以下之後，藉由氫氧化鈉水溶液使其表面脫油並洗淨，並將其設置於濺鍍裝置(芝浦MECHATRONICS公司製造，CFS-4EP-LL)內。
繼而，使上述濺鍍裝置內之壓力減壓直至變為5×10-4Pa以下。
繼而，一面以10sccm(1sccm=1.69×10-3Pa．m3/sec)之流量將作為惰性氣體之氬氣導入至上述濺鍍裝置內，一面將上述濺鍍裝置內之壓力維持於0.5Pa。
以配置於上述濺鍍裝置內之直徑為3英吋之圓盤狀矽材(三菱MATERIALS公司製造，濺鍍靶)作為靶，並於將RF功率(radio frequency power，射頻功率)設為100W，將溫度設為250℃之成膜條件下，於上述玻璃基板上以厚度50nm成膜作為配向控制層之非晶矽膜(配向控制層形成步驟)。
接著，一面維持上述濺鍍裝置內之環境，一面以直徑為3英吋之圓盤狀Sb2Te3材(三菱MATERIALS公司製造，濺鍍靶)作為靶，並於將RF功率設為20W，將溫度設為250℃之成膜條件下，於上述配向控制層上以厚度50nm成膜作為第1結晶配向層之Sb2Te3膜(第1結晶配向層形成步驟)。
藉由以上所述，製造於基板上依序積層上述配向控制層及上述第1結晶配向層而成之實施例1之結晶配向層積層構造體。
對實施例1之結晶配向層積層構造體，使用X-光繞射(X-ray diffraction)裝置(Rigaku公司製造，UltimaIV)測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有自圖6中(a)之繞射線圖可看出之〔001〕之結晶方位之Sb2Te3膜。再者，圖6係表
示測定上述第1結晶配向層之結晶性所得之結果之圖。
(實施例2)
於上述配向控制層形成步驟中，代替上述玻璃基板，而將表面稍微氧化之矽基板(菱光產業公司製造，5英吋單面反射鏡晶圓)設置於上述濺鍍裝置內，並於形成上述配向控制層之前，藉由氬氣對上述矽基板之表面進行110秒之逆向濺鍍，而自上述矽基板去除表面氧化物，除此以外與實施例1同樣地製造實施例2之結晶配向層積層構造體。
對實施例2之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有自圖6中(b)之繞射線圖可看出之〔001〕之結晶方位之Sb2Te3膜。
(實施例3)
於上述配向控制層形成步驟中，在形成上述配向控制層之前，未藉由氬氣對上述矽基板之表面進行逆向濺鍍，除此以外與實施例2同樣地製造實施例3之結晶配向層積層構造體。
對實施例3之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有自圖6中(a)之繞射線圖可看出之〔001〕之結晶方位之Sb2Te3膜。
(實施例4)
於上述配向控制層形成步驟中，代替上述矽材，而以直徑為3英吋之圓盤狀鍺材(三菱MATERIALS公司製造，濺鍍靶)作為靶，成膜非晶鍺膜作為上述配向控制層，除此以外與實施例1同樣地製造實施例4之結晶配向層積層構造體。
對實施例4之結晶配向層積層構造體，使用上述X-光繞射裝置測
定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有與圖6中(a)之繞射線圖大致相同之〔001〕之結晶方位之Sb2Te3膜。
(實施例5)
於上述配向控制層形成步驟中，代替上述矽材，而以直徑為3英吋之圓盤狀鎢材(三菱MATERIALS公司製造，濺鍍靶)作為靶，成膜晶質鎢膜作為上述配向控制層，除此以外與實施例1同樣地製造實施例5之結晶配向層積層構造體。
對實施例5之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有與圖6中(a)之繞射線圖大致相同之〔001〕之結晶方位之Sb2Te3膜。
(實施例6)
於上述配向控制層形成步驟中，代替上述矽材，而以直徑為3英吋之圓盤狀鍺-鎢合金材(三菱MATERIALS公司製造，濺鍍靶)作為靶，成膜鍺-鎢合金膜作為上述配向控制層，除此以外與實施例1同樣地製造實施例6之結晶配向層積層構造體。
對實施例6之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係具有與圖6中(a)之繞射線圖大致相同之〔001〕之結晶方位之Sb2Te3膜。
(比較例1)
不實施上述配向控制層形成步驟，而於上述玻璃基板上直接形成上述第1結晶配向層，除此以外與實施例1同樣地製造比較例1之結晶配向層積層構造體。
對比較例1之結晶配向層積層構造體，使用上述X-光繞射裝置測
定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係自圖6中(c)之繞射線圖可看出之幾乎不具有配向性之Sb2Te3膜。
(比較例2)
不實施上述配向控制層形成步驟，而於上述矽基板上直接形成上述第1結晶配向層，除此以外與實施例2同樣地製造比較例2之結晶配向層積層構造體。
對比較例2之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係自圖6中(d)之繞射線圖可看出之失去結晶性之Sb2Te3膜。
(比較例3)
於實施上述配向控制層形成步驟之後，將上述濺鍍裝置暫時釋放至大氣中，將形成有上述配向控制層之上述矽基板取出，並將上述配向控制層暴露於大氣中90分鐘，對該狀態之上述矽基板，實施上述第1結晶配向層形成步驟，除此以外與實施例1同樣地製造比較例3之結晶配向層積層構造體。
對比較例3之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係自圖6中(e)之繞射線圖可看出之失去結晶性之Sb2Te3膜。
(比較例4)
於上述配向控制層形成步驟中，將作為上述配向控制層之上述非晶矽膜之厚度自50nm變更為0.5nm，除此以外與實施例1同樣地製造比較例4之結晶配向層積層構造體。
對比較例4之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係與圖6中(c)之繞射線圖大致相同之幾乎不具有配向性之Sb2Te3膜。
(比較例5)
於上述配向控制層形成步驟中，將作為上述配向控制層之上述非晶矽膜之厚度自50nm變更為0.8nm，除此以外與實施例3同樣地製作比較例5之結晶配向層積層構造體。
對比較例5之結晶配向層積層構造體，使用上述X-光繞射裝置測定上述第1結晶配向層之結晶性。其結果為，可確認上述第1結晶配向層係自圖6中(e)之繞射線圖可看出之失去結晶性之Sb2Te3膜。
Claims (8)
- 一種結晶配向層積層構造體，其特徵在於包括：基板；配向控制層，其積層於上述基板上，並由鍺、矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者形成，且厚度至薄為1nm以上；以及第1結晶配向層，其積層於上述配向控制層上，並以SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者作為主成分而形成，且沿固定之結晶方位配向。
- 如請求項1之結晶配向層積層構造體，其包括第2結晶配向層，該第2結晶配向層係積層於第1結晶配向層上，並以下述通式(1)所表示之合金作為主成分而形成，且沿固定之結晶方位而配向，[化1]M 1-x Te x (1)其中，上述式(1)中，M表示Ge、Al及Si中任一者之原子，x表示0.5以上且未達1之數值。
- 如請求項2之結晶配向層積層構造體，其中第1結晶配向層具有六方晶之結晶構造，第2結晶配向層具有立方晶之結晶構造，且上述第1結晶配向層之c軸沿積層方向配向，上述第2結晶配向層之(111)面沿與上述第2結晶配向層之鄰接面配向。
- 如請求項1至3中任一項之結晶配向層積層構造體，其中第1結晶配向層係以Sb2Te3作為主成分而形成。
- 如請求項2或3之結晶配向層積層構造體，其中第2結晶配向層係 以GeTe作為主成分而形成。
- 一種電子記憶體，其特徵在於至少包括如請求項1至5中任一項之結晶配向層積層構造體。
- 一種結晶配向層積層構造體之製造方法，其特徵在於包括：配向控制層形成步驟，其係於惰性氣體環境下，於基板上將鍺、矽、鎢、鍺-矽、鍺-鎢及矽-鎢中之任一者成膜，而形成厚度為1nm以上之配向控制層；以及第1結晶配向層形成步驟，其係於維持上述配向控制層形成步驟中之上述惰性氣體環境之狀態下，於上述配向控制層上將包含SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及Bi2Se3中之任一者之成膜材料成膜，而形成沿固定之結晶方位配向之第1結晶配向層。
- 如請求項7之結晶配向層積層構造體之製造方法，其中第1結晶配向層形成步驟係於將配向控制層加熱至150℃以上且未達300℃之狀態下，將Sb2Te3成膜而形成第1結晶配向層之步驟。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014098415 | 2014-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201600657A TW201600657A (zh) | 2016-01-01 |
| TWI602960B true TWI602960B (zh) | 2017-10-21 |
Family
ID=54479784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104114190A TWI602960B (zh) | 2014-05-12 | 2015-05-04 | Crystal-aligning laminate structure, an electronic memory, and a method of manufacturing a crystal-aligning laminate structure |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10090460B2 (zh) |
| EP (1) | EP3144976B1 (zh) |
| JP (1) | JP6238495B2 (zh) |
| KR (1) | KR101882604B1 (zh) |
| TW (1) | TWI602960B (zh) |
| WO (1) | WO2015174240A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6896291B2 (ja) | 2016-06-17 | 2021-06-30 | 国立研究開発法人産業技術総合研究所 | タングステンとゲルマニウムの化合物膜及び半導体装置 |
| EP3442030B1 (en) * | 2017-02-27 | 2021-04-07 | TDK Corporation | Spin current magnetization rotating element, magnetoresistive effect element and magnetic memory |
| US10593868B2 (en) * | 2017-02-27 | 2020-03-17 | Tdk Corporation | Spin current magnetization rotating element, magnetoresistive effect element and magnetic memory |
| DE102017122053A1 (de) * | 2017-09-22 | 2019-03-28 | Infineon Technologies Ag | Magnetisches Phasenwechselmaterial zur Wärmeabfuhr |
| US10405465B2 (en) * | 2017-11-16 | 2019-09-03 | The Boeing Company | Topological insulator thermal management systems |
| CN111952363B (zh) * | 2017-11-17 | 2021-12-21 | 华中科技大学 | 能实现拓扑绝缘体表面态调控的超晶格[GeTe/Sb2Te3]n材料 |
| JP6980318B2 (ja) * | 2018-05-23 | 2021-12-15 | 国立研究開発法人産業技術総合研究所 | スピン蓄積装置 |
| WO2020004537A1 (ja) | 2018-06-29 | 2020-01-02 | 武田薬品工業株式会社 | 複素環化合物およびその用途 |
| US20210202839A1 (en) * | 2018-07-10 | 2021-07-01 | National Institute Of Advanced Industrial Science And Technology | Stacked structure and method of manufacturing same, and semiconductor device |
| JP7478429B2 (ja) | 2019-10-03 | 2024-05-07 | 国立大学法人京都大学 | 磁気メモリ素子 |
| JP2021150522A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 記憶装置 |
| US20220165943A1 (en) * | 2020-11-20 | 2022-05-26 | Korea University Research And Business Foundation | Spin-orbit torque (sot)-based magnetic tunnel junction and method of fabricating the same |
| JP2022147390A (ja) | 2021-03-23 | 2022-10-06 | キオクシア株式会社 | 記憶装置 |
| JP2023059603A (ja) | 2021-10-15 | 2023-04-27 | 国立研究開発法人産業技術総合研究所 | 結晶化積層構造体の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1942534A2 (en) * | 2007-01-02 | 2008-07-09 | Samsung Electronics Co., Ltd. | Method of forming a phase change layer by electro-chemical deposition and manufacturing of a storage node and a phase change memory device using the method |
| TW201336051A (zh) * | 2012-02-21 | 2013-09-01 | Nat Inst Of Advanced Ind Scien | 自旋電子記憶體及自旋電子電路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352082A (ja) * | 2005-05-19 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| JP5042019B2 (ja) * | 2005-06-07 | 2012-10-03 | パナソニック株式会社 | 情報記録媒体とその製造方法 |
| JP4621897B2 (ja) | 2007-08-31 | 2011-01-26 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| JP4635236B2 (ja) | 2008-10-30 | 2011-02-23 | 独立行政法人産業技術総合研究所 | 固体メモリの製造方法 |
| JP2010263131A (ja) * | 2009-05-08 | 2010-11-18 | Elpida Memory Inc | 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置 |
| JP2010287744A (ja) * | 2009-06-11 | 2010-12-24 | Elpida Memory Inc | 固体メモリ、データ処理システム及びデータ処理装置 |
| JP5870318B2 (ja) * | 2011-03-08 | 2016-02-24 | パナソニックＩｐマネジメント株式会社 | 情報記録媒体とその製造方法 |
-
2015
- 2015-04-23 WO PCT/JP2015/062375 patent/WO2015174240A1/ja active Application Filing
- 2015-04-23 EP EP15793024.9A patent/EP3144976B1/en active Active
- 2015-04-23 KR KR1020167031241A patent/KR101882604B1/ko active IP Right Grant
- 2015-04-23 JP JP2016519190A patent/JP6238495B2/ja active Active
- 2015-05-04 TW TW104114190A patent/TWI602960B/zh active
-
2016
- 2016-11-11 US US15/349,074 patent/US10090460B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1942534A2 (en) * | 2007-01-02 | 2008-07-09 | Samsung Electronics Co., Ltd. | Method of forming a phase change layer by electro-chemical deposition and manufacturing of a storage node and a phase change memory device using the method |
| TW201336051A (zh) * | 2012-02-21 | 2013-09-01 | Nat Inst Of Advanced Ind Scien | 自旋電子記憶體及自旋電子電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160143787A (ko) | 2016-12-14 |
| EP3144976A1 (en) | 2017-03-22 |
| EP3144976B1 (en) | 2018-12-26 |
| JP6238495B2 (ja) | 2017-11-29 |
| TW201600657A (zh) | 2016-01-01 |
| US20170062711A1 (en) | 2017-03-02 |
| JPWO2015174240A1 (ja) | 2017-04-20 |
| KR101882604B1 (ko) | 2018-08-24 |
| WO2015174240A1 (ja) | 2015-11-19 |
| US10090460B2 (en) | 2018-10-02 |
| EP3144976A4 (en) | 2017-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI602960B (zh) | Crystal-aligning laminate structure, an electronic memory, and a method of manufacturing a crystal-aligning laminate structure | |
| US10749105B2 (en) | Monocrystalline magneto resistance element, method for producing the same and method for using same | |
| TWI598875B (zh) | Spin Electronic Memory, Information Recording Method and Information Regeneration Method | |
| JP4292128B2 (ja) | 磁気抵抗効果素子の製造方法 | |
| EP2434556B1 (en) | Ferromagnetic tunnel junction structure and magnetoresistive element using same | |
| TWI557880B (zh) | Spin electronic memory and spin electronic circuits | |
| JP2021057357A (ja) | 磁気抵抗メモリ | |
| JP2010080650A (ja) | ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、スピントランジスタ及びその製造方法 | |
| JP2006210391A (ja) | 磁気抵抗素子及びその製造方法 | |
| JP2017005243A (ja) | 垂直磁化膜と垂直磁化膜構造並びに磁気抵抗素子および垂直磁気記録媒体 | |
| JP6466564B2 (ja) | マルチフェロイック素子の初期化方法 | |
| JP2008270835A (ja) | 磁気抵抗効果素子の製造方法 | |
| KR101706528B1 (ko) | 강자성 근처 상자성물질을 매개로 한 2개층 이상의 수직 자기 결합 | |
| JP6986729B2 (ja) | 単結晶磁気抵抗素子、及びこれを用いたデバイス | |
| JP2008277693A (ja) | トンネル磁気抵抗素子 | |
| JP2009164628A (ja) | 磁気抵抗効果素子の製造方法 | |
| JP2009044173A (ja) | 磁性多層膜形成装置 |