TWI601121B - 顯示面板、畫素陣列基板與線路陣列結構 - Google Patents

Description

顯示面板、畫素陣列基板與線路陣列結構

本發明是有關於一種線路陣列結構，且特別是有關於一種包括線路陣列結構的畫素陣列基板以及顯示面板。

隨著電子產品設計有越來越多樣化的趨勢，目前，已發展出多種具有不規則/非矩形顯示區範圍的顯示面板，例如，具有手錶形狀的顯示面板。然而，針對這類型的電子產品，由於顯示區並非矩形的固定範圍，因此容易有阻抗值不均的問題。舉例來說，在圓形的顯示產品中，為了使訊號線銜接至兩側的顯示區域，由於訊號線的銜接方式是漸進式的變化，因此在驅動訊號線時會產生阻抗值不均的問題。進而，會造成在顯示圖形時嚴重的顏色不均，並影響到電子產品的顯示品質。為了因應市場的需求，目前亟需一種能夠解決在非矩形顯示器中阻抗值不均問題的電子產品。

本發明提供一種線路陣列結構，可用以解決阻抗值不均的問題。

本發明的一種線路陣列結構包括基板、多條長走線、多條短走線、多條第一虛擬走線與多條第一連接線。所述基板具有狹長區域、凸伸區域以及驅動連接區域。狹長區域具有沿長邊方向延伸的第一側邊以及沿短邊方向延伸的第二側邊。凸伸區域由第一側邊向外凸出並與狹長區域連接。驅動連接區域與狹長區域的第二側邊連接。多條長走線設置於狹長區域中，且分別平行長邊方向並延伸至驅動連接區域。多條短走線設置於凸伸區域中，且與長走線平行設置。多條第一虛擬走線設置於狹長區域中，且分別平行長邊方向並延伸至驅動連接區域。各短走線透過其中一條第一連接線與對應的第一虛擬走線電性連接。

在本發明的一實施例中，上述的線路陣列結構更包括驅動電路設置於驅動連接區域中，其中長走線以及第一虛擬走線延伸至驅動連接區域並與驅動電路電性連接。

在本發明的一實施例中，各長走線與至少一條第一虛擬走線相鄰設置。

在本發明的一實施例中，長走線與第一虛擬走線的長度相同。

在本發明的一實施例中，連接凸伸區域與狹長區域的連接邊長度L2小於第一側邊的長度L1。

在本發明的一實施例中，上述的線路陣列結構更包括多條第二虛擬走線以及多條第二連接線。多條第二虛擬走線設置於凸伸區域中且與第一虛擬走線平行設置。各長走線透過其中一條第二連接線與對應的第二虛擬走線電性連接。

在本發明的一實施例中，各短走線與至少一條第二虛擬走線相鄰設置。

在本發明的一實施例中，長走線與短走線為資料線或是掃描線。

本發明另提供一種畫素陣列基板，可用以解決阻抗值不均的問題。

本發明的一種畫素陣列基板，包括基板以及畫素陣列。所述基板具有狹長區域、凸伸區域以及驅動連接區域。狹長區域具有沿長邊方向延伸的第一側邊以及沿短邊方向延伸的第二側邊。凸伸區域由第一側邊向外凸出並與狹長區域連接。驅動連接區域與狹長區域的第二側邊連接。所述畫素陣列位於基板上，其中畫素陣列包括多個畫素結構、多條第一訊號線與多條第二訊號線、多條第一虛擬走線以及多條第一連接線。畫素結構配置於狹長區域以及凸伸區域中，其中各畫素結構包括畫素電極與主動元件。多條第一訊號線與多條第二訊號線分別與對應的畫素結構電性連結且第一訊號線與第二訊號線用以驅動畫素結構。第一訊號線或是第二訊號線包括多條長走線與多條短走線。長走線設置於狹長區域中，且分別平行長邊方向並延伸至驅動連接區域，且短走線設置於凸伸區域中，且與長走線平行設置。多條第一虛擬走線設置於狹長區域中，且分別平行長邊方向並延伸至驅動連接區域。各短走線透過其中一條第一連接線與對應的第一虛擬走線電性連接。

在本發明的一實施例中，所述的畫素陣列基板更包括驅動電路設置於驅動連接區域中，其中，長走線以及第一虛擬走線延伸至驅動連接區域並與驅動電路電性連接。

在本發明的一實施例中，其中各長走線與至少一條第一虛擬走線相鄰設置。

在本發明的一實施例中，長走線與第一虛擬走線的長度相同。

在本發明的一實施例中，連接凸伸區域與狹長區域的連接邊長度L2小於第一側邊的長度L1。

在本發明的一實施例中，上述的畫素陣列基板更包括多條第二虛擬走線以及多條第二連接線。多條第二虛擬走線設置於凸伸區域中且分別與第一虛擬走線平行設置。各長走線透過其中一條第二連接線與對應的第二虛擬走線電性連接。

在本發明的一實施例中，各短走線分別與至少一條第二虛擬走線相鄰設置。

在本發明的一實施例中，第一訊線為資料線且第二訊號線為掃描線。

在本發明的一實施例中，第一訊線為掃描線且第二訊號線為資料線。

本發明另提供一種顯示面板，可用以解決阻抗值不均的問題。本發明的一種顯示面板，包括有如上述的畫素陣列基板以及顯示介質，顯示介質由畫素陣列基板驅動而進行顯示。

基於上述，在本發明的線路陣列結構、畫素陣列基板與顯示面板中，由於短走線透過其中一條第一連接線與對應的第一虛擬走線電性連接，且第一虛擬走線與長走線同樣延伸至驅動連接區域，因此，長走線與短走線之間形成的阻抗值差異能夠減少，並解決阻抗值不均的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明一實施例中的一種顯示面板示意圖。由圖1A可知，顯示面板DP包括畫素陣列基板10與顯示介質20，其中顯示介質20可由畫素陣列基板10驅動而進行顯示，且畫素陣列基板10包括畫素陣列10B與基板10A。在本實施例中，基板10A之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。若使用導電材料或金屬時，則在基板上覆蓋一層絕緣層(未繪示)，以避免短路問題。應用於可撓性裝置時，基板可具有可撓曲特性。畫素陣列10B配置於基板10A上，用以傳遞驅動訊號以驅動顯示介質20。另外，顯示介質20可包括液晶分子、電泳顯示介質、或是其它可適用的介質。在本發明下列實施例中的顯示介質是以液晶分子當作範例，但不限於此。再者，在本發明下列實施例中的液晶分子，較佳地，是以可被水平電場轉動或切換的液晶分子或者是可被橫向電場轉動或切換的液晶分子為範例，但不限於此。

具體來說，請參照圖1B，其繪示本發明一實施例的顯示面板中畫素陣列基板的示意圖。在圖1B的實施例中，畫素陣列基板是以應用於手錶形狀的顯示面板為例來做為說明，但本發明不以此為限。請參考圖1B，畫素陣列基板10包括畫素陣列10B與基板10A。所述基板10A具有狹長區域102、凸伸區域104以及驅動連接區域106。狹長區域102具有沿長邊方向D1延伸的第一側邊102A以及沿短邊方向D2延伸的第二側邊102B。凸伸區域104由第一側邊102A向外凸出並與狹長區域102連接。另外，驅動連接區域106與狹長區域102的第二側邊102B連接。

在本實施例中，狹長區域102與凸伸區域104例如是構成顯示面板DP的顯示區域，且所述顯示區域具有手錶形狀之外觀。另外，驅動連接區域106例如是位於顯示面板DP的非顯示區域。在上述的實施例中，是以圓形錶面的手錶為例，但本發明不限於此。舉例來說，凸伸區域104可具有其它形狀，以使狹長區域102與凸伸區域所構成之顯示區域具有其它形狀(例如方形狀、三角形、梯形、啞鈴形等)的錶面外觀。在上述的實施例中，連接凸伸區域104與狹長區域102的連接邊長度L2小於狹長區域102的第一側邊102A的長度L1。甚至，以平行於第一側邊102A的方向量測時，凸伸區域104的長度小於狹長區域102的長度。因此，從狹長區域102的第一側邊102A向外凸出的凸伸區域104，實際上不會超出第一側邊102A的長度。據此，可構成具有手錶形狀外觀之顯示面板。

在圖1A及圖1B的實施例中，畫素陣列10B位於基板10A上，且包括多個畫素結構130、多條訊號線110、多條訊號線112、多條第一虛擬走線120A以及多條第二虛擬走線120B。在圖1的實施例中，訊號線110、訊號線112、第一虛擬走線120A以及第二虛擬走線120B的數量僅為示例，實際上並不以圖1所示的訊號線、虛擬走線的數量為限。畫素結構130包括畫素電極131與主動元件132。在圖1B中僅繪示出一個畫素電極131與主動元件132來做說明，以使本領域技術人員可以清楚的瞭解本發明。訊號線110與訊號線112是分別與對應的畫素結構130電性連結，且訊號線110與訊號線112是用以驅動畫素電極131。更詳細來說，訊號線110可為資料線且訊號線112可為掃描線，但本發明不限於此。在另一實施例中，訊號線110可為掃描線且訊號線112可為資料線。在上述的實施例中，掃描線(110或112)與資料線(110或112)彼此交越設置，且掃描線與資料線之間夾有絕緣層。換言之，掃描線的延伸方向與資料線的延伸方向不平行，較佳的是，掃描線的延伸方向相交於或甚至垂直於資料線的延伸方向。基於導電性的考量，掃描線與資料線一般是使用金屬材料。然而本發明不限於此，根據其它實施例，掃描線與資料線也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。

請繼續參考圖1B，訊號線110包括多條長走線110A與多條短走線110B。長走線110A設置於狹長區域102中，且分別平行長邊方向D1並延伸至驅動連接區域106。短走線110B設置於凸伸區域104中，且與長走線110A平行設置。另外，第一虛擬走線120A設置於狹長區域102中，且分別平行長邊方向D1並延伸至驅動連接區域106。第二虛擬走線120B設置於凸伸區域104中，且與第一虛擬走線120A平行設置。在本發明的一實施例中，各長走線110A與至少一條第一虛擬走線120A相鄰設置，且長走線110A與第一虛擬走線120A的長度相同。此外，各短走線110B分別與至少一條第二虛擬走線120B相鄰設置。

在上述的實施例中，長走線110A與短走線110B為資料線或是掃描線的其中一者。也就是說，長走線110A與短走線110B同為資料線或是同為掃描線，且具有不同長度。就非矩形的顯示面板來說，不同長度的資料線/掃描線容易在驅動時形成不同的阻抗值，其中，阻抗值的差異會影響顯示面板的顯示品質。為了降低長走線110A與短走線110B的阻抗值差異，本發明實施例的顯示面板設置有第一虛擬走線120A與第二虛擬走線120B。更詳細來說，畫素陣列基板10更包括有驅動電路140設置於驅動連接區域106中，其中，長走線110A以及第一虛擬走線120A是延伸至驅動連接區域106並與驅動電路140電性連接。另外，短走線110B是透過連接線(未繪示) 與對應的第一虛擬走線120A電性連接。也就是說，短走線110B可透過第一虛擬走線120A與驅動電路140電性連接。此外，長走線110A是透過連接線(未繪示) 與對應的第二虛擬走線120B電性連接。據此，透過將短走線110B連接至較長的第一虛擬走線120A，以及將長走線110A連接至較短的第二虛擬走線120B，可用以降低在驅動長走線110A與短走線110B時所形的阻抗值差異。

在上述的實施例中，長走線110A與短走線110B是分別透過連接線與第一虛擬走線120A或是第二虛擬走線120B電性連接。以下，將對連接線的設置方式進行說明。

圖2A為本發明一實施例中圖1B的區塊200內的線路陣列的放大示意圖。請參考圖2A，線路陣列WRA1包括基板、多條長走線110A、多條短走線110B、多條第一虛擬走線120A、多條第二虛擬走線120B、多條第一連接線C1與多條第二連接線C2。基板可參考前述圖1A、圖1B的基板10A，其中基板包括狹長區域102、凸伸區域104以及驅動連接區域106。狹長區域102具有沿長邊方向D1延伸的第一側邊102A以及沿短邊方向D2延伸的第二側邊102B。凸伸區域104由第一側邊102A向外凸出並與狹長區域102連接，驅動連接區域106與狹長區域102的第二側邊102B連接。

在圖2A的實施例中，長走線110A與第一虛擬走線120A設置於狹長區域102中，且如圖1B所示，長走線110A與第一虛擬走線120A平行長邊方向D1並延伸至驅動連接區域106與驅動電路140電性連接。另外，短走線110B與第二虛擬走線120B設置於凸伸區域104中，且與長走線110A以及第一虛擬走線120A平行設置。在本實施例中，短走線110B透過其中一條第一連接線C1與對應的第一虛擬走線120A電性連接，而長走線110A透過其中一條第二連接線C2與對應的第二虛擬走線120B電性連接。更詳細來說，位於凸伸區域104中最邊緣的短走線110B是與較遠(或較靠近狹長區域102的中心)的第一虛擬走線120A電性連接。另外，位於凸伸區域104內側較靠近狹長區域102的短走線110B是與較近(或較靠近狹長區域102的邊緣)的第一虛擬走線120A電性連接。類似地，位於狹長區域102的中心的長走線110A是與較遠(凸伸區域104的邊緣)的第二虛擬走線120B電性連接。另外，位於狹長區域102的邊緣的長走線110A是與較近(凸伸區域104的內側) 的第二虛擬走線120B電性連接。在本實施例中，由於將短走線110B藉由第一連接線C1連接至較長的第一虛擬走線120A，以及將長走線110A藉由第二連接線C2連接至較短的第二虛擬走線120B，因此可用以降低在驅動長走線110A與短走線110B時所形的阻抗值差異。

圖2B為本發明另一實施例中圖1B的區塊200內的線路陣列的放大示意圖。圖2B的實施例與圖2A的實施例類似，差異僅在於第一連接線C1以及第二連接線C2的連接方式不同。請參考圖2B，線路陣列WRA2中，長走線110A與第一虛擬走線120A設置於狹長區域102中，且如圖1B所示，長走線110A與第一虛擬走線120A平行長邊方向D1並延伸至驅動連接區域106與驅動電路140電性連接。另外，短走線110B與第二虛擬走線120B設置於凸伸區域104中，且與長走線110A以及第一虛擬走線120A平行設置。在本實施例中，短走線110B透過其中一條第一連接線C1與對應的第一虛擬走線120A電性連接，而長走線110A透過其中一條第二連接線C2與對應的第二虛擬走線120B電性連接。更詳細來說，位於凸伸區域104中最邊緣的短走線110B是與最近(或較靠近狹長區域102的邊緣)的第一虛擬走線120A電性連接。另外，位於凸伸區域104內側較靠近狹長區域102的短走線110B是與較遠(或較靠近狹長區域102的中心)的第一虛擬走線120A電性連接。類似地，位於狹長區域102的中心的長走線110A是與最近(凸伸區域104的內側)的第二虛擬走線120B電性連接。另外，位於狹長區域102的邊緣的長走線110A是與較遠(凸伸區域104的邊緣) 的第二虛擬走線120B電性連接。在本實施例中，由於將短走線110B藉由第一連接線C1連接至較長的第一虛擬走線120A，以及將長走線110A藉由第二連接線C2連接至較短的第二虛擬走線120B，因此可用以降低在驅動長走線110A與短走線110B時所形的阻抗值差異。

在上述圖1B、圖2A及圖2B的實施例中，所有的短走線110B是與第一虛擬走線120A電性連接，且所有的長走線110A是與第二虛擬走線120B電性連接，但本發明不限於此。舉例來說，在另一實施例中，所有的短走線110B是與第一虛擬走線120A電性連接，但並未設置第二虛擬走線120B。在此實施例中，由於短走線110B已經透過第一連接線C1連接至第一虛擬走線120A，因此，亦可達到降低阻抗值差異的技術功效。此外，雖然在上述圖1B、圖2A及圖2B的實施例中，是以手錶形狀的顯示面板為例來做為說明，但可以得知的是，本發明的概念可適用於任何不規則的/非矩形的顯示面板。

另外，在本發明的一實施例中，線路陣列結構可由上述的基板、多條長走線110A、多條短走線110B、多條第一虛擬走線120A、多條第一連接線C1、多條第二虛擬走線120B與多條第二連接線C2所構成。據此，本發明的線路陣列結構可同樣用於解決阻抗值不均的問題。

綜上所述，在本發明的線路陣列結構、畫素陣列基板以及顯示面板中，由於將短走線藉由第一連接線連接至較長的第一虛擬走線，以及將長走線藉由第二連接線連接至較短的第二虛擬走線，且第一虛擬走線與長走線同樣延伸至驅動連接區域，因此，長走線與短走線之間所形成的阻抗值差異能夠減少，並解決阻抗值不均的問題。據此，藉由虛擬走線的設置，可為非矩形的顯示產品帶來較佳的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧畫素陣列基板

10A‧‧‧基板

10B‧‧‧畫素陣列

102‧‧‧狹長區域

102A‧‧‧第一側邊

102B‧‧‧第二側邊

104‧‧‧凸伸區域

106‧‧‧驅動連接區域

110‧‧‧訊號線

110A‧‧‧長走線

110B‧‧‧短走線

112‧‧‧訊號線

120A‧‧‧第一虛擬走線

120B‧‧‧第二虛擬走線

130‧‧‧畫素結構

131‧‧‧畫素電極

132‧‧‧主動元件

140‧‧‧驅動電路

20‧‧‧顯示介質

200‧‧‧區塊

D1‧‧‧長邊方向

D2‧‧‧短邊方向

DP‧‧‧顯示面板

L1、L2‧‧‧長度

WRA1、WRA2‧‧‧線路陣列

圖1A為本發明一實施例中的一種顯示面板示意圖。 圖1B為本發明一實施例的顯示面板中畫素陣列基板的上視示意圖。 圖2A為本發明一實施例中圖1B區塊200內的線路陣列的放大示意圖。 圖2B為本發明另一實施例中圖1B區塊200內的線路陣列的放大示意圖。

10‧‧‧畫素陣列基板

102‧‧‧狹長區域

102A‧‧‧第一側邊

102B‧‧‧第二側邊

104‧‧‧凸伸區域

106‧‧‧驅動連接區域

110‧‧‧訊號線

110A‧‧‧長走線

110B‧‧‧短走線

112‧‧‧訊號線

120A‧‧‧第一虛擬走線

120B‧‧‧第二虛擬走線

130‧‧‧畫素結構

131‧‧‧畫素電極

132‧‧‧主動元件

140‧‧‧驅動電路

200‧‧‧區塊

D1‧‧‧長邊方向

D2‧‧‧短邊方向

L1、L2‧‧‧長度

Claims (18)

1. 一種線路陣列結構，包括：一基板，具有一狹長區域、一凸伸區域以及一驅動連接區域，其中，該狹長區域具有沿一長邊方向延伸的第一側邊以及沿一短邊方向延伸的第二側邊，該凸伸區域由該第一側邊向外凸出並與該狹長區域連接，該驅動連接區域與該狹長區域的該第二側邊連接；多條長走線，設置於該狹長區域中，且分別平行該長邊方向並延伸至該驅動連接區域；多條短走線，設置於該凸伸區域中，且與該些長走線平行設置；多條第一虛擬走線，設置於該狹長區域中，且分別平行該長邊方向並延伸至該驅動連接區域；以及多條第一連接線，其中各該短走線透過其中一條第一連接線與對應的第一虛擬走線電性連接。
2. 如申請專利範圍第1項所述的線路陣列結構，更包括：一驅動電路設置於該驅動連接區域中，其中，該些長走線以及該些第一虛擬走線延伸至該驅動連接區域並與該驅動電路電性連接。
3. 如申請專利範圍第1項所述的線路陣列結構，其中各該長走線與至少一條第一虛擬走線相鄰設置。
4. 如申請專利範圍第1項所述的線路陣列結構，其中該些長走線與該些第一虛擬走線的長度相同。
5. 如申請專利範圍第1項所述的線路陣列結構，其中連接該凸伸區域與該狹長區域的連接邊長度L2小於該第一側邊的長度L1。
6. 如申請專利範圍第1項所述的線路陣列結構，更包括：多條第二虛擬走線設置於該凸伸區域中，且與該些第一虛擬走線平行設置；以及多條第二連接線，其中各該長走線透過其中一條第二連接線與對應的第二虛擬走線電性連接。
7. 如申請專利範圍第6項所述的線路陣列結構，其中各該短走線與至少一條第二虛擬走線相鄰設置。
8. 如申請專利範圍第1項所述的線路陣列結構，其中該些長走線與該些短走線為資料線或是掃描線。
9. 一種畫素陣列基板，包括：一基板，具有一狹長區域、一凸伸區域以及一驅動連接區域，其中，該狹長區域具有沿一長邊方向延伸的第一側邊以及沿一短邊方向延伸的第二側邊，該凸伸區域由該第一側邊向外凸出並與該狹長區域連接，該驅動連接區域與該狹長區域的該第二側邊連接；一畫素陣列，位於該基板上，其中該畫素陣列包括： 多個畫素結構，配置於該狹長區域以及該凸伸區域中，其中各該畫素結構包括一畫素電極與一主動元件；多條第一訊號線與多條第二訊號線，分別與對應的畫素結構電性連結且該些第一訊號線與該些第二訊號線用以驅動該些畫素結構，其中，該些第一訊號線或是該些第二訊號線包括多條長走線與多條短走線，該些長走線設置於該狹長區域中，且分別平行該長邊方向並延伸至該驅動連接區域，且該些短走線設置於該凸伸區域中，且與該些長走線平行設置；多條第一虛擬走線，設置於該狹長區域中，且分別平行該長邊方向並延伸至該驅動連接區域；以及多條第一連接線，其中各該短走線透過其中一條第一連接線與對應的第一虛擬走線電性連接。
10. 如申請專利範圍第9項所述的畫素陣列基板，更包括：一驅動電路設置於該驅動連接區域中，其中，該些長走線以及該些第一虛擬走線延伸至該驅動連接區域並與該驅動電路電性連接。
11. 如申請專利範圍第9項所述的畫素陣列基板，其中各該長走線與至少一條第一虛擬走線相鄰設置。
12. 如申請專利範圍第9項所述的畫素陣列基板，其中該些長走線與該些第一虛擬走線的長度相同。
13. 如申請專利範圍第9項所述的畫素陣列基板，其中連接該凸伸區域與該狹長區域的連接邊長度L2小於該第一側邊的長度L1。
14. 如申請專利範圍第9項所述的畫素陣列基板，其中該畫素陣列更包括：多條第二虛擬走線設置於該凸伸區域中，且分別與該些第一虛擬走線平行設置；以及多條第二連接線，其中各該長走線透過其中一條第二連接線與對應的第二虛擬走線電性連接。
15. 如申請專利範圍第14項所述的畫素陣列基板，其中各該短走線分別與至少一條第二虛擬走線相鄰設置。
16. 如申請專利範圍第9項所述的畫素陣列基板，其中該些第一訊號線為資料線且該些第二訊號線為掃描線。
17. 如申請專利範圍第9項所述的畫素陣列基板，其中該些第一訊號線為掃描線且該些第二訊號線為資料線。
18. 一種顯示面板，包括有如申請專利範圍第9項至第17項其中任一項所述的畫素陣列基板以及一顯示介質，該顯示介質由該畫素陣列基板驅動而進行顯示。