TWI597777B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI597777B
TWI597777B TW103113757A TW103113757A TWI597777B TW I597777 B TWI597777 B TW I597777B TW 103113757 A TW103113757 A TW 103113757A TW 103113757 A TW103113757 A TW 103113757A TW I597777 B TWI597777 B TW I597777B
Authority
TW
Taiwan
Prior art keywords
region
gas
plasma
fluorocarbon
processing gas
Prior art date
Application number
TW103113757A
Other languages
English (en)
Other versions
TW201501199A (zh
Inventor
松岡弘憲
大竹浩人
狩生幸佑
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201501199A publication Critical patent/TW201501199A/zh
Application granted granted Critical
Publication of TWI597777B publication Critical patent/TWI597777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Description

蝕刻方法
本發明之實施態樣係關於一種蝕刻方法，更詳細而言，係關於一種相對於被處理體中由矽構成的第1區域，選擇性地蝕刻從該被處理體之二氧化矽所構成之第2區域的方法。
半導體裝置的製造中，進行下述處理：在由不同半導體材料所構成的複數區域中，選擇性地蝕刻一部分區域。例如，相對於被處理體中由矽所構成的第1區域，選擇性地蝕刻該被處理體中由二氧化矽所構成的第2區域。這種蝕刻方法，記載於例如，日本特開2010-98220號公報(專利文獻1)。
具體而言，專利文獻1中記載一種方法，係藉由包含稱為C4F6之氟碳化物及O2的處理氣體之電漿，相對於矽製成的區域，選擇性地蝕刻二氧化矽製成的區域。另外，相同文獻中記載使用SF6取代O2的內容。
專利文獻1所記載的蝕刻方法中，藉由從處理氣體之氟碳化物產生的CF系之堆積物保護矽製成的區域，並且藉由以氟碳化物為基礎的活性種蝕刻二氧化矽製成的區域。具體而言，係將氟碳化物的活性種(以下稱為「CF活性種」)堆積於被處理體上，在CF活性種之中，藉由離子的濺鍍效果，蝕刻二氧化矽。更詳細而言，二氧化矽包含的氧，與氟碳化物之離子包含的碳鍵結，使得氧從二氧化矽脫離。另外，因為碳從氟碳化物之離子脫離而產生的氟，與因為氧脫離而產生的矽鍵結。藉此蝕刻二氧化矽。
【先行技術文獻】
【專利文獻】
【專利文獻1】日本特開2010-98220號公報
上述之以往的蝕刻方法中，在蝕刻由二氧化矽所構成之區域時，亦會蝕刻到由矽所構成之區域。因此，需要一種技術，可抑制由矽所構成之區域的蝕刻，且提升由二氧化矽所構成之區域相對於由矽所構成之區域的蝕刻選擇性。
本發明之一面向中，提供相對於被處理體中由矽所構成的第1區域，選擇性地蝕刻該被處理體中由二氧化矽所構成的第2區域的方法。本案發明人，提出下述見解：在以往的蝕刻方法中，從開始蝕刻由二氧化矽所構成之區域的期間(以下稱為「初始期間」)內，降低氟碳化物堆積於由矽所構成之區域上的堆積速度，以蝕刻由矽所構成之區域。一面向之方法，係根據此一見解。
上述一面向之方法，包含以下步驟：(a)使用微波產生包含氟碳化物及氟烴(fluoro hydrocarbon)的第1處理氣體之電漿，並藉由該第1處理氣體之電漿處理被處理體的步驟；及(b)在處理被處理體的步驟之後，使用微波產生包含氟碳化物的第2處理氣體之電漿，並藉由該第2處理氣體之電漿更進一步處理被處理體的步驟。
該方法中，在初始期間的處理、即步驟(a)中，產生氟碳化物的活性種(以下稱為「CF活性種」)。另外，步驟(a)中，氟烴中的氫與CF活性種的氟鍵結。藉此，產生碳原子量多於氟原子的活性種。此活性種的堆積速度高， 結果，可在初始期間形成保護由矽製成之第1區域的膜。接著，步驟(b)中，藉由包含氟碳化物之第2處理氣體的電漿，處理被處理體。根據此方法，因為可在初始期間於被處理體上形成保護膜，故可抑制第1區域的蝕刻，而能夠提高第2區域相對於第1區域的蝕刻選擇性。
又，第2處理氣體，不包含氟烴氣體，或是以少於第1處理氣體所包含之氟烴的量，包含少量的氟烴氣體。一態樣中，氟烴包含CH3F及/或是CH2F2。
另外，本發明之一態樣中，第1區域係鰭式場效電晶體的鰭狀區域，而第2區域則設於該鰭狀區域之周圍。此態樣中，可蝕刻埋入鰭狀區域周圍的二氧化矽，而使鰭狀區域的頂部露出。
此處，在與作為電容耦合型電漿處理裝置之電漿源的微波不同的電漿源中，氟碳化物的解離過剩，而CF活性種在被處理體上的堆積量過剩。因此，必須以刺穿第2區域上之以CF活性種為基礎的膜的方式，將離子吸引至第2區域上。因此，必須增大將離子吸引至被處理體的偏壓電力。然而，若將包含氟碳化物之處理氣體的流量及偏壓電力增大，特別在鰭狀區域的側壁底部周圍，產生二氧化矽大量殘留的現象。另一方面，相較於以電容耦合型電漿處理裝置所產生的電漿，使用微波作為電漿源可降低被處理體上的電子溫度。另外，藉由微波，可抑制氟碳化物解離過剩。結果，可一方面抑制二氧化矽殘留於鰭狀區域之側壁底部周圍的量，一方面進行高選擇性的蝕刻。
如以上所說明，根據本發明之一面向及若干態樣，可抑制由矽所構成的第1區域被蝕刻，且可提升由二氧化矽所構成的第2區域相對於第1區域的蝕刻選擇性。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12a‧‧‧側壁
12b‧‧‧底部
12c‧‧‧頂部
14‧‧‧天線
16‧‧‧同軸波導管
16a‧‧‧外側導體
16b‧‧‧內側導體
18‧‧‧介電體窗
18b‧‧‧底面
18i‧‧‧中央導入口
18s‧‧‧空間
18u‧‧‧頂面
18h‧‧‧貫通孔
180‧‧‧平坦面
181‧‧‧第1凹部
181a‧‧‧內側錐面
181b‧‧‧底面
181c‧‧‧外側錐面
182‧‧‧第2凹部
182a‧‧‧內側面
182b‧‧‧底面
20‧‧‧載置台
22‧‧‧平板
24‧‧‧靜電夾頭
24a‧‧‧底板
24b‧‧‧夾頭部
24g‧‧‧冷媒室
26‧‧‧環狀緩衝板
28‧‧‧排氣管
28h‧‧‧排氣口
30‧‧‧排氣裝置
32‧‧‧微波發生器
34‧‧‧調諧器
36‧‧‧波導管
38‧‧‧模式轉換器
40‧‧‧冷卻套管
42‧‧‧介電體板
44‧‧‧槽孔板
44a、44b‧‧‧槽孔
44p‧‧‧槽孔對
50‧‧‧中央導入部
50a‧‧‧導管
50b‧‧‧噴注器
52‧‧‧周邊導入部
52i‧‧‧周邊導入口
52p‧‧‧環狀管
MT1‧‧‧方法
W‧‧‧被處理體(晶圓)
R1‧‧‧第1區域(鰭狀區域)
R2‧‧‧第2區域
Sb‧‧‧基板區域
PF‧‧‧保護膜
TL‧‧‧參照符號
GL1、GL2‧‧‧共通氣體線
FCG1‧‧‧第1流量控制單元群
FCG2‧‧‧第2流量控制單元群
GSG1‧‧‧第1氣體源群
GSG2‧‧‧第2氣體源群
HT、HS、HC、HE‧‧‧加熱器
S‧‧‧處理空間
SL1‧‧‧密封構件
MR‧‧‧載置區域
FR‧‧‧聚焦環
VL‧‧‧排氣線路
PP1、PP3‧‧‧配管
PP2‧‧‧供給管
PFR‧‧‧供電棒
SP1‧‧‧支持部
CL‧‧‧被覆線
SW‧‧‧開關
RFG‧‧‧高頻電源
DSC‧‧‧直流電源
r1~r4‧‧‧半徑
CS‧‧‧中心
VC‧‧‧假想圓
ISP‧‧‧內側槽孔對
OSP‧‧‧外側槽孔對群
GS11~GS15‧‧‧第1氣體源
GS21~GS25‧‧‧第2氣體源
FC11~FC15‧‧‧第1流量控制單元
FC21~FC25‧‧‧第2流量控制單元
HI、HP‧‧‧高度
FH‧‧‧高度差
ST1~ST2‧‧‧步驟
【圖1】係顯示一實施態樣之蝕刻方法的流程圖。
【圖2】係顯示適用於圖1所示之方法的被處理體的剖面圖。
【圖3】係用以說明步驟ST1的圖。
【圖4】係用以說明步驟ST2的圖。
【圖5】(a)、(b)係示意顯示方法MT1之蝕刻後的被處理體剖面，以及以電容耦合型電漿處理裝置進行蝕刻之情況的被處理體剖面的圖。
【圖6】係概略顯示一實施態樣之電漿處理裝置的剖面圖。
【圖7】係顯示槽孔板之一例的俯視圖。
【圖8】係顯示介電體窗之一例的俯視圖。
【圖9】係沿著圖8之IX-IX線切開的剖面圖。
【圖10】係顯示圖7所示之槽孔板設於圖8所示之介電體窗上的狀態下的俯視圖。
【圖11】係顯示包含第1流量控制單元群、第1氣體源群、第2流量控制單元群以及第2氣體源群之氣體供給系統的圖。
【圖12】(a)、(b)係顯示實驗例1之評價結果的圖。
【圖13】係顯示實驗例2之評價結果的圖。
【圖14】係顯示實驗例3之評價結果的圖。
【圖15】(a)、(b)係用以說明實驗例4之評價的圖。
以下，參照圖式，詳細說明各種實施態樣。又，對於各圖式中相同或是相當的部分，附上同一符號。
圖1係顯示一實施態樣之蝕刻方法的流程圖。圖1所示之方法MT1，係相對於被處理體中由矽所構成的第1區域，選擇性地蝕刻該被處理體中由二氧化矽所構成的第2區域的方法，包含步驟ST1及步驟ST2。只要係包含由矽所構成的第1區域與由二氧化矽所構成的第2區域的被處理體，則圖1所示的方法可應用於任何被處理體。例如，圖1所示的方法，可應 用於圖2所示的被處理體。
圖2所示的被處理體(以下稱為「晶圓」)W，包含基板區域Sb、第1區域R1，及第2區域R2。基板區域Sb，例如，係由矽所構成。圖2所示的晶圓W中，複數的第1區域R1設於基板區域Sb上。複數的第1區域R1係由多晶矽所構成。該等第1區域R1，具有略長方體的形狀，並配置排列於基板區域Sb的一主面上。該第1區域R1，係使用為鰭式場效電晶體的鰭狀區域。第2區域R2，係由二氧化矽(SiO2)所構成。圖2所示的晶圓W中，第2區域R2，埋入相鄰的第1區域R1之間。以下具體說明圖1所示的方法MT1，以作為對於該晶圓W進行處理的例子。
方法MT1中，首先，進行步驟ST1。步驟ST1中，使用微波產生包含氟碳化物及氟烴的第1處理氣體之電漿。步驟ST1中，藉由第1處理氣體之電漿處理晶圓W。一實施態樣中，氟碳化物為C4F6，氟烴為CH3F。氟碳化物只要係以碳及氟所構成即可，可以任何比例包含碳及氟。另外，氟烴，可為CH2F2，亦可為CH3F及CH2F2兩者。第1處理氣體，除了氟碳化物及氟烴，亦可包含Ar及/或He之類的稀有氣體以及氧氣(O2)。
圖3係用以說明步驟ST1的圖。如圖3所示，步驟ST1中，因為第1處理氣體中的氟碳化物解離而產生活性種(以下稱為「CxFy活性種」)，又，氟烴解離而產生氫的活性種。圖中，「CxFy」表示CxFy活性種，「H」表示因氟烴解離而產生的氫的活性種。
氫的活性種，與CxFy活性種中的氟鍵結，使得該CxFy活性種之中，碳原子相對於氟原子的量增加。藉此產生的活性種(以下稱為「CxFy-n活性種」)，在圖中表示為CxFy-n，相較於CxFy活性種，包含較多的碳。此CxFy-n活性種，因為包含較多的碳，故堆積速度高，而在初始期間、即方法MT1中從蝕刻開始的短暫期間，堆積於晶圓上。藉此，在方法MT1中，可於初始期間，於晶圓W表面形成保護膜PF。
另外，步驟ST1中，CxFy活性種及/或是CxFy-n活性種之中，離子被吸引至晶圓W，藉此蝕刻第2區域R2。具體而言，離子中的碳與第2區域R2的二氧化矽中的氧鍵結，而排出CO化合物。另外，因為氧脫離而殘留的第2區域R2中的矽，與離子中的氟鍵結。因此產生的SiF2及SiF4則被排出。藉此蝕刻第2區域R2。
再次參照圖1，接著，在方法MT1中，進行步驟ST2。步驟ST2中，使用微波產生包含氟碳化物之第2處理氣體的電漿。一實施態樣中，氟碳化物為C4F6。氟碳化物，只要由碳及氟構成即可，亦可以任意比例包含碳與氟。第2處理氣體，除了氟碳化物以外，亦可包含Ar及/或He之類的稀有氣體以及氧氣(O2)。該第2處理氣體未包含氟烴。或是，第2處理氣體中，亦可以少於第1處理氣體所包含之氟烴的量，包含少量的氟烴。
圖4係用以說明步驟ST2的圖。步驟ST2中，因為第2處理氣體中的氟碳化物解離而產生CxFy活性種，而該活性種堆積於晶圓W上。藉此形成保護膜PF。另外，與步驟ST1相同，蝕刻第2區域R2。具體而言，藉由將CxFy活性種之中的離子吸引至晶圓W，以蝕刻第2區域R2。更詳細而言，離子中的碳與第2區域R2之二氧化矽中的氧鍵結，而排出CO化合物。另外，因為氧脫離而殘留的第2區域R2中的矽與離子中的氟鍵結。因此而產生的SiF2及SiF4排出，而蝕刻第2區域R2。
又，在步驟ST2中，即使不供給氟烴，或即使供給少量的氟烴，氟碳化物亦可以充分的速度堆積於晶圓W上。另外，在步驟ST2中，可得到第2區域R2相對於第1區域R1的蝕刻選擇性。
根據此方法MT1，亦可在初始期間，於晶圓W上形成保護膜PF，故可抑制矽製成的第1區域R1被蝕刻。結果，提升第2區域R2相對於第1區域R1的蝕刻選擇性。圖2所示之第1區域R1亦即鰭狀區域的頂部兩側，具有特別容易被蝕刻的傾向。若頂部兩側被蝕刻而形成傾斜的斜面，則因為離子濺鍍效果所造成的斜面蝕刻效率較高，故鰭狀區域變得更加容易削 減。然而，根據方法MT1，因為可在初始期間，形成保護膜PF，故可留下鰭狀區域，而蝕刻其周圍的二氧化矽。
另外，方法MT1中，使用微波作為產生電漿的電漿源。與作為電容耦合型電漿處理裝置中之電漿源的微波不同的電漿源中，氟碳化物的解離過剩，導致以CF活性種為基礎的堆積物在晶圓W上的堆積量過多。因此，必須以刺穿第2區域R2上之保護膜PF的方式，將離子吸引至第2區域R2上。因此，必須將離子吸引至晶圓W的偏壓電力增大。然而，若將包含氟碳化物之處理氣體的流量及偏壓電力增大，則特別在鰭狀區域R1的側壁底部的周圍，發生殘留大量二氧化矽的現象。具體而言，如圖5(b)所示，沿著鰭狀區域R1的側壁，殘留二氧化矽，特別如圖中之參照符號TL所示，鰭狀區域R1側壁底部的周圍所殘留的二氧化矽的量變多。
另一方面，方法MT1中，因使用微波作為電漿源，相較於以電容耦合型之電漿處理裝置產生的電漿，可降低被處理體上的電子溫度。另外，藉由使用微波可抑制氟碳化物解離過剩。結果，如圖5(a)所示，可抑制二氧化矽殘留於鰭狀區域R1之側壁底部周圍的量。
以下說明可用來實施方法MT1的電漿處理裝置的一例。圖6係概略顯示一實施態樣之電漿處理裝置的剖面圖。
圖6所示的電漿處理裝置10，具備處理容器12。處理容器12中，畫分出用以收納晶圓W的處理空間S。處理容器12，包含側壁12a、底部12b及頂部12c。
側壁12a，具有在軸線Z的延長方向(以下稱為「軸線Z方向」)上延伸的略圓筒狀。側壁12a的內徑為例如540mm。底部12b，設於側壁12a的下端側。側壁12a的上端部開口。側壁12a的上端部開口，被介電體窗18所封蓋。介電體窗18，被夾在側壁12a的上端部與頂部12c之間。該介電體窗18與側壁12a的上端部之間，亦可插設有密封構件SL1。密封構件SL1 為例如O型環，對於處理容器12的密閉有所貢獻。
電漿處理裝置10更包含載置台20。載置台20，設於處理容器12內，且設於介電體窗18下方。該載置台20，包含平板22及靜電夾頭24。
平板22，係略圓盤狀的金屬製構件，係由例如鋁所構成。平板22，係由筒狀的支持部SP1所支持。支持部SP1，從底部12b垂直往上延伸。平板22，兼作高頻電極。平板22，透過匹配單元MU及供電棒PFR，與產生高頻偏壓電力的高頻電源RFG電性連接。高頻電源RFG，為了控制將離子吸引至晶圓W的能量，而輸出適當固定頻率，例如13.65MHz的高頻偏壓電力。匹配單元MU，用以收納匹配器，其在高頻電源RFG側的阻抗與主要為電極、電漿、處理容器12之負載側的阻抗之間進行匹配。該匹配器之中，包含用以產生自偏壓的阻隔電容器。
平板22的頂面，設有靜電夾頭24。靜電夾頭24，包含底板24a及夾頭部24b。底板24a為略圓盤狀的金屬製構件，係由例如鋁所構成。基板設於平板22上。底板24a的頂面，設有夾頭部24b。夾頭部24b的頂面為用以載置晶圓W的載置區域MR。夾頭部24b，以靜電吸附力保持晶圓W。夾頭部24b，包含夾在介電體膜之間的電極膜。夾頭部24b的電極膜，透過開關SW及被覆線CL與直流電源DSC電性連接。夾頭部24b，可藉由從直流電源DSC施加的直流電壓所產生的庫倫力，將晶圓W吸附並保持於其上。該夾頭部24b的直徑方向外側，設有環狀圍住晶圓W之邊緣的聚焦環FR。
底板24a的內部，設有延著圓周方向延伸的環狀的冷媒室24g。該冷媒室24g中，從冷卻單元，透過配管PP1、PP3，循環供給既定溫度的冷媒，例如冷卻水。夾頭部24b上的晶圓W之處理溫度，可藉由冷媒的溫度控制。更進一步，來自傳熱氣體供給部的傳熱氣體，例如，He氣，透過供給管PP2，供給至夾頭部24b的頂面與晶圓W的背面之間。
載置台20的周圍，設有環狀的排氣線路VL。排氣線路VL於軸線Z方向的中間，設置形成有複數貫通孔的環狀緩衝板26。排氣線路VL，與提供排氣口28h的排氣管28連接。排氣管28，安裝於處理容器12的底部12b。排氣管28與排氣裝置30連接。排氣裝置30，具有壓力調整器及渦輪分子泵等的真空泵。藉由該排氣裝置30，可將處理容器12內的處理空間S減壓至預期的真空度。另外，藉由使排氣裝置30運作，可從載置台20的外圍，透過排氣線路VL，使氣體排氣。
另外，電漿處理裝置10，更具有加熱器HT、HS、HC及HE以作為溫度控制機構。加熱器HT，設於頂部12c內，以圍住天線14的方式環狀延伸。另外，加熱器HS設於側壁12a內並環狀地延伸。加熱器HC設於底板24a內。加熱器HC，設於底板24a內的上述載置區域MR的中央部分下方，亦即與軸線Z交叉的區域。另外，加熱器HE設於底板24a內，以圍住加熱器HC的方式環狀延伸。加熱器HE，設於上述載置區域MR的外緣部分下方。
另外，電漿處理裝置10可更具備天線14、同軸波導管16、介電體窗18、微波產生器32、調諧器34、波導管36及模式轉換器38。微波產生器32，產生例如頻率為2.45GHz的微波。微波產生器32，透過調諧器34、波導管36及模式轉換器38，與同軸波導管16的上部連接。同軸波導管16，沿著其中心軸線、即軸線Z延伸。一實施態樣中，載置台20的載置區域MR中心，位於軸線Z上。
同軸波導管16，包含外側導體16a及內側導體16b。外側導體16a，具有以軸線Z為中心而延伸的圓筒狀。外側導體16a的下端，與具有導電性表面的冷卻套管40的上部電性連接。內側導體16b，與該外側導體16a同軸地設於外側導體16a的內側。內側導體16b，具有以軸線Z為中心而延伸的圓筒狀。內側導體16b的下端，與天線14的槽孔板44連接。
一實施態樣中，天線14係幅射線槽孔天線。該天線14，配置在形成於 頂部12c的開口內，設於介電體窗18的頂面。天線14，包含介電體板42及槽孔板44。介電體板42，係縮短微波之波長的構件，具有略圓盤狀。介電體板42，係由例如石英或是鋁所構成。介電體板42，被夾在槽孔板44與冷卻套管40的底面之間。因此，天線14係由介電體板42、槽孔板44及冷卻套管40的底面所構成。
圖7係顯示槽孔板之一例的俯視圖。槽孔板44為薄板狀且為圓盤狀。槽孔板44的厚度方向的兩面各為平整的態樣。圓形的槽孔44的中心CS，位於軸線Z上。槽孔板44中，設有複數的槽孔對44p。複數槽孔對44p，分別包含在厚度方向上貫通的一對槽孔44a、44b。槽孔44a、44b在俯視下的形狀各為長孔狀。各槽孔對44p中，槽孔44a的長軸延伸的方向與槽孔44b的長軸延伸的方向，互相交叉或垂直。
如圖7所示的例中，複數的槽孔對44p，設於以軸線Z為中心的假想圓VC之內側的內側槽孔對群ISP，與設於假想圓VC外側之外側槽孔對群OSP，具有很大的不同。內側槽孔對群ISP，包含複數的槽孔對44p。圖7所示的例中，內側槽孔對群ISP，包含七個槽孔對44p。內側槽孔對群ISP的複數槽孔對44p，相對於中心CS，在圓周方向上等間隔地排列配置。內側槽孔對群ISP所包含的複數槽孔44a，以該槽孔44a的重心位於距離槽孔板44之中心CS半徑r1之圓上的方式，等間隔配置排列。另外，內側槽孔對群ISP所包含的複數槽孔44b，係以該槽孔44b的重心位於距離槽孔板44的中心CS半徑r2之圓上的方式，等間隔配置排列。此處，半徑r2大於半徑r1。
外側槽孔對群OSP，包含複數槽孔對44p。圖7所示的例中，外側槽孔對群OSP，包含28個槽孔對44p。外側槽孔對群OSP的複數槽孔對44p，相對於中心CS，在圓周方向上等間隔配置排列。外側槽孔對群OSP所包含的複數槽孔44a，以該槽孔44a的重心位於距離槽孔板44之中心CS半徑r3之圓上的方式，等間隔地排列配置。另外，外側槽孔對群OSP所包含的複數槽孔44b，以該槽孔44b之重心位於距離槽孔板44之中心CS半徑r4 的圓上的方式，等間隔排列配置。此處，半徑r3大於半徑r2，半徑r4大於半徑r3。
另外，內側槽孔對群ISP及外側槽孔對群OSP的槽孔44a，分別係以其長軸相對於各重心與中心CS連結之線段具有相同角度的方式形成。另外，內側槽孔對群ISP及外側槽孔對群OSP的槽孔44b，分別係以其長軸相對於各重心與中心CS連結的線段具有相同角度的方式形成。
圖8係顯示介電體窗之一例，其顯示從處理空間S側觀察該介電體窗的狀態。圖9係沿著圖8之IX-IX線切開的剖面圖。介電體窗18具有略圓盤狀，係由石英或鋁之類的介電體所構成。介電體窗18的頂面18u上設有槽孔板44。
介電體窗18的中央形成有貫通孔18h。貫通孔18h的上側部分，形成收納後述中央導入部50之噴注器50b的空間18s，而下側部分，則成為後述中央導入部50的中央導入口18i。又，介電體窗18的中心軸線與軸線Z一致。
與介電體窗的頂面18u相反的面，亦即底面18b，與處理空間S相接，成為產生電漿之一側的面。該底面18b，劃分出各種形狀。具體而言，底面18b，在圍住中央導入口18i的中央區域具有平坦面180。該平坦面180，為與軸線Z垂直的平坦面。底面18b，在平坦面180的直徑方向外側的區域之中，畫分出連成環狀且在介電體窗18之厚度方向上往內側錐狀凹陷的環狀的第1凹部181。
第1凹部181，係由內側錐面181a、底面181b及外側錐面181c所畫分而成。底面181b，相較於平坦面180，設於頂面18u側，與平坦面180平行環狀地延伸。內側錐面181a，在平坦面180與底面181b之間環狀延伸，相對於平坦面180傾斜。外側錐面181c，在底面181b與底面18b的邊緣部之間，環狀地延伸，相對於底面181b傾斜。又，底面18b的邊緣區域，成 為與側壁12a相接的面。
另外，底面18b中，畫分出從平坦面180在厚度方向上往內凹陷的複數第2凹部182。在圖8及圖9所示的例中，複數第2凹部182的數量為7個。該等複數第2凹部182，係沿著圓周方向等間隔形成。另外，複數的第2凹部182，在與軸線Z垂直的面之中，具有圓形的平面形狀。具體而言，畫分出第2凹部182的內側面182a，係在軸線Z方向上延伸的圓筒面。另外，畫分出第2凹部182的底面182b，相較於平坦面180，設於頂面18u側，係與平坦面180平行的圓形面。
圖10係顯示圖7所示之槽孔板設於圖8所示之介電體窗上的狀態下的俯視圖，係顯示從下側觀察介電體窗18之狀態。如圖10所示，在俯視之下，亦即，從軸線Z方向來看，外側槽孔對群OSP的複數槽孔44a及複數槽孔44b，以及內側槽孔對群ISP的複數槽孔44b，與第1凹部181重疊。具體而言，在俯視之下，外側槽孔對群OSP的複數槽孔44b，其一部分，與外側錐面181c重疊，而一部分與底面181b重疊。另外，在俯視之下，外側槽孔對群OSP的複數槽孔44a，與底面181b重疊。另外，在俯視之下，內側槽孔對群ISP的複數槽孔44b，一部中分與內側錐面181a重疊，一部分與底面181b重疊。
另外，在俯視之下，亦即，從軸線Z方向來看，內側槽孔對群ISP之複數槽孔44a與第2凹部182重疊。具體而言，係以下述方式所構成：在俯視之下，複數第2凹部182之底面的重心(中心)位於內側槽孔對群ISP之複數槽孔44a內。
再次參照圖6。電漿處理裝置10中，藉由微波產生器32所產生的微波，透過同軸波導管16，傳遞至介電體板42，而從槽孔板44的槽孔44a及44b被供給至介電體窗18。
介電體窗18中，如上所述，畫分出第1凹部181的部分之厚度，及書 分出第2凹部182的部分之厚度，比其他部分更薄。因此，介電體窗18中，畫分出第1凹部181的部分，及畫分出第2凹部182的部分，微波的穿透性提高。另外，從軸線Z方向觀察的情況中，外側槽孔對群OSP的槽孔44a及44b，以及內側槽孔對群ISP的槽孔44b，與第1凹部181重疊，內側槽孔對群ISP的槽孔44a則與第2凹部182重疊。因此，微波的電場集中於第1凹部181及第2凹部182，進而使微波的能量集中於在該第1凹部181及第2凹部182。結果，可在第1凹部181及第2凹部182穩定地產生電漿，進而可在介電體窗18的正下方，穩定地產生分布於直徑方向及圓周方向的電漿。
另外，電漿處理裝置10，具備中央導入部50及周邊導入部52。中央導入部50，包含導管50a、噴注器50b及中央導入口18i。導管50a，與同軸波導管16之內側導體16b的內孔連通。另外，導管50a的端部，延伸至介電體窗18中沿著軸線Z所劃分出來的空間18s(參照圖9)內。該空間18s內且導管50a之端部的下方，收納有噴注器50b。噴注器50b中，設有在軸線Z方向上延伸的複數貫通孔。另外，介電體窗18中，畫分出中央導入口18i。中央導入口18i，延續至空間18s的下方，且沿著軸線Z延伸。此構成的中央導入部50中，透過導管50a將氣體供給至噴注器50b，從噴注器50b透過中央導入口18i噴射氣體。如此，中央導入部50，沿著軸線Z，將氣體噴射至介電體窗18的正下方。亦即，中央導入部50，將氣體導入電子溫度高的電漿產生區域。
周邊導入部52，包含複數的周邊導入口52i。複數的周邊導入口52i，主要係對晶圓W的邊緣區域供給氣體。複數的周邊導入口52i，朝向晶圓W的邊緣區域，或是載置區域MR的邊緣部開口。複數的周邊導入口52i，比中央導入口18i更為下方，且在載置台20的上方，沿著圓周方向排列配置。亦即，複數的周邊導入口52i，在比介電體窗的正下方更為下方之處，於電子溫度低的區域(電漿擴散區域)中，以軸線Z為中心環狀排列配置。該周邊導入部52，從電子溫度低的區域往晶圓W供給氣體。因此，相較於從中央導入部50供給至處理空間S之氣體的解離度，更可抑制從周邊導入部 52導入處理空間S之氣體的解離度。
中央導入部50，透過第1流量控制單元群FCG1，與第1氣體源群GSG1連接。另外，周邊導入部52，透過第2流量控制單元群FCG2，與第2氣體源群GSG2連接。圖11係顯示包含第1流量控制單元群、第1氣體源群、第2流量控制單元群以及第2氣體源群的氣體供給系統的圖。如圖11所示，第1氣體源群GSG1，包含複數的第1氣體源GS11~GS15。第1氣體源GS11~GS15分別為Ar氣體源、He氣體源、C4F6氣體源、CH3F氣體源、O2氣體源。第1氣體源群GSG1，亦可更包含與該等氣體不同的氣體源。
第1流量控制單元群FCG1，包含複數的第1流量控制單元FC11~FC15。複數第1流量控制單元FC11~FC15，包含例如，兩個閥以及設於該兩個閥之間的流量控制器。流量控制器，為例如質量流量控制器。複數的第1氣體源GS11~GS15，分別透過複數的第1流量控制單元FC11~FC15，與共通氣體線GL1連接。該共通氣體線GL1與中央導入部50連接。
第2氣體源群GSG2，包含複數第2氣體源GS21~GS25。第2氣體源GS21~GS25，分別為Ar氣體源、He氣體源、C4F6氣體源、CH3F氣體源、以及O2氣體源。第2氣體源群GSG2，亦可更包含與該等氣體相異的氣體源。
第2流量控制單元群FCG2，包含複數的第2流量控制單元FC21~FC25。複數的第2流量控制單元FC21~FC25，分別包含例如兩個閥，以及設於該兩個閥之間的流量控制器。流量控制器，為例如，質量流量控制器。複數的第2氣體源GS21~GS25，分別透過複數的第2流量控制單元FC21~FC25，與共通氣體線GL2連接。該共通氣體線GL2，與周邊導入部52連接。
如此，電漿處理裝置10中，將複數的第1氣體源及複數的第1流量控制單元設置為中央導入部50專用，並將與該等複數第1氣體源及複數第1 流量控制單元獨立的複數第2氣體源及複數第2流量控制單元，設為周邊導入部52專用。因此，可獨立控制從中央導入部50導入處理空間S的氣體種類，以及從中央導入部50導入處理空間S的一種以上的氣體流量；另外，可獨立控制從周邊導入部52導入處理空間S的氣體種類，以及從周邊導入部52導入處理空間S的一種以上的氣體流量。
一實施態樣中，電漿處理裝置10，如圖6所示，更具備控制部Cnt。控制部Cnt，係可執行程式之電腦裝置、即所謂的控制器。控制部Cnt，根據處方並依照程式，控制電漿處理裝置10的各部。例如，控制部Cnt，對複數第1流量控制單元FC11~FC15輸出控制信號，而可調整供給至中央導入部50的氣體種類及氣體流量。另外，控制部Cnt，對複數第2流量控制單元FC21~FC25輸出控制信號，並可調整供給至周邊導入部52的氣體種類及氣體流量。另外，控制部Cnt，以控制微波功率、RF偏壓之功率及開關及處理容器12內之壓力的方式，將控制信號供給至微波產生器32、高頻電源RFG、排氣裝置30。更進一步，控制部Cnt，為了調整加熱器HT、HS、HC及HE的溫度，對與該等加熱器連接的加熱器電源送出控制信號。
一實施態樣中，周邊導入部52，更包含環狀的管52p。該管52p中，形成複數的周邊導入口52i。環狀的管52p，可由例如石英所構成。如圖6所示，環狀管52p在一實施態樣中，係沿著側壁12a的內壁面設置。換言之，環狀管52p，未配置於介電體窗18之底面與載置區域MR、即晶圓W連通的路徑上。因此，環狀管52p，並不會阻礙電漿擴散。另外，因為環狀管52p係沿著側壁12a的內壁面設置，故可抑制電漿對於該環狀管52p所造成的損耗，而可減少更換該環狀管52p的頻率。更進一步，因為環狀管52p係沿著可由加熱器進行溫度控制的側壁12a設置，故可提升從周邊導入部52導入處理空間S之氣體的溫度穩定性。
另外，一實施態樣中，複數的周邊導入口52i，朝向晶圓W的邊緣開口。亦即，複數的周邊導入口52i，以朝向晶圓W的邊緣區域噴射氣體的方式，相對於與軸線Z垂直的平面傾斜。如此，因為周邊導入口52i以朝向 晶圓W的邊緣區域傾斜的方式開口，故從該周邊導入口52i噴射出來的氣體的活性種，直接朝向晶圓W的邊緣區域。藉此，可以將氣體的活性種不失去活性地供給至晶圓W的邊緣。結果，可減少在晶圓W之直徑方向上的各區域中，處理速度不平均的情況。
以下，說明使用電漿處理裝置10以對方法MT1進行評價的實驗例。又，本發明並不限於該等的實驗例。
(實驗例1)
實驗例1中，在電漿處理裝置10中，以5秒、10秒、15秒之不同的處理時間，處理在基板上同樣設有二氧化矽(SiO2)膜的被處理體。又，在電漿處理裝置10中，以5秒、10秒、15秒之不同的處理時間，處理在基板上同樣設有多晶矽(poly-Si)膜的二氧化矽(SiO2)膜的被處理體。實驗例1中的處理條件如下。
(實驗例1的處理條件)
處理容器12內之壓力：40mT(5.33Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、350W
處理氣體
Ar氣體流量：600sccm
He氣體流量：600sccm
C4F6氣體流量：20sccm
O2氣體流量：3sccm
晶圓溫度：50℃
接著，實驗例1中，分別對於0~5秒、5~10秒、10~30秒的期間，算出二氧化矽膜的蝕刻速率，並分別對於0~5秒、5~10秒、10~30秒的期間，算出多晶矽膜的蝕刻速率。另外，根據算出之二氧化矽膜的蝕刻速 率及多晶矽膜的蝕刻速率，分別對於0~5秒、5~10秒、10~30秒的期間，算出二氧化矽膜之蝕刻速率相對於多晶矽膜的蝕刻速率的比例，即蝕刻選擇比。結果顯示於圖12。圖12的(a)中顯示，o~5秒、5~10秒、10~30秒的期間內，二氧化矽(SiO2)膜的蝕刻速率，以及在0~5秒、5~10秒、10~30秒的期間內，各別的多晶矽膜的蝕刻速率。另外，圖12的(b)中顯示，在0~5秒、5~10秒、10~30秒的期間內，各別的蝕刻選擇比。
如圖12(a)所示，0~5秒的期間之中，多晶矽膜的蝕刻速率與二氧化矽膜的蝕刻速率之差異小，在5秒以後，相對於多晶矽膜的蝕刻速率，二氧化矽膜的蝕刻速率變大。因此可確認，如圖12(b)所示，二氧化矽層相對於多晶矽膜的蝕刻選擇比，在0~5秒的期間較小，在5秒以後變大。
(實驗例2)
實驗例2中，在電漿處理裝置10中，以5秒、10秒、15秒之不同的處理時間，處理具有平坦表面的基板。實驗例2的處理條件如下。
(實驗例2的處理條件)
處理容器12內之壓力：40mT(5.33Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、0W
處理氣體
Ar氣體流量：600sccm
He氣體流量：600sccm
C4F6氣體流量：20sccm或30sccm
O2氣體流量：3sccm
晶圓溫度：50℃
接著，根據堆積於基板上的膜厚，分別算出在0~5秒、5~10秒、10~30秒的期間之中，以氟碳化物為基礎的活性種的堆積速度。結果顯示於 圖13。如圖13所示，0~5秒的期間，C4F6氣體的流量為20sccm(圖中，以「C4F6/O2=20/3[sccm]」表示)的情況中，以及C4F6氣體的流量為30sccm(圖中以「C4F6/O2=30/3[sccm]」表示)的情況中，兩者的堆積速度皆略為0。另外，可確認5秒以後，堆積速度係具有意義的值。因此可確認，在僅使用氟碳化物氣體的電漿處理之初始期間，未形成以氟碳化物之活性種為基礎的保護膜，因此可確認，需要被保護的矽製成的區域，在初始期間被蝕刻。
(實驗例3)
實驗例3中，在電漿處理裝置10中，以5秒、10秒、15秒之不同的處理時間，處理具有平坦表面的基板。實驗例3的處理條件如下。
(實驗例3的處理條件)
處理容器12內的壓力：40mT(5.33Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、0W
處理氣體
Ar氣體流量：600sccm
He氣體流量：600sccm
C4F6氣體流量：20sccm
CH3F氣體流量：45sccm
O2氣體流量：35sccm
晶圓溫度：50℃
接著，根據堆積於基板上之膜厚，分別算出在0~5秒、5~10秒、10~30秒的期間內，薄膜的堆積速度。結果顯示於圖14。圖14的圖表明確顯示，可確認藉由在處理氣體中除了C4F6氣體外更包含CH3F氣體，可在0~5秒的期間、即初始期間之內，得到有意義的值的堆積速度。亦即，可確認藉由在處理氣體中除了C4F6氣體外更包含CH3F氣體，亦可在電漿處理的初始期間內，於被處理體上形成保護膜，進而抑制矽製成的區域被蝕刻。
(實驗例4及比較實驗例1)
實驗例4中，將如圖2所示之具有第1區域(鰭狀區域)R1及第2區域R2的晶圓作為處理對象，使用電漿處理裝置10，進行方法MT1。另外，比較實驗例1中，以與實驗例4相同的晶圓作為處理對象，使用電漿處理裝置10，僅進行步驟ST2。以下顯示實驗例4的處理條件，及比較實驗例1的處理條件。
(實驗例4的處理條件)
(步驟ST1)
處理容器12內的壓力：40mT(5.333Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、350W
處理氣體
Ar氣體流量：400sccm
He氣體流量：900sccm
C4F6氣體流量：20sccm
CH3F氣體流量：25sccm
O2氣體流量：10sccm
晶圓溫度：50℃
處理時間：2秒
(步驟ST2)
處理容器12內的壓力：40mT(5.333Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、350W
處理氣體
Ar氣體流量：400sccm
He氣體流量：900sccm
C4F6氣體流量：20sccm
CH3F氣體流量：0sccm
O2氣體流量：3sccm
晶圓溫度：50℃
處理時間：28秒
(比較實驗例1之步驟ST2的處理條件)
處理容器12內的壓力：40mT(5.333Pa)
微波：2.45GHz、1500W
高頻偏壓電力：13.65MHz、350W
處理氣體
Ar氣體流量：400sccm
He氣體流量：900sccm
C4F6氣體流量：20sccm
CH3F氣體流量：0sccm
O2氣體流量：3sccm
晶圓溫度：50℃
處理時間：30秒
接著，分別對於實驗例4及比較實驗例1，從處理前之第1區域R1的高度H1(參照圖15(a))與處理後之第1區域R1的高度HP(參照圖15(b))的差值，求得第1區域R1之高度的減少量。另外，分別對於實驗例4及比較實驗例1，求得處理後之第2區域R2的表面與第1區域R2之上端面的高度差FH(參照圖15(b))。結果，實驗例4中，第1區域R1的高度的減少量為1.6nm，第2區域R2的表面與第1區域R2的上端面之高度差FH為42.5nm。另一方面，比較實驗例1中，第1區域R1的高度減少量為10.7nm，第2區域R2表面與第1區域R2之上端面的高度差FH為39.4nm。因此，實驗例4中，抑制第1區域R1的蝕刻，且相對於第1區域R1，選擇性地蝕刻第2區域R2。因此可確認，根據方法MT1，可抑制矽製成的第1區域被蝕刻，並且可對二氧化矽製成的第2區域進行選擇性蝕刻。
MT1‧‧‧方法
ST1~ST2‧‧‧步驟

Claims (10)

  1. 一種蝕刻方法，係相對於被處理體中由矽所構成的第1區域，選擇性地蝕刻該被處理體中由二氧化矽所構成的第2區域的方法，該第2區域之側表面與該第1區域之側表面接觸，該方法之特徵為包含：使用微波產生包含氟碳化物及氟烴的第1處理氣體之電漿，藉由該第1處理氣體之電漿處理該被處理體，並在該第1區域及該第2區域上形成保護膜的步驟；在該處理被處理體並形成保護膜的步驟之後，使用微波產生包含氟碳化物之第2處理氣體的電漿，並藉由該第2處理氣體之電漿，更進一步處理該被處理體。
  2. 如申請專利範圍第1項之蝕刻方法，其中，該第2處理氣體不含氟烴。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中，該氟烴包含CH3F及/或CH2F2。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中，該第1區域係鰭式場效電晶體的鰭狀區域；該第2區域設於該鰭狀區域之周圍。
  5. 一種蝕刻方法，其特徵為包含：製備一被處理體，該被處理體包含由矽所構成的第1區域、及由二氧化矽所構成的第2區域；使用微波產生包含氟碳化物及氟烴的第1處理氣體之電漿，藉由該第1處理氣體之電漿處理該被處理體；藉由CxFy-n活性種(x、y及n為整數)，在該第1區域及該第2區域上形成第1保護膜；使用微波產生包含氟碳化物之第2處理氣體的電漿，並藉由該第2處理氣體之電漿處理該被處理體；及藉由CxFy活性種(x及y為整數)，在該第1區域及該第2區域上形成第2保護膜。
  6. 如申請專利範圍第5項之蝕刻方法，其中，該第2處理氣體不含氟烴。
  7. 如申請專利範圍第5或6項之蝕刻方法，其中，該氟烴包含CH3F及/或CH2F2。
  8. 如申請專利範圍第5或6項之蝕刻方法，其中，該第1區域係鰭式場效電晶體的鰭狀區域；該第2區域設於該鰭狀區域之周圍。
  9. 如申請專利範圍第5項之蝕刻方法，其中，使用微波產生該第1處理氣體之電漿包含：藉由該第1處理氣體中的氟碳化物之解離而產生第1 CxFy活性種(x、y為整數)，並藉由該氟烴之解離產生氫的活性種；及藉由使該氫的活性種鍵結至該第1 CxFy活性種，產生該CxFy-n活性種(x、y及n為整數)。
  10. 如申請專利範圍第5項之蝕刻方法，其中，使用微波產生該第2處理氣體之電漿包含藉由該第2處理氣體中的氟碳化物之解離而產生第2 CxFy活性種(x、y為整數)。
TW103113757A 2013-04-16 2014-04-15 蝕刻方法 TWI597777B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085942A JP2014209515A (ja) 2013-04-16 2013-04-16 エッチング方法

Publications (2)

Publication Number Publication Date
TW201501199A TW201501199A (zh) 2015-01-01
TWI597777B true TWI597777B (zh) 2017-09-01

Family

ID=51687085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113757A TWI597777B (zh) 2013-04-16 2014-04-15 蝕刻方法

Country Status (4)

Country Link
US (1) US9105585B2 (zh)
JP (1) JP2014209515A (zh)
KR (1) KR102183566B1 (zh)
TW (1) TWI597777B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504827B2 (ja) 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
KR102437295B1 (ko) 2015-11-09 2022-08-30 삼성전자주식회사 반도체 소자의 제조 방법
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN113632208A (zh) 2019-04-05 2021-11-09 东京毅力科创株式会社 用于高度选择性氧化硅/氮化硅蚀刻的蚀刻和钝化气体组分的独立控制

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634494A (en) * 1969-04-23 1972-01-11 American Cyanamid Co Catalytic process for manufacture of unsaturated acids and esters
KR100434032B1 (ko) * 1996-12-30 2004-09-07 주식회사 하이닉스반도체 반도체장치의미세콘택홀형성방법
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US6830977B1 (en) * 2000-08-31 2004-12-14 Micron Technology, Inc. Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams
US6649531B2 (en) * 2001-11-26 2003-11-18 International Business Machines Corporation Process for forming a damascene structure
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
JP2006073846A (ja) * 2004-09-03 2006-03-16 Yamaha Corp 絶縁ゲート型電界効果トランジスタの製法
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
KR101249611B1 (ko) * 2008-01-24 2013-04-01 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
JP5530088B2 (ja) 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
TW201501199A (zh) 2015-01-01
US20140308817A1 (en) 2014-10-16
KR20140124334A (ko) 2014-10-24
KR102183566B1 (ko) 2020-11-26
US9105585B2 (en) 2015-08-11
JP2014209515A (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
US9607856B2 (en) Selective titanium nitride removal
TWI606517B (zh) 蝕刻方法
TWI605514B (zh) 用於選擇性移除鎢之乾蝕刻
TWI618139B (zh) 矽－碳－氮化物之選擇性蝕刻
US20150129541A1 (en) Aluminum selective etch
TWI597777B (zh) 蝕刻方法
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TWI602213B (zh) Plasma processing method, and plasma processing apparatus
TWI650812B (zh) 蝕刻矽層之方法、以及電漿處理裝置
JP6086862B2 (ja) 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
JP2021103727A (ja) 基板処理方法および基板処理装置
TWI633598B (zh) Plasma etching method
TWI633600B (zh) 半導體元件之製造方法
KR102271689B1 (ko) 플라즈마 처리 방법