TWI594407B - 影像感測裝置及其製造方法 - Google Patents

影像感測裝置及其製造方法 Download PDF

Info

Publication number
TWI594407B
TWI594407B TW104139512A TW104139512A TWI594407B TW I594407 B TWI594407 B TW I594407B TW 104139512 A TW104139512 A TW 104139512A TW 104139512 A TW104139512 A TW 104139512A TW I594407 B TWI594407 B TW I594407B
Authority
TW
Taiwan
Prior art keywords
doped layer
layer
semiconductor substrate
dti
forming
Prior art date
Application number
TW104139512A
Other languages
English (en)
Other versions
TW201631751A (zh
Inventor
蔡宗翰
鄭允瑋
李國政
周俊豪
許永隆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201631751A publication Critical patent/TW201631751A/zh
Application granted granted Critical
Publication of TWI594407B publication Critical patent/TWI594407B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

影像感測裝置及其製造方法
本揭露係關於製造背面照明(back side illuminated，BSI)影像感測器的方法。
影像感測裝置廣泛使用於各種影像應用與產品，例如攝影機、掃描器、影印機等。影像感測器的效能取決於暗電流。
當一些電流流經影像感測器時，即使沒有光子進入影像感測器，仍會產生暗電流，暗電流是影像感測器中的雜訊來源之一。暗電流係指非光學裝置中的漏電流，該非光學裝置係例如電晶體。
本揭露的一些實施例係提供一種製造背面照明(BSI)影像感測器的方法，其包括接收半導體基板；形成電晶體，其耦合至該半導體基板之前面的光敏元件；形成深溝渠隔離(DTI)，其係位在該半導體基板之背面；在該DTI上方共形形成摻雜層；在該背面上方進行微波退火；在該DTI內部形成非透明材料；以及在該摻雜層上方形成彩色濾片。
本揭露的一些實施例係提供一種製造背面照明(BSI)影像 感測器的方法，其包括接收半導體基板；形成電晶體，其耦合至該半導體基板之前面的光敏元件；形成互連，其係耦合至該電晶體；形成深溝渠隔離(DTI)，其係位在該半導體基板之背面；在該DTI內部與該半導體基板上方共形形成摻雜層；在該摻雜層上方進行微波退火；在該DTI內部填充傳導材料；以及在該摻雜層上方形成彩色濾片。
本揭露的一些實施例係提供一種背面照明(BSI)影像感測器，其包括半導體基板；深溝渠隔離(DTI)，其係位在該半導體基板的背面；像素區，其係與該溝渠隔離交界；摻雜層，其係位在該背面上方並且接觸該DTI之側；非透明材料，其係在該DTI中；電晶體，其係連接該半導體之前面的光敏元件；互連，其係經由接點而與該電晶體耦合；層間介電層，其包括該接點；以及彩色濾片，其位置接近該背面。
100‧‧‧影像感測器
1‧‧‧半導體基板
10‧‧‧像素陣列區
11‧‧‧緩衝區
12‧‧‧黑階參考像素陣列
14‧‧‧邏輯區
17、18‧‧‧像素區
19‧‧‧黑階參考像素
86‧‧‧深溝渠隔離
2‧‧‧電晶體
21‧‧‧閘極結構
25‧‧‧閘極間隔物
22、23‧‧‧光敏元件
752‧‧‧遮光層
723‧‧‧覆蓋層
41‧‧‧互連
42‧‧‧接點
72‧‧‧多層結構
73‧‧‧彩色濾片陣列
741‧‧‧微透鏡
71‧‧‧層間介電層
7‧‧‧重佈層
721‧‧‧第一傳輸層
722‧‧‧第二傳輸層
731、732、733‧‧‧彩色濾片
84‧‧‧摻雜層
82‧‧‧非透明材料
45‧‧‧介電層
83‧‧‧介電層
841、842‧‧‧摻雜區
33‧‧‧微波退火
213‧‧‧閘極介電層
214‧‧‧閘極電極層
35‧‧‧阻抗層
422‧‧‧溝渠
411‧‧‧傳導層
412‧‧‧凹處
46‧‧‧介電層
431‧‧‧凹處
43‧‧‧通路
351‧‧‧開口
31‧‧‧離子植入
87‧‧‧凹處
88‧‧‧凹處
752‧‧‧遮光層
8‧‧‧光
37‧‧‧光罩
742‧‧‧彩色阻抗
38‧‧‧區域
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
圖1係根據本揭露的一些實施例說明具有一些像素的影像感測器之平面圖。
圖2係根據本揭露的一些實施例說明影像感測器的剖面圖。
圖3係根據一些實施例說明影像感測器的剖面圖。
圖4係根據一些實施例說明製造影像感測器的方法之操作流程圖。
圖5係根據一些實施例說明製造影像感測器的方法之 操作流程圖。
圖6至33係根據一些實施例說明製造影像感測器的操作方法之剖面圖。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。
在圖1中，說明影像感測器100。圖1係根據一些實施例說明影像感測器100的概示圖。影像感測器100包含半導體基板1。半導體基板1包含像素陣列區10以及在像素陣列區10外部的邏輯區 14。像素陣列區10包含一或多個像素區17與18配置於像素陣列中。像素區17與18係用於將光轉換為影像數據。在一些實施例中，像素陣列區10包含互補金屬氧化物半導體(CMOS)，以及影像感測器100是CMOS影像感測器(CIS)。在一些實施例中，像素區17與18是電荷耦合裝置(CCD)影像感測器。在一些實施例中，像素區17與18是單色像素。在一些其他的實施例中，像素區17與18是彩色像素，例如藍色(B)、綠色(G)、或是紅色(R)像素，用於偵測入射光中的不同顏色。影像感測器100進一步包含一或多個黑階參考像素19配置於黑階參考像素陣列12。黑階參考像素19係類似於或相同於像素區17與18，差別在於光受到阻擋，以防止黑階參考像素19接收光。黑階參考像素19所輸出的影像數據提供黑階，其係計算影像感測器100的參考。在一些實施例中，省略黑階參考像素19。
圖2是影像感測器100的剖面圖。在一些實施例中，影像感測器100是背面照明(BSI)影像感測器。影像感測器100包含像素陣列區10、緩衝區11、以及黑階參考像素陣列12。
像素陣列區10包含像素區17以及像素區18。像素區17與18係被深溝渠隔離DTI 86分隔。各個像素區17或18包含電晶體2。電晶體2包含閘極結構21、閘極間隔物25、光敏元件22、以及光敏元件23。藉由在像素區17或18的邊界之深溝渠隔離86，定義像素區17與像素區18。半導體基板1包含深溝渠隔離(DTI)86於半導體基板1的背面S1。DTI 86是在背面S1下方。DTI 86的頂表面是與背面S1共平面。
緩衝區11是在像素陣列區10與黑階參考像素陣列12之間。緩衝區11以預定距離分隔像素陣列區10與黑階參考像素區12。
黑階參考像素19的結構是在黑階參考像素陣列12中。遮光層752是在覆蓋層723下方。遮光層752防止到達遮光層752的入射光傳送至光敏元件22或23。光敏元件22或23係耦合至電晶體2。黑階 參考像素19係用於經由接點42與互連41將影像數據從電晶體2輸出至邏輯電晶體(未繪示)。
影像感測器100包含在半導體基板1上方的多層結構72。彩色濾片陣列73係位在多層結構72上方。微透鏡741係位在彩色濾片陣列73上方。影像感測器100包含層間介電(ILD)層71於半導體基板1下方。重佈層7係位在ILD層71下方。
多層結構72包含第一傳輸層721、第二傳輸層722以及覆蓋層723。多層結構72係位在半導體基板1的背面S1。
在一些實施例中，像素陣列區10包含彩色濾片731、732或733於彩色濾片陣列73中，其係位在接近半導體基板1的背面S1。背面S1是與前面S2對立。在一些其他的實施例中，多層結構72之配置從影像感測器100外部空氣至半導體基板1具有增加的折射率。例如，彩色濾片陣列73的折射率小於下方多層結構72中的材料之折射率。微透鏡741的折射率小於下方彩色濾片陣列73中的材料之折射率。
在一實施例中，半導體基板1係由矽製成。半導體基板1包含大塊矽、半導體晶圓、絕緣體上矽(SOI)基板、或是矽鍺基板。在一些實施例中，使用其他半導體材料，包含III族、IV族、以及V族元素。在一些實施例中，半導體基板1並未摻雜。在一些實施例中，半導體基板1係摻雜p型摻質或是n型摻質。背面S1是在半導體基板1的頂部。前面S2是在半導體基板1的底部。
摻雜層84係在半導體基板1的背面S1下方。摻雜層84是在DTI 86內。摻雜層84係接觸DTI 86的側S3。側S3是在DTI 86的外邊緣。在一些實施例中，DTI 86的側S3是實質垂直。在一些實施例中，相對於背面S1，側S3是傾斜的。背面S1是摻雜層84與多層結構72之間的介面。非透明材料82係在與摻雜層84交界的DTI 86中。非透 明材料82係在背面S1接觸多層結構72。非透明材料82的頂表面與摻雜層84的頂表面是彼此共平面。
非透明材料82作為光學隔離，分隔像素區17與18，使得光維持在各個個別的像素區17或18中。在一些實施例中，非透明材料82係由傳導材料製成。傳導材料係用於反射光。在一些實施中，非透明材料82係由傳導材料製成，例如鋁、銅、氮化鈦、鎢、鈦、鉭、氮化鉭、矽化鎳、矽化鈷、其他合適的材料、以及/或其組合。非透明材料82用於防止來自一像素區17的光進入相鄰的像素區18，因而使得相鄰的像素區18藉由電晶體2而感測光。
在一些實施例中，DTI 86替換為淺溝渠隔離(STI)特徵或是矽的局部氧化(LOCOS)特徵。DTI 86定義且隔離半導體基板1中的各種元件或區域。例如，DTI 86將相鄰的像素區17或18彼此隔離，隔離像素陣列區10與黑階參考像素19，或是將邏輯區域內的電路的一些元件彼此隔離等。在一些實施例中，DTI 86係由介電材料或是絕緣體材料製成，例如氧化矽、氮化矽、或是氮氧化矽。在一些實施例中，DTI 86係多層結構，其包含例如熱氧化物墊層，具有氮化矽或氧化矽於熱氧化物墊層內部。在一些實施例中，非透明材料82包含氮化矽或氧化矽。
在圖2中，半導體基板1包含在半導體基板1的前面S2之電晶體2的光敏元件22與光敏元件23。光敏元件22與光敏元件23係在半導體基板1的前面S2上方。
在一些實施例中，光敏元件22或光敏元件23是汲極區或是源極區。在一些實施例中，光敏元件22或23係替換為摻雜的汲極或是源極區。光敏元件22或23係用於接收光8(B、G或R)。光8係入射在微透鏡741上，經由彩色濾片陣列73與多層結構72而傳輸，並且移動至半導體基板1的背面S1。而後，光敏元件22或23將光8轉換為影像 數據。
電晶體2是連接半導體基板1的前側S2上的光敏元件22或23。電晶體2包含前面S2下方的閘極結構21以及閘極間隔物25。互連41經由接點42而與電晶體2耦合。在一些實施例中，電晶體2係轉移電晶體，用於將對應的光敏元件22或23所捕捉的影像數據轉移至外部電路。在一些實施例中，各個像素陣列區10中，亦包含具有不同功能的其他電晶體。例如，各個像素陣列區10包含重設電晶體、源極隨耦器電晶體、與/或選擇電晶體，用以與轉移電晶體一起定義四的電晶體CIS。在一些實施例中，其他CIS配置係適合的。在其他實施例中，本文所描述的原理亦可應用於CCD像素。在一些實施例中，像素陣列區10中的其他電晶體之結構類似於電晶體2。
層間介電(ILD)層71包含接點42。ILD層71係在前面S2。ILD層71係在半導體基板1下方。ILD層71包含介電層45於前面S2下方。接點42係包埋在介電層45內部。接點42係連接電晶體2的閘極結構21、光敏元件22或是光敏元件23。
接點42係連接至重佈層中的互連41。重佈層7係在ILD層71中的介電層45與接點42上方。重佈層7包含互連41耦合至接點42。重佈層7包含交錯的一些傳導層與一些介電層46。傳導層係被圖案化且/或處理以形成互連41耦合至一些裝置(例如，電晶體2)以及/或裝置與一些外部電路之間。互連41經由接點42耦合至裝置。互連41係經由通路43而耦合至其他層中的另一互連41。
接點42係位在介電層45中。接點42與介電層45係在像素陣列區10與黑階參考像素陣列12中。ILD層71包含接點42與介電層45。接點42連接至在前面S2的光敏元件22或23。接點42係連接至在ILD層71與重佈層7之間的介面之互連41。層間介電(ILD)層71係在半導體基板1的前面S2下方。ILD層71包含介電層45，其係由例如硼磷 矽酸鹽玻璃(BPSG)、電漿輔助四乙基正矽酸鹽(PE-TEOS)、或係任何合適的介電材料所形成。在一些實施例中，接點42係由傳導材料製成，例如鋁、銅、氮化鈦、鎢、鈦、鉭、氮化鉭、矽化鎳、矽化鈷、TaC、TaSiN、TaCN、TiAl、TiAlN、其他合適的材料、以及/或其組合。
圖3係說明本揭露的另一實施例。摻雜層84包含頂部T、側部S、以及底部B。在圖2中，摻雜層84包含側部S與底部B，但不包含頂部T。在圖3中，介電層83係在摻雜層84與非透明層82之間。在圖2中，摻雜層84係接觸非透明層82，而無介電層83於其間。
在圖3中，DTI 86包含與光敏元件22或23相距距離D3的底側S5。距離D3係從底側S5至光敏元件22或23垂直量測的最短距離。DTI的深度D4係從背面S1至DTI 86的底側S5所量測而得。DTI 86包含彼此相距的預定距離D5。預定距離D5係從DTI 86的中心至鄰近DTI 86的另一中心所量測而得。預定距離D5係像素區17的長度。DTI 86的寬度係從DTI 86的一側S3至同一DTI 86的另一側S3所量測而得。距離D8係從DTI 86的一側S3至相鄰DTI 86的另一側S3所量測而得。DTI 86的深寬比係深度D4與寬度W的比例。
摻雜層84包含底側S5，其係與前面S2相距D2。距離D1係從前面S2至摻雜層84的頂部T之下側所量測而得。垂直厚度TH2係頂部T的厚度。垂直厚度TH2係從背面S1垂直至摻雜層84的頂部T之下側所量測而得。摻雜層84的垂直厚度TH2與距離D之間的比例是第一距離比例。摻雜層84之底部B的垂直厚度TH3與距離D2之間的比例係第二距離比例。距離D2與距離D1係定義摻雜層84與ILD層71的距離。摻雜層84的頂部T係接近背面S1。在一些實施例中，頂部T係在DTI 86與相鄰DTI 86之間。頂部T係水平位於多層結構72與半導體基板1之間的上方。
在圖3中，摻雜層84包含側部S。側部S的排列係垂直於DTI 86之側S3。側部S包含水平厚度TH1。水平厚度TH1係摻雜層84之側部S的厚度。水平厚度TH1係從DTI 86之側S3水平至摻雜層84之內側S4所量測而得。摻雜層84包含摻雜層84之垂直厚度TH2與摻雜層84之水平厚度TH1的比例。在一些實施例中，該比例係實質大於1。例如，頂部T的垂直厚度TH2係實質大於側部S的水平厚度TH1。垂直厚度TH3係摻雜層84之底部B的厚度。垂直厚度TH3係從底側S5垂直至摻雜層84之內側S4所量測而得。在一些實施例中，底部B的垂直厚度TH3係與頂部T的垂直厚度TH2實質相同。
摻雜層84係包含p型摻質或是n型摻質。摻雜層84包含摻雜概況。摻雜概況包含摻雜層84中之可變的摻雜濃度。例如，摻雜層84包含p型摻質的摻雜濃度之梯度。p型摻質的摻雜濃度從側S3至內側S4線性增加。在一些實施例中，摻雜層84包含可變的摻雜區842與841。摻雜區842與841包含不同摻雜型或是摻雜濃度。例如，摻雜區82的摻質包含p型摻質，而摻雜區841的摻質包含n型摻質。摻雜區842與841的摻雜濃度不同。例如，摻雜區842中的摻雜濃度實質高於摻雜區841中的摻雜濃度。摻雜區842或841內的摻雜濃度是均勻的或是有梯度的。在一些實施例中，摻雜概況的可變濃度係從內側S4至側S3急遽變化。在一些實施例中，摻雜概況係從內側S4至底側S5緩慢變化。在一些實施例中，摻雜層84包含超過兩個摻雜區。
在一些實施例中，介電層83係任選地共形位於摻雜層84上方。介電層83的配置抵靠摻雜層84的內側S4。介電層83係在DTI 86中。在一些實施例中，介電層83係極化的介電層。介電層83係摻雜層84之側部S與底部B的邊界。介電層83係由絕緣體材料所製成，例如氧化矽、氮化矽、或是氮氧化矽。
在圖4中，其係說明製造方法400。圖4係說明形成圖2 之影像感測器之製程流程。操作410接收半導體基板1。操作410的一些例示實施例係如圖6所示。操作420形成電晶體2耦合至在半導體基板2的前面S2之光敏元件22或23。操作420的一些例示實施例係如圖7至9所示。操作430形成在半導體基板1的背面S1之深溝渠隔離(DTI)86。操作430的一些例示實施例係如圖16至17所示。操作440形成在DTI 86上方共形的摻雜層81。操作440的一些例示實施例係如圖18與19所示。操作450係在背面S1上方進行微波退火33。操作450的一些例示實施例係如圖20至22所示。操作460係在DTI 86內部形成非透明材料82。操作460的一些例示實施例係如圖24所示。操作470係在摻雜層84上方形成彩色濾片732。操作470的一些例示實施例係如圖31至33所示。
在圖5中，在一些實施例中，其係說明製造方法400。圖5包含一些其他製程，例如在製程流程中插入操作421與操作441，用於形成影像感測器100。在圖5中，在操作420中形成電晶體2耦合至半導體基板1的前面S2之光敏元件22或23之後，進行操作421。操作421形成層間介電(ILD)層71與重佈層7於電晶體2上方。在操作421之後，進行操作430。操作421的一些例示實施例係如圖10至15所示。在操作441之後，在操作440中，共形形成摻雜層81於DTI 86上方。操作441共形形成介電層83於摻雜層81上方。操作441的一些例示實施例係如圖26所示。
在圖6中，接收半導體基板1。在一些實施例中，半導體基板1包含隔離區(未繪示)，其係藉由在前面S2上的半導體基板1中蝕刻溝渠，並且用絕緣體填充溝渠而形成，該絕緣體材料例如氧化矽、氮化矽、或是氮氧化矽。
閘極介電層213係覆蓋在半導體基板1上方。在一實施例中，閘極介電層213係由合適的沉積製程所形成的薄膜。閘極電極 層214係覆蓋在閘極介電層213的頂部。在一實施例中，藉由一些沉積製程，順序沉積閘極介電層213與閘極電極層214於半導體基板1上方。在一些實施例中，閘極電極層214係由多晶矽製成。
沉積製程包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿CVD(HDPCVD)、金屬有機CVD(MOCVD)、遠程電漿CVD(RPCVD)、電漿輔助CVD(PECVD)、低壓化學氣相沉積(LPCVD)製程、熱氧化作用、UV-臭氧氧化作用、磊晶成長方法(例如，選擇性磊晶成長)、濺鍍、電鍍、旋塗、其他合適的方法、以及/或其組合。閘極電極層214係沉積在半導體基板1的前面S2上方。
藉由微影蝕刻製程，圖案化閘極介電層213與閘極電極層214。在一些實施例中，在閘極電極層214圖案化之後，將閘極介電層213圖案化。在一些實施例中，微影蝕刻製程係光微影蝕刻製程。
在光微影蝕刻製程中，藉由合適的製程，例如旋塗，在閘極電極層214的頂部上，形成阻抗層35，以及藉由光微影蝕刻圖案化方法，將阻抗層35圖案化，形成阻抗特徵。在一些實施例中，阻抗35係光阻。而後，可藉由蝕刻製程32，將阻抗特徵轉移至一些下層(例如，閘極電極層214或是閘極介電層213)。
在一些實施例中，使用雙圖案化微影蝕刻(DLP)製程替代光微影蝕刻。DLP製程係將圖案分割為兩個交錯圖案而在閘極電極層214上建構圖案的方法。各種DPL方法包含雙曝光(例如，使用兩個遮罩組)、形成間隔物特徵以及移除間隔物特徵而提供圖案、光阻凝結、以及/或其他合適的製程。在一些其他的實施例中，使用光微影蝕刻製程，或是藉由例如無遮罩光微影蝕刻、電子束寫、光束寫、以及/或分子壓印之其他方法替代光微影蝕刻製程。在另一實施例 中，微影蝕刻製程可實施奈米壓印技術。
蝕刻製程32係任何合適的蝕刻製程，例如乾式蝕刻、濕式蝕刻、反應性離子蝕刻(RIE)、以及/或其他蝕刻方法。蝕刻製程32係純化學(電漿蝕刻)、純物理(離子研磨)、以及/或其組合。
在圖7中，阻抗特徵係轉移至閘極介電層213與閘極電極層214以於半導體基板1的前面S2上形成閘極結構21。而後，剝除阻抗35。閘極結構21包含閘極介電層213與閘極電極層214。
在圖8中，其係說明形成閘極間隔物25的操作。使用任何合適的製程，包含本文所述的一些製程，形成閘極間隔物25。藉由沉積製程，在閘極結構21與半導體基板1上方共形覆蓋一層(未繪示)。在一些實施例中，該層係由介電材料製成，例如氮化矽、摻雜碳的氮化矽、碳化矽、氧化矽、氮氧化矽、低介電常數的氮化物、摻雜碳的氮氧化矽、其他合適的材料、以及/或其組合。藉由任何合適的蝕刻製程蝕刻該層，以於閘極結構21的一側上形成閘極間隔物25。在一些實施例中，藉由乾式蝕刻製程進行非等向性蝕刻製程而未使用光微影蝕刻。相較於接近閘極結構21之一側的該層之一些垂直部分，閘極結構21之頂部上與半導體基板1之前面S2上所沉積的該層之一些部分蝕刻較快。藉由調整沉積製程中的一些製程參數，而控制閘極間隔物25的厚度。CVD中的製程參數包含射頻(RF)來源功率、偏壓功率、壓力、流速、晶圓溫度、其他合適的製程參數、以及/或其組合。
在圖9中，形成電晶體2耦合至半導體基板1之前面S2的光敏元件22或23。在一些實施例中，光敏元件22或23係離子植入或磊晶成長所形成的源極或是汲極區。離子植入或磊晶成長在源極或汲極區中形成離子摻質。在不同的實施例中，藉由多重製程植入，使得光敏元件23或光敏元件22具有不同的摻雜概況。
在一些實施例中，遮罩(未繪示)覆蓋在閘極結構21上方以及半導體1之前面S2的一些部分上方。遮罩未覆蓋的區域係進行離子植入以形成第一型摻質。在一些實施例中，遮罩未覆蓋的區域係包含p型摻質作為第一型摻質的源極區。移除該遮罩，並且在閘極結構21上方以及在半導體基板1之前面S2的一些其他部分上方，覆蓋第二遮罩。接著，在前面S2上方，進行第二離子植入。第二型摻質係與第一型摻質相反。第二遮罩未覆蓋的區域係進行第二離子植入。在一些實施例中，第二遮罩未覆蓋的區域係包含n型摻質作為第二型摻質的汲極區。而後，剝除第二遮罩。
在圖10中，藉由合適的製程，例如沉積製程，在半導體基板1上方，覆蓋介電層45。介電層45係接觸前面S2與閘極結構21。在介電層45的頂部上形成阻抗35。進行一些蝕刻製程32，將圖案化的阻抗特徵轉移至介電層45。
在圖11中，圖案化的阻抗特徵轉移至介電層45以形成一些溝渠422。在一些實施例中，藉由任何合適的蝕刻製程，例如選擇性蝕刻、乾式蝕刻、以及/或其組合，形成溝渠422。藉由一些傳導材料填充溝渠422以形成接點42。藉由一些合適的製程，例如沉積製程，填充溝渠422而形成接點42。填充至ILD層71的頂部。接點42係與閘極結構21、光敏元件22、或是電晶體2之光敏元件23電耦合。在CVD製程中，藉由調整一些製程參數而控制接點42的深度。製程參數包含總壓力、一些反應物濃度、沉積溫度、或是沉積速度。
在圖12中，藉由將阻抗35的阻抗特徵轉移至傳導層411，而沉積且圖案化傳導層411。將阻抗特徵轉移至傳導層411而形成凹處412與互連41，如圖13所示。以一些介電材料填充凹處412，於ILD層71上方形成介電層46，如圖14所示。介電材料係覆蓋在互連41上方。
在圖14中，以一些合適的蝕刻製程，在介電層46上形成凹處431。合適的蝕刻製程暴露一部分的互連41。在凹處431內部填充傳導材料以形成通路43。在一些實施例中，使用平坦化製程，例如化學機械平坦化CMP，移除傳導材料之一些過多的毯層，使得通路43與介電層46的頂部共平面。
在圖15中，以類似於第一層互連41的方式，形成其他層互連41。在一些實施例中，介電層46係覆蓋在通路43上方，並且受到圖案化以形成一些凹處，而後填充傳導材料以形成互連41。在互連41上方沉積介電材料。
在圖16中，將影像感測器100上下翻轉，使得半導體基板1的背面S1在前面S2上方。具有一些開口351的阻抗35係部分覆蓋背面S1。開口351將半導體基板1之背面S1的一些部分暴露於光微影蝕刻製程中的蝕刻製程32。開口351彼此間隔為預定距離D5。阻抗35包含各個像素區17或18內部之寬度為W的阻抗特徵。
在圖17中，在一些實施例中，蝕刻製程32係半導體基板1之背面S1上方的乾式蝕刻製程。在蝕刻腔室中，進行乾式蝕刻製程。乾式蝕刻製程中的一些製程參數包含射頻(RF)來源功率、偏壓功率、電極尺寸、壓力、流速、蝕刻期間、晶圓溫度、其他合適的製程參數、以及/或其組合。乾式蝕刻製程使用任何合適的氣體，例如含氧氣體、含氟氣體(例如，CF4、SF6、CH2F2、CHF3、以及/或C2F6)、含氯氣體(例如，Cl2、CHCl3、CCl4以及/或BCl3)、含溴氣體(例如，HBr、He以及/或CHBR3)、含碘氣體、其他合適的氣體(Ar以及/或CH4)、以及/或電漿、以及/或其組合。在一些實施例中，乾式蝕刻製程使用O2電漿處理以及O2/N2電漿處理。再者，乾式蝕刻製程可在特定壓力範圍下進行一段合適的期間。可調整一些製程參數，例如蝕刻期間以及/或蝕刻速度，以控制DTI 86的深度D4。在半導體基板1之背 面S2，形成DTI 86。
在乾式蝕刻製程之後，剝除阻抗35。在形成DTI 86之後，使用濕式蝕刻製程移除阻抗35。濕式蝕刻製程係使用氫氟酸(HF)溶液用於HF浸漬製程。使用例如酸、鹼、或溶劑之液體化學物質，用於化學移除阻抗35。在一些實施例中，濕式蝕刻製程係將稀釋的氫氟酸施加至中間結構。在一些實施例中，濕式蝕刻製程包含暴露於氫氧化物溶液，其包含氫氧化銨、稀釋的HF、去離子水、以及/或其他合適的蝕刻劑溶液。
在圖18中，在DTI 86上方共形形成摻雜層81。摻雜層81係在DTI 86內部且沿著DTI 86的輪廓以及在半導體基板1上方。使用p型摻質或是n型摻質，形成摻雜層81。在一些實施例中，藉由離子植入31形成摻雜層81。將p型或n型摻質植入半導體基板1中。摻質包埋在半導體基板1中，使得摻雜層81的底部B1在前面S2上方且與前面S2相距距離D21。底部B1與光敏元件22或23相距距離D31。摻雜層81的頂部T1與前面S2相距距離D71。在不同的實施例中，藉由多製程植入或是不同的植入製程而形成摻雜層81，以於摻雜層81中形成不同的摻雜概況。
在圖19中，在一些其他的實施例中，藉由在DTI 86中與背面S1上方磊晶成長摻雜層81，而在DTI 86上方共形形成摻雜層81。摻雜層81包含底部B1、側部SP1、以及頂部T1。底部B1與側部SP1形成凹處87。在摻雜層81中形成摻質，因而摻雜層81的底部B1包含厚度TH31。底部B1係與前面S2相距距離D22。在一些實施例中，圖18中的距離D22係大於距離D21。在一些實施例中，距離D22係與距離D21實質相同。
在一些實施例中，藉由一些多製程植入、磊晶成長、或其組合，摻雜層81包含可變的摻雜濃度概況。例如，底部B1的摻 雜濃度高於摻雜層81的側部SP1。側部SP1的摻雜濃度高於摻雜層81的頂部T1。在一些實施例中，底部B1、側部SP1、或是頂部T1係包含不同的摻質型或是摻雜濃度。例如，頂部T1的摻質包含p型摻質，而底部B1的摻質包含n型摻質。底部B1、側部SP1或是頂部T1的摻雜濃度係均勻的或是有梯度的。摻雜概況之有梯度的濃度係從頂部T1至底部B1或是從頂部T1至側部SP1急遽變化或是緩慢變化。在一些實施例中，摻雜層81包含複數個摻雜部分。
在圖20中，在背面S1上方與摻雜層81上方，進行微波退火製程33。使用低溫活化，例如微波退火製程33，活化摻雜層81中的摻質。使用具有適當波長之微波退火製程33，以活化包含特定厚度的摻雜層81，該特定厚度係例如厚度TH31。例如，在一些實施例中，微波退火製程33包含微波波長範圍從約1至2公分、從2至4公分、從4至6公分、從6至8公分、或是從8至10公分。進行微波退火製程33達任何合適的期間。
在一些實施例中，乾式或濕式蝕刻的進行係使用氟化氫銨(ammonium biflouride)或HP，而後轉移至真空下的微波處理腔室。在一些實施例中，在H2背景進行微波退火製程33，以與DTI 86中的殘留氧化物反應，並且提供H原子與DTI 86中的矽耦合。此製程使得低溫成長摻雜層81之晶格中的矽原子。在一些實施例中，在微波退火製程33之前或之後，進行濕式蝕刻製程。在一些實施例中，背景氣體包含形成例如N2或H2氣體、或是其不同濃度之組合。
圖21係圖3的例示實施例。圖21係說明本揭露的另一實施例。圖21係接著圖19的實施例。在圖21中，在形成圖19的摻雜層81之後，在摻雜層81上方形成介電層83。介電層83係覆蓋在摻雜層81的頂部上並且沿著摻雜層81的輪廓。介電層83係部分填充凹處87。介電層83係抵靠凹處87之側，因而在凹處87上方形成凹處88。
在操作微波退火製程33之前，形成介電層83。在一些實施例中，介電層83係極化的介電層。極化的介電層係用於藉由極化轉換效應而在摻雜層81中增加熱。介電層83係用於將熱轉移而活化摻雜層81中的摻質。
在微波退火33之後，在一些實施例中，摻雜層81的尺寸改變。例如，摻雜層81的底部B1膨脹，因而在微波退火33之後，底部B1與前面S2之間的距離D22縮小。
圖22係圖2的例示實施例。在圖22中，活化摻雜層81，而無摻雜層81之頂部上的介電層83。摻雜層81係延續圖19的摻雜層81。在背面S1上方進行微波退火33。微波退火33將摻雜層81的實體尺寸改變為摻雜層84之另一實體尺寸。例如，摻雜層81的垂直厚度TH31膨脹至摻雜層84的垂直厚度TH3。在一些實施例中，藉由活化製程，例如微波退火製程33，垂直厚度TH31改變為垂直厚度3。摻雜層81的實體尺寸改變為摻雜層81的各個部分。例如，摻雜層81的頂部T1膨脹為摻雜層84的頂部T。摻雜層81的側部SP1膨脹為摻雜層84的側部S。摻雜層81的底部B1膨脹為摻雜層84的底部B。在一些實施例中，各個部分以類似比例變化。在一些其他的實施例中，各個部分以不同的比例變化。
圖23係說明本揭露的另一實施例。圖23係接著圖21的實施例。在圖23中，在一些實施例中，藉由一些合適的製程例如微波退火製程33的活化之後，剝除圖21的介電層83。摻雜層84係被暴露。在一些實施例中，摻雜層84的尺寸係實質大於圖21的摻雜層81之尺寸。藉由任何合適的製程，例如蝕刻製程，移除介電層83。蝕刻製程包含乾式蝕刻、濕式蝕刻、反應性離子蝕刻(RIE)、以及/或其他蝕刻方法。
圖24係說明本揭露的另一實施例。圖24係接著圖23的 實施例。在圖24中，影像感測器100不包含介電層83。在圖24中，在一些實施例中，在DTI 86中填充非透明材料82。非透明材料82係與摻雜層84的內側S4交界。非透明材料82係填充凹處87內部。在一些實施例中，非透明材料82係覆蓋在背面S1上方。進行平坦化，以移除過多的非透明材料82，因而非透明材料82的頂部係與摻雜層84的頂部T共平面。在一些實施例中，藉由任何合適的沉積製程，在DTI 86內部填充傳導材料。
圖25係圖2的例示實施例。在一些實施例中，圖25係接著圖24的實施例。在圖25中，在一些實施例中，在形成非透明材料82之後，進行平坦化以移除摻雜層84的頂部T。平坦化暴露半導體基板1的背面S1。移除摻雜層84的頂部T，一DTI 86的側部S與另一DTI 86的另一側部S不相連。在一些實施例中，平坦化包含使用任何合適的製程，例如CMP、回蝕、或是選擇性蝕刻。在一些實施例中，選擇性蝕刻對於摻雜層84的蝕刻速度比對於下方半導體基板1的蝕刻速度更快。
圖26係說明本揭露的另一實施例。圖26係接著圖21的實施例。在圖26中，介電層83保留在摻雜層84上方。在圖26中，在一些實施例中，介電層83保留且共形覆蓋在摻雜層84的頂部T上方。在介電層83中填充非透明材料82，因而非透明材料82抵靠摻雜層84的側部S。在一些實施例中，非透明材料82係填充至頂部T的位準。在一些實施例中，非透明材料82係填充超過頂部T。進行平坦化以移除過多的非透明材料82，因而非透明材料82的頂部係與介電材料83共平面。
圖27係圖3的例示實施例。在一些實施例中，圖27係接著圖26的實施例。在圖27中，將保留的介電層83平坦化。在圖27中，在一些實施例中，進行平坦化以移除介電層83的頂部，因而暴露 摻雜層84的頂部T。在非透明材料82與摻雜層84之間，保留介電層83的垂直側部。平坦化包含任何合適的製程，例如CMP或是回蝕。在一些實施例中，藉由選擇性蝕刻移除介電層83的頂部。
在一些實施例中，選擇性蝕刻係使用一些含氟氣體、HBr與/或Cl2作為蝕刻氣體。在一些實施例中，調整選擇性蝕刻製程中所使用的偏壓電壓，用於將蝕刻方向控制為等向性或非等向性，用於移除介電層83的頂部或是接近背面S1之非透明材料82的過多部分。在一些實施例中，選擇性蝕刻對於介電層83的蝕刻速度比對於下方的摻雜層84之蝕刻速度更快。可使用不同的蝕刻劑，用於蝕刻不同的材料組成。
圖28係說明本揭露的另一實施例。圖28係接著圖27的實施例。在圖28中，進行另一平坦化以進一步移除過多的摻雜層84。在圖28中，在一些實施例中，將介電層83的頂部與摻雜層84的頂部T皆平坦化。在一些實施例中，在形成摻雜層84、介電層83與非透明材料82的操作之後，接著進行平坦化。背面S1係被暴露。將摻雜層84、介電層83以及非透明材料82的過多頂部平坦化，因而背面S1係與摻雜層84的側部S之頂表面S8共平面。側部S的頂表面S8係被暴露。藉由平坦化，半導體基板的背面S1係實質平坦，該平坦化包含例如CMP、回蝕、或選擇性蝕刻製程。
圖29係說明本揭露的另一實施例。圖29係接著圖17的實施例。在圖29中，在DTI 86中形成不同的摻雜區841與842。摻雜層84與非透明材料82之間沒有介電層83。在圖29中，在一些實施例中，所形成的摻雜層84係包含摻雜濃度概況。在一些實施例中，藉由任何合適的方法，例如植入或是離子成長，先形成較接近DTI 86之外表面的摻雜區842。外表面係DTI 86的側S3或是底側S5。而後，藉由任何合適的方法，例如植入或是磊晶成長，在摻雜區842的上方形成摻雜 區841。在一些實施例中，在形成摻雜區842的操作之後，接著進行第一活化製程，例如微波退火。接著，在活化的摻雜區842上方，形成摻雜區841。接著，在形成摻雜區841的操作之後，接著進行第二活化製程。在一些實施例中，形成複數個摻雜區。在一些實施例中，在形成各個摻雜區之間進行活化製程，例如微波退火。在一些其他的實施例中，在形成複數個摻雜區之後，進行活化製程。在形成摻雜層84之後，在DTI 86中形成非透明材料。
圖30係圖2的例示實施例。在一些實施例中，在背面S1的頂部上形成多層結構72。接著，藉由沉積製程，例如CVD、PECVD、或其他合適的方法，形成第一傳輸層721與第二傳輸層722。藉由沉積且圖案化遮光層752，在多層結構72的頂部上形成遮光層752。藉由沉積製程，包含在第二傳輸層722上方沉積金屬層(或是另一不透光材料層)，形成遮光層752。蝕刻沉積層，留下遮光層752於對應於黑階參考像素19的區域中。
在圖31中，在第二傳輸層722上形成遮光層752，而形成黑階參考像素19。覆蓋層723係形成於遮光層752與第二傳輸層722上方的毯狀物。在一些實施例中，覆蓋層723是鈍化層。
在多層結構72上方形成彩色濾片742。彩色阻抗742係用於使得具有紅色、綠色或藍色的光通過。藉由任何合適的製程，例如沉積製程，形成彩色阻抗742。沉積製程可為旋塗、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或其組合。
在彩色阻抗742上，進行合適的製程，例如光微影蝕刻。在光微影蝕刻中，經由光罩37暴露彩色阻抗742。將光罩37圖案化以包含區域38。區域38在像素區18中的彩色阻抗742之一部分732上方形成圖案。DTI 86用於定義不同顏色之每個像素區17或18的邊界。在彩色阻抗742上方放置光罩37，使得紫外(UV)光39到達區域38下方 的彩色阻抗742之部分732。彩色阻抗742係對光敏感的。為了使得圖案不可溶解，經由光罩37的區域38曝光而UV硬化部分732。藉由顯影溶液，移除彩色阻障742的其他可溶部分。經由烘烤而硬化圖案。在烘烤之後，部分732變硬、不可溶且保留在多層結構72的頂部上。
在圖32中，所保留的部分732係彩色濾片732。彩色濾片732係在像素區18內排列。在其他區，例如在像素區17的覆蓋層732係被暴露。
在圖33中，藉由與形成彩色濾片732之操作類似的操作，形成彩色濾片731與彩色濾片733，差別在於使用不同的彩色阻抗。將不同的彩色阻抗圖案化以位於不同的像素區，例如像素區41。彩色濾片731係位在與彩色濾片732相鄰的像素區17內。彩色濾片733係與彩色濾片732及彩色濾片731相鄰。
在覆蓋層723上方形成彩色濾片陣列73。在一些實施例中，藉由一些合適的方法，例如使用彩色阻抗之色素擴散方法，形成彩色濾片陣列73。在一些其他的實施例中，藉由使用蝕刻方法、染色方法或其組合的色素擴散方法，形成彩色濾片陣列73。
本揭露的一些實施例係提供製造背面照明(BSI)影像感測器的方法。該方法包含接收半導體基板；形成電晶體耦合至在半導體基板之前面的光敏元件；在半導體基板之背面形成深溝渠隔離(DTI)；在DTI上方共形形成摻雜層；在背面上方進行微波退火；在DTI內部形成非透明材料；以及在摻雜層上方形成彩色濾片。
本揭露的一些實施例係提供製造背面照明(BSI)影像感測器的方法。該方法包含接收半導體基板；形成電晶體耦合至半導體基板之前面的光敏元件；形成互連耦合至電晶體；在半導體基板之後面形成深溝渠隔離(DTI)；在DTI內部以及在半導體基板上方，共形形成摻雜層；在摻雜層上方，進行微波退火；在DTI內部填充傳導材 料；以及在摻雜層上方形成彩色濾片。
本揭露的一些實施例係提供背面照明(BSI)影像感測器。該BSI影像感測器包含半導體基板；在半導體基板之背面的深溝渠隔離(DTI)；與深溝渠隔離為界的像素區；摻雜層在背面上方並且接觸DTI之側；在DTI中的非透明材料；電晶體連接半導體基板之前面的光敏元件；互連經由接點耦合電晶體；包括接點的層間介電層；以及位在背面的彩色濾片。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
100‧‧‧影像感測器
1‧‧‧半導體基板
10‧‧‧像素陣列區
11‧‧‧緩衝區
12‧‧‧黑階參考像素陣列
17、18‧‧‧像素區
19‧‧‧黑階參考像素
86‧‧‧深溝渠隔離
2‧‧‧電晶體
21‧‧‧閘極結構
25‧‧‧閘極間隔物
22、23‧‧‧光敏元件
752‧‧‧遮光層
723‧‧‧覆蓋層
41‧‧‧互連
42‧‧‧接點
72‧‧‧多層結構
73‧‧‧彩色濾片陣列
741‧‧‧微透鏡
71‧‧‧層間介電層
7‧‧‧重佈層
721‧‧‧第一傳輸層
722‧‧‧第二傳輸層
731、732、733‧‧‧彩色濾片
84‧‧‧摻雜層
82‧‧‧非透明材料
45‧‧‧介電層
46‧‧‧介電層
43‧‧‧通路
8‧‧‧光

Claims (10)

  1. 一種製造背面照明(BSI)影像感測器的方法，其包括：接收半導體基板；形成電晶體，其耦合至該半導體基板之前面的光敏元件；形成深溝渠隔離(DTI)，其係位在該半導體基板之背面；在該DTI上方共形形成摻雜層；在該背面上方進行微波退火；在該DTI內部形成非透明材料；以及在該摻雜層上方形成彩色濾片。
  2. 如申請專利範圍第1項所述之方法，進一步包括在該摻雜層上方共形形成介電層。
  3. 如申請專利範圍第1項所述之方法，其中形成該摻雜層的操作係包括以不同的濃度概況摻雜p型摻質或是n型摻質。
  4. 如申請專利範圍第1項所述之方法，其中進行該微波退火的操作係包括形成該摻雜層至預定的垂直厚度。
  5. 一種製造背面照明(BSI)影像感測器的方法，其包括：接收半導體基板；形成電晶體，其耦合至該半導體基板之前面的光敏元件；形成互連，其係耦合至該電晶體；形成深溝渠隔離(DTI)，其係位在該半導體基板之背面；在該DTI內部與該半導體基板上方共形形成摻雜層；在該摻雜層上方進行微波退火；在該DTI內部填充傳導材料；以及在該摻雜層上方形成彩色濾片。
  6. 如申請專利範圍第5項所述之方法，進一步包括在該摻雜層上方 形成極化的介電層。
  7. 如申請專利範圍第5項所述之方法，其中形成該摻雜層的操作係包括在該DTI中以及在該背面上方磊晶成長該摻雜層。
  8. 一種背面照明(BSI)影像感測器，其包括：半導體基板；深溝渠隔離(DTI)，其係位在該半導體基板的背面；像素區，其係與該溝渠隔離交界；摻雜層，其係位在該背面上方並且接觸該DTI之側；非透明材料，其係在該DTI中；電晶體，其係連接該半導體之前面的光敏元件；互連，其係經由接點而與該電晶體耦合；層間介電層，其包括該接點；以及彩色濾片，其位置接近該背面。
  9. 如申請專利範圍第8項所述之BSI影像感測器，其中該摻雜層係包括該摻雜層的垂直厚度與該摻雜層的水平厚度之比例。
  10. 如申請專利範圍第8項所述之BSI影像感測器，其中該摻雜層的頂部係接近該背面並且係在該深溝渠隔離之間。
TW104139512A 2014-11-26 2015-11-26 影像感測裝置及其製造方法 TWI594407B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/554,629 US9385156B2 (en) 2014-11-26 2014-11-26 Method of manufacturing a back side illuminated (BSI) image sensor

Publications (2)

Publication Number Publication Date
TW201631751A TW201631751A (zh) 2016-09-01
TWI594407B true TWI594407B (zh) 2017-08-01

Family

ID=56010995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139512A TWI594407B (zh) 2014-11-26 2015-11-26 影像感測裝置及其製造方法

Country Status (3)

Country Link
US (1) US9385156B2 (zh)
KR (1) KR101864476B1 (zh)
TW (1) TWI594407B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510788B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US11295962B2 (en) 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors
JP2020047616A (ja) 2018-09-14 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR102663165B1 (ko) 2019-01-07 2024-05-09 삼성전자주식회사 이미지 센서의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208049A (en) * 2010-08-10 2012-02-16 Omnivision Tech Inc Backside illuminated image sensor with stressed film
US20130221410A1 (en) * 2012-02-27 2013-08-29 Samsung Electronics Co., Ltd. Unit pixel of image sensor and image sensor including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
KR20070066473A (ko) * 2005-12-22 2007-06-27 매그나칩 반도체 유한회사 이미지 센서 제조방법
US8440495B2 (en) * 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
JP2009164373A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置
KR20110079329A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20110169991A1 (en) * 2010-01-08 2011-07-14 Omnivision Technologies, Inc. Image sensor with epitaxially self-aligned photo sensors
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
US20130023111A1 (en) * 2011-06-29 2013-01-24 Purtell Robert J Low temperature methods and apparatus for microwave crystal regrowth
CN104067393B (zh) * 2012-01-23 2018-06-12 索尼公司 固态图像拾取装置及其制造方法、以及电子设备
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US9112022B2 (en) * 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208049A (en) * 2010-08-10 2012-02-16 Omnivision Tech Inc Backside illuminated image sensor with stressed film
US20130221410A1 (en) * 2012-02-27 2013-08-29 Samsung Electronics Co., Ltd. Unit pixel of image sensor and image sensor including the same

Also Published As

Publication number Publication date
KR101864476B1 (ko) 2018-06-04
TW201631751A (zh) 2016-09-01
US9385156B2 (en) 2016-07-05
KR20160063257A (ko) 2016-06-03
US20160148969A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
TWI655758B (zh) 影像感測裝置及其製造方法
US10157953B2 (en) Image sensing device and manufacturing method thereof
TWI591810B (zh) 互補式金氧半影像感測器及其形成方法
CN109585476B (zh) Cmos图像传感器及其形成方法
TWI520319B (zh) 半導體裝置及其製造方法
KR20180060969A (ko) 양면 다중 흡수 구조물에 의한 qe 접근법
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
TWI727190B (zh) 積體晶片及其形成方法
US20130234202A1 (en) Image Sensor Isolation Region and Method of Forming the Same
TWI594407B (zh) 影像感測裝置及其製造方法
TWI613816B (zh) 半導體裝置及其製造方法
TW201727269A (zh) 影像感測器裝置及方法
CN103493202A (zh) 固体摄像装置及其制造方法
CN106972037A (zh) 半导体器件及其形成方法
US9673248B2 (en) Image sensing device and manufacturing method thereof
TWI543353B (zh) 影像感測器及其形成方法
CN106972035B (zh) 图像传感器及图像传感器制作方法
US10163966B2 (en) Image sensing device and manufacturing method thereof
KR101543514B1 (ko) 이미지 센서 디바이스 및 방법
TW201640612A (zh) 高介電係數介電層形成方法、影像感測裝置與其製造方法
TW201530750A (zh) 一種透過植入氮而質變多晶矽層之方法
TWI541988B (zh) 半導體元件及其製法
TWI685959B (zh) 影像感測器及其製造方法
CN104051477B (zh) 图像传感器件及方法
TWI775332B (zh) 背照式影像感測器及其製造方法