TWI594086B - 用於光阻回流溫度提升之直流疊加固化 - Google Patents

用於光阻回流溫度提升之直流疊加固化 Download PDF

Info

Publication number
TWI594086B
TWI594086B TW104123807A TW104123807A TWI594086B TW I594086 B TWI594086 B TW I594086B TW 104123807 A TW104123807 A TW 104123807A TW 104123807 A TW104123807 A TW 104123807A TW I594086 B TWI594086 B TW I594086B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
curing
patterned photoresist
photoresist layer
Prior art date
Application number
TW104123807A
Other languages
English (en)
Other versions
TW201621479A (zh
Inventor
尼哈爾 莫漢蒂
高明輝
劉其俊
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201621479A publication Critical patent/TW201621479A/zh
Application granted granted Critical
Publication of TWI594086B publication Critical patent/TWI594086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

用於光阻回流溫度提升之直流疊加固化
本發明係關於半導體處理，而更具體而言，係關於用於使可處理的材料層在基板上固化之方法及設備。
可處理的材料之固化在光微影中係為常見的操作。在材料處理方法中(如：光微影)，產生圖案化層涉及將輻射敏感性材料(如：光阻)之薄層塗佈於基板之上表面。該輻射敏感性材料轉變為圖案化遮罩，其可用於蝕刻或將圖案轉移至基板上之下方層。該輻射敏感性材料之圖案化一般涉及使用如光微影系統，藉由輻射源通過初縮遮罩(及相關的光學儀器)而曝光至該輻射敏感性材料上。該曝光之後，接著後續為使用顯影溶劑來移除該輻射敏感性材料之經輻射照射的區域(當在正光阻之例子中時) ，或未經輻射照射的區域(當在負光阻的例子中時)。
使用光阻塗層一般包含烘烤。有機膜之烘烤(固化)對於用於積體電路之製造過程係為關鍵。該過程一般被稱為塗佈後烘烤(post apply bake)或PAB。一般的膜包含頂部塗佈阻障層(TC, top coat barrier layers)、頂部抗反射塗層(TARC, top coat antireflective layers)、底部抗反射塗層(BARC, bottom antireflective layers)、成像層 (PR 或光阻)、及用於停止蝕刻之犧牲與阻障層(硬質遮罩)。膜之固化通常亦包含曝光後烘烤(PEB, post exposure bake)。該烘烤過程之時間與溫度用於趕出溶劑並將該膜固化或硬化，藉此在將電路特徵蝕刻進入基板之前，定義出該膜在界定該等特徵之曝光及曝光後顯影時之特性。此類膜之熱處理可達成後續圖案化光阻之使用及處理。
使用光微影以使光阻層圖案化具有比例縮放的限制。隨著該圖案化佈局之臨界尺寸接近微影裝置之解析度限制，光鄰近效應(OPE, optical proximity effects)開始影響遮罩上的特徵轉移至輻射敏感性材料之層的方式，而使該遮罩及實際佈局圖案開始產生差異。換言之，光微影本身無法使圖案如期望或指定般的微小。已為人所知之能達成較小特徵部之圖案化的技術之一為定向自組裝(DSA, directed self-assembly)。
DSA涉及使用嵌段共聚物(BCP, block copolymers)來界定在光微影的圖案化層內之較小的圖案。一般而言，BCP係由兩股以共價鍵連接在一起之化學性上相異的聚合物(如：聚甲基丙烯酸甲酯(PMMA, Poly Methyl Methacrylate)、及聚苯乙烯(PS, polystyrene))所組成，其被旋轉塗佈在基板上。接著藉由加熱該BCP來活化自組裝。此類加熱引發該自組裝過程，其中該無定向之BCP重新配置而使此類聚合物股可盡可能形成微域(micro domain)。此相分離及組裝由表面構形或化學引導圖案所引導，且接著可導致不同的結構，如線狀及柱狀。如此的技術可降低光微影界定之圖案之尺寸或使光微影界定之圖案倍增。
然而，使用DSA來縮小光阻圖案的一挑戰為：該圖案化光阻層無法在該聚合物之加熱或固化過程後保全下來。例如，可將光阻層圖案化以界定洞或渠溝之陣列。接著可將該BCP旋轉塗佈以填充該洞或渠溝。接著將該BCP加熱以引發相分離。然而，引發相分離所需之溫度大於該光阻層之玻璃轉移溫度(回流溫度)。當達到該回流溫度，因該光阻開始再次流動，而該光阻喪失其實體形狀，因此其填充洞/渠溝且與BCP混合。
本說明書中之技術包含方法，其用於使材料(如光阻)層在基板上固化而達到相對較大之抗熱回流性，以致使成功的定向自組裝。一實施例包含使材料層在基板上固化之方法。該方法包含接收具有圖案化光阻層的基板。該基板被安置於電容耦合電漿系統的處理腔室中。藉由將負極性直流的功率耦合至該電漿處理系統的頂部電極，以電子通量處理該圖案化光阻層。該電子通量自該頂部電極加速，帶有充分的能量以通過電漿，並撞擊該基板，而使該圖案化光阻層改變物理特性。物理特性可包含回流溫度的提升。接著可將BCP膜分配於該圖案化光阻層之上，該圖案化光阻層現具有相對較高之回流溫度。
舉例而言，此類技術可使負型顯影劑光阻可用於DSA圖案化。
當然，如本說明書中所描述之不同步驟的論述順序以清楚明確為目的來呈現。一般而言，該等步驟可以任何合適的順序來實施。此外，雖然本說明書中各個不同的特徵、技術、配置等可論述於本揭露內容中的不同位置，其用意在於各個概念可各自獨立執行或互相組合來執行。因此，可以許多不同的方式來實施或考量本發明。
應注意本發明內容部分不具體說明本揭露內容或所請發明之各個實施例及/或漸增新穎態樣。反而，本發明內容僅提供不同實施例之初步的討論及優於習知技術之新穎性的對應要點。對於本發明及實施例之額外的細節及/或合理的觀點，讀者將被導引至本揭露內容之實施方式部分及對應之圖，如以下進一步討論。
本說明書中之技術包含方法，其用於使材料(如光阻)層在基板上固化而達到相對較大之抗熱回流性，以致使成功的定向自組裝。一實施例包含使材料層在基板上固化之方法。此類材料可包含正型光阻、及甚至是負型光阻。
負型顯影劑(NTD, Negative Tone Developer)光阻(PR, photo resists)已成為針對使用嵌段共聚物(BCP, block copolymers)之定向自組裝(DSA, directed self-assembly)的特定應用之光阻的選擇。尤其，藉由圖案磊晶法(graphoepitaxy)的手段，NTD可用於產生用於BCP的DSA之樣板。利用NTD光阻的一挑戰為BCP塗佈前的固化。通常指定用於BCP固化之溫度大約為210℃。由於典型的NTD光阻約於190℃時回流，所以如此會造成問題。因此，目前而言，將BCP固化而不使NTD回流係為不可能的。回流會破壞由光阻所界定之圖案或導件，其意指無結構可引導自組裝。
本說明書中之技術包含執行光阻之直流疊加(DCS, Direct Current Superposition)處理，而使回流光阻的回流溫度提升至高於既定BCP的固化溫度之值。在一實施例中，在NTD光阻上執行DCS處理，導致超過225℃或更高的回流溫度。在某些處理中，光阻之回流溫度可超出250℃。換言之，使用DCS係將NTD光阻之玻璃轉移溫度自約190℃提升至約250℃或更高。此類技術因而使DSA應用能進行，如BCP孔/洞在實體光阻上縮小。此類技術亦可使NTD光阻上之圖案磊晶法能進行，以於相應之BCP活化溫度促進BCP退火。此為重大發現。由於負型光阻之玻璃轉移溫度(glass-liquid transition temperature, Tg)較高，因此相對於正型光阻，通常選擇負型光阻來使用。在某種程度上，從整體觀點而言，對於臨界孔洞之應用，使用負型顯影光阻較佳。然而負型光阻之Tg顯著地低於用於BCP退火的通常建議之Tg，而使DSA具挑戰性或無法進行。
現參照圖1至8，將說明依據本說明書中之實施例的例示性圖案化方法。圖1顯示待圖案化之範例基板的橫剖面側視圖。其包含基板105、矽層110、遮罩層115、及光阻層120。應注意，任何數量的材料/層皆可被選為在光阻層120下方之層。為便於描述本說明書中之實施例，已將一些下方層命名。亦可使用其他習知與光微影一起使用的層，如抗反射塗層。藉由在如半導體製程中習知使用的塗佈機-顯影機工具中將液態光阻劑旋轉塗佈，光阻層120可塗佈於基板上。以光阻層120塗佈該基板後，且在塗佈後烘烤(PAB, post application bake)之後，該基板係準備好進行光微影曝光。接著，使用初縮遮罩或光罩、及曝光工具，使該基板對光或輻射之圖案曝光。對輻射之圖案曝光引起化學性的改變，其在該光阻中產生潛在圖案。
該光阻中之潛在圖案接著化學性地顯影以顯露圖案化光阻層121A，其界定出表面構形。該表面構形可包含渠溝、洞、孔等。本說明書中之方法包含接收具有圖案化光阻層121A之基板，該光阻層界定出相較於潛在圖案化層之表面構形。
接著將該基板安置於電容耦合電漿系統之處理腔室中。圖11及圖12繪示例示性的電容耦合電漿系統，其將詳加描述於下。使用該電漿處理系統，以電子通量來處理圖案化光阻層121A。該電子通量係藉由在電漿存在的情況下，將負極性直流功率與該電漿處理系統之頂部電極耦合而產生。該電子通量自頂部電極加速，帶有充分的能量以通過該電漿並撞擊該基板(圖案化光阻層121A)，而使該圖案化光阻層121A之物理特性改變。
圖3描繪電子通量177，顯示電子及粒子自上部電極170移動，通過電漿175，且最終撞擊該圖案化光阻層。圖案化光阻層121B帶有已改變的物理特性，其現可使包含DSA操作的後續處理能進行。該電漿可由流入該處理腔室的各種製程氣體及/或氣體混合物來產生。製程氣體可包含氫氣、及一惰性氣體。在其他實施例中，該製程氣體包含氮氣、及一惰性氣體，如氬氣。製程氣體的選擇可基於受處理之光阻材料的類型。
該圖案化光阻層之物理特性的改變可包含：相較於以電子通量處理之前，回流溫度提升。因此，相較於圖案化光阻層121A，圖案化光阻層121B具有較高的回流溫度。此改變亦可被認為是：相較於以電子通量處理前的狀態，玻璃轉移溫度提升。在某些實施例中，該玻璃轉移溫度提升至高於210℃。在其他實施例中，該玻璃轉移溫度提升至高於250℃或更高。
在圖案化光阻層121B現於DSA處理溫度時為抗回流的情況下，隨後的圖案化操作可順利繼續進行。BCP膜130可分配(通常以液體形式)於圖案化光阻層上。該膜可填充由圖案化光阻所界定之渠溝及孔，如圖4中所示。在一實施例中，BCP包含聚苯乙烯與聚甲基丙烯酸甲酯(PS-PMMA, polystyrene and Poly Methyl Methacrylate)。
在塗佈BCP的情況下，可執行相分離之活化作用。通常，該基板加熱至預定的活化溫度。作為一非限定性實例，某些BCP需加熱至約210-220℃。在該溫度下，每一聚合的單體可微相分離以形成交替的奈米結構(通常為線狀或柱狀)。圖5A顯示在該渠溝或洞內，PMMA132形成位於該渠溝或洞之中心的結構，而PS131形成在PMMA132周圍的結構。圖5B顯示被填充之洞的例示性應用之橫剖面透視圖。應注意PMMA132具有約為該洞直徑的一半之直徑。以這樣的方式，洞(或渠溝)的圖案可加倍。應注意DSA可用於在洞或渠溝內形成多個交替的奈米規模結構。
在兩個不同的聚合物微分離的情況下，選擇性蝕刻(濕式或乾式)操作可移除該聚合物其中之一者。圖6顯示PMMA132結構已被移除。洞或渠溝有效地縮小或減少尺寸，另一蝕刻操作可將該加倍的圖案(或降低臨界尺寸的圖案)轉移至下方的結構，如遮罩層115，如圖7中所示。該光阻及聚合物層接著可被洗掉，留下經圖案化的遮罩層115，如圖8中所示。 在該圖案化的遮罩層位於適當位置的情況下(具有期望的臨界尺寸)，一或更多的下方層可被蝕刻。
圖9A、9B、及9C描繪在約190℃時，未處理之圖案化光阻層。應注意，隨著加熱時間增加，圖9A中所界定之洞開始崩塌。圖9B顯示被部分填充的洞，而接著圖9C繪示被填充的洞。在洞被填充的情況下，由於無圖形化的表面構形可容納或引導該BCP的自組裝，因此無法順利進行DSA。
然而，圖10A、10B、及10C描繪已在電漿腔室中經DCS處理之例示性的圖案化光阻。該等圖的發展過程顯示即使在已加熱至約250℃之後，仍無回流發生。因此，提高該光阻的玻璃轉移溫度使得能使用該光阻來承受額外的加熱處理。此對於使用DSA以縮小洞或線條係有利的，但圖案磊晶法主要係用於洞。因此本說明書中之技術可達成DSA加倍圖案化或縮小洞的臨界尺寸。
該DCS處理可於電容耦合電漿(CCP, capacitively-coupled plasma)處理系統內執行，其通常在兩個相對的、平行的板(一上部電極及一下部電極)之間形成電漿。通常基板支撐於該下部電極之上、或基板支撐體(其置於該下部電極正上方)之上。將負直流電(DC)施加至上部電極，接著吸引正電荷物種朝向該電極。該電極由理想的導電材料所製成，或以理想的導電材料塗佈。通常該導電材料為矽，但可使用其他材料(如：鍺)用於特定的應用。
圖11及12為平行板CCP處理系統之示意圖。上部電極170置於基板105置放之處的對面。上部電極170可包含電極板171，其可為可拆卸的。基板105置於下部電極172之上、或於緊接下部電極172之上的支撐體之上。製程氣體傳輸系統未顯示於此。製程氣體可經由噴淋頭電極及/或自側邊腔室進氣口流入該處理腔室中。CCP處理腔室係已被熟知，而因此並非此類系統所有的特徵部及元件皆描述於本說明書中。
CCP處理腔室有兩種基本電性配置。在每一配置中有產生並維持來自製程氣體的電漿之電源射頻(RF, radio frequency)功率，且亦有偏壓RF功率，其可為選擇性地被施加，以非等向性地吸引電漿物種朝向被處理之基板。常見的電源射頻功率可施加於60 MHz或更高(甚至特高頻(VHF, very high frequencies))，而常見的偏壓頻率為13 MHz或2 MHz，然而其他頻率可用於特定的應用。圖11中顯示，在一配置中，因為電源功率175施加至上部電極170，而偏壓功率176施加至下部電極172(包含基板的電極)，電源功率175與偏壓功率176解耦合。在圖12中，電源RF功率175 (高頻)與偏壓RF功率176(低頻)兩者皆施加至下部電極172。在任一種配置中，負直流電壓181可施加至上部電極170，且對於已具有一電源功率及可能具有一偏壓功率之CCP系統而言，負直流電壓181可被認為係疊加的直流電壓。因此，此技術可描述為直流疊加(DCS, direct current superposition)。
作為一非限制性實例，施加之直流電壓可為約1千伏特(kV, kilovolt)，電流約為每平方公分2.5毫安培。當負直流電壓施加至上部電極時，該上部電極吸引存在於該平行板電極之間的電漿內之正電離子。朝上部的電極板171加速之該等正電離子具有足夠的能量，以致撞擊上部的電極板171之後，該等正電離子即產生二次電子，亦濺射該矽之若干者。所產生之該等二次電子接著藉由(離開)該負直流電壓而加速，接受足夠的能量以完全移動通過該電漿，並撞擊在下方的基板105。該等電子因具有約1千電子伏特(keV)的能量(或更多)，其可輕易地通過該電漿及晶圓鞘。該等電子可稱為彈道電子。該等電子可以充分的能量撞擊該基板以通過(進入) 厚度為數百奈米之基板層。
在其中電極板171為矽製成的一實施例中，自上部電極濺射之矽原子可沉積於下方的該晶圓上。電極板171應自導電材料中選擇，以使能產生彈道電子束。任何數量的製程氣體皆可用於產生用於基板之DCS處理的電漿。舉例而言，氮及氬離子具有足夠的能量以輕易地濺射矽電極。在許多應用中，惰性氣體可單獨使用或與其他氣體結合使用。舉例而言，可使用氬及氫或氮之混合物。對於固化應用而言，氬及氮之混合物可產生有利的結果。
應注意由於此技術會消耗上部電極，該上部電極在特定的使用量或特定的消耗程度之後需替換。因此，使用電極板可幫助維護。應注意其他導電材料(通常為金屬)可作為該上部電極使用，但原子無論來自哪種被選擇的導電材料，其將最有可能濺射並沉積於下方的基板之上。在半導體工業中，許多沉積在晶圓上的金屬在裝置製程方面可能具有負面效應、或受到腐蝕，但在習知的製程中，矽沉積一般為無害的材料。亦可使用鍺及其他材料。
該電子通量(彈道電子或電子束)可產生各種光阻之化學基團的懸鍵，其可使該光阻交聯，因而改變該光阻之物理特性。氧化物層可由該DCS處理而形成。起初，由於矽的濺射，純矽之層在該基板表面上成長，但當該基板一離開該蝕刻處理腔室，進入有氧環境(真空腔室外)，該純矽層會立刻或快速地氧化並形成矽氧化物層。該矽氧化物層接著亦可作為保護層。此負極性直流耦合造成頂部電極之濺射。然而，可控制濺射的量以造成矽沉積於基板上之特定的厚度(12nm、6 nm、2nm等)，如此的厚度足以幫助保護下方的光阻層。
在先前的敘述中已提出特定的細節，如本說明書中所使用之處理系統的特定幾何結構及各種用於其中的元件與製程之說明。然而應瞭解，在背離該等特定細節的其他實施例中仍可實施本說明書中的技術，且此類細節係為解釋本發明而非限制本發明。本說明書中所揭露之實施例可參照隨附的圖示加以說明。類似地，為了解釋本發明，提出特定的數字、材料、及配置以提供透徹的了解。然而，不需此類特定細節即可實施該等實施例。具有實質上相同功能結構的元件以相同的參照符號表示，而因此任何多餘的敘述可被省略。
各種技術已被敘述為多個分離的操作以幫助了解各種實施例。敘述之順序不應被視為暗指這些操作必須順序相依。更確切地，該等操作係不需依出現的順序實施。可以不同於所敘述之實施例的順序來實施所敘述之操作。在額外的實施例中可實施各種額外的操作，與/或省略所敘述之操作。
本說明書中所使用之「基板」或「目標基板」一般指涉依據本發明的被處理之物。該基板可包含裝置的任何材料部分或結構，特別指半導體或其他電子裝置，且可為，舉例而言，基座基板結構，如半導體晶圓、或基座基板結構之上或覆蓋該基座基板結構之層，如薄膜。因此，此處並不將基板限定於任何特定的基座結構、下方層或上方層、圖案化或非圖案化，而是意指基板係包含任何此類層或基座基板，及任何層及/或基座基板之組合。此處的描述可能參考特殊類型之基板，但僅以說明性為目的。
熟習該相關技術者亦可瞭解上述技術之操作可進行許多變化而仍達到與本發明相同之目的。此類變化意指涵蓋於本揭露內容之範圍。就此而言，前述之本發明實施例並非意指限制。確切而言，本發明之實施例的任何限制列於以下申請專利範圍中。
105‧‧‧基板
110‧‧‧矽層
115‧‧‧遮罩層
120‧‧‧光阻層
121A‧‧‧圖案化光阻層
121B‧‧‧圖案化光阻層
130‧‧‧嵌段共聚物膜
131‧‧‧聚苯乙烯
132‧‧‧聚甲基丙烯酸甲酯
170‧‧‧上部電極
171‧‧‧電擊板
172‧‧‧下部電極
175‧‧‧電源功率
176‧‧‧偏壓功率
177‧‧‧電子通量
179‧‧‧電漿
181‧‧‧負直流電壓
參照以下連同隨附之圖示一併考量之實施方式，將可更加容易地透徹理解本發明之各種實施例及伴隨其中之許多優點。該等圖示並不一定按照比例，反而將重點置於繪示該特徵、原則、及概念。
圖1至8為橫剖面圖，其顯示依據本說明書揭露之實施例的例示性圖案化方法之變化過程。
圖9A至9C繪示俯視圖，其描繪光阻回流至所界定之洞中的發展過程。
圖10A至10C繪示俯視圖，其描繪經電子束處理之光阻及其對於基於加熱之回流的抗性。
圖11至12係為與本說明書中的實施例一起使用之電漿處理系統的示意圖。
105‧‧‧基板
110‧‧‧矽層
115‧‧‧遮罩層
121B‧‧‧圖案化光阻層
170‧‧‧上部電極
177‧‧‧電子通量
179‧‧‧電漿

Claims (19)

  1. 一種使材料層在基板上固化之方法，該方法包含：接收具有圖案化光阻層的基板；將該基板安置於電容耦合電漿系統的處理腔室中；藉由將負極性直流功率耦合至該電容耦合電漿系統的頂部電極，以電子通量處理該圖案化光阻層，該電子通量自該頂部電極加速，帶有充分的能量以通過電漿，並撞擊該基板，而使該圖案化光阻層改變物理特性，其中該圖案化光阻層之物理特性的改變包含：相較於以該電子通量處理之前，回流溫度提升；及將嵌段共聚物之膜分配於該圖案化光阻層之上。
  2. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該圖案化光阻層之物理特性的改變包含：相較於以該電子通量處理之前，玻璃轉移溫度提升。
  3. 如申請專利範圍第2項之使材料層在基板上固化之方法，其中該玻璃轉移溫度係提升至高於210℃。
  4. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該電漿係由流入該處理腔室之製程氣體而產生。
  5. 如申請專利範圍第4項之使材料層在基板上固化之方法，其中該製程氣體包含氫氣及一惰性氣體。
  6. 如申請專利範圍第4項之使材料層在基板上固化之方法，其中該製程氣體包含氮氣及一惰性氣體。
  7. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該圖案化光阻層由負型光阻產生。
  8. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該圖案化光阻層由正型光阻產生。
  9. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該圖案化光阻層界定多個孔洞。
  10. 如申請專利範圍第9項之使材料層在基板上固化之方法，其中該等所界定之孔洞具有一選定之臨界尺寸，其致使來自預定之嵌段共聚物材料的指定數量之分段。
  11. 如申請專利範圍第9項之使材料層在基板上固化之方法，其中該等所界定之孔洞具有一選定之臨界尺寸，其使用圖案磊晶法定向自組裝操作，致使來自預定的嵌段共聚物材料之指定數量的相分離之分段。
  12. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該圖案化光阻層界定多個渠溝。
  13. 如申請專利範圍第1項之使材料層在基板上固化之方法，更包含烘烤在該圖案化光阻層之上的該嵌段共聚物之膜。
  14. 如申請專利範圍第1項之使材料層在基板上固化之方法，更包含使該嵌段共聚物之相分離活化以形成不同的聚合物特徵部，其中使相分離活化包含：將該基板加熱至足以使共聚物分開的溫度，以導致自組裝的圖案。
  15. 如申請專利範圍第14項之使材料層在基板上固化之方法，更包含將該自組裝的圖案之至少一部份轉移至下方層。
  16. 如申請專利範圍第1項之使材料層在基板上固化之方法，更包含：經由熱處理而使使該嵌段共聚物之膜退火，該熱處理活化該嵌段共聚物之膜的自組裝，使得該嵌段共聚物之膜分離為第一聚合物及第二聚合物；及選擇性地移除第二聚合物，以使第一聚合物界定第二圖案。
  17. 如申請專利範圍第16項之使材料層在基板上固化之方法，更包含經由蝕刻製程將該第二圖案轉移至下方層。
  18. 如申請專利範圍第1項之使材料層在基板上固化之方法，其中該電容耦合電漿系統包含互相面對之兩電極板的平行板配置。
  19. 一種使材料層在基板上固化之方法，該方法包含：接收具有圖案化光阻層的基板；將該基板安置於電容耦合電漿系統的處理腔室中；在該處理腔室中於基板上方產生電漿，並將負極性直流功率施加至該電容耦合電漿系統之上部電極，而使一束彈道電子撞擊該基板，該彈道電子產生自該上部電極；維持該負極性直流功率一段持續時間，該持續時間足以提升該圖案化光阻層之玻璃轉移溫度；及將嵌段共聚物之膜分配於該圖案化光阻層之上。
TW104123807A 2014-07-25 2015-07-23 用於光阻回流溫度提升之直流疊加固化 TWI594086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/340,721 US9520270B2 (en) 2014-07-25 2014-07-25 Direct current superposition curing for resist reflow temperature enhancement

Publications (2)

Publication Number Publication Date
TW201621479A TW201621479A (zh) 2016-06-16
TWI594086B true TWI594086B (zh) 2017-08-01

Family

ID=55165956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123807A TWI594086B (zh) 2014-07-25 2015-07-23 用於光阻回流溫度提升之直流疊加固化

Country Status (3)

Country Link
US (1) US9520270B2 (zh)
KR (1) KR102310841B1 (zh)
TW (1) TWI594086B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11886121B2 (en) * 2019-08-30 2024-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming patterned photoresist
JP7340396B2 (ja) * 2019-09-24 2023-09-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11837471B2 (en) 2019-12-17 2023-12-05 Tokyo Electron Limited Methods of patterning small features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100294740A1 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
US20110059616A1 (en) * 2009-09-08 2011-03-10 Tokyo Electron Limited Method for processing a target object

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503693B1 (en) * 1999-12-02 2003-01-07 Axcelis Technologies, Inc. UV assisted chemical modification of photoresist
US7670760B2 (en) * 2006-03-06 2010-03-02 Freescale Semiconductor, Inc. Treatment for reduction of line edge roughness
US7767099B2 (en) * 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
US20100081285A1 (en) * 2008-09-30 2010-04-01 Tokyo Electron Limited Apparatus and Method for Improving Photoresist Properties
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US7993937B2 (en) * 2009-09-23 2011-08-09 Tokyo Electron Limited DC and RF hybrid processing system
US20130267097A1 (en) * 2012-04-05 2013-10-10 Lam Research Corporation Method and apparatus for forming features with plasma pre-etch treatment on photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100294740A1 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
US20110059616A1 (en) * 2009-09-08 2011-03-10 Tokyo Electron Limited Method for processing a target object

Also Published As

Publication number Publication date
TW201621479A (zh) 2016-06-16
KR102310841B1 (ko) 2021-10-07
US9520270B2 (en) 2016-12-13
US20160023238A1 (en) 2016-01-28
KR20160012932A (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
US10438797B2 (en) Method of quasi atomic layer etching
US9595441B2 (en) Patterning a substrate using grafting polymer material
US8398868B2 (en) Directed self-assembly of block copolymers using segmented prepatterns
US8114306B2 (en) Method of forming sub-lithographic features using directed self-assembly of polymers
TWI631434B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
US9760008B2 (en) Direct current superposition freeze
TW201044439A (en) Method for reducing tip-to-tip spacing between lines
US9733566B2 (en) Spin-on layer for directed self assembly with tunable neutrality
TWI594320B (zh) 形成圖案之方法
KR20100014768A (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
TWI594086B (zh) 用於光阻回流溫度提升之直流疊加固化
KR20170086509A (ko) 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조
US20160246171A1 (en) Method for Patterning Using a Composite Pattern
JP2018160537A (ja) パターン形成方法
KR100650892B1 (ko) 포토레지스트막패턴 형성방법
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch
KR20060122270A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees