TWI585944B - 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ） - Google Patents

在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ） Download PDF

Info

Publication number
TWI585944B
TWI585944B TW103120535A TW103120535A TWI585944B TW I585944 B TWI585944 B TW I585944B TW 103120535 A TW103120535 A TW 103120535A TW 103120535 A TW103120535 A TW 103120535A TW I585944 B TWI585944 B TW I585944B
Authority
TW
Taiwan
Prior art keywords
asic
mems
interconnects
active side
cavity
Prior art date
Application number
TW103120535A
Other languages
English (en)
Other versions
TW201515189A (zh
Inventor
吉拉德 歐弗納
特羅斯登 梅耶爾
倫哈德 曼科普夫
克里斯坦 吉瑟勒
安卓斯 奧古斯汀
Original Assignee
英特爾Ｉｐ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾Ｉｐ公司 filed Critical 英特爾Ｉｐ公司
Publication of TW201515189A publication Critical patent/TW201515189A/zh
Application granted granted Critical
Publication of TWI585944B publication Critical patent/TWI585944B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/10—Microfilters, e.g. for gas or fluids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Gyroscopes (AREA)

Description

在特殊應用積體電路(ASIC)上之微機電系統(MEMS) 發明領域
本揭示案之實施例大體而言係關於電子裝置組件領域，且更具體而言，係關於用於組裝用於行動裝置之封裝之方法及設備。
發明背景
微機電系統(MEMS)為全球半導體行業中之發展領域。MEMS組件及感測器可用於快速發展之行動電話及平板電腦產業中。在許多產品中，MEMS可與分開的蓋/帽元件導線結合。蓋/帽元件可增加MEMS之封裝尺寸，且需要可增加封裝之總成本之額外製造步驟。
依據本發明之一實施例，係特地提出一種封裝總成，其包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對之一非作用側；一微機電系統(MEMS)，其具有一作用側及一非作用側；以及一或多個互連件；其中該MEMS經由該一或多個互連件直接耦接至該ASIC；且其中該MEMS、該ASIC及該一或多個互連件在該 MEMS、該ASIC與該一或多個互連件之間形成一空腔。
100、200、300、400、500、600、700、800、900‧‧‧封裝
105、205、305、505、805‧‧‧MEMS
110、210、310、410、510、610、710、810、910‧‧‧ASIC
115、215、315‧‧‧互連件
203、785、903‧‧‧空腔
220、320、520、620、720、820、821、920‧‧‧作用側
225、325、625、725、825、826、925‧‧‧非作用側
230、235‧‧‧MEMS觸點
240、245‧‧‧ASIC觸點
255‧‧‧焊球
330、335‧‧‧重新分佈層/RDL
340、440、540、640、740、840、940‧‧‧MEMS結構
345、445、545、645、645a、745、845a、845b、945‧‧‧封裝級互連件
430、530‧‧‧RDL/TSV
430a、430b、630、630a、730、830、930、930a‧‧‧RDL
430c、560、860‧‧‧TSV
470、570‧‧‧第一側
475、575‧‧‧第二側
565‧‧‧結合導線
680‧‧‧模製化合物
980‧‧‧包塑材料/前側模製材料
990‧‧‧底層填充材料
1000、1010‧‧‧步驟
1100‧‧‧計算裝置
1102‧‧‧母板
1104‧‧‧處理器
1106‧‧‧通訊晶片
1152‧‧‧外殼
圖1例示出根據實施例之具有與特殊應用積體電路(ASIC)耦接之互連件之MEMS的自上而下視圖。
圖2例示出根據實施例之與ASIC通訊地耦接之MEMS之作用側的示例性組態。
圖3、圖4、圖5、圖6、圖7、圖8及圖9例示出根據實施例之多MEMS ASIC的實例。
圖10例示出根據實施例之用於製造具有MEMS之封裝的流程圖。
圖11示意性地例示出根據實施例之計算裝置。
較佳實施例之詳細說明
如以上所指出，在現有封裝中，MEMS可與蓋/帽元件耦接，該蓋/帽元件又可與ASIC耦接。蓋/帽元件可增加封裝之成本及製造複雜性。在本文所述之實施例中，MEMS可替代地直接與ASIC耦接。具體而言，MEMS可與互連件耦接，或另外包括互連件。互連件可直接耦接至ASIC。MEMS、互連件及ASIC可形成空腔，使得MEMS之作用側在該空腔內。在一些實施例中，多個MEMS可與相同ASIC耦接。本文所揭示之此等實施例及其他實施例可提供具有較小的尺寸以及降低的成本及較快的製造時間之優點。
在以下詳細描述中，參照形成詳細描述之一部分 之附圖，在附圖中相同數字始終表示相同部分，且在附圖中係以可實踐本揭示案之主題的例示實施例之方式來展示。應理解，可利用其他實施例，且在不脫離本揭示案之範疇的情況下可進行結構改變或邏輯改變。因此，將不以限制性意義來看待以下詳細描述，且實施例之範疇係由所附申請專利範圍及其等效物界定。
出於本揭示案之目的，用語「A及/或B」意味(A)、(B)或(A及B)。出於本揭示案之目的，用語「A、B及/或C」意味(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
描述可使用基於透視之描述，諸如頂部/底部、內部/外部、上方/下方等。此類描述僅用以便於論述，且不欲將本文所述之實施例之應用限制於任何特定定向。
描述可使用用語「在一實施例中」或「在實施例中」，該等用語可各自代表相同或不同實施例中之一或多個。此外，如關於本揭示案之實施例所使用，「包含」、「包括」、「具有」等詞為同義的。
「與...耦接」一詞連同其派生詞可使用於本文中。「耦接」可意味以下描述中之一或多個。「耦接」可意味兩個或兩個以上元件直接實體接觸或電氣接觸。然而，「耦接」亦可意味兩個或兩個以上元件彼此間接地接觸，但仍然彼此協作或相互作用，且可意味一或多個其他元件耦接或連接在據說為彼此耦接之元件之間。「直接耦接」一詞可意味兩個或兩個以上元件直接接觸。
在各種實施例中，用語「形成、沈積或以其他方式安置在第二特徵上之第一特徵」可意味該第一特徵形成、沈積或安置在特徵層上，且該第一特徵之至少一部分可與該第二特徵之至少一部分直接接觸(例如，直接實體接觸及/或電氣接觸)或間接接觸(例如，在該第一特徵與該第二特徵之間具有一或多個其他特徵)。
可以最有助於理解所請求標的之方式將各種操作依次描述為多個離散的操作。然而，描述之順序不應解釋為暗示此等操作必需依賴於順序。
如本文所使用，「模組」一詞可代表以下各者，為以下各者之部分或包括以下各者：執行一或多個軟體或韌體程式之ASIC、電子電路、處理器(共享處理器、專屬處理器或處理器組)及/或記憶體(共享記憶體、專屬記憶體或記憶體組)，組合邏輯電路及/或提供所述功能性之其他適合組件。
圖1描繪包括直接與ASIC 110耦接之MEMS 105的封裝100之實例的自上而下視圖。使用虛線例示出ASIC 110，以指示MEMS在圖1中為透明的，以避免模糊諸如MEMS 105之下層元件。如圖1中所示，MEMS 105可比ASIC 110小，但在其他實施例中，MEMS 105可為與ASIC 110相同的尺寸或比該ASIC大。MEMS 105可與互連件115耦接或包括該互連件。在實施例中，互連件115可由電中性材料或絕緣材料構造，該電中性材料或絕緣材料諸如非導電膏(NCP)、非導電膜(NCF)、絕緣晶粒附著膜(DAF)或一些其 他電中性材料或絕緣材料。在其他實施例中，互連件115可由諸如倒裝晶片焊接(FC焊接)或任何其他導電膏之導電材料構造。如圖1中所示，互連件115可比MEMS 105或ASIC 110中之一者或兩者小。然而，在其他實施例中，互連件115可為與MEMS 105及/或互連件115相同的尺寸。在一些實施例中，互連件115可為大體上矩形或正方形，而在其他實施例中，互連件115可具有不同的形狀，諸如大體上圓形形狀、三角形形狀或一些其他形狀。在一些實施例中，互連件115可通常為單件材料，而在其他實施例中，互連件115可為多個材料，例如融合在一起以形成單個形狀之諸如多個焊球之多個元件。
例如ASIC 110之ASIC可為ASIC晶粒。例如，ASIC 110可包括嵌入在基板內及/或基板上之一或多個電路，該基板諸如矽、砷化鎵、SiC(碳化矽)石墨烯或任何有機半導體材料。在一些實施例中，ASIC 110可為普通電路，該普通電路可替代地被稱為積體電路。在其他實施例中，ASIC 110可針對特定應用。例如，ASIC 110之電路系統可特定地組配來執行給定處理或功能。在一些實施例中，ASIC 110之電路系統可經特定地組配，使得ASIC 110之功能或處理對應於將要安裝至ASIC 110之MEMS(例如MEMS 105)的類型。儘管ASIC 110一詞在本說明書中用以描述實施例，但在其他實施例中，ASIC可代表處理器、實體記憶體或一些其他組件。
在實施例中，例如MEMS 105之MEMS可為用以 判定MEMS、含有MEMS之封裝或併入封裝之裝置之定向的迴轉儀。在一些實施例中，MEMS可為用以判定MEMS、含有MEMS之封裝或併入封裝之裝置之運動的加速計。在一些實施例中，MEMS可為用以判定在MEMS、含有MEMS之封裝或併入封裝之裝置處或附近之磁場的磁力計。在一些實施例中，MEMS可為用以識別在MEMS、含有MEMS之封裝或併入封裝之裝置處或附近之聲音的麥克風。在一些實施例中，MEMS可為用以濾波電信號之濾波器。在一些實施例中，MEMS可為用以調變或改變電信號之振盪器。在一些實施例中，MEMS可為用以判定諸如在MEMS、含有MEMS之封裝或併入封裝之裝置附近之大氣壓力的壓力之變化之壓力感測器。在一些實施例中，MEMS可為組配來在RFID系統中操作之射頻識別(RFID)晶片。在一些實施例中，MEMS可為組配來發出雜訊之揚聲器。在一些實施例中，MEMS可為一些其他裝置。在實施例中，MEMS可代表晶粒或晶粒之元件。在其他實施例中，MEMS可為通常不被視為或稱為晶粒之組件。
如關於圖1所指出，MEMS 105可耦接至互連件115，而在其他實施例中，MEMS 105可包括互連件115或以其他方式與該互連件整合。或者，ASIC 110可耦接至互連件115，而在其他實施例中，ASIC 110可包括互連件115或以其他方式與該互連件整合。
圖2描繪包括直接與ASIC 210耦接之MEMS 205之封裝200之實例的橫截面側視圖。在實施例中，MEMS 205 可與圖1之MEMS 105類似，且ASIC 210可與圖1之ASIC 110類似。封裝200可進一步包括互連件215，該互連件可與結合圖1之互連件115所描述之實施例一致，且該互連件可經組配來將MEMS 205耦接至ASIC 210。在實施例中，MEMS 205、互連件215及ASIC 210可通常界定空腔203。
在實施例中，MEMS 205可包括作用側220及非作用側225。在實施例中，作用側220可稱為MEMS 205之「前側」且非作用側225可稱為「後側」。在實施例中，MEMS 205之作用側220可包括MEMS 205之處理電路系統(圖2中未展示)及導電的MEMS觸點。在一些實施例中，MEMS觸點可通常在空腔203內，例如MEMS觸點230。在其他實施例中，MEMS觸點可在空腔203外側之MEMS 205之作用側220上或在該作用側內，例如MEMS觸點235。
在實施例中，MEMS 205之電路系統可易受實體中斷及/或電氣中斷影響。在實施例中，MEMS 205之電路系統可包括安置在MEMS 205上或該MEMS內之處理電路、感測器或其他敏感裝置。例如，若MEMS 205之電路系統與例如包塑材料或底層填充材料之另一材料實體接觸，則MEMS 205之電路系統可經受干擾且無法根據需要起作用。因此，可希望空腔203為真空、充滿惰性氣體或為空氣腔。在一些實施例中，空腔可並未由MEMS 205及/或ASIC 210完全密封，且可經組配來例如經由MEMS 205及/或ASIC 210接收聲波，使得聲波可由MEMS 205之作用側220上或該作用側中的諸如麥克風電路系統之電路系統處理。通常， 因為MEMS 205之電路系統可在空腔203內，所以電路系統可由MEMS 205、互連件215及ASIC 210之組合保護以免與其他材料實體接觸。
在實施例中，MEMS 205之作用側220上的電路系統(該電路系統在圖2中未展示)可與MEMS觸點230或235中之一或多個耦接。MEMS觸點235可與可在空腔203外側之ASIC觸點耦接，該等ASIC觸點諸如例如ASIC觸點240。另外或替代地，MEMS觸點230可與空腔203內側之ASIC觸點耦接，該等ASIC觸點諸如例如ASIC觸點245。在實施例中，MEMS觸點230或235及ASIC觸點240或245可經由諸如傳導性焊球之一或多個晶粒級互連件彼此耦接。例如，MEMS觸點230或235可經由諸如焊球255之晶粒級互連件耦接至ASIC觸點240或245，該焊球可經組配來將電信號自MEMS觸點230或235傳遞至ASIC觸點240或245。將理解，儘管將焊球255描繪為大體上圓形的，但在其他實施例中焊球可具有不同的形狀。在實施例中，焊球255可為或可包括錫、鉛、銀或此等材料之一些合金或其他類似材料。在其他實施例中可使用其他適合的晶粒互連結構來耦接MEMS 205及ASIC 210，該等其他適合的晶粒互連結構包括例如凸塊、倒裝晶片式凸塊、支柱等。
如圖2中所示，MEMS 205可藉由互連件215直接與ASIC 210耦接。藉由將MEMS 205直接與ASIC 210耦接且形成空腔203，可實現許多優點。具體而言，ASIC 210可代替以上論述之通常使用的蓋/帽，該蓋/帽通常用以保護 MEMS 205之作用側220。藉由將分開的蓋/帽自封裝200移除，可簡化製造過程，此可導致製造更容易、更快速且更廉價之封裝。
圖3描繪包括MEMS 305之封裝300之實例的橫截面圖，該MEMS可與圖1中之MEMS 105類似。封裝300亦可包括ASIC 310，該ASIC可與圖1中之ASIC 110類似。MEMS 305可藉由互連件315與ASIC 310耦接，該互連件可與圖1中之互連件115類似。在實施例中，MEMS 305及/或ASIC 310可包括MEMS觸點230或235，或ASIC觸點240或245，在圖3中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS 305可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 310耦接，在圖3中為清楚起見未展示該等晶粒級互連件。
在實施例中，ASIC 310可具有作用側320及非作用側325。類似於MEMS 305，ASIC 310之作用側320可包括電路系統，而ASIC 310之非作用側325可不包括電路系統。類似於MEMS，ASIC 310之電路系統可包括安置在ASIC 310上或該ASIC內之處理電路系統、感測器及/或其他敏感裝置。在圖300之封裝300中，MEMS 305及互連件315可與ASIC 310之作用側320耦接。在實施例中，作用側可包括一或多個重新分佈層(RDL)330及335。在實施例中，RDL 330可大體上與ASIC 310之作用側320齊平。另外或替代地，RDL 335可自ASIC 310之作用側320延伸或嵌入在ASIC 310內。在實施例中，互連件315可藉由RDL 330或335中之一或 多個耦接至ASIC 310。在一些實施例中，RDL 330或335可導電且經組配來攜帶電信號。在實施例中，RDL 330或335可包括導電金屬或由導電金屬製成，該導電金屬諸如金、銅、銀或上述各者之一些合金。在一些實施例中(未展示)，RDL 330或335可藉由介電材料或電中性材料或絕緣材料覆蓋，該介電材料或電中性材料或絕緣材料諸如氮化矽、氧化矽、聚醯亞胺或上述各者之一些組合。在其他實施例中，RDL 330或335可由其他適合的導電材料或電中性/絕緣材料組成。
如本文所使用，MEMS 305及互連件315可稱為MEMS結構340。如圖3中所示，封裝300可包括一個以上MEMS結構340。例如，封裝300可包括三個MEMS結構340，該等MEMS結構可彼此電氣隔離，或MEMS結構340中之至少兩個可與ASIC 310電氣連通。在實施例中，MEMS結構340可與RDL 330或335中之一或多個接觸，或直接與ASIC 310耦接。
在實施例中，ASIC 310可與一或多個封裝級互連件345耦接。在實施例中，封裝級互連件345可為焊接材料，該焊接材料諸如關於圖2中之焊球255所論述之焊接材料。在其他實施例中，封裝級互連件345可包括結合導線，該等結合導線可為或可包括銀、銅、金或此等材料之一些其他合金或其他類似材料。在其他實施例中，封裝級互連件345可包括其他適合的互連件結構。如以上所指出，在一些實施例中，RDL 330或335可導電且經組配來攜帶信號。在實 施例中，RDL 330或335可自MEMS結構340攜帶信號穿過RDL 330或335且攜帶至封裝級互連件345。封裝級互連件345亦可導電且經組配來將信號自封裝300攜帶至使用封裝級互連件345將封裝300耦接到之電腦板(例如，諸如母板之電路板)或其他電路(例如封裝基板)。
圖4描繪包括MEMS結構440之封裝400之替代實施例的橫截面圖，該MEMS結構可與圖3中之MEMS結構340類似且包括MEMS及互連件，該MEMS及互連件可分別與MEMS 305及互連件315類似。封裝400亦可包括ASIC 410，該ASIC可與圖3中之ASIC 310類似。在實施例中，MEMS結構440及/或ASIC 410可包括MEMS觸點230或235，或ASIC觸點240或245，在圖4中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS結構440之MEMS可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 410耦接，在圖4中為清楚起見未展示該等晶粒級互連件。
在實施例中，ASIC 410可包括一或多個RDL/TSV 430，以下將進一步詳細描述該一或多個RDL/TSV。在實施例中，MEMS結構440可與ASIC 410之第一側470耦接。在實施例中，一或多個封裝級互連件445可與ASIC410之與第一側470相對之第二側475耦接。在一實施例中，第一側470可為ASIC 410之作用側，該作用側可與圖3之ASIC 310之作用側320類似。在此實施例中，ASIC 410之第二側475可為ASIC 410之非作用側，該非作用側可與圖3之ASIC 310之非作用側325類似。在其他實施例中，第一側470可為ASIC 410 之非作用側，而第二側475可為ASIC 410之作用側。
在實施例中，可藉由一或多個矽通孔(TSV)將信號自ASIC 410之第一側470傳輸至ASIC 410之第二側475，該等矽通孔在圖4中展示為與兩個RDL整合。具體而言，RDL/TSV 430可代表包括ASIC 410之第二側475上的RDL 430a、ASIC 410之第一側470上的RDL 430b，及將兩個RDL 430a及430b彼此耦接之TSV 430c的整合結構。然而，本文為便於參考，將RDL 430a及430b以及TSV 430c稱為單數的RDL/TSV 430。RDL/TSV 430可導電且經組配來自MEMS結構440之MEMS攜帶信號穿過RDL/TSV 430到達封裝級互連件445，該封裝級互連件經組配來將信號自封裝400攜帶至封裝400所耦接之電腦板或其他電路。ASIC 410可包括相較於所描繪之更多或更少的RDL，及/或用於在第一側470與第二側475之間路由電信號之替代構件，該替代構件諸如例如在第一側470與第二側475之間形成一或多個互連層之溝槽或通孔。
圖5描繪包括MEMS結構540之封裝500之替代實施例的橫截面圖，該MEMS結構可與圖4中之MEMS結構440類似且包括MEMS 505及互連件，該MEMS及互連件可分別與MEMS 305及互連件315類似。封裝500亦可包括ASIC 510，該ASIC可與圖4中之ASIC 410類似。在實施例中，MEMS結構540中之一個多個可藉由可與圖4之RDL/TSV 430類似之一或多個RDL/TSV 530與一或多個封裝級互連件545耦接，該一或多個封裝級互連件可與圖4之封裝級互 連件445類似。ASIC 510可具有第一側570及第二側575，該第一側可與圖4之ASIC 410之第一側470類似，該第二側可與圖4之ASIC 410之第二側475類似。
在圖5所示之實施例中，MEMS結構540之MEMS 505可不包括MEMS觸點230或235。另外或替代地，ASIC 510可不包括諸如ASIC觸點240或245之ASIC觸點。在一些實施例中，MEMS觸點230或235，或ASIC觸點240或245中之至少一些可存在。因此，MEMS 505可包括一或多個TSV 560，該一或多個TSV經組配來自MEMS 505之作用側520攜帶信號穿過MEMS 505之主體到達該MEMS之第二側(在圖5中為清楚起見未標示)。在實施例中，TSV 560則可經由結合導線565與RDL/TSV 530中之一或多個耦接，該等結合導線可為或可包括銀、銅、金或此等材料之一些其他合金或其他類似材料。以此方式，可將電信號自MEMS 505之作用側520經由TSV 560攜帶至結合導線565。信號隨後可穿過結合導線565行進至RDL/TSV 530，且經由封裝級互連件545自RDL/TSV 530行進至電路板或其他電路。在實施例中，MEMS結構540可與ASIC 510之第一側570耦接，而封裝級互連件545與ASIC 510之第二側575耦接。在一些實施例中，第一側570可為ASIC 510之作用側，而第二側575可為ASIC 510之非作用側。在其他實施例中，第一側570可為ASIC 510之非作用側，而第二側575可為ASIC 510之作用側。
圖6描繪包括MEMS結構640之封裝600之替代實 施例的橫截面圖，該MEMS結構可與圖3中之MEMS結構340類似且包括MEMS及互連件，該MEMS及互連件可分別與MEMS 305及互連件315類似。封裝600亦可包括ASIC 610，該ASIC可與圖3中之ASIC 310類似。在實施例中，MEMS結構640及/或ASIC 610可包括MEMS觸點230或235，或ASIC觸點240或245，在圖4中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS結構640之MEMS可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 410耦接，在圖6中為清楚起見未展示該等晶粒級互連件。ASIC 610可具有作用側620及非作用側625，該作用側及非作用側可分別與作用側320及非作用側325類似。
在實施例中，ASIC 610可至少部分由模製化合物680覆蓋。在一些實施例中，封裝600可被視為嵌入式晶圓級球柵陣列(eWLB)封裝。在實施例中，模製化合物680可由包括各種加強物或填料之任何環氧基材料製成或包括該任何環氧基材料。在其他實施例中，模製化合物680可由其他適合的材料組成。
在一些實施例中，諸如RDL 630a之一或多個RDL可安置在模製化合物680內側而非ASIC 610內側，或以其他方式耦接至該模製化合物而非該ASIC。例如RDL 630之其他RDL可安置在ASIC 610內側或以其他方式耦接至該ASIC，例如如以上關於RDL 330或335所述。RDL 630a至模製化合物680之耦接可增加封裝600之扇出區域。扇出區域可被視為由封裝600佔據之橫向區域，且增加扇出區域可允 許更多組件與封裝耦接，提供更好的結構支撐，或提供封裝600之更好的熱分佈。如圖6中所示，封裝級互連件645a中之至少一個可同樣地直接耦接至模製化合物680，而其他封裝級互連件645與諸如RDL 630a或630之RDL耦接或直接耦接至ASIC 610。
圖7描繪包括MEMS結構740之封裝700之替代實施例的橫截面圖，該MEMS結構可與圖3中之MEMS結構340類似且包括MEMS及互連件，該MEMS及互連件可分別與MEMS 305及互連件315類似。封裝700亦可包括ASIC 710，該ASIC可與圖3中之ASIC 310類似。在實施例中，MEMS結構740及/或ASIC 710可包括MEMS觸點230或235，或ASIC觸點240或245，在圖7中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS結構740之MEMS可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 710耦接，在圖7中為清楚起見未展示該等晶粒級互連件。ASIC 710可具有作用側720及非作用側725，該作用側及非作用側可分別與作用側320及非作用側325類似。另外，封裝700可包括一或多個封裝級互連件745，該一或多個封裝級互連件可與封裝700之RDL 730耦接且/或直接耦接至ASIC 710。
ASIC 710可包括ASIC 710之作用側720中之空腔785。該空腔可在ASIC 710之製造期間或在製造ASIC 710之後以化學方式、機械方式，或雷射蝕刻、燒蝕，或以其他方式形成於ASIC之作用側720中。在實施例中，RDL 730可延伸至空腔785中，且在空腔785內側與MEMS結構740耦 接。在其他實施例中，MEMS結構740可在空腔785內側直接與ASIC 710耦接。儘管空腔785關於ASIC 710係展示為有角度的，但在其他實施例中，空腔785之壁可垂直於ASIC 710之作用側720，為圓形，或具有一些其他形狀或組態。另外，儘管在圖7中展示出單個空腔785，但在其他實施例中，ASIC 710可包括諸如空腔785之多個空腔。在實施例中，諸如空腔785之一或多個空腔可提供不同的優點。例如，空腔785可減小諸如封裝700之封裝之厚度。另外，將MEMS結構740安置在空腔785內側可對特定的實體敏感MEMS提供保護，因為空腔可使得外部物件難以與MEMS及/或MEMS結構740接觸。
圖8描繪包括MEMS結構840之封裝800之替代實施例的橫截面圖，該MEMS結構可與圖5中之MEMS結構540類似且包括MEMS 805及互連件，該MEMS及互連件可分別與MEMS 505及互連件315類似。封裝800亦可包括ASIC 810，該ASIC可與圖5中之ASIC 510類似。在實施例中，MEMS 805及/或ASIC 810可包括MEMS觸點230或235，或ASIC觸點240或245，在圖8中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS 805可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 810耦接，在圖8中為清楚起見未展示該等晶粒級互連件。ASIC 810可具有作用側821及非作用側826，該作用側及非作用側可分別與圖3之作用側320及非作用側325類似。
在實施例中，MEMS結構840中之一或多個可包 括具有TSV 860之MEMS 805，該TSV可與圖5之TSV 560類似。在一些實施例中，可與圖5之封裝級互連件545類似之封裝級互連件845a中之一或多個可直接與MEMS 805之非作用側825耦接。在實施例中，MEMS 805之TSV 860可組配來自MEMS 805之作用側820攜帶信號穿過MEMS 805之主體且攜帶至一或多個封裝級互連件845a。在實施例中，TSV 860可另外與MEMS結構840之互連件(為清楚起見未標示)耦接。在實施例中，TSV 860可組配來在RDL 830中之一或多個之間攜帶電信號，攜帶電信號穿過MEMS觸點或互連件，且將電信號攜帶至封裝級互連件845a中之一或多個或自封裝級互連件845a中之該一或多個攜帶電信號。
在一些實施例中，可與圖5之封裝級互連件545類似之其他封裝級互連件845b可直接與ASIC 810或ASIC 810之RDL 830耦接。在一些實施例中，封裝級互連件845a及845b可為不同尺寸，使得封裝800具有相對平坦的表面安裝級。換言之，封裝級互連件845a及845b可為不同尺寸，使得每一封裝級互連件845a及845b相對於封裝800皆具有相對類似的最低點，如所描繪。在一些實施例中，封裝級互連件中之至少兩個可為彼此相同的尺寸，例如兩個封裝級互連件845a或兩個封裝級互連件845b。
圖9描繪包括MEMS結構940之封裝900之替代實施例的橫截面圖，該MEMS結構可與圖3中之MEMS結構340類似且包括MEMS及互連件，該MEMS及互連件可分別與MEMS 305及互連件315類似。封裝900亦可包括ASIC 910， 該ASIC可與圖3中之ASIC 310類似。在實施例中，MEMS結構940及/或ASIC 910可包括MEMS觸點230或235，或ASIC觸點240或245，在圖9中為清楚起見未展示該等MEMS觸點或ASIC觸點。另外，MEMS結構940之MEMS可藉由圖2中所描述之晶粒級互連件中之一或多個與ASIC 910耦接，在圖9中為清楚起見未展示該等晶粒級互連件。ASIC 910可具有作用側920及非作用側925，該作用側及非作用側可分別與作用側320及非作用側325類似。另外，封裝900可包括一或多個封裝級互連件945，該一或多個封裝級互連件可與封裝900之RDL 930或930a耦接且/或直接耦接至ASIC 910。一或多個封裝級互連件945可與封裝級互連件345類似。
在實施例中，MEMS結構940中之一或多個可至少部分由底層填充材料990包圍或以其他方式與該底層填充材料耦接。在實施例中，底層填充材料990可由具有或不具有填料之任何環氧基材料組成。如以上所述，可希望MEMS結構940之空腔903大體上密封，使得其他材料無法侵入至空腔903中且無法接觸MEMS之作用表面。底層填充材料990可安置在封裝900上，且至少部分包圍或覆蓋MEMS結構940，以密封或以其他方式保護MEMS結構940。換言之，底層填充材料990可充當抵抗不良材料進入MEMS結構940之空腔903之另一障壁。儘管僅展示出與底層填充材料990耦接之單個MEMS結構940，但在其他實施例中，封裝900上之每一MEMS結構940或至少一個以上MEMS結 構940可與底層填充材料990耦接或以其他方式至少部分由該底層填充材料包圍。
在一些實施例中，諸如RDL 930a之RDL可橫跨整個MEMS結構940，以大體上完全覆蓋MEMS結構940之空腔903。在實施例中，此RDL 930a可用作與底層填充材料990之目的類似的目的，因為該RDL可有助於密封空腔903，以使不良材料無法進入空腔903中。
在一些實施例中，ASIC 910之作用側920可由包塑材料或前側模製材料980覆蓋，該包塑材料或前側模製材料可與圖6之模製化合物680類似。在實施例中，底層填充材料990及/或延伸之RDL 930a可防止包塑材料980進入MEMS結構940之空腔903中。在其他實施例中，包塑材料980可用作與關於底層填充材料990所述的類似目的，因為該包塑材料可有助於密封空腔903，以使不良材料無法進入空腔903中。
以上所述示例性實施例意欲為實例，且不欲限制或排除其他實施例。一些實施例之特徵可經組合或自其他實施例省略。例如，在一些實施例中，圖9之封裝900可不包括包塑材料980。在其他實施例中，封裝900可不包括橫跨整個MEMS結構940之RDL 930a。一些實施例可包括特徵之組合。例如，諸如封裝900之封裝可包括圖5之MEMS TSV560及結合導線565。在例如MEMS結構740或空腔785之某些元件描述為處於諸如ASIC 710之ASIC之作用側上的實施例中，在其他實施例中，MEMS結構740及/或空腔785 可另外或替代地位於ASIC 710之非作用側725上，且藉由諸如RDL/TSV 430之RDL/TSV耦接至封裝級互連件745。可在其他實施例中實現特徵之其他組合或特徵之排除。
在一些實施例中，不同類型之MEMS可與相同ASIC耦接。例如，參照圖3，MEMS 305可為加速計。另外，另一MEMS結構340中之MEMS之一可為迴轉儀，而第三MEMS結構340中之MEMS可為磁力計。在其他實施例中，相同類型之MEMS中之至少兩個可耦接至諸如ASIC 310之ASIC。例如，ASIC 310可與兩個揚聲器類型之MEMS及單個麥克風類型之MEMS耦接。在其他實施例中，MEMS之不同的適合組合可經組合，以使具有不同功能之不同MEMS可耦接至諸如ASIC 310之相同ASIC。
圖10描繪用於構造諸如封裝100、200、300、400、500、600、700、800或900之封裝之製造過程的實例。在實施例中，在1000處，可將MEMS耦接至一或多個互連件。MEMS可為諸如MEMS 105、205、305、505或805之MEMS。一或多個互連件可為諸如互連件115、215或315之一或多個互連件。在一些實施例中，如以上所指出，MEMS可在MEMS之製造期間耦接至互連件。在其他實施例中，MEMS可在製造MEMS之後耦接至互連件。
在1010處，可將一或多個互連件耦接至諸如ASIC 110、210、310、410、510、610、710、810或910之ASIC。在實施例中，一或多個互連件可為ASIC之元件，該元件在ASIC之製造期間或在製造ASIC之後耦接至ASIC。在 一些實施例中，一或多個互連件可在於1000處將MEMS耦接至一或多個互連件之前耦接至ASIC 110。示例性製造過程在實施例中可不依賴於順序。
在一些實施例中，一或多個互連件可經由諸如回流焊、熱壓結合或層壓之處理來與MEMS或ASIC中之一個或兩個耦接。
本揭示案之實施例可實施為系統，該實施使用任何適合的硬體及/或軟體來根據需要組配。圖11示意性地例示根據本發明之一實行方案的計算裝置1100。計算裝置1100可容納諸如母板1102之板(例如，外殼1152)。母板1102可包括許多組件，包括但不限於處理器1104及至少一通訊晶片1106。處理器1104可實體地且電氣地耦接至母板1102。在一些實行方案中，至少一通訊晶片1106亦可實體地且電氣地耦接至母板1102。在進一步實行方案中，通訊晶片1106可為處理器1104之一部分。
取決於其應用，計算裝置1100可包括其他組件，該等其他組件可為或可並未實體地且電氣地耦接至母板1102之。此等其他組件可包括但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、揚聲器、攝影機及大容量儲存裝置(諸如硬碟片驅動機、光碟片(CD)、數位通 用碟片(DVD)等)。圖11中未展示之進一步組件可包括麥克風、濾波器、振盪器、壓力感測器或RFID晶片。在實施例中，組件中之一或多個可為諸如MEMS 105、205、305、505或805之MEMS，或諸如MEMS結構340、440、540、640、740、840或940之MEMS結構。在一些實施例中，組件中之一或多個可為用於含有組件中之一或多個之封裝之通用術語，該封裝諸如封裝100、200、300、400、500、600、700、800或900。
通訊晶片1106可賦能於用於資料至計算裝置1100及自該計算裝置之傳遞之無線通訊。「無線」一詞及其衍生詞可用以描述可藉由調變的電磁輻射之使用經由非固體媒體傳達資料之電路、裝置、系統、方法、技術、通訊通道等。該術語並非暗示相關聯裝置不含有任何導線，然而在一些實施例中該等裝置可能不含有任何導線。通訊晶片1106可實施許多無線標準或協定中之任一者，該等無線標準或協定包括但不限於包括Wi-Fi(IEEE 802.11族)、IEEE 802.16標準(例如，IEEE 802.16-2005修正)之電機電子工程師學會(IEEE)標準、長期演進(LTE)計劃以及任何修正、更新及/或修訂(例如，升級LTE計劃、超行動寬頻(UMB)計劃(亦稱為「3GPP2」)等)。IEEE 802.16相容BWA網路通常被稱為WiMAX網路，WiMAX為代表全球互通微波存取之縮寫字，該縮寫字為通過針對IEEE 802.16標準之符合性及可交互運作性測試之產品的證明標誌。通訊晶片1106可根據以下各者來操作：全球行動通訊系統(GSM)、通用封包無 線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包存取(HSPA)、演進的HAPS(E-HSPA)或LTE網路。通訊晶片1106可根據以下各者來操作：增強型資料GSM演進(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸地無限電存取網路(UTRAN)或演進的UTRAN(E-UTRAN)。通訊晶片1106可根據以下各者來操作：分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、上述各者之衍生物以及指定為3G、4G、5G及更高之任何其他無線協定。在其他實施例中，通訊晶片1106可根據其他無線協定來操作。
計算裝置1100可包括多個通訊晶片1106。例如，第一通訊晶片1100可專用於較短範圍之無線通訊，諸如Wi-Fi及藍牙，且第二通訊晶片1106可專用於較長範圍之無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等。
計算裝置1100之處理器1104可包括IC封裝總成中之半導體晶粒。「處理器」一詞可代表處理來自暫存器及/或記憶體之電子資料以將彼電子資料轉換成可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或裝置之一部分。
通訊晶片1106亦可包括IC封裝總成中之晶粒。在進一步實行方案中，容納在計算裝置1100內之另一組件(例如，記憶體裝置或其他積體電路裝置)可含有IC封裝總成中之晶粒。
在各種實行方案中，計算裝置1100可為膝上型電腦、隨身型易網機、筆記型電腦、超極緻筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜式音樂播放器或數位視訊記錄器。在進一步實行方案中，計算裝置1100可為處理資料之任何其他電子裝置，例如，單體式裝置，諸如單體式傳真或印表裝置。
實例
實例1可包括封裝總成，該封裝總成包含：特殊應用積體電路(ASIC)，其具有作用側及與該作用側相對之非作用側；微機電系統(MEMS)，其具有作用側及非作用側；以及一或多個互連件；其中該MEMS經由該一或多個互連件直接耦接至該ASIC；且其中該MEMS、該ASIC及該一或多個互連件在該MEMS、該ASIC與該一或多個互連件之間形成一空腔。
實例2可包括實例1之封裝總成，其中該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個互連件，該封裝總成進一步包含：第二MEMS；以及第二一或多個互連件；其中該第二MEMS經由該第二一或多個互連件直接耦接至該ASIC，其中該第二MEMS、該ASIC及該第二一或多個互連件在該第二MEMS、該ASIC與該第二一或多個互連件之間形成一第二空腔。
實例3可包括實例2之封裝總成，其中該第一MEMS為迴轉儀、加速計、磁力計、麥克風、濾波器、振盪器、壓力感測器、射頻識別(RFID)晶片或揚聲器。
實例4可包括實例2之封裝總成，該封裝總成進一步包含與該ASIC耦接之一或多個封裝級互連件。
實例5可包括實例4之封裝總成，其中該一或多個封裝級互連件中之個別封裝級互連件與該第一MEMS之非作用側耦接；且其中該個別封裝級互連件經由自該MEMS之非作用側至該MEMS之作用側的矽通孔(TSV)與該ASIC耦接，其中該TSV與該ASIC耦接。
實例6可包括實例2之封裝總成，其中該第一一或多個互連件中之一互連件與該ASIC之重新分佈層(RDL)耦接。
實例7可包括實例6之封裝總成，其中該第一一或多個互連件及該ASIC與底層填充物耦接；其中該底層填充物經組配來密封該第一空腔；且其中該第一空腔大體上無該底層填充物。
實例8可包括實例7之封裝總成，其中該RDL與該第一一或多個互連件中每一者及該底層填充物耦接，該RDL經組配來進一步密封該第一空腔。
實例9可包括實例7之封裝總成，該封裝總成進一步包含模製化合物，該模製化合物包封該第一MEMS之至少該非作用側、該底層填充物及該ASIC之至少一部分，其中該空腔大體上無該模製化合物。
實例10可包括實例2至6中任一實例之封裝總成，該封裝總成進一步包含模製化合物，該模製化合物覆蓋該ASIC之作用側或非作用側中之一者的至少一部分，其中該第一MEMS與該ASIC之作用側或非作用側中之另一者耦接。
實例11可包括實例2至6中任一實例之封裝總成，其中該ASIC包含第三空腔，該第三空腔安置在該ASIC之作用側或非作用側中；且其中該第一MEMS在該第三空腔中與該ASIC耦接。
實例12可包括實例2至4中任一實例之封裝總成，其中該第一MEMS經由該第一一或多個互連件耦接至該ASIC之作用側或非作用側中之一者；且其中該第一MEMS經由該ASIC中之一或多個矽通孔(TSV)電氣地耦接至該ASIC之作用側或非作用側中之另一者，其中該一或多個TSV經組配來提供自該ASIC之作用側或非作用側中之該一者至該ASIC之作用側或非作用側中之該另一者的電氣路徑。
實例13可包括實例12之封裝總成，其中該第一MEMS經由一或多個結合導線電氣地耦接至該等TSV中之一或多個。
實例14可包括製造封裝總成之方法，該方法包含：將具有作用側及非作用側之微機電系統(MEMS)耦接至一或多個互連件；以及將該一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用 積體電路(ASIC)；其中該MEMS、該ASIC及該一或多個互連件在該MEMS、該ASIC與該一或多個互連件之間界定一空腔。
實例15可包括實例14之方法，其中該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個互連件，該方法進一步包含：將第二MEMS耦接至第二一或多個互連件；以及將該第二一或多個互連件直接耦接至該ASIC；其中該ASIC、該第二MEMS及該第二一或多個互連件界定一第二空腔。
實例16可包括實例15之方法，其中將該第一互連件耦接至該ASIC包含將該第一互連件耦接至該ASIC之重新分佈層(RDL)。
實例17可包括實例15或16之方法，該方法進一步包含使用模製化合物來覆蓋該ASIC之作用側或非作用側中之一者的至少一部分，其中該第一空腔大體上無該模製化合物。
實例18可包括實例15或16之方法，該方法進一步包含：在該ASIC中形成第三空腔；以及在該第三空腔內將該第一MEMS與該ASIC耦接。
實例19可包括實例15或16之方法，該方法進一步包含經由結合導線將該第一MEMS與該ASIC耦接。
實例20可包括實例15或16之方法，該方法進一步包含經由封裝級互連件將該ASIC與電路板耦接。
實例21可包括實例20之方法，該方法進一步包含 將該封裝級互連件與該第一MEMS之非作用側耦接；以及經由自該MEMS之非作用側至該MEMS之作用側的矽通孔(TSV)將該封裝級互連件與該ASIC耦接，其中該TSV與該ASIC耦接。
實例22可包括實例15或16之方法，該方法進一步包含：經由該第一一或多個互連件將該第一MEMS耦接至該ASIC之作用側或非作用側中之一者；以及經由該ASIC中之一或多個矽通孔(TSV)將該第一MEMS電氣地耦接至該ASIC之作用側或非作用側中之另一者，其中該一或多個TSV經組配來提供自該ASIC之作用側或非作用側中之該一者至該ASIC之作用側或非作用側中之該另一者的電氣路徑。
實例23可包括具有減小尺寸之封裝總成之系統，該系統包含：電路板；封裝總成，其與該電路板耦接，該封裝總成包含：特殊應用積體電路(ASIC)，其具有作用側及與該作用側相對之非作用側；微機電系統(MEMS)，其具有作用側及非作用側；以及一或多個互連件；其中該MEMS經由該一或多個互連件直接耦接至該ASIC；且其中該MEMS、該ASIC及該一或多個互連件在該MEMS、該ASIC與該一或多個互連件之間形成空腔。
實例24可包括實例23之系統，其中該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個互連件，該封裝總成進一步包含：第二MEMS；以及第二一或多個互連件；其中該第二MEMS經由該第二 一或多個互連件直接耦接至該ASIC，其中該第二MEMS、該ASIC及該第二一或多個互連件在該第二MEMS、該ASIC與該第二一或多個互連件之間形成第二空腔。
實例25可包括實例24之封裝總成，其中該第一MEMS為迴轉儀、加速計、磁力計、麥克風、濾波器、振盪器、壓力感測器、射頻識別(RFID)晶片或揚聲器。
各種實施例可包括以上所述實施例之任何適合組合，該等以上所述實施例包括(及)以上(例如，該「及」可為「及/或」)以結合形式所描述之實施例之替代性(或)實施例。此外，一些實施例可包括一或多個製品(例如非暫時性電腦可讀媒體)，該一或多個製品上儲存有指令，該等指令在執行時引起以上所述實施例中之任一者之動作。此外，一些實施例可包括具有用於執行以上所述實施例之各種操作之任何適合構件的設備或系統。
包括摘要中所述內容之本發明之所例示實行方案之以上描述不欲為窮舉性的或將本發明限制於所揭示之精確形式。雖然本文出於例示性目的描述本發明之特定實行方案或用於本發明之實例，但是本發明範疇內之各種等效修改為可能的，如相關技術中之技術者將認識到的。
可根據以上詳細描述對本發明做出此等修改。以下申請專利範圍中所用之術語不應理解為將本發明限制於說明書及申請專利範圍中所揭示之特定實行方案。實情為，本發明之範疇將完全由以下申請專利範圍決定，申請專利範圍應根據請求項解釋之所建立學說來理解。
200‧‧‧封裝
203‧‧‧空腔
205‧‧‧MEMS
210‧‧‧ASIC
215‧‧‧互連件
220‧‧‧作用側
225‧‧‧非作用側
230、235‧‧‧MEMS觸點
240、245‧‧‧ASIC觸點
255‧‧‧焊球

Claims (23)

  1. 一種封裝總成，其包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對的一非作用側；一微機電系統(MEMS)，其具有一作用側及一非作用側；以及一或多個互連件；其中，該MEMS經由該一或多個互連件直接耦接至該ASIC；其中，該MEMS、該ASIC及該一或多個互連件形成在該MEMS、該ASIC及該一或多個互連件之間的一空腔；並且其中，該一或多個互連件中之一互連件與該ASIC之一重新分佈層(RDL)耦接。
  2. 如請求項1之封裝總成，其中，該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個互連件，該封裝總成進一步包含：一第二MEMS；以及第二一或多個互連件；其中，該第二MEMS經由該第二一或多個互連件直接耦接至該ASIC，其中，該第二MEMS、該ASIC及該第二一或多個互連件形成在該第二MEMS、該ASIC及該第二一或多個互連件之間的一第二空腔。
  3. 如請求項2之封裝總成，其中，該第一MEMS為一迴轉儀、一加速計、一磁力計、一麥克風、一濾波器、一振盪器、一壓力感測器、一射頻識別(RFID)晶片、或一揚聲器。
  4. 如請求項2之封裝總成，其進一步包含：一或多個封裝級互連件，該一或多個封裝級互連件與該ASIC耦接。
  5. 如請求項2之封裝總成，其中，該第一一或多個互連件及該ASIC與一底層填充物耦接；其中，該底層填充物被配置為可密封該第一空腔；並且其中，該第一空腔實質上無該底層填充物。
  6. 如請求項5之封裝總成，其中，該RDL與該第一一或多個互連件中每一者及該底層填充物耦接，該RDL受配置為可進一步密封該第一空腔。
  7. 如請求項5之封裝總成，其進一步包含一模製化合物，該模製化合物至少包封該第一MEMS之該非作用側、該底層填充物、及該ASIC之至少一部分，其中，該空腔實質上無該模製化合物。
  8. 如請求項2之封裝總成，其進一步包含：一模製化合物，該模製化合物至少覆蓋該ASIC之該作用側與該非作用側其中一者的至少一部分，其中，該第一MEMS與該ASIC之該作用側或該非作用側其中另一者耦接。
  9. 如請求項2之封裝總成，其中，該第一MEMS經由該第一一或多個互連件耦接至該ASIC之該作用側或該非作用側其中一者；並且其中，該第一MEMS經由該ASIC中之一或多個矽通孔(TSV)電氣式耦接至該ASIC之該作用側或該非作用側其中另一者，其中，該一或多個TSV受配置為可提供從該ASIC之該作用側或該非作用側其中該一者至該ASIC之該作用側或該非作用側其中該另一者的一電氣路徑。
  10. 一種封裝總成，其包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對的一非作用側；一微機電系統(MEMS)，其具有一作用側及一非作用側；一或多個互連件；以及一或多個封裝級互連件，該一或多個封裝級互連件與該ASIC耦接；其中，該MEMS經由該一或多個互連件直接耦接至該ASIC；其中，該MEMS、該ASIC及該一或多個互連件形成在該MEMS、該ASIC及該一或多個互連件之間的一空腔；其中，該一或多個封裝級互連件中之一個別封裝級互連件與該MEMS之該非作用側耦接；並且 其中，該個別封裝級互連件經由從該MEMS之該非作用側至該MEMS之該作用側的一矽通孔(TSV)與該ASIC耦接，其中，該TSV與該ASIC耦接。
  11. 一種封裝總成，其包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對的一非作用側；一第一微機電系統(MEMS)，其具有一作用側及一非作用側；以及第一一或多個互連件；一第二MEMS；以及第二一或多個互連件；其中，該MEMS經由該一或多個互連件直接耦接至該ASIC；其中，該MEMS、該ASIC及該一或多個互連件形成在該MEMS、該ASIC及該一或多個互連件之間的一第一空腔；其中，該第二MEMS經由該第二一或多個互連件直接耦接至該ASIC；其中，該第二MEMS、該ASIC及該第二一或多個互連件形成在該第二MEMS、該ASIC及該第二一或多個互連件之間的一第二空腔；其中，該ASIC包含一第三空腔，該第三空腔係位在該ASIC之該作用側或該非作用側上；並且其中，該第一MEMS在該第三空腔內與該ASIC耦 接。
  12. 一種封裝總成，其包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對的一非作用側；一微機電系統(MEMS)，其具有一作用側及一非作用側；以及一或多個互連件；其中，該MEMS經由該一或多個互連件直接耦接至該ASIC；其中，該MEMS、該ASIC及該一或多個互連件形成在該MEMS、該ASIC及該一或多個互連件之間的一空腔；其中，該MEMS經由該一或多個互連件耦接至該ASIC之該作用側或該非作用側其中一者；其中，該MEMS經由該ASIC中之一或多個矽通孔(TSV)電氣式耦接至該ASIC之該作用側或該非作用側其中另一者，該一或多個TSV受配置為可提供從該ASIC之該作用側或該非作用側其中該一者至該ASIC之該作用側或該非作用側其中該另一者的一電氣路徑；並且其中，該MEMS經由一或多個結合導線電氣式耦接至該一或多個TSV中之至少一者。
  13. 一種製造封裝總成的方法，該方法包含以下步驟：將具有一作用側及一非作用側的一微機電系統 (MEMS)耦接至一或多個互連件；以及將該一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用積體電路(ASIC)；其中，該MEMS、該ASIC及該一或多個互連件界定出在該MEMS、該ASIC及該一或多個互連件之間的一空腔；並且其中，將該一或多個互連件耦接至該ASIC之步驟包含：將該一或多個互連件耦接至該ASIC之一重新分佈層(RDL)。
  14. 如請求項13之方法，其中，該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個互連件，該方法進一步包含以下步驟：將一第二MEMS耦接至第二一或多個互連件；以及將該第二一或多個互連件直接耦接至該ASIC；其中，該ASIC、該第二MEMS及該第二一或多個互連件界定出一第二空腔。
  15. 如請求項14之方法，其進一步包含以下步驟：經由一封裝級互連件使該ASIC與一電路板耦接。
  16. 如請求項14之方法，其進一步包含以下步驟：經由該第一一或多個互連件使該第一MEMS耦接至該ASIC之該作用側或該非作用側其中一者；以及經由該ASIC中之一或多個矽通孔(TSV)使該第一 MEMS電氣式耦接至該ASIC之該作用側或該非作用側其中另一者，其中，該一或多個TSV受配置為可提供從該ASIC之該作用側或該非作用側其中該一者至該ASIC之該作用側或該非作用側其中該另一者的一電氣路徑。
  17. 一種製造封裝總成的方法，該方法包含以下步驟：將具有一作用側及一非作用側的一微機電系統(MEMS)耦接至一或多個互連件；將該一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用積體電路(ASIC)；以及以一模製化合物覆蓋該ASIC之該作用側或該非作用側其中一者之至少一部分；其中，該MEMS、該ASIC及該一或多個互連件界定出在該MEMS、該ASIC及該一或多個互連件之間的一空腔；並且其中，該空腔實質上無該模製化合物。
  18. 一種製造封裝總成的方法，該方法包含以下步驟：將具有一作用側及一非作用側的一第一微機電系統(MEMS)耦接至第一一或多個互連件；將該第一一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用積體電路(ASIC)，其中，該第一MEMS、該ASIC及該第一一或多個互連件界定出在該第一MEMS、該ASIC及該第一一或多個互連件之間的一第一空腔； 將一第二MEMS耦接至第二一或多個互連件；將該第二一或多個互連件直接耦接至該ASI，其中，該ASIC、該第二MEMS及該第二一或多個互連件界定出一第二空腔；在該ASIC中形成一第三空腔；以及使該第一MEMS在該第三空腔內與該ASIC耦接。
  19. 一種製造封裝總成的方法，該方法包含以下步驟：將具有一作用側及一非作用側的一微機電系統(MEMS)耦接至一或多個互連件；將該一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用積體電路(ASIC)；以及經由結合導線使該MEMS與該ASIC耦接；其中，該MEMS、該ASIC及該一或多個互連件界定出在該MEMS、該ASIC及該一或多個互連件之間的一空腔。
  20. 一種製造封裝總成的方法，該方法包含以下步驟：將具有一作用側及一非作用側的一微機電系統(MEMS)耦接至一或多個互連件；將該一或多個互連件直接耦接至具有一作用側及與該作用側相對之一非作用側的一特殊應用積體電路(ASIC)；經由一封裝級互連件使該ASIC與一電路板耦接；使該封裝級互連件與該MEMS之該非作用側耦 接；以及經由從該MEMS之該非作用側至該MEMS之該作用側的一矽通孔(TSV)使該封裝級互連件與該ASIC耦接，其中，該TSV與該ASIC耦接；其中，該MEMS、該ASIC及該一或多個互連件界定出在該MEMS、該ASIC及該一或多個互連件之間的一空腔。
  21. 一種具有尺寸縮減封裝總成的系統，該系統包含：一電路板；一封裝總成，其與該電路板耦接，該封裝總成包含：一特殊應用積體電路(ASIC)，其具有一作用側及與該作用側相對的一非作用側；一微機電系統(MEMS)，其具有一作用側及一非作用側；以及一或多個互連件；其中，該MEMS經由該一或多個互連件直接耦接至該ASIC；其中，該MEMS、該ASIC及該一或多個互連件形成在該MEMS、該ASIC及該一或多個互連件之間的一空腔；並且其中，該一或多個互連件中之一互連件與該ASIC之一重新分佈層(RDL)耦接。
  22. 如請求項21之系統，其中，該MEMS為第一MEMS，該空腔為第一空腔，且該一或多個互連件為第一一或多個 互連件，該封裝總成進一步包含：一第二MEMS；以及第二一或多個互連件；其中，該第二MEMS經由該第二一或多個互連件直接耦接至該ASIC，其中，該第二MEMS、該ASIC及該第二一或多個互連件形成在該第二MEMS、該ASIC及該第二一或多個互連件之間的一第二空腔。
  23. 如請求項22之系統，其中，該第一MEMS為一迴轉儀、一加速計、一磁力計、一麥克風、一濾波器、一振盪器、一壓力感測器、一射頻識別(RFID)晶片、或一揚聲器。
TW103120535A 2013-06-28 2014-06-13 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ） TWI585944B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048552 WO2014209358A1 (en) 2013-06-28 2013-06-28 Microelectromechanical system (mems) on application specific integrated circuit (asic)

Publications (2)

Publication Number Publication Date
TW201515189A TW201515189A (zh) 2015-04-16
TWI585944B true TWI585944B (zh) 2017-06-01

Family

ID=52142481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120535A TWI585944B (zh) 2013-06-28 2014-06-13 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ）

Country Status (8)

Country Link
US (3) US9663353B2 (zh)
KR (1) KR101771064B1 (zh)
CN (2) CN108423634A (zh)
BR (1) BR112015006158B1 (zh)
DE (1) DE112013003153T5 (zh)
RU (1) RU2602746C2 (zh)
TW (1) TWI585944B (zh)
WO (1) WO2014209358A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
DE102014112841A1 (de) * 2014-09-05 2016-03-10 USound GmbH MEMS-Lautsprecheranordnung mit einem Schallerzeuger und einem Schallverstärker
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) * 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9862600B2 (en) 2015-05-21 2018-01-09 Ams International Ag Chip structure
US9985193B2 (en) 2015-06-30 2018-05-29 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105621345B (zh) * 2016-03-11 2018-06-29 华天科技（昆山）电子有限公司 Mems芯片集成的封装结构及封装方法
CN106125295B (zh) * 2016-06-08 2019-03-05 无锡微奥科技有限公司 一种电热式mems微镜阵列器件及其制造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11097942B2 (en) * 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2019066945A1 (en) * 2017-09-29 2019-04-04 Intel IP Corporation INTEGRATION AND ACCESS TO PASSIVE COMPONENTS IN WAFER-LEVEL BOXES
US10314171B1 (en) 2017-12-29 2019-06-04 Intel Corporation Package assembly with hermetic cavity
TW202017123A (zh) * 2018-10-15 2020-05-01 美商萊特美特股份有限公司 光子封裝及相關方法
US10999930B2 (en) 2018-12-17 2021-05-04 Cisco Technology, Inc. Integrated power delivery board for delivering power to an ASIC with bypass of signal vias in a printed circuit board
CN111377390B (zh) * 2018-12-27 2023-04-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
TW202113412A (zh) 2019-01-15 2021-04-01 美商萊特美特股份有限公司 高效率多槽式波導奈米光機電相位調變器
GB2587374B (en) 2019-09-25 2022-08-17 X Fab Semiconductor Foundries Gmbh Through silicon via and redistribution layer
KR20210093612A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 차단층을 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157238A1 (en) * 2006-12-29 2008-07-03 Wei-Min Hsiao Mems microphone module and method thereof
WO2009085409A1 (en) * 2007-12-26 2009-07-09 Skyworks Solutions, Inc. In-situ cavity integrated circuit package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7708045U1 (de) 1977-03-16 1977-07-07 Raukamp & Co, 5620 Velbert Elektrisch beheiztes klein-waffeleisen
US20050189635A1 (en) 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7929714B2 (en) * 2004-08-11 2011-04-19 Qualcomm Incorporated Integrated audio codec with silicon audio transducer
WO2007117198A1 (en) * 2006-04-07 2007-10-18 Niklaus Consulting Microelectromechanical pressure sensor with integrated circuit and method of manufacturing such
US7531443B2 (en) 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
TWI348872B (en) 2007-10-17 2011-09-11 Ind Tech Res Inst Electro-acoustic sensing device
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
DE102010006132B4 (de) * 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
KR101099582B1 (ko) 2010-02-05 2011-12-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8466543B2 (en) * 2010-05-27 2013-06-18 International Business Machines Corporation Three dimensional stacked package structure
US9407997B2 (en) * 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
US8384168B2 (en) * 2011-04-21 2013-02-26 Freescale Semiconductor, Inc. Sensor device with sealing structure
CN202508874U (zh) 2012-01-18 2012-10-31 水木智芯科技（北京）有限公司 圆片级mems惯性器件tsv堆叠封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157238A1 (en) * 2006-12-29 2008-07-03 Wei-Min Hsiao Mems microphone module and method thereof
WO2009085409A1 (en) * 2007-12-26 2009-07-09 Skyworks Solutions, Inc. In-situ cavity integrated circuit package

Also Published As

Publication number Publication date
CN104603945A (zh) 2015-05-06
RU2602746C2 (ru) 2016-11-20
KR20150031244A (ko) 2015-03-23
KR101771064B1 (ko) 2017-08-24
WO2014209358A1 (en) 2014-12-31
US20160200566A1 (en) 2016-07-14
US20170217766A1 (en) 2017-08-03
US10150668B2 (en) 2018-12-11
CN104603945B (zh) 2018-04-24
US20180186627A1 (en) 2018-07-05
US9663353B2 (en) 2017-05-30
CN108423634A (zh) 2018-08-21
DE112013003153T5 (de) 2015-05-13
BR112015006158B1 (pt) 2021-10-26
US10301176B2 (en) 2019-05-28
RU2014152357A (ru) 2016-07-20
BR112015006158A2 (pt) 2019-11-26
TW201515189A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI585944B (zh) 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ）
US10008451B2 (en) Bridge interconnect with air gap in package assembly
KR101938949B1 (ko) 패키지 온 패키지 아키텍처 및 그 제조 방법
JP6657545B2 (ja) シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
TWI585917B (zh) 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
US9159714B2 (en) Package on wide I/O silicon
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
US9177831B2 (en) Die assembly on thin dielectric sheet
TW201705401A (zh) 多層封裝技術
US20180005991A1 (en) Integrated circuit package assemblies including a chip recess
JP2018518835A (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
US9640580B2 (en) Image sensor packages and methods of fabricating the same
TWI642153B (zh) 用於堆疊式封裝產品之帶有導線的積體封裝設計